JP2004014714A - キャパシタの製造方法 - Google Patents
キャパシタの製造方法 Download PDFInfo
- Publication number
- JP2004014714A JP2004014714A JP2002164765A JP2002164765A JP2004014714A JP 2004014714 A JP2004014714 A JP 2004014714A JP 2002164765 A JP2002164765 A JP 2002164765A JP 2002164765 A JP2002164765 A JP 2002164765A JP 2004014714 A JP2004014714 A JP 2004014714A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric film
- film
- lower electrode
- insulating film
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】下部電極の材料に白金族金属を採用し、誘電体膜の材料に高誘電率の金属酸化物を採用した場合であっても、キャパシタの電気的特性が劣化することなく、高アスペクト比の下部電極の形成に対応することが可能なキャパシタの製造方法を提供する。
【解決手段】コンタクトプラグ２に達するホール８を絶縁膜７に開口する。そして、ホール８の表面に誘電体膜９を形成する。次に、ホール８の底部の誘電体膜９をエッチングして除去し、コンタクトプラグ２に達するホール１８を開口する。そして、ホール８，１８内を充填する下部電極１１を形成する。
【選択図】 図６
【解決手段】コンタクトプラグ２に達するホール８を絶縁膜７に開口する。そして、ホール８の表面に誘電体膜９を形成する。次に、ホール８の底部の誘電体膜９をエッチングして除去し、コンタクトプラグ２に達するホール１８を開口する。そして、ホール８，１８内を充填する下部電極１１を形成する。
【選択図】 図６
Description
【０００１】
【発明の属する技術分野】
この発明は、ピラー状の下部電極を有するキャパシタの製造方法に関する。
【０００２】
【従来の技術】
ＤＲＡＭ（ダイナミックランダムアクセスメモリ）や、ＤＲＡＭとロジックデバイスとの混載型の半導体装置の高集積化にともなって、ＤＲＡＭのキャパシタの面積が減少し、その結果、キャパシタの容量が減少する。その容量の減少を補うために、キャパシタの誘電体膜に使用される材料を、従来のシリコン酸化膜（ＳｉＯ）とシリコン窒化膜（ＳｉＮ）との積層構造を有する誘電体から、ペロブスカイト構造の誘電体や酸化タンタル等の、より大きな比誘電率を有する金属酸化物の誘電体に変更する動きが加速されている。
【０００３】
この場合、キャパシタの下部電極は誘電体膜の形成時に、高温の酸化性雰囲気に曝露されることになる。これによって下部電極が酸化されると、下部電極と誘電体膜との界面に、誘電体膜よりも比誘電率の低い酸化物が形成される。そのため、誘電体膜に高誘電率の材料を使用する利点が大幅に減少する。
【０００４】
そこで通常は、高温の酸化性雰囲気に曝露されても酸化されにくい、あるいは酸化されたとしても酸化物が導電性物質である、Ｐｔ（白金），Ｒｕ（ルテニウム），Ｉｒ（イリジウム）などの白金族の貴金属（以後、「白金族金属」と呼ぶ）が、下部電極の材料として採用される。これによって、下部電極と誘電体膜との界面に、有害な低誘電率の酸化物が形成されることを回避している。
【０００５】
図２６〜３０は、誘電体膜の材料に高誘電率の金属酸化物を、下部電極の材料に白金族金属を採用した、第１の従来技術におけるキャパシタの製造方法を工程順に示す断面図である。以下に、図２６〜３０を参照して、第１の従来技術におけるキャパシタの製造方法について説明する。
【０００６】
図２６に示すように、内部にコンタクトプラグ１０２が形成されている層間絶縁膜１０１を設ける。ここで、コンタクトプラグ１０２の上面は層間絶縁膜１０１から露出している。そして、層間絶縁膜１０１及びコンタクトプラグ１０２の上に、絶縁膜１０７を形成する。絶縁膜１０７は、ストッパ膜１０３、層間絶縁膜１０４、ストッパ膜１０５及び層間絶縁膜１０６を有しており、この順で積層されている。そして、ストッパ膜１０３を層間絶縁膜１０１側に位置するように、絶縁膜１０７を形成する。
【０００７】
次に、絶縁膜１０７をその上面からエッチングして、コンタクトプラグ１０２に達するホール１０８を絶縁膜１０７に開口する。なお図示されていないが、層間絶縁膜１０１の下方（即ち絶縁膜１０７とは反対側）には、コンタクトプラグ１０２と接続される半導体素子が形成された半導体基板が存在する。
【０００８】
次に図２７に示すように、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法あるいはメッキ法を使用して、下部電極の電極材料１０９をホール１０８内に充填し、更に絶縁膜１０７の上面上にもかかる電極材料１０９を形成する。ここで、電極材料１０９は例えばＲｕである。
【０００９】
そして、図２８に示すように、例えばＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法を用いて、図２７に示す工程で得られた構造を上面から研磨し、ホール１０８よりも上方の電極材料１０９を除去する。これにより、ホール１０８を充填する、Ｒｕから成る下部電極１１０が形成される。そして、図２９に示すように、絶縁膜１０７の一部、具体的には層間絶縁膜１０６を、ウェットエッチングなどにて選択的に除去する。このとき、ストッパ膜１０５はエッチングストッパとして機能する。
【００１０】
次に図３０に示すように、ＣＶＤ法を使用して、下部電極１１０及び絶縁膜１０７の上に、例えばペロブスカイト構造を有するＢＳＴ（チタン酸バリウムストロンチウム；ＢａＸＳｒ（１−Ｘ）ＴｉＯ３）を材料とする誘電体膜１１１を形成する。そして、誘電体膜１１１上に、例えばＲｕを材料とする上部電極１１２を形成して、キャパシタが完成する。
【００１１】
このように、誘電体膜１１１の材料に高誘電率の金属酸化物を採用し、下部電極１１０の材料に白金族金属を採用することによって、ＤＲＡＭ等の半導体装置の高集積化によるキャパシタ容量の減少を補うことができる。なお、上部電極及び下部電極に金属材料を使用したキャパシタは、「ＭＩＭキャパシタ」と呼ばれている。
【００１２】
【発明が解決しようとする課題】
しかし、上述の第１の従来技術におけるキャパシタの製造方法では、下部電極１１０上に誘電体膜１１１を形成する際、下部電極１１０の材料に採用される白金族金属の触媒作用が、誘電体膜１１１の組成及び形状に異常をもたらし、それによって、キャパシタの電気的特性が劣化することがあった。
【００１３】
一般的に白金族金属は、酸化性の有機化学反応系において、その表面で強い触媒作用を生じる。そして、ＢＳＴのような高誘電率の金属酸化物から成る誘電体膜１１１を形成する際のＣＶＤ法では、有機金属原料ガスを用いた、酸化反応を生じるＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法が使用される場合がほとんどであるため、下部電極１１０上に誘電体膜１１１を形成するときに、下部電極１１０の表面で、白金族金属による強い触媒作用が生じる。この強い触媒作用が、誘電体膜１１１の組成及び形状に異常をもたらすことがあった。
【００１４】
図３１は、上述の白金族金属の触媒作用によって、下部電極１１０の表面付近の誘電体膜１１１の組成が変化している様子を示す図であって、図３０の部分Ａを拡大して示している。図３１に示す誘電体膜１１１ａは、誘電体膜１１１の成膜過程の初期段階に形成される膜であって、下部電極１１０の表面で生じる触媒作用の影響を受け、その組成に異常をきたしている。そして、図３１に示す誘電体膜１１１ｂは、誘電体膜１１１の成膜が進行して、下部電極１１０が誘電体膜１１１ａで被覆された後に成膜される膜である。そのため、下部電極１１０の表面で生じる触媒作用の影響を受けておらず、正常な組成を有している。
【００１５】
このように、下部電極１１０の表面付近の誘電体膜１１１ａの組成は、その後に形成された、正常な組成を有する誘電体膜１１１ｂのそれと、著しく異なることが多い。例えば、誘電体膜１１１の材料にＢＳＴを採用した場合、ＢＳＴを構成する金属元素間、具体的にはＢａあるいはＳｒと、Ｔｉとの間の組成比が、誘電体膜１１１ａと誘電体膜１１１ｂとで大きく異なることがある。
【００１６】
また図３２に示すように、下部電極１１０の表面で生じる触媒作用によって、誘電体膜１１１が部分的に、異常な突起状の形状になることがあった。なお図３２は、上部電極１１２の形成前のキャパシタの構造を示している。
【００１７】
このような問題を回避するために、キャパシタの誘電体膜を形成する際に、まずＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で下部電極１１０上に誘電体膜の一部を形成し、かかるＰＶＤ法で形成した誘電体膜上に、残りの誘電体膜をＣＶＤ法で形成する、第２の従来技術が提案されている。
【００１８】
図３３は、第２の従来技術における製造方法を使用して製造したキャパシタの構造を示す断面図であって、上部電極の形成前のキャパシタの構造を示している。図３３に示すように、下部電極１１０上には、誘電体膜１２０ａ，１２０ｂから成る誘電体膜１２０が形成されており、誘電体膜１２０ａは、下部電極１１０上にＰＶＤ法で形成されている。そして、ＰＶＤ法で形成された誘電体膜１２０ａの上に、誘電体膜１２０ｂがＣＶＤ法で形成されている。
【００１９】
ＰＶＤ法は、ＣＶＤ法と異なって、化学反応がほとんど関与しない物理的な成膜法であるため、下部電極１１０上の誘電体膜１２０ａをＰＶＤ法で形成することによって、下部電極１１０での触媒作用の発生を防ぐことができる。また、誘電体膜１２０ｂをＣＶＤ法で形成する際には、下部電極１１０の表面は誘電体膜１２０ａで覆われているため、その誘電体膜１２０ａと同種の材料で誘電体膜１２０ｂを形成する際にも、下部電極１１０での触媒作用の発生を防ぐことができる。そのため、誘電体膜１２０の組成及び形状が異常になることがなく、キャパシタの電気的特性が劣化することがない。
【００２０】
しかし、ＣＶＤ法と比較してＰＶＤ法の段差被覆性は悪いため、ＰＶＤ法を使用した第２の従来技術では、図３３の部分Ｂに示すように、誘電体膜１２０ａの膜厚が不足することがあった。そのため、上述のような第２の従来技術では、高アスペクト比の下部電極１１０に対応することが困難であった。
【００２１】
そこで、本発明は上述の事情に鑑みて成されたものであり、下部電極の材料に白金族金属を採用し、誘電体膜の材料に高誘電率の金属酸化物を採用した場合であっても、キャパシタの電気的特性が劣化することなく、高アスペクト比の下部電極の形成に対応することが可能なキャパシタの製造方法を提供することを目的とする。
【００２２】
【課題を解決するための手段】
この発明のうち請求項１に記載のキャパシタの製造方法は、（ａ）接続対象物を設ける工程と、（ｂ）前記接続対象物上に絶縁膜を形成する工程と、（ｃ）前記絶縁膜に第１のホールを開口する工程と、（ｄ）前記第１のホール内を充填せずに、前記第１のホールの表面に第１の誘電体膜を形成する工程と、（ｅ）前記第１のホール内を充填せずに、前記第１の誘電体膜上に下部電極の一部を形成する工程と、（ｆ）前記工程（ｅ）の実行によって得られた構造を、前記第１のホールの底部に形成されている前記下部電極の一部における上面からエッチングして、前記接続対象物に達する第２のホールを前記構造に形成する工程と、（ｇ）前記第１，２のホール内を充填する、前記下部電極の残りの部分を形成する工程と、（ｈ）前記工程（ｇ）の後に、前記絶縁膜を除去する工程と、（ｉ）前記工程（ｈ）の後に、前記第１の誘電体膜上に上部電極を形成する工程とを備える。
【００２３】
また、この発明のうち請求項２に記載のキャパシタの製造方法は、請求項１に記載のキャパシタの製造方法であって、前記工程（ｃ）において、前記絶縁膜の上面に向かって開口させて、前記第１のホールを形成し、前記工程（ｅ）において、前記工程（ｄ）の実行によって得られた構造の上面に、前記第１のホール内を充填せずに、前記下部電極の一部の電極材料を形成し、前記工程（ｆ）において、前記工程（ｅ）の実行によって得られた構造を、前記下部電極の一部の電極材料における上面からエッチングして、前記第２のホールを形成するとともに、前記第１のホールより上方の、前記下部電極の一部の電極材料を除去し、前記工程（ｇ）は、（ｇ−１）前記工程（ｆ）の実行によって得られた構造の上面に、前記第１，２のホール内を充填しつつ、前記下部電極の残りの部分の電極材料を形成する工程と、（ｇ−２）前記工程（ｇ−１）の後に、前記第１，２のホールより上方の前記下部電極の残りの部分の電極材料を除去する工程とを含む。
【００２４】
また、この発明のうち請求項３に記載のキャパシタの製造方法は、請求項１及び請求項２のいずれか一つに記載のキャパシタの製造方法であって、（ｊ）前記工程（ｉ）の前に、前記工程（ｈ）の実行によって得られた構造上の全面に第２の誘電体膜を形成する工程を更に備える。
【００２５】
また、この発明のうち請求項４に記載のキャパシタの製造方法は、請求項１乃至請求項３のいずれか一つに記載のキャパシタの製造方法であって、前記工程（ｅ）において形成される前記下部電極の一部と、前記工程（ｇ）において形成される前記下部電極の残りの部分とは、互いに材料が異なる。
【００２６】
【発明の実施の形態】
実施の形態１．
図１〜９は、下部電極の材料に白金族金属を採用し、誘電体膜の材料に高誘電率の金属酸化物を採用した、本発明の実施の形態１に係るキャパシタの製造方法を工程順に示す断面図である。以下に、図１〜９を参照して、実施の形態１に係るキャパシタの製造方法について説明する。
【００２７】
図１に示すように、内部にコンタクトプラグ２が形成されている層間絶縁膜１を設ける。コンタクトプラグ２は、キャパシタの下部電極と電気的に接続される接続対象物であって、その上面は層間絶縁膜１の上面から露出している。そして、層間絶縁膜１の上面と、コンタクトプラグ２の上面とは、同一平面上に位置している。
【００２８】
次に、層間絶縁膜１及びコンタクトプラグ２の上に、絶縁膜７を形成する。絶縁膜７は、ストッパ膜３、層間絶縁膜４、ストッパ膜５及び層間絶縁膜６を有しており、この順で積層されている。そして、ストッパ膜３を層間絶縁膜１側に位置するように、絶縁膜７を形成する。
【００２９】
層間絶縁膜１，４，６には、例えばＢＰＳＧ（ｂｏｒｏ−ｐｈｏｓｐｈｏ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜が採用され、ストッパ膜３，５には、例えばシリコン窒化膜が採用される。また、コンタクトプラグ２の材料には、例えばポリシリコンが採用される。なお図示されていないが、層間絶縁膜１の下方（即ち絶縁膜７とは反対側）には、コンタクトプラグ２と接続される半導体素子が形成された半導体基板が存在する。
【００３０】
次に図２に示すように、絶縁膜７をその上面からエッチングして、コンタクトプラグ２に達するホール８を絶縁膜７に開口する。具体的には、まず、層間絶縁膜６上に、所定の開口パターンを有するフォトレジストを形成する。そして、かかるフォトレジストをマスクに用いて、ストッパ膜５をエッチングストッパとして層間絶縁膜６をエッチングし、ストッパ膜５に達するホールを層間絶縁膜６に開口する。そして、露出しているストッパ膜５を除去し、層間絶縁膜４を露出させる。更に、ストッパ膜３をエッチングストッパとして、層間絶縁膜４をエッチングして、ストッパ膜３に達するホールを層間絶縁膜４に開口する。そして、露出しているストッパ膜３を除去し、コンタクトプラグ２を露出させる。これにより、絶縁膜７の上面に向かって開口し、コンタクトプラグ２に達するホール８が絶縁膜７に形成される。
【００３１】
次にＣＶＤ法を使用して、図３に示すように、絶縁膜７の上面及びホール８の表面に、ホール８内を充填せずに誘電体膜９を形成する。これにより、露出している、絶縁膜７の表面、層間絶縁膜１の上面及びコンタクトプラグ２の上面の上に、誘電体膜９が形成される。ここで、誘電体膜９の材料には、例えばＢＳＴ、酸化タンタル、ＰＺＴ（チタン酸ジルコン酸鉛；Ｐｂ（ＺｒＸＴｉ（１−Ｘ））Ｏ３）などの高誘電率の金属酸化物が採用される。
【００３２】
次に図４に示すように、図３に示す工程の実行によって得られた構造の全面に対して、絶縁膜７の膜厚方向にエッチングレートが高い異方性ドライエッチングを行う。これにより、図３に示す工程の実行によって得られた構造が、ホール８の底部に形成されている誘電体膜９の上面からエッチングされて、層間絶縁膜１の上面及びコンタクトプラグ２の上面の誘電体膜９が除去される。その結果、コンタクトプラグ２に達するホール１８が、図３に示す工程の実行によって得られた構造に形成される。また、図３に示す工程の実行によって得られた構造は、層間絶縁膜６の上面上に形成されている誘電体膜９の上面からもエッチングされて、層間絶縁膜６の上面上の誘電体膜９が除去される。
【００３３】
次に図５に示すように、ＣＶＤ法あるいはメッキ法を使用して、下部電極の電極材料１０をホール８内に充填しつつ、絶縁膜７の上面上にかかる電極材料１０を形成する。ここで、電極材料１０はＲｕなどの白金族金属から成る。
【００３４】
そして、図６に示すように、例えばＣＭＰ法を用いて、図５に示す工程の実行で得られた構造を、その上面から研磨し、ホール８よりも上方の電極材料１０を除去する。これにより、ホール８，１８内を充填し、白金族金属から成る、ピラー状の下部電極１１が形成される。なお下部電極１１は、コンタクトプラグ２と電気的に接続されており、その上面のみが絶縁膜７から露出している。
【００３５】
次に、図７に示すように、図６に示す工程の実行によって得られた構造のうち絶縁膜７の一部、具体的には層間絶縁膜６をウェットエッチングまたはドライエッチングにて選択的に除去する。このとき、ストッパ膜５はエッチングストッパとして機能する。
【００３６】
次に、図７に示す工程の実行によって得られた構造上の全面に、例えばＰＶＤ法を使用して、誘電体膜９と同じ材料から成る誘電体膜１２を成膜する。これにより、図８に示すように、下部電極１１の上面、誘電体膜９の表面及びストッパ膜５の上面に誘電体膜１２が形成され、誘電体膜９と誘電体膜１２とから成るキャパシタの誘電体膜９０が完成する。
【００３７】
そして、図９に示すように、誘電体膜９０上に、Ｒｕなどの白金族金属を材料とする上部電極１３を形成して、キャパシタが完成する。
【００３８】
上述のように、本実施の形態１に係るキャパシタの製造方法によれば、白金族金属を材料とする下部電極１１を形成する前に、誘電体膜９を形成している。そのため、ＢＳＴのような高誘電率の金属酸化物から成る誘電体膜を形成する際に一般的に採用される、酸化性の有機化学反応を示すＭＯＣＶＤ法を用いて、誘電体膜９を形成する場合であっても、下部電極１１に触媒作用が発生することが無い。つまり、本実施の形態１のように、下部電極１１の材料に白金族金属を採用し、誘電体膜９の材料に高誘電率の金属酸化物を採用した場合であっても、上述の第１の従来技術とは異なり、下部電極１１に触媒作用が発生することが無い。その結果、電気的特性が劣化することなく、キャパシタを製造することができる。言い換えれば、本実施の形態１にかかるキャパシタの製造方法を用いて製造されたキャパシタは、上述の第１の従来技術におけるキャパシタの製造方法を用いて製造されたキャパシタよりも、電気的特性が向上する。なお、絶縁膜７を構成する層間絶縁膜４，６及びストッパ膜３，５や、層間絶縁膜１や、コンタクトプラグ２には、ＣＶＤ法に対して触媒不活性な材料が通常使用されるため、誘電体膜９を形成する際に、絶縁膜７、層間絶縁膜１及びコンタクトプラグ２において触媒作用を生じることは無い。
【００３９】
また、下部電極１１を形成する前に誘電体膜９を形成しているため、本実施の形態１のように、誘電体膜９の形成にＣＶＤ法を採用することができる。そのため、ＰＶＤ法を採用する場合よりも、高アスペクト比のホール８の側面に、膜厚が不足することなく誘電体膜９を形成することができる。従って、上述の第２の従来技術とは異なり、高アスペクト比の下部電極１１の形成にも対応することができる。
【００４０】
また、本実施の形態１に係るキャパシタの製造方法によれば、下部電極１１を形成する際、図５に示す工程の実行によって得られた構造を、その上面から研磨して、ホール８より上方の電極材料１０を除去しているため、下部電極１１は、最初はその上面のみが誘電体膜９で被覆されていない。従って、誘電体膜９を形成した後に、キャパシタの誘電体膜９０の残りの誘電体膜、つまり誘電体膜１２を、本実施の形態１のように、下部電極１１の上面のみを十分に被覆する様に形成すればよい。そのため、ホール８内に高アスペクト比の下部電極１１を形成した場合であっても、本実施の形態１のように、段差被覆性の悪いＰＶＤ法で、下部電極１１上に残りの誘電体膜を形成することができる。その結果、下部電極１１に触媒作用が発生することなく、誘電体膜１２を形成することができる。
【００４１】
なお、本実施の形態１に係るキャパシタの製造方法では、キャパシタの誘電体膜９０は、誘電体膜９と誘電体膜１２とから成る一層の誘電体膜であったが、複数層の誘電体膜９０を形成しても良い。図１０は、誘電体膜９０を２層構造で形成した場合のキャパシタの構造を示す断面図である。以下に図１０に示す構造の製造方法について説明する。
【００４２】
絶縁膜７の一部である層間絶縁膜６を除去し（図７参照）、誘電体膜１２を形成した後に（図８参照）、誘電体膜１２上にＣＶＤ法を使用して誘電体膜１５を形成する。ここで、誘電体膜１５の材料は、誘電体膜９，１２の材料と同じ材料である。そして、誘電体膜１５上に上部電極１３を形成する。これにより、図１０に示すように、誘電体膜９と、誘電体膜１２と、誘電体膜１５とから成る２層の誘電体膜９０を有するキャパシタが完成する。
【００４３】
また、本実施の形態１に係るキャパシタの製造方法では、図２に示す工程において、コンタクトプラグ２まで達するホール８を形成していたが、ホール８は、少なくとも絶縁膜７のストッパ膜５の上面に達していれば良い。このような場合の一例として、図２に示す工程において、ストッパ膜５の上面に達し、かつこれを越えてストッパ膜３の上面に達するホール８を形成した際のキャパシタの製造方法について以下に説明する。
【００４４】
図１１に示すように、絶縁膜７をその上面からエッチングして、ストッパ膜３の上面に達するホール８を絶縁膜７に開口する。具体的には、ストッパ膜５をエッチングストッパとして層間絶縁膜６をエッチングする。次に、層間絶縁膜６のエッチングによって露出したストッパ膜５を除去し、層間絶縁膜４を露出させる。更に、ストッパ膜３をエッチングストッパとして、層間絶縁膜４をエッチングする。これにより、ストッパ膜３の上面に達するホール８が絶縁膜７に形成される。
【００４５】
次にＣＶＤ法を使用して、図１２に示すように、層間絶縁膜６の上面及びホール８の表面に、ホール８内を充填せずに誘電体膜９を形成する。これにより、露出している絶縁膜７の表面上に誘電体膜９が形成される。
【００４６】
そして、図１３に示すように、図１２に示す工程の実行によって得られた構造の全面に対して、絶縁膜７の膜厚方向にエッチングレートが高い異方性ドライエッチングを行う。これにより、図１２に示す工程の実行によって得られた構造が、ホール８の底部に形成されている誘電体膜９の上面からエッチングされて、ストッパ膜３上の誘電体膜９と、かかるストッパ膜３とが除去される。その結果、コンタクトプラグ２に達するホール１９が、図１２に示す工程の実行によって得られた構造に形成される。また、図１２に示す工程の実行によって得られた構造は、層間絶縁膜６の上面上の誘電体膜９の上面からもエッチングされて、層間絶縁膜６の上面上の誘電体膜９が除去される。
【００４７】
次に、ＣＶＤ法あるいはメッキ法を使用して、Ｒｕなどの白金族金属から成る、下部電極の電極材料１０をホール８，１９内に充填しつつ、絶縁膜７の上面上にかかる電極材料１０を形成する。そして、上述の図６に示す工程を実行する。その結果、ホール８，１９内を充填する下部電極１１が形成される。次に、上述の図７，８に示す工程を実行する。そして、誘電体膜１２上に上部電極１３を形成することにより、図１４に示すキャパシタが得られる。
【００４８】
このように、ホール８が少なくとも絶縁膜７のストッパ膜５の上面に達していれば、絶縁膜７から突出している下部電極１１の側面、つまりストッパ膜５の上面より上方に位置する下部電極１１の側面を誘電体膜９で覆うことが可能になる。
【００４９】
また、本実施の形態１に係るキャパシタの製造方法では、絶縁膜７の一部を除去した後に誘電体膜１２を形成しているが、下部電極１１の上面に誘電体膜１２を形成した後に、絶縁膜７の一部を除去しても良い。具体的には、図６に示す工程を実行して得られた構造の全面に誘電体膜１２を形成し、その誘電体膜１２をパターンニングして、下部電極１１の上面に誘電体膜１２を形成する。そして、絶縁膜７の一部である層間絶縁膜６を除去し、その後に全面に上部電極１３を形成することにより、キャパシタを製造しても良い。しかし、このような方法でキャパシタを製造した場合には、絶縁膜７を除去した後に誘電体膜１２を形成する場合と異なり、誘電体膜１２をパターンニングする工程が追加される。つまり、図７，８に示す工程でキャパシタを製造する場合、部分的にではなく、全面に誘電体膜１２を形成しているため、誘電体膜１２を形成した後に絶縁膜７を除去する場合よりも、簡単に誘電体膜１２を形成することができる。従って、キャパシタの製造効率の観点からは、上述の図７，８に示すような、絶縁膜７を除去した後に誘電体膜１２を形成する方が望ましい。
【００５０】
実施の形態２．
図１５〜２１は、下部電極の材料に白金族金属を採用し、誘電体膜の材料に高誘電率の金属酸化物を採用した、本発明の実施の形態２に係るキャパシタの製造方法を工程順に示す断面図である。以下に、図１５〜２１を参照して、実施の形態２に係るキャパシタの製造方法について説明する。なお、図１５に示す工程は上述の図３に示す工程の次の工程であるため、図１５に示す工程よりも前の工程については説明を省略する。
【００５１】
図３に示す工程の実行によって得られた構造の上面に、ホール８内を充填せずに、下部電極の電極材料４０を形成する。これにより、図１５に示すように、ホール８内を充填せずに、誘電体膜９上に下部電極の電極材料４０が形成される。電極材料４０はＲｕなどの白金族金属から成り、ＣＶＤ法あるいはメッキ法を用いて形成される。
【００５２】
そして図１６に示すように、図１５に示す工程の実行によって得られた構造の全面に対して、絶縁膜７の膜厚方向にエッチングレートが高い異方性ドライエッチングを行う。これにより、図１５に示す工程の実行によって得られた構造が、ホール８の底部に形成されている電極材料４０の上面からエッチングされて、層間絶縁膜１及びコンタクトプラグ２の上の誘電体膜９及び電極材料４０が除去される。その結果、コンタクトプラグ２に達するホール２１が、図１５に示す工程の実行によって得られた構造に形成される。更に、図１５に示す工程の実行によって得られた構造は、層間絶縁膜６の上面上の電極材料４０の上面からもエッチングされて、ホール８より上方の、つまり層間絶縁膜６の上面上の誘電体膜９及び電極材料４０が除去される。これにより、下部電極の一部である金属膜２０が、ホール８の側面上に形成される。
【００５３】
次に、ＣＶＤ法あるいはメッキ法を使用して、ホール８内を充填しつつ、図１６に示す工程の実行によって得られた構造の上面に、Ｒｕなどの白金族金属から成る電極材料２２を形成する。これにより、図１７に示すように、ホール８内を充填しつつ、絶縁膜７の上面上に下部電極の電極材料２２が形成される。そして、図１８に示すように、例えばＣＭＰ法を用いて、図１７に示す工程の実行で得られた構造を上面から研磨し、ホール８よりも上方の電極材料２２を除去する。これにより、ホール８，２１内を充填する、白金族金属から成るプラグ２３が形成される。その結果、金属膜２０とプラグ２３とから成り、ホール８，２１内を充填する、ピラー状の下部電極２４が形成される。なお下部電極２４は、コンタクトプラグ２と電気的に接続されており、その上面のみが絶縁膜７から露出している。
【００５４】
次に、図１９に示すように、図１８に示す工程の実行によって得られた構造のうち絶縁膜７の一部、具体的には層間絶縁膜６をウェットエッチングまたはドライエッチングにて選択的に除去する。このとき、ストッパ膜５はエッチングストッパとして機能する。
【００５５】
次に、図１９に示す工程の実行によって得られた構造上の全面に、例えばＰＶＤ法を使用して、誘電体膜９と同じ材料から成る誘電体膜２５を成膜する。これにより、図２０に示すように、下部電極１１の上面、誘電体膜９の表面及びストッパ膜５の上面に誘電体膜２５が形成され、誘電体膜９と誘電体膜２５とから成るキャパシタの誘電体膜９１が完成する。
【００５６】
そして、図２１に示すように、誘電体膜９１上に、Ｒｕなどの白金族金属を材料とする上部電極２６を形成して、キャパシタが完成する。
【００５７】
上述のように、本実施の形態２に係るキャパシタの製造方法によれば、図１６に示す工程において、ホール２１を形成する際に、下部電極２４の一部である金属膜２０の上面からエッチングされるため、誘電体膜９にエッチングダメージが発生することがない。上述の実施の形態１では、コンタクトプラグ２に達するホール１８を開口する際には、誘電体膜９の上面からエッチングされるため、このときに誘電体膜９にはエッチングダメージが生じていた。そのため、誘電体膜９の電気的特性が劣化することがあった。
【００５８】
本実施の形態２に係るキャパシタの製造方法では、上述のように、コンタクトプラグ２に達するホール２１を開口する際に、誘電体膜９にはエッチングダメージが発生しないため、このときに誘電体膜９の電気的特性が劣化することがない。その結果、上述の実施の形態１に係るキャパシタの製造方法よりも、キャパシタの電気的性能が向上する。
【００５９】
また、本実施の形態２に係るキャパシタの製造方法によれば、下部電極２４を形成する際、図１６，１８に示すように、ホール８より上方の電極材料２２，４０を除去しているため、下部電極２４は、最初はその上面のみが誘電体膜９で被覆されていない。従って、誘電体膜９を形成した後に、キャパシタの誘電体膜９１の残りの誘電体膜、つまり誘電体膜２５を、本実施の形態２のように、下部電極２４の上面のみを十分に被覆する様に形成すればよい。そのため、ホール８内に高アスペクト比の下部電極２４を形成した場合であっても、本実施の形態２のように、段差被覆性の悪いＰＶＤ法で、下部電極２４上に残りの誘電体膜を形成することができる。その結果、下部電極２４に触媒作用が発生することなく、誘電体膜２５を形成することができる。
【００６０】
なお、本実施の形態２に係るキャパシタの製造方法では、キャパシタの誘電体膜９１は、誘電体膜９と誘電体膜２５とから成る一層の誘電体膜であったが、複数層の誘電体膜９１を形成しても良い。図２２は、誘電体膜９１を２層構造で形成した場合のキャパシタの構造を示す断面図である。以下に図２２に示す構造の製造方法について説明する。
【００６１】
絶縁膜７の一部である層間絶縁膜６を除去し（図１９参照）、誘電体膜２５を形成した後に（図２０参照）、誘電体膜２５上にＣＶＤ法を使用して誘電体膜２７を形成する。ここで、誘電体膜２７の材料は、誘電体膜９，２５の材料と同じ材料である。そして、誘電体膜２７上に上部電極２６を形成する。これにより、図２２に示すような、誘電体膜９と、誘電体膜２５と、誘電体膜２７とから成る２層の誘電体膜９１を有するキャパシタが完成する。
【００６２】
また、本実施の形態２に係るキャパシタの製造方法では、上述の実施の形態１に係るキャパシタの製造方法と同様に、図２に示す工程において、コンタクトプラグ２まで達するホール８を形成していたが、ホール８は、少なくとも絶縁膜７のストッパ膜５の上面に達していれば良い。このような場合の一例として、図２に示す工程において、ストッパ膜５の上面に達し、かつこれを越えてストッパ膜３の上面に達するホール８を形成した場合におけるキャパシタの製造方法について以下に説明する。
【００６３】
まず、上述の図１１，１２に示す工程を実行する。つまり、絶縁膜７をその上面からエッチングして、ストッパ膜３の上面に達するホール８を絶縁膜７に開口し、ＣＶＤ法を使用して、層間絶縁膜６の上面及びホール８の表面に、ホール８内を充填せずに誘電体膜９を形成する。
【００６４】
次に、図２３に示すように、ホール８内を充填せずに、誘電体膜９上に電極材料４０を形成する。そして、図２４に示すように、図２３に示す工程の実行によって得られた構造の全面に対して、絶縁膜７の膜厚方向にエッチングレートが高い異方性ドライエッチングを行う。これにより、図２３に示す工程の実行によって得られた構造が、ホール８の底部に形成されている電極材料４０の上面からエッチングされて、ストッパ膜３上の誘電体膜９及び電極材料４０と、かかるストッパ膜３とが除去される。その結果、コンタクトプラグ２に達するホール３０が、図２３に示す工程の実行によって得られた構造に形成される。更に、図２３に示す工程の実行によって得られた構造は、層間絶縁膜６の上面上の電極材料４０の上面からもエッチングされて、ホール８より上方の誘電体膜９及び電極材料４０が除去される。これにより、下部電極の一部である金属膜２０がホール８の側面上に形成される。
【００６５】
次に、ＣＶＤ法あるいはメッキ法を使用して、Ｒｕなどの白金族金属から成る電極材料２２をホール８，３０内に充填し、更に絶縁膜７の上面上にもかかる電極材料２２を形成する。そして、上述の図１８に示す工程を実行する。その結果、ホール８，３０内を充填する下部電極２４が形成される。次に、上述の図１９，２０に示す工程を実行する。そして、誘電体膜２５上に上部電極２６を形成することにより、図２５に示すキャパシタが得られる。
【００６６】
このように、上述の実施の形態１に係るキャパシタの製造方法と同様に、ホール８が少なくとも絶縁膜７のストッパ膜５の上面に達していれば、絶縁膜７から突出している下部電極２４の側面、つまりストッパ膜５の上面より上方に位置する下部電極２４の側面を誘電体膜９で覆うことが可能になる。
【００６７】
また、本実施の形態２に係るキャパシタの製造方法では、絶縁膜７の一部を除去した後に誘電体膜２５を形成しているが、上述の実施の形態１と同様に、下部電極２４の上面に誘電体膜２５を形成した後に、絶縁膜７の一部を除去しても良い。具体的には、図１８に示す工程を実行して得られた構造の全面に誘電体膜２５を形成し、その誘電体膜２５をパターンニングして、下部電極２４の上面に誘電体膜２５を形成する。そして、絶縁膜７の一部である層間絶縁膜６を除去し、その後に全面に上部電極２６を形成することにより、キャパシタを製造しても良い。しかし、このような方法でキャパシタを製造した場合には、絶縁膜７を除去した後に誘電体膜２５を形成する場合と異なり、誘電体膜２５をパターンニングする工程が追加される。従って、キャパシタの製造効率の観点からは、上述の図１９，２０に示すような、絶縁膜７を除去した後に誘電体膜２５を形成する方が望ましい。
【００６８】
また、本実施の形態２に係るキャパシタの製造方法では、金属膜２０と、金属膜２０を形成した後に形成される、下部電極２４の残りの部分であるプラグ２３とは、ともに白金族金属を材料としているが、誘電体膜９と接触する金属膜２０の材料には白金族金属を使用して、誘電体膜９と接触していないプラグ２３の材料には白金族金属とは異なる材料を使用しても良い。具体的には、例えば窒化チタン（ＴｉＮ）をプラグ２３の材料に使用する。なお、以下の理由のために、本実施の形態では、誘電体膜９と接触している金属膜２０の材料には白金族金属を採用している。
【００６９】
キャパシタの代表的な電気特性として、電気容量と漏れ電流がある。このうちの漏れ電流の値を決定づける項目の一つとして、下部電極と誘電体膜との界面に形成される「障壁の高さ」がある。この「障壁の高さ」は、誘電体膜の誘電体の伝導帯端及び価電子帯端のエネルギーレベルの相対関係と、電極材料の仕事関数とで決定される。キャパシタの漏れ電流を小さくするためには、この「障壁の高さ」を大きくする必要がある。
【００７０】
一方、誘電体の誘電率が大きくなるにつれて、その禁制帯幅（バンドギャップ）が小さくなる傾向が強い。そのため、高誘電率の誘電体を誘電体膜の材料として使用した場合には、下部電極の電極材料の仕事関数が大きくないと、「障壁の高さ」を所望の値に確保しにくく、電極材料から誘電体の伝導帯への電子注入が増大して、漏れ電流が大きくなることがあった。
【００７１】
従って、電気容量の増大を目的として、ＢＳＴのような高誘電率の誘電体を誘電体膜の材料に採用した場合には、上述のような副作用の影響を解消あるいは軽減するために、少なくとも下部電極の誘電体膜との接触部分の材料には、白金族金属のような仕事関数が大きい材料を採用する必要がある。本実施の形態２では、誘電体膜９１の材料に高誘電率の誘電体を採用しており、これによる漏れ電流の増加を防ぐために、誘電体膜９１と接触している金属膜２０の材料には白金族金属を採用している。これにより、キャパシタの漏れ電流を実用的な低いレベルに維持することができる。
【００７２】
また、図３０に示す工程では、高温の酸化性雰囲気中で誘電体膜２５が形成される。このとき、下部電極２４の側面は誘電体膜９で覆われているが、酸化種がこの誘電体膜９を透過するため、露出している下部電極２４の上面のみならず、その側面も高温の酸化性雰囲気に曝露されることになる。従って、誘電体膜９と下部電極２４との界面に、有害な低誘電率の酸化物が形成されないために、誘電体膜９と接触している金属膜２０の材料には、耐酸化性の白金族金属を採用する方が望ましい。
【００７３】
このように、金属膜２０とプラグ２３とに、互いに異なる材料を使用することによって、金属膜２０の材料よりも安価な材料、例えば窒化チタン（ＴｉＮ）ををプラグ２３に使用することができる。そのため、金属膜２０とプラグ２３とに互いに同じ材料を使用する場合よりも、低コストでキャパシタを製造することができる。なお白金族金属は、白金族金属以外の金属や半導体と合金化を生じると、一般的にその耐酸化性が低下するため、プラグ２３に使用する材料は、窒化チタンに代表される金属窒化物などの、白金族金属と合金化を生じない材料である方が望ましい。
【００７４】
また、白金族金属ではなく窒化チタンなどでプラグ２３を形成すると、下部電極２４の上面上に誘電体膜２５を形成する際に、プラグ２３の上面が酸化されて、誘電体膜９よりも比誘電率が低い、酸化チタン（ＴｉＯ２）などの酸化物が、プラグ２３の上面と誘電体膜２５との界面に形成される。その結果、キャパシタ容量が低減する。
【００７５】
しかし、本発明が効果を発揮し、あるいはその適用目的としているキャパシタでは、一般に下部電極２４のアスペクト比が非常に大きいため、下部電極２４の全表面積におけるプラグ２３の上面の面積が占める割合が十分小さく、上述のような低誘電率の酸化物により生じるキャパシタ容量の低減を、許容範囲内に収めることができる。
【００７６】
なお、誘電体膜９と接触している金属膜２０の材料には、白金族金属を使用しているため、誘電体膜９と下部電極２４との界面に、有害な低誘電率の酸化物が形成されることは無い。
【００７７】
また、実施の形態１，２において、キャパシタの下部電極１１，２４に使用される材料は、白金族金属単体だけでなく、白金族金属同士の合金であっても良い。
【００７８】
【発明の効果】
この発明のうち請求項１に係るキャパシタの製造方法によれば、下部電極を形成する前に、第１の誘電体膜を形成している。そのため、下部電極の材料に白金族金属を採用し、第１の誘電体膜の材料に高誘電率の金属酸化物を採用した場合であっても、下部電極に触媒作用が発生することが無い。その結果、電気的特性が劣化することなく、キャパシタを製造することができる。
【００７９】
また、下部電極を形成する前に第１の誘電体膜を形成しているため、第１の誘電体膜の形成にＣＶＤ法を採用することができる。そのため、ＰＶＤ法を採用した場合よりも、高アスペクト比のホールの表面に、膜厚が不足することなく第１の誘電体膜を形成することができる。従って、高アスペクト比の下部電極の形成にも対応することができる。
【００８０】
更に、工程（ｆ）において、第２のホールを形成する際に、下部電極の一部の上面からエッチングされるため、第１の誘電体膜にエッチングダメージが発生することがない。そのため、工程（ｆ）において、第１の誘電体膜の電気的特性が劣化することがない。その結果、キャパシタの電気的性能が向上する。
【００８１】
また、この発明のうち請求項２に係るキャパシタの製造方法によれば、工程（ｆ），（ｇ−２）において、第１のホールより上方の下部電極の電極材料を除去している。そのため、工程（ｇ−２）の実行後に得られた下部電極は、その上面のみが第１の誘電体膜で被覆されていない。従って、下部電極の上面のみを十分に被覆する様に、残りの誘電体膜を形成すれば良い。そのため、段差被覆性の悪いＰＶＤ法で、残りの誘電体膜を形成することができる。その結果、下部電極に触媒作用が発生することなく、残りの誘電体膜を形成することができる。
【００８２】
また、この発明のうち請求項３に係るキャパシタの製造方法によれば、絶縁膜が除去された構造の全面に第２の誘電体膜が形成されているため、簡単に第２の誘電体膜を形成することができる。
【００８３】
また、この発明のうち請求項４に係るキャパシタの製造方法によれば、工程（ｅ）における下部電極の一部の材料と、工程（ｇ）における下部電極の残りの部分の材料とが互いに異なるため、工程（ｇ）における下部電極の残りの部分に、工程（ｅ）における下部電極の一部よりも、安価な材料を使用することができる。そのため、低コストでキャパシタを製造することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係るキャパシタの製造方法を工程順に示す断面図である。
【図２】本発明の実施の形態１に係るキャパシタの製造方法を工程順に示す断面図である。
【図３】本発明の実施の形態１に係るキャパシタの製造方法を工程順に示す断面図である。
【図４】本発明の実施の形態１に係るキャパシタの製造方法を工程順に示す断面図である。
【図５】本発明の実施の形態１に係るキャパシタの製造方法を工程順に示す断面図である。
【図６】本発明の実施の形態１に係るキャパシタの製造方法を工程順に示す断面図である。
【図７】本発明の実施の形態１に係るキャパシタの製造方法を工程順に示す断面図である。
【図８】本発明の実施の形態１に係るキャパシタの製造方法を工程順に示す断面図である。
【図９】本発明の実施の形態１に係るキャパシタの製造方法を工程順に示す断面図である。
【図１０】本発明の実施の形態１に係るキャパシタの構造を示す断面図である。
【図１１】本発明の実施の形態１に係るキャパシタの製造方法を工程順に示す断面図である。
【図１２】本発明の実施の形態１に係るキャパシタの製造方法を工程順に示す断面図である。
【図１３】本発明の実施の形態１に係るキャパシタの製造方法を工程順に示す断面図である。
【図１４】本発明の実施の形態１に係るキャパシタの製造方法を工程順に示す断面図である。
【図１５】本発明の実施の形態２に係るキャパシタの製造方法を工程順に示す断面図である。
【図１６】本発明の実施の形態２に係るキャパシタの製造方法を工程順に示す断面図である。
【図１７】本発明の実施の形態２に係るキャパシタの製造方法を工程順に示す断面図である。
【図１８】本発明の実施の形態２に係るキャパシタの製造方法を工程順に示す断面図である。
【図１９】本発明の実施の形態２に係るキャパシタの製造方法を工程順に示す断面図である。
【図２０】本発明の実施の形態２に係るキャパシタの製造方法を工程順に示す断面図である。
【図２１】本発明の実施の形態２に係るキャパシタの製造方法を工程順に示す断面図である。
【図２２】本発明の実施の形態２に係るキャパシタの構造を示す断面図である。
【図２３】本発明の実施の形態２に係るキャパシタの製造方法を工程順に示す断面図である。
【図２４】本発明の実施の形態２に係るキャパシタの製造方法を工程順に示す断面図である。
【図２５】本発明の実施の形態２に係るキャパシタの製造方法を工程順に示す断面図である。
【図２６】第１の従来技術におけるキャパシタの製造方法を工程順に示す断面図である。
【図２７】第１の従来技術におけるキャパシタの製造方法を工程順に示す断面図である。
【図２８】第１の従来技術におけるキャパシタの製造方法を工程順に示す断面図である。
【図２９】第１の従来技術におけるキャパシタの製造方法を工程順に示す断面図である。
【図３０】第１の従来技術におけるキャパシタの製造方法を工程順に示す断面図である。
【図３１】第１の従来技術におけるキャパシタの構造を拡大して示す断面図である。
【図３２】第１の従来技術におけるキャパシタの構造を示す断面図である。
【図３３】第２の従来技術におけるキャパシタの構造を示す断面図である。
【符号の説明】
２ コンタクトプラグ、７ 絶縁膜、８，１８，１９，２１，３０ ホール、９，１２，１５，２５，２７，９０，９１ 誘電体膜、１０，２２，４０ 電極材料、１１，２４ 下部電極、１３，２６ 上部電極、２０ 金属膜、２３ プラグ。
【発明の属する技術分野】
この発明は、ピラー状の下部電極を有するキャパシタの製造方法に関する。
【０００２】
【従来の技術】
ＤＲＡＭ（ダイナミックランダムアクセスメモリ）や、ＤＲＡＭとロジックデバイスとの混載型の半導体装置の高集積化にともなって、ＤＲＡＭのキャパシタの面積が減少し、その結果、キャパシタの容量が減少する。その容量の減少を補うために、キャパシタの誘電体膜に使用される材料を、従来のシリコン酸化膜（ＳｉＯ）とシリコン窒化膜（ＳｉＮ）との積層構造を有する誘電体から、ペロブスカイト構造の誘電体や酸化タンタル等の、より大きな比誘電率を有する金属酸化物の誘電体に変更する動きが加速されている。
【０００３】
この場合、キャパシタの下部電極は誘電体膜の形成時に、高温の酸化性雰囲気に曝露されることになる。これによって下部電極が酸化されると、下部電極と誘電体膜との界面に、誘電体膜よりも比誘電率の低い酸化物が形成される。そのため、誘電体膜に高誘電率の材料を使用する利点が大幅に減少する。
【０００４】
そこで通常は、高温の酸化性雰囲気に曝露されても酸化されにくい、あるいは酸化されたとしても酸化物が導電性物質である、Ｐｔ（白金），Ｒｕ（ルテニウム），Ｉｒ（イリジウム）などの白金族の貴金属（以後、「白金族金属」と呼ぶ）が、下部電極の材料として採用される。これによって、下部電極と誘電体膜との界面に、有害な低誘電率の酸化物が形成されることを回避している。
【０００５】
図２６〜３０は、誘電体膜の材料に高誘電率の金属酸化物を、下部電極の材料に白金族金属を採用した、第１の従来技術におけるキャパシタの製造方法を工程順に示す断面図である。以下に、図２６〜３０を参照して、第１の従来技術におけるキャパシタの製造方法について説明する。
【０００６】
図２６に示すように、内部にコンタクトプラグ１０２が形成されている層間絶縁膜１０１を設ける。ここで、コンタクトプラグ１０２の上面は層間絶縁膜１０１から露出している。そして、層間絶縁膜１０１及びコンタクトプラグ１０２の上に、絶縁膜１０７を形成する。絶縁膜１０７は、ストッパ膜１０３、層間絶縁膜１０４、ストッパ膜１０５及び層間絶縁膜１０６を有しており、この順で積層されている。そして、ストッパ膜１０３を層間絶縁膜１０１側に位置するように、絶縁膜１０７を形成する。
【０００７】
次に、絶縁膜１０７をその上面からエッチングして、コンタクトプラグ１０２に達するホール１０８を絶縁膜１０７に開口する。なお図示されていないが、層間絶縁膜１０１の下方（即ち絶縁膜１０７とは反対側）には、コンタクトプラグ１０２と接続される半導体素子が形成された半導体基板が存在する。
【０００８】
次に図２７に示すように、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法あるいはメッキ法を使用して、下部電極の電極材料１０９をホール１０８内に充填し、更に絶縁膜１０７の上面上にもかかる電極材料１０９を形成する。ここで、電極材料１０９は例えばＲｕである。
【０００９】
そして、図２８に示すように、例えばＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法を用いて、図２７に示す工程で得られた構造を上面から研磨し、ホール１０８よりも上方の電極材料１０９を除去する。これにより、ホール１０８を充填する、Ｒｕから成る下部電極１１０が形成される。そして、図２９に示すように、絶縁膜１０７の一部、具体的には層間絶縁膜１０６を、ウェットエッチングなどにて選択的に除去する。このとき、ストッパ膜１０５はエッチングストッパとして機能する。
【００１０】
次に図３０に示すように、ＣＶＤ法を使用して、下部電極１１０及び絶縁膜１０７の上に、例えばペロブスカイト構造を有するＢＳＴ（チタン酸バリウムストロンチウム；ＢａＸＳｒ（１−Ｘ）ＴｉＯ３）を材料とする誘電体膜１１１を形成する。そして、誘電体膜１１１上に、例えばＲｕを材料とする上部電極１１２を形成して、キャパシタが完成する。
【００１１】
このように、誘電体膜１１１の材料に高誘電率の金属酸化物を採用し、下部電極１１０の材料に白金族金属を採用することによって、ＤＲＡＭ等の半導体装置の高集積化によるキャパシタ容量の減少を補うことができる。なお、上部電極及び下部電極に金属材料を使用したキャパシタは、「ＭＩＭキャパシタ」と呼ばれている。
【００１２】
【発明が解決しようとする課題】
しかし、上述の第１の従来技術におけるキャパシタの製造方法では、下部電極１１０上に誘電体膜１１１を形成する際、下部電極１１０の材料に採用される白金族金属の触媒作用が、誘電体膜１１１の組成及び形状に異常をもたらし、それによって、キャパシタの電気的特性が劣化することがあった。
【００１３】
一般的に白金族金属は、酸化性の有機化学反応系において、その表面で強い触媒作用を生じる。そして、ＢＳＴのような高誘電率の金属酸化物から成る誘電体膜１１１を形成する際のＣＶＤ法では、有機金属原料ガスを用いた、酸化反応を生じるＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法が使用される場合がほとんどであるため、下部電極１１０上に誘電体膜１１１を形成するときに、下部電極１１０の表面で、白金族金属による強い触媒作用が生じる。この強い触媒作用が、誘電体膜１１１の組成及び形状に異常をもたらすことがあった。
【００１４】
図３１は、上述の白金族金属の触媒作用によって、下部電極１１０の表面付近の誘電体膜１１１の組成が変化している様子を示す図であって、図３０の部分Ａを拡大して示している。図３１に示す誘電体膜１１１ａは、誘電体膜１１１の成膜過程の初期段階に形成される膜であって、下部電極１１０の表面で生じる触媒作用の影響を受け、その組成に異常をきたしている。そして、図３１に示す誘電体膜１１１ｂは、誘電体膜１１１の成膜が進行して、下部電極１１０が誘電体膜１１１ａで被覆された後に成膜される膜である。そのため、下部電極１１０の表面で生じる触媒作用の影響を受けておらず、正常な組成を有している。
【００１５】
このように、下部電極１１０の表面付近の誘電体膜１１１ａの組成は、その後に形成された、正常な組成を有する誘電体膜１１１ｂのそれと、著しく異なることが多い。例えば、誘電体膜１１１の材料にＢＳＴを採用した場合、ＢＳＴを構成する金属元素間、具体的にはＢａあるいはＳｒと、Ｔｉとの間の組成比が、誘電体膜１１１ａと誘電体膜１１１ｂとで大きく異なることがある。
【００１６】
また図３２に示すように、下部電極１１０の表面で生じる触媒作用によって、誘電体膜１１１が部分的に、異常な突起状の形状になることがあった。なお図３２は、上部電極１１２の形成前のキャパシタの構造を示している。
【００１７】
このような問題を回避するために、キャパシタの誘電体膜を形成する際に、まずＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で下部電極１１０上に誘電体膜の一部を形成し、かかるＰＶＤ法で形成した誘電体膜上に、残りの誘電体膜をＣＶＤ法で形成する、第２の従来技術が提案されている。
【００１８】
図３３は、第２の従来技術における製造方法を使用して製造したキャパシタの構造を示す断面図であって、上部電極の形成前のキャパシタの構造を示している。図３３に示すように、下部電極１１０上には、誘電体膜１２０ａ，１２０ｂから成る誘電体膜１２０が形成されており、誘電体膜１２０ａは、下部電極１１０上にＰＶＤ法で形成されている。そして、ＰＶＤ法で形成された誘電体膜１２０ａの上に、誘電体膜１２０ｂがＣＶＤ法で形成されている。
【００１９】
ＰＶＤ法は、ＣＶＤ法と異なって、化学反応がほとんど関与しない物理的な成膜法であるため、下部電極１１０上の誘電体膜１２０ａをＰＶＤ法で形成することによって、下部電極１１０での触媒作用の発生を防ぐことができる。また、誘電体膜１２０ｂをＣＶＤ法で形成する際には、下部電極１１０の表面は誘電体膜１２０ａで覆われているため、その誘電体膜１２０ａと同種の材料で誘電体膜１２０ｂを形成する際にも、下部電極１１０での触媒作用の発生を防ぐことができる。そのため、誘電体膜１２０の組成及び形状が異常になることがなく、キャパシタの電気的特性が劣化することがない。
【００２０】
しかし、ＣＶＤ法と比較してＰＶＤ法の段差被覆性は悪いため、ＰＶＤ法を使用した第２の従来技術では、図３３の部分Ｂに示すように、誘電体膜１２０ａの膜厚が不足することがあった。そのため、上述のような第２の従来技術では、高アスペクト比の下部電極１１０に対応することが困難であった。
【００２１】
そこで、本発明は上述の事情に鑑みて成されたものであり、下部電極の材料に白金族金属を採用し、誘電体膜の材料に高誘電率の金属酸化物を採用した場合であっても、キャパシタの電気的特性が劣化することなく、高アスペクト比の下部電極の形成に対応することが可能なキャパシタの製造方法を提供することを目的とする。
【００２２】
【課題を解決するための手段】
この発明のうち請求項１に記載のキャパシタの製造方法は、（ａ）接続対象物を設ける工程と、（ｂ）前記接続対象物上に絶縁膜を形成する工程と、（ｃ）前記絶縁膜に第１のホールを開口する工程と、（ｄ）前記第１のホール内を充填せずに、前記第１のホールの表面に第１の誘電体膜を形成する工程と、（ｅ）前記第１のホール内を充填せずに、前記第１の誘電体膜上に下部電極の一部を形成する工程と、（ｆ）前記工程（ｅ）の実行によって得られた構造を、前記第１のホールの底部に形成されている前記下部電極の一部における上面からエッチングして、前記接続対象物に達する第２のホールを前記構造に形成する工程と、（ｇ）前記第１，２のホール内を充填する、前記下部電極の残りの部分を形成する工程と、（ｈ）前記工程（ｇ）の後に、前記絶縁膜を除去する工程と、（ｉ）前記工程（ｈ）の後に、前記第１の誘電体膜上に上部電極を形成する工程とを備える。
【００２３】
また、この発明のうち請求項２に記載のキャパシタの製造方法は、請求項１に記載のキャパシタの製造方法であって、前記工程（ｃ）において、前記絶縁膜の上面に向かって開口させて、前記第１のホールを形成し、前記工程（ｅ）において、前記工程（ｄ）の実行によって得られた構造の上面に、前記第１のホール内を充填せずに、前記下部電極の一部の電極材料を形成し、前記工程（ｆ）において、前記工程（ｅ）の実行によって得られた構造を、前記下部電極の一部の電極材料における上面からエッチングして、前記第２のホールを形成するとともに、前記第１のホールより上方の、前記下部電極の一部の電極材料を除去し、前記工程（ｇ）は、（ｇ−１）前記工程（ｆ）の実行によって得られた構造の上面に、前記第１，２のホール内を充填しつつ、前記下部電極の残りの部分の電極材料を形成する工程と、（ｇ−２）前記工程（ｇ−１）の後に、前記第１，２のホールより上方の前記下部電極の残りの部分の電極材料を除去する工程とを含む。
【００２４】
また、この発明のうち請求項３に記載のキャパシタの製造方法は、請求項１及び請求項２のいずれか一つに記載のキャパシタの製造方法であって、（ｊ）前記工程（ｉ）の前に、前記工程（ｈ）の実行によって得られた構造上の全面に第２の誘電体膜を形成する工程を更に備える。
【００２５】
また、この発明のうち請求項４に記載のキャパシタの製造方法は、請求項１乃至請求項３のいずれか一つに記載のキャパシタの製造方法であって、前記工程（ｅ）において形成される前記下部電極の一部と、前記工程（ｇ）において形成される前記下部電極の残りの部分とは、互いに材料が異なる。
【００２６】
【発明の実施の形態】
実施の形態１．
図１〜９は、下部電極の材料に白金族金属を採用し、誘電体膜の材料に高誘電率の金属酸化物を採用した、本発明の実施の形態１に係るキャパシタの製造方法を工程順に示す断面図である。以下に、図１〜９を参照して、実施の形態１に係るキャパシタの製造方法について説明する。
【００２７】
図１に示すように、内部にコンタクトプラグ２が形成されている層間絶縁膜１を設ける。コンタクトプラグ２は、キャパシタの下部電極と電気的に接続される接続対象物であって、その上面は層間絶縁膜１の上面から露出している。そして、層間絶縁膜１の上面と、コンタクトプラグ２の上面とは、同一平面上に位置している。
【００２８】
次に、層間絶縁膜１及びコンタクトプラグ２の上に、絶縁膜７を形成する。絶縁膜７は、ストッパ膜３、層間絶縁膜４、ストッパ膜５及び層間絶縁膜６を有しており、この順で積層されている。そして、ストッパ膜３を層間絶縁膜１側に位置するように、絶縁膜７を形成する。
【００２９】
層間絶縁膜１，４，６には、例えばＢＰＳＧ（ｂｏｒｏ−ｐｈｏｓｐｈｏ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜が採用され、ストッパ膜３，５には、例えばシリコン窒化膜が採用される。また、コンタクトプラグ２の材料には、例えばポリシリコンが採用される。なお図示されていないが、層間絶縁膜１の下方（即ち絶縁膜７とは反対側）には、コンタクトプラグ２と接続される半導体素子が形成された半導体基板が存在する。
【００３０】
次に図２に示すように、絶縁膜７をその上面からエッチングして、コンタクトプラグ２に達するホール８を絶縁膜７に開口する。具体的には、まず、層間絶縁膜６上に、所定の開口パターンを有するフォトレジストを形成する。そして、かかるフォトレジストをマスクに用いて、ストッパ膜５をエッチングストッパとして層間絶縁膜６をエッチングし、ストッパ膜５に達するホールを層間絶縁膜６に開口する。そして、露出しているストッパ膜５を除去し、層間絶縁膜４を露出させる。更に、ストッパ膜３をエッチングストッパとして、層間絶縁膜４をエッチングして、ストッパ膜３に達するホールを層間絶縁膜４に開口する。そして、露出しているストッパ膜３を除去し、コンタクトプラグ２を露出させる。これにより、絶縁膜７の上面に向かって開口し、コンタクトプラグ２に達するホール８が絶縁膜７に形成される。
【００３１】
次にＣＶＤ法を使用して、図３に示すように、絶縁膜７の上面及びホール８の表面に、ホール８内を充填せずに誘電体膜９を形成する。これにより、露出している、絶縁膜７の表面、層間絶縁膜１の上面及びコンタクトプラグ２の上面の上に、誘電体膜９が形成される。ここで、誘電体膜９の材料には、例えばＢＳＴ、酸化タンタル、ＰＺＴ（チタン酸ジルコン酸鉛；Ｐｂ（ＺｒＸＴｉ（１−Ｘ））Ｏ３）などの高誘電率の金属酸化物が採用される。
【００３２】
次に図４に示すように、図３に示す工程の実行によって得られた構造の全面に対して、絶縁膜７の膜厚方向にエッチングレートが高い異方性ドライエッチングを行う。これにより、図３に示す工程の実行によって得られた構造が、ホール８の底部に形成されている誘電体膜９の上面からエッチングされて、層間絶縁膜１の上面及びコンタクトプラグ２の上面の誘電体膜９が除去される。その結果、コンタクトプラグ２に達するホール１８が、図３に示す工程の実行によって得られた構造に形成される。また、図３に示す工程の実行によって得られた構造は、層間絶縁膜６の上面上に形成されている誘電体膜９の上面からもエッチングされて、層間絶縁膜６の上面上の誘電体膜９が除去される。
【００３３】
次に図５に示すように、ＣＶＤ法あるいはメッキ法を使用して、下部電極の電極材料１０をホール８内に充填しつつ、絶縁膜７の上面上にかかる電極材料１０を形成する。ここで、電極材料１０はＲｕなどの白金族金属から成る。
【００３４】
そして、図６に示すように、例えばＣＭＰ法を用いて、図５に示す工程の実行で得られた構造を、その上面から研磨し、ホール８よりも上方の電極材料１０を除去する。これにより、ホール８，１８内を充填し、白金族金属から成る、ピラー状の下部電極１１が形成される。なお下部電極１１は、コンタクトプラグ２と電気的に接続されており、その上面のみが絶縁膜７から露出している。
【００３５】
次に、図７に示すように、図６に示す工程の実行によって得られた構造のうち絶縁膜７の一部、具体的には層間絶縁膜６をウェットエッチングまたはドライエッチングにて選択的に除去する。このとき、ストッパ膜５はエッチングストッパとして機能する。
【００３６】
次に、図７に示す工程の実行によって得られた構造上の全面に、例えばＰＶＤ法を使用して、誘電体膜９と同じ材料から成る誘電体膜１２を成膜する。これにより、図８に示すように、下部電極１１の上面、誘電体膜９の表面及びストッパ膜５の上面に誘電体膜１２が形成され、誘電体膜９と誘電体膜１２とから成るキャパシタの誘電体膜９０が完成する。
【００３７】
そして、図９に示すように、誘電体膜９０上に、Ｒｕなどの白金族金属を材料とする上部電極１３を形成して、キャパシタが完成する。
【００３８】
上述のように、本実施の形態１に係るキャパシタの製造方法によれば、白金族金属を材料とする下部電極１１を形成する前に、誘電体膜９を形成している。そのため、ＢＳＴのような高誘電率の金属酸化物から成る誘電体膜を形成する際に一般的に採用される、酸化性の有機化学反応を示すＭＯＣＶＤ法を用いて、誘電体膜９を形成する場合であっても、下部電極１１に触媒作用が発生することが無い。つまり、本実施の形態１のように、下部電極１１の材料に白金族金属を採用し、誘電体膜９の材料に高誘電率の金属酸化物を採用した場合であっても、上述の第１の従来技術とは異なり、下部電極１１に触媒作用が発生することが無い。その結果、電気的特性が劣化することなく、キャパシタを製造することができる。言い換えれば、本実施の形態１にかかるキャパシタの製造方法を用いて製造されたキャパシタは、上述の第１の従来技術におけるキャパシタの製造方法を用いて製造されたキャパシタよりも、電気的特性が向上する。なお、絶縁膜７を構成する層間絶縁膜４，６及びストッパ膜３，５や、層間絶縁膜１や、コンタクトプラグ２には、ＣＶＤ法に対して触媒不活性な材料が通常使用されるため、誘電体膜９を形成する際に、絶縁膜７、層間絶縁膜１及びコンタクトプラグ２において触媒作用を生じることは無い。
【００３９】
また、下部電極１１を形成する前に誘電体膜９を形成しているため、本実施の形態１のように、誘電体膜９の形成にＣＶＤ法を採用することができる。そのため、ＰＶＤ法を採用する場合よりも、高アスペクト比のホール８の側面に、膜厚が不足することなく誘電体膜９を形成することができる。従って、上述の第２の従来技術とは異なり、高アスペクト比の下部電極１１の形成にも対応することができる。
【００４０】
また、本実施の形態１に係るキャパシタの製造方法によれば、下部電極１１を形成する際、図５に示す工程の実行によって得られた構造を、その上面から研磨して、ホール８より上方の電極材料１０を除去しているため、下部電極１１は、最初はその上面のみが誘電体膜９で被覆されていない。従って、誘電体膜９を形成した後に、キャパシタの誘電体膜９０の残りの誘電体膜、つまり誘電体膜１２を、本実施の形態１のように、下部電極１１の上面のみを十分に被覆する様に形成すればよい。そのため、ホール８内に高アスペクト比の下部電極１１を形成した場合であっても、本実施の形態１のように、段差被覆性の悪いＰＶＤ法で、下部電極１１上に残りの誘電体膜を形成することができる。その結果、下部電極１１に触媒作用が発生することなく、誘電体膜１２を形成することができる。
【００４１】
なお、本実施の形態１に係るキャパシタの製造方法では、キャパシタの誘電体膜９０は、誘電体膜９と誘電体膜１２とから成る一層の誘電体膜であったが、複数層の誘電体膜９０を形成しても良い。図１０は、誘電体膜９０を２層構造で形成した場合のキャパシタの構造を示す断面図である。以下に図１０に示す構造の製造方法について説明する。
【００４２】
絶縁膜７の一部である層間絶縁膜６を除去し（図７参照）、誘電体膜１２を形成した後に（図８参照）、誘電体膜１２上にＣＶＤ法を使用して誘電体膜１５を形成する。ここで、誘電体膜１５の材料は、誘電体膜９，１２の材料と同じ材料である。そして、誘電体膜１５上に上部電極１３を形成する。これにより、図１０に示すように、誘電体膜９と、誘電体膜１２と、誘電体膜１５とから成る２層の誘電体膜９０を有するキャパシタが完成する。
【００４３】
また、本実施の形態１に係るキャパシタの製造方法では、図２に示す工程において、コンタクトプラグ２まで達するホール８を形成していたが、ホール８は、少なくとも絶縁膜７のストッパ膜５の上面に達していれば良い。このような場合の一例として、図２に示す工程において、ストッパ膜５の上面に達し、かつこれを越えてストッパ膜３の上面に達するホール８を形成した際のキャパシタの製造方法について以下に説明する。
【００４４】
図１１に示すように、絶縁膜７をその上面からエッチングして、ストッパ膜３の上面に達するホール８を絶縁膜７に開口する。具体的には、ストッパ膜５をエッチングストッパとして層間絶縁膜６をエッチングする。次に、層間絶縁膜６のエッチングによって露出したストッパ膜５を除去し、層間絶縁膜４を露出させる。更に、ストッパ膜３をエッチングストッパとして、層間絶縁膜４をエッチングする。これにより、ストッパ膜３の上面に達するホール８が絶縁膜７に形成される。
【００４５】
次にＣＶＤ法を使用して、図１２に示すように、層間絶縁膜６の上面及びホール８の表面に、ホール８内を充填せずに誘電体膜９を形成する。これにより、露出している絶縁膜７の表面上に誘電体膜９が形成される。
【００４６】
そして、図１３に示すように、図１２に示す工程の実行によって得られた構造の全面に対して、絶縁膜７の膜厚方向にエッチングレートが高い異方性ドライエッチングを行う。これにより、図１２に示す工程の実行によって得られた構造が、ホール８の底部に形成されている誘電体膜９の上面からエッチングされて、ストッパ膜３上の誘電体膜９と、かかるストッパ膜３とが除去される。その結果、コンタクトプラグ２に達するホール１９が、図１２に示す工程の実行によって得られた構造に形成される。また、図１２に示す工程の実行によって得られた構造は、層間絶縁膜６の上面上の誘電体膜９の上面からもエッチングされて、層間絶縁膜６の上面上の誘電体膜９が除去される。
【００４７】
次に、ＣＶＤ法あるいはメッキ法を使用して、Ｒｕなどの白金族金属から成る、下部電極の電極材料１０をホール８，１９内に充填しつつ、絶縁膜７の上面上にかかる電極材料１０を形成する。そして、上述の図６に示す工程を実行する。その結果、ホール８，１９内を充填する下部電極１１が形成される。次に、上述の図７，８に示す工程を実行する。そして、誘電体膜１２上に上部電極１３を形成することにより、図１４に示すキャパシタが得られる。
【００４８】
このように、ホール８が少なくとも絶縁膜７のストッパ膜５の上面に達していれば、絶縁膜７から突出している下部電極１１の側面、つまりストッパ膜５の上面より上方に位置する下部電極１１の側面を誘電体膜９で覆うことが可能になる。
【００４９】
また、本実施の形態１に係るキャパシタの製造方法では、絶縁膜７の一部を除去した後に誘電体膜１２を形成しているが、下部電極１１の上面に誘電体膜１２を形成した後に、絶縁膜７の一部を除去しても良い。具体的には、図６に示す工程を実行して得られた構造の全面に誘電体膜１２を形成し、その誘電体膜１２をパターンニングして、下部電極１１の上面に誘電体膜１２を形成する。そして、絶縁膜７の一部である層間絶縁膜６を除去し、その後に全面に上部電極１３を形成することにより、キャパシタを製造しても良い。しかし、このような方法でキャパシタを製造した場合には、絶縁膜７を除去した後に誘電体膜１２を形成する場合と異なり、誘電体膜１２をパターンニングする工程が追加される。つまり、図７，８に示す工程でキャパシタを製造する場合、部分的にではなく、全面に誘電体膜１２を形成しているため、誘電体膜１２を形成した後に絶縁膜７を除去する場合よりも、簡単に誘電体膜１２を形成することができる。従って、キャパシタの製造効率の観点からは、上述の図７，８に示すような、絶縁膜７を除去した後に誘電体膜１２を形成する方が望ましい。
【００５０】
実施の形態２．
図１５〜２１は、下部電極の材料に白金族金属を採用し、誘電体膜の材料に高誘電率の金属酸化物を採用した、本発明の実施の形態２に係るキャパシタの製造方法を工程順に示す断面図である。以下に、図１５〜２１を参照して、実施の形態２に係るキャパシタの製造方法について説明する。なお、図１５に示す工程は上述の図３に示す工程の次の工程であるため、図１５に示す工程よりも前の工程については説明を省略する。
【００５１】
図３に示す工程の実行によって得られた構造の上面に、ホール８内を充填せずに、下部電極の電極材料４０を形成する。これにより、図１５に示すように、ホール８内を充填せずに、誘電体膜９上に下部電極の電極材料４０が形成される。電極材料４０はＲｕなどの白金族金属から成り、ＣＶＤ法あるいはメッキ法を用いて形成される。
【００５２】
そして図１６に示すように、図１５に示す工程の実行によって得られた構造の全面に対して、絶縁膜７の膜厚方向にエッチングレートが高い異方性ドライエッチングを行う。これにより、図１５に示す工程の実行によって得られた構造が、ホール８の底部に形成されている電極材料４０の上面からエッチングされて、層間絶縁膜１及びコンタクトプラグ２の上の誘電体膜９及び電極材料４０が除去される。その結果、コンタクトプラグ２に達するホール２１が、図１５に示す工程の実行によって得られた構造に形成される。更に、図１５に示す工程の実行によって得られた構造は、層間絶縁膜６の上面上の電極材料４０の上面からもエッチングされて、ホール８より上方の、つまり層間絶縁膜６の上面上の誘電体膜９及び電極材料４０が除去される。これにより、下部電極の一部である金属膜２０が、ホール８の側面上に形成される。
【００５３】
次に、ＣＶＤ法あるいはメッキ法を使用して、ホール８内を充填しつつ、図１６に示す工程の実行によって得られた構造の上面に、Ｒｕなどの白金族金属から成る電極材料２２を形成する。これにより、図１７に示すように、ホール８内を充填しつつ、絶縁膜７の上面上に下部電極の電極材料２２が形成される。そして、図１８に示すように、例えばＣＭＰ法を用いて、図１７に示す工程の実行で得られた構造を上面から研磨し、ホール８よりも上方の電極材料２２を除去する。これにより、ホール８，２１内を充填する、白金族金属から成るプラグ２３が形成される。その結果、金属膜２０とプラグ２３とから成り、ホール８，２１内を充填する、ピラー状の下部電極２４が形成される。なお下部電極２４は、コンタクトプラグ２と電気的に接続されており、その上面のみが絶縁膜７から露出している。
【００５４】
次に、図１９に示すように、図１８に示す工程の実行によって得られた構造のうち絶縁膜７の一部、具体的には層間絶縁膜６をウェットエッチングまたはドライエッチングにて選択的に除去する。このとき、ストッパ膜５はエッチングストッパとして機能する。
【００５５】
次に、図１９に示す工程の実行によって得られた構造上の全面に、例えばＰＶＤ法を使用して、誘電体膜９と同じ材料から成る誘電体膜２５を成膜する。これにより、図２０に示すように、下部電極１１の上面、誘電体膜９の表面及びストッパ膜５の上面に誘電体膜２５が形成され、誘電体膜９と誘電体膜２５とから成るキャパシタの誘電体膜９１が完成する。
【００５６】
そして、図２１に示すように、誘電体膜９１上に、Ｒｕなどの白金族金属を材料とする上部電極２６を形成して、キャパシタが完成する。
【００５７】
上述のように、本実施の形態２に係るキャパシタの製造方法によれば、図１６に示す工程において、ホール２１を形成する際に、下部電極２４の一部である金属膜２０の上面からエッチングされるため、誘電体膜９にエッチングダメージが発生することがない。上述の実施の形態１では、コンタクトプラグ２に達するホール１８を開口する際には、誘電体膜９の上面からエッチングされるため、このときに誘電体膜９にはエッチングダメージが生じていた。そのため、誘電体膜９の電気的特性が劣化することがあった。
【００５８】
本実施の形態２に係るキャパシタの製造方法では、上述のように、コンタクトプラグ２に達するホール２１を開口する際に、誘電体膜９にはエッチングダメージが発生しないため、このときに誘電体膜９の電気的特性が劣化することがない。その結果、上述の実施の形態１に係るキャパシタの製造方法よりも、キャパシタの電気的性能が向上する。
【００５９】
また、本実施の形態２に係るキャパシタの製造方法によれば、下部電極２４を形成する際、図１６，１８に示すように、ホール８より上方の電極材料２２，４０を除去しているため、下部電極２４は、最初はその上面のみが誘電体膜９で被覆されていない。従って、誘電体膜９を形成した後に、キャパシタの誘電体膜９１の残りの誘電体膜、つまり誘電体膜２５を、本実施の形態２のように、下部電極２４の上面のみを十分に被覆する様に形成すればよい。そのため、ホール８内に高アスペクト比の下部電極２４を形成した場合であっても、本実施の形態２のように、段差被覆性の悪いＰＶＤ法で、下部電極２４上に残りの誘電体膜を形成することができる。その結果、下部電極２４に触媒作用が発生することなく、誘電体膜２５を形成することができる。
【００６０】
なお、本実施の形態２に係るキャパシタの製造方法では、キャパシタの誘電体膜９１は、誘電体膜９と誘電体膜２５とから成る一層の誘電体膜であったが、複数層の誘電体膜９１を形成しても良い。図２２は、誘電体膜９１を２層構造で形成した場合のキャパシタの構造を示す断面図である。以下に図２２に示す構造の製造方法について説明する。
【００６１】
絶縁膜７の一部である層間絶縁膜６を除去し（図１９参照）、誘電体膜２５を形成した後に（図２０参照）、誘電体膜２５上にＣＶＤ法を使用して誘電体膜２７を形成する。ここで、誘電体膜２７の材料は、誘電体膜９，２５の材料と同じ材料である。そして、誘電体膜２７上に上部電極２６を形成する。これにより、図２２に示すような、誘電体膜９と、誘電体膜２５と、誘電体膜２７とから成る２層の誘電体膜９１を有するキャパシタが完成する。
【００６２】
また、本実施の形態２に係るキャパシタの製造方法では、上述の実施の形態１に係るキャパシタの製造方法と同様に、図２に示す工程において、コンタクトプラグ２まで達するホール８を形成していたが、ホール８は、少なくとも絶縁膜７のストッパ膜５の上面に達していれば良い。このような場合の一例として、図２に示す工程において、ストッパ膜５の上面に達し、かつこれを越えてストッパ膜３の上面に達するホール８を形成した場合におけるキャパシタの製造方法について以下に説明する。
【００６３】
まず、上述の図１１，１２に示す工程を実行する。つまり、絶縁膜７をその上面からエッチングして、ストッパ膜３の上面に達するホール８を絶縁膜７に開口し、ＣＶＤ法を使用して、層間絶縁膜６の上面及びホール８の表面に、ホール８内を充填せずに誘電体膜９を形成する。
【００６４】
次に、図２３に示すように、ホール８内を充填せずに、誘電体膜９上に電極材料４０を形成する。そして、図２４に示すように、図２３に示す工程の実行によって得られた構造の全面に対して、絶縁膜７の膜厚方向にエッチングレートが高い異方性ドライエッチングを行う。これにより、図２３に示す工程の実行によって得られた構造が、ホール８の底部に形成されている電極材料４０の上面からエッチングされて、ストッパ膜３上の誘電体膜９及び電極材料４０と、かかるストッパ膜３とが除去される。その結果、コンタクトプラグ２に達するホール３０が、図２３に示す工程の実行によって得られた構造に形成される。更に、図２３に示す工程の実行によって得られた構造は、層間絶縁膜６の上面上の電極材料４０の上面からもエッチングされて、ホール８より上方の誘電体膜９及び電極材料４０が除去される。これにより、下部電極の一部である金属膜２０がホール８の側面上に形成される。
【００６５】
次に、ＣＶＤ法あるいはメッキ法を使用して、Ｒｕなどの白金族金属から成る電極材料２２をホール８，３０内に充填し、更に絶縁膜７の上面上にもかかる電極材料２２を形成する。そして、上述の図１８に示す工程を実行する。その結果、ホール８，３０内を充填する下部電極２４が形成される。次に、上述の図１９，２０に示す工程を実行する。そして、誘電体膜２５上に上部電極２６を形成することにより、図２５に示すキャパシタが得られる。
【００６６】
このように、上述の実施の形態１に係るキャパシタの製造方法と同様に、ホール８が少なくとも絶縁膜７のストッパ膜５の上面に達していれば、絶縁膜７から突出している下部電極２４の側面、つまりストッパ膜５の上面より上方に位置する下部電極２４の側面を誘電体膜９で覆うことが可能になる。
【００６７】
また、本実施の形態２に係るキャパシタの製造方法では、絶縁膜７の一部を除去した後に誘電体膜２５を形成しているが、上述の実施の形態１と同様に、下部電極２４の上面に誘電体膜２５を形成した後に、絶縁膜７の一部を除去しても良い。具体的には、図１８に示す工程を実行して得られた構造の全面に誘電体膜２５を形成し、その誘電体膜２５をパターンニングして、下部電極２４の上面に誘電体膜２５を形成する。そして、絶縁膜７の一部である層間絶縁膜６を除去し、その後に全面に上部電極２６を形成することにより、キャパシタを製造しても良い。しかし、このような方法でキャパシタを製造した場合には、絶縁膜７を除去した後に誘電体膜２５を形成する場合と異なり、誘電体膜２５をパターンニングする工程が追加される。従って、キャパシタの製造効率の観点からは、上述の図１９，２０に示すような、絶縁膜７を除去した後に誘電体膜２５を形成する方が望ましい。
【００６８】
また、本実施の形態２に係るキャパシタの製造方法では、金属膜２０と、金属膜２０を形成した後に形成される、下部電極２４の残りの部分であるプラグ２３とは、ともに白金族金属を材料としているが、誘電体膜９と接触する金属膜２０の材料には白金族金属を使用して、誘電体膜９と接触していないプラグ２３の材料には白金族金属とは異なる材料を使用しても良い。具体的には、例えば窒化チタン（ＴｉＮ）をプラグ２３の材料に使用する。なお、以下の理由のために、本実施の形態では、誘電体膜９と接触している金属膜２０の材料には白金族金属を採用している。
【００６９】
キャパシタの代表的な電気特性として、電気容量と漏れ電流がある。このうちの漏れ電流の値を決定づける項目の一つとして、下部電極と誘電体膜との界面に形成される「障壁の高さ」がある。この「障壁の高さ」は、誘電体膜の誘電体の伝導帯端及び価電子帯端のエネルギーレベルの相対関係と、電極材料の仕事関数とで決定される。キャパシタの漏れ電流を小さくするためには、この「障壁の高さ」を大きくする必要がある。
【００７０】
一方、誘電体の誘電率が大きくなるにつれて、その禁制帯幅（バンドギャップ）が小さくなる傾向が強い。そのため、高誘電率の誘電体を誘電体膜の材料として使用した場合には、下部電極の電極材料の仕事関数が大きくないと、「障壁の高さ」を所望の値に確保しにくく、電極材料から誘電体の伝導帯への電子注入が増大して、漏れ電流が大きくなることがあった。
【００７１】
従って、電気容量の増大を目的として、ＢＳＴのような高誘電率の誘電体を誘電体膜の材料に採用した場合には、上述のような副作用の影響を解消あるいは軽減するために、少なくとも下部電極の誘電体膜との接触部分の材料には、白金族金属のような仕事関数が大きい材料を採用する必要がある。本実施の形態２では、誘電体膜９１の材料に高誘電率の誘電体を採用しており、これによる漏れ電流の増加を防ぐために、誘電体膜９１と接触している金属膜２０の材料には白金族金属を採用している。これにより、キャパシタの漏れ電流を実用的な低いレベルに維持することができる。
【００７２】
また、図３０に示す工程では、高温の酸化性雰囲気中で誘電体膜２５が形成される。このとき、下部電極２４の側面は誘電体膜９で覆われているが、酸化種がこの誘電体膜９を透過するため、露出している下部電極２４の上面のみならず、その側面も高温の酸化性雰囲気に曝露されることになる。従って、誘電体膜９と下部電極２４との界面に、有害な低誘電率の酸化物が形成されないために、誘電体膜９と接触している金属膜２０の材料には、耐酸化性の白金族金属を採用する方が望ましい。
【００７３】
このように、金属膜２０とプラグ２３とに、互いに異なる材料を使用することによって、金属膜２０の材料よりも安価な材料、例えば窒化チタン（ＴｉＮ）ををプラグ２３に使用することができる。そのため、金属膜２０とプラグ２３とに互いに同じ材料を使用する場合よりも、低コストでキャパシタを製造することができる。なお白金族金属は、白金族金属以外の金属や半導体と合金化を生じると、一般的にその耐酸化性が低下するため、プラグ２３に使用する材料は、窒化チタンに代表される金属窒化物などの、白金族金属と合金化を生じない材料である方が望ましい。
【００７４】
また、白金族金属ではなく窒化チタンなどでプラグ２３を形成すると、下部電極２４の上面上に誘電体膜２５を形成する際に、プラグ２３の上面が酸化されて、誘電体膜９よりも比誘電率が低い、酸化チタン（ＴｉＯ２）などの酸化物が、プラグ２３の上面と誘電体膜２５との界面に形成される。その結果、キャパシタ容量が低減する。
【００７５】
しかし、本発明が効果を発揮し、あるいはその適用目的としているキャパシタでは、一般に下部電極２４のアスペクト比が非常に大きいため、下部電極２４の全表面積におけるプラグ２３の上面の面積が占める割合が十分小さく、上述のような低誘電率の酸化物により生じるキャパシタ容量の低減を、許容範囲内に収めることができる。
【００７６】
なお、誘電体膜９と接触している金属膜２０の材料には、白金族金属を使用しているため、誘電体膜９と下部電極２４との界面に、有害な低誘電率の酸化物が形成されることは無い。
【００７７】
また、実施の形態１，２において、キャパシタの下部電極１１，２４に使用される材料は、白金族金属単体だけでなく、白金族金属同士の合金であっても良い。
【００７８】
【発明の効果】
この発明のうち請求項１に係るキャパシタの製造方法によれば、下部電極を形成する前に、第１の誘電体膜を形成している。そのため、下部電極の材料に白金族金属を採用し、第１の誘電体膜の材料に高誘電率の金属酸化物を採用した場合であっても、下部電極に触媒作用が発生することが無い。その結果、電気的特性が劣化することなく、キャパシタを製造することができる。
【００７９】
また、下部電極を形成する前に第１の誘電体膜を形成しているため、第１の誘電体膜の形成にＣＶＤ法を採用することができる。そのため、ＰＶＤ法を採用した場合よりも、高アスペクト比のホールの表面に、膜厚が不足することなく第１の誘電体膜を形成することができる。従って、高アスペクト比の下部電極の形成にも対応することができる。
【００８０】
更に、工程（ｆ）において、第２のホールを形成する際に、下部電極の一部の上面からエッチングされるため、第１の誘電体膜にエッチングダメージが発生することがない。そのため、工程（ｆ）において、第１の誘電体膜の電気的特性が劣化することがない。その結果、キャパシタの電気的性能が向上する。
【００８１】
また、この発明のうち請求項２に係るキャパシタの製造方法によれば、工程（ｆ），（ｇ−２）において、第１のホールより上方の下部電極の電極材料を除去している。そのため、工程（ｇ−２）の実行後に得られた下部電極は、その上面のみが第１の誘電体膜で被覆されていない。従って、下部電極の上面のみを十分に被覆する様に、残りの誘電体膜を形成すれば良い。そのため、段差被覆性の悪いＰＶＤ法で、残りの誘電体膜を形成することができる。その結果、下部電極に触媒作用が発生することなく、残りの誘電体膜を形成することができる。
【００８２】
また、この発明のうち請求項３に係るキャパシタの製造方法によれば、絶縁膜が除去された構造の全面に第２の誘電体膜が形成されているため、簡単に第２の誘電体膜を形成することができる。
【００８３】
また、この発明のうち請求項４に係るキャパシタの製造方法によれば、工程（ｅ）における下部電極の一部の材料と、工程（ｇ）における下部電極の残りの部分の材料とが互いに異なるため、工程（ｇ）における下部電極の残りの部分に、工程（ｅ）における下部電極の一部よりも、安価な材料を使用することができる。そのため、低コストでキャパシタを製造することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係るキャパシタの製造方法を工程順に示す断面図である。
【図２】本発明の実施の形態１に係るキャパシタの製造方法を工程順に示す断面図である。
【図３】本発明の実施の形態１に係るキャパシタの製造方法を工程順に示す断面図である。
【図４】本発明の実施の形態１に係るキャパシタの製造方法を工程順に示す断面図である。
【図５】本発明の実施の形態１に係るキャパシタの製造方法を工程順に示す断面図である。
【図６】本発明の実施の形態１に係るキャパシタの製造方法を工程順に示す断面図である。
【図７】本発明の実施の形態１に係るキャパシタの製造方法を工程順に示す断面図である。
【図８】本発明の実施の形態１に係るキャパシタの製造方法を工程順に示す断面図である。
【図９】本発明の実施の形態１に係るキャパシタの製造方法を工程順に示す断面図である。
【図１０】本発明の実施の形態１に係るキャパシタの構造を示す断面図である。
【図１１】本発明の実施の形態１に係るキャパシタの製造方法を工程順に示す断面図である。
【図１２】本発明の実施の形態１に係るキャパシタの製造方法を工程順に示す断面図である。
【図１３】本発明の実施の形態１に係るキャパシタの製造方法を工程順に示す断面図である。
【図１４】本発明の実施の形態１に係るキャパシタの製造方法を工程順に示す断面図である。
【図１５】本発明の実施の形態２に係るキャパシタの製造方法を工程順に示す断面図である。
【図１６】本発明の実施の形態２に係るキャパシタの製造方法を工程順に示す断面図である。
【図１７】本発明の実施の形態２に係るキャパシタの製造方法を工程順に示す断面図である。
【図１８】本発明の実施の形態２に係るキャパシタの製造方法を工程順に示す断面図である。
【図１９】本発明の実施の形態２に係るキャパシタの製造方法を工程順に示す断面図である。
【図２０】本発明の実施の形態２に係るキャパシタの製造方法を工程順に示す断面図である。
【図２１】本発明の実施の形態２に係るキャパシタの製造方法を工程順に示す断面図である。
【図２２】本発明の実施の形態２に係るキャパシタの構造を示す断面図である。
【図２３】本発明の実施の形態２に係るキャパシタの製造方法を工程順に示す断面図である。
【図２４】本発明の実施の形態２に係るキャパシタの製造方法を工程順に示す断面図である。
【図２５】本発明の実施の形態２に係るキャパシタの製造方法を工程順に示す断面図である。
【図２６】第１の従来技術におけるキャパシタの製造方法を工程順に示す断面図である。
【図２７】第１の従来技術におけるキャパシタの製造方法を工程順に示す断面図である。
【図２８】第１の従来技術におけるキャパシタの製造方法を工程順に示す断面図である。
【図２９】第１の従来技術におけるキャパシタの製造方法を工程順に示す断面図である。
【図３０】第１の従来技術におけるキャパシタの製造方法を工程順に示す断面図である。
【図３１】第１の従来技術におけるキャパシタの構造を拡大して示す断面図である。
【図３２】第１の従来技術におけるキャパシタの構造を示す断面図である。
【図３３】第２の従来技術におけるキャパシタの構造を示す断面図である。
【符号の説明】
２ コンタクトプラグ、７ 絶縁膜、８，１８，１９，２１，３０ ホール、９，１２，１５，２５，２７，９０，９１ 誘電体膜、１０，２２，４０ 電極材料、１１，２４ 下部電極、１３，２６ 上部電極、２０ 金属膜、２３ プラグ。
Claims (4)
- （ａ）接続対象物を設ける工程と、
（ｂ）前記接続対象物上に絶縁膜を形成する工程と、
（ｃ）前記絶縁膜に第１のホールを開口する工程と、
（ｄ）前記第１のホール内を充填せずに、前記第１のホールの表面に第１の誘電体膜を形成する工程と、
（ｅ）前記第１のホール内を充填せずに、前記第１の誘電体膜上に下部電極の一部を形成する工程と、
（ｆ）前記工程（ｅ）の実行によって得られた構造を、前記第１のホールの底部に形成されている前記下部電極の一部における上面からエッチングして、前記接続対象物に達する第２のホールを前記構造に形成する工程と、
（ｇ）前記第１，２のホール内を充填する、前記下部電極の残りの部分を形成する工程と、
（ｈ）前記工程（ｇ）の後に、前記絶縁膜を除去する工程と、
（ｉ）前記工程（ｈ）の後に、前記第１の誘電体膜上に上部電極を形成する工程と
を備える、キャパシタの製造方法。 - 前記工程（ｃ）において、前記絶縁膜の上面に向かって開口させて、前記第１のホールを形成し、
前記工程（ｅ）において、前記工程（ｄ）の実行によって得られた構造の上面に、前記第１のホール内を充填せずに、前記下部電極の一部の電極材料を形成し、
前記工程（ｆ）において、前記工程（ｅ）の実行によって得られた構造を、前記下部電極の一部の電極材料における上面からエッチングして、前記第２のホールを形成するとともに、前記第１のホールより上方の、前記下部電極の一部の電極材料を除去し、
前記工程（ｇ）は、
（ｇ−１）前記工程（ｆ）の実行によって得られた構造の上面に、前記第１，２のホール内を充填しつつ、前記下部電極の残りの部分の電極材料を形成する工程と、
（ｇ−２）前記工程（ｇ−１）の後に、前記第１，２のホールより上方の前記下部電極の残りの部分の電極材料を除去する工程と
を含む、請求項１に記載のキャパシタの製造方法。 - （ｊ）前記工程（ｉ）の前に、前記工程（ｈ）の実行によって得られた構造上の全面に第２の誘電体膜を形成する工程を更に備える、請求項１及び請求項２のいずれか一つに記載のキャパシタの製造方法。
- 前記工程（ｅ）において形成される前記下部電極の一部と、前記工程（ｇ）において形成される前記下部電極の残りの部分とは、互いに材料が異なる、請求項１乃至請求項３のいずれか一つに記載のキャパシタの製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002164765A JP2004014714A (ja) | 2002-06-05 | 2002-06-05 | キャパシタの製造方法 |
| TW091134804A TW569255B (en) | 2002-06-05 | 2002-11-29 | Capacitor manufacturing method |
| US10/310,765 US6746876B2 (en) | 2002-06-05 | 2002-12-06 | Capacitor manufacturing method having dielectric formed before electrode |
| KR10-2003-0008189A KR20030093919A (ko) | 2002-06-05 | 2003-02-10 | 커패시터의 제조방법 |
| CNA031041027A CN1467822A (zh) | 2002-06-05 | 2003-02-12 | 电容器的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002164765A JP2004014714A (ja) | 2002-06-05 | 2002-06-05 | キャパシタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004014714A true JP2004014714A (ja) | 2004-01-15 |
Family
ID=29706664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002164765A Pending JP2004014714A (ja) | 2002-06-05 | 2002-06-05 | キャパシタの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6746876B2 (ja) |
| JP (1) | JP2004014714A (ja) |
| KR (1) | KR20030093919A (ja) |
| CN (1) | CN1467822A (ja) |
| TW (1) | TW569255B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006060230A (ja) * | 2004-08-20 | 2006-03-02 | Samsung Electronics Co Ltd | ３次元半導体キャパシタおよびその製造方法 |
| US8093642B2 (en) | 2008-04-10 | 2012-01-10 | Elpida Memory, Inc. | Semiconductor memory device and method of manufacturing the same |
| US8343844B2 (en) | 2010-03-29 | 2013-01-01 | Samsung Electronics Co., Ltd. | Method for manufacturing capacitor of semiconductor device and capacitor of semiconductor device manufactured thereby |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100742281B1 (ko) * | 2006-01-23 | 2007-07-24 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| JP2008227344A (ja) * | 2007-03-15 | 2008-09-25 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| US8624328B2 (en) * | 2008-11-19 | 2014-01-07 | Renesas Electronics Corporation | Semiconductor device |
| CA2814794C (en) | 2010-10-22 | 2017-07-18 | Marco Cassandra | Synergistic activity of peracetic acid and at least one sar inducer for the control of pathogens in and onto growing plants |
| KR101981724B1 (ko) | 2012-04-18 | 2019-05-23 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| KR102011933B1 (ko) * | 2013-03-06 | 2019-08-20 | 삼성전자 주식회사 | 비휘발성 메모리 소자 제조 방법 |
| US9355997B2 (en) | 2014-03-12 | 2016-05-31 | Invensas Corporation | Integrated circuit assemblies with reinforcement frames, and methods of manufacture |
| US20150262902A1 (en) | 2014-03-12 | 2015-09-17 | Invensas Corporation | Integrated circuits protected by substrates with cavities, and methods of manufacture |
| US9165793B1 (en) | 2014-05-02 | 2015-10-20 | Invensas Corporation | Making electrical components in handle wafers of integrated circuit packages |
| US9741649B2 (en) | 2014-06-04 | 2017-08-22 | Invensas Corporation | Integrated interposer solutions for 2D and 3D IC packaging |
| US9412806B2 (en) | 2014-06-13 | 2016-08-09 | Invensas Corporation | Making multilayer 3D capacitors using arrays of upstanding rods or ridges |
| US9252127B1 (en) | 2014-07-10 | 2016-02-02 | Invensas Corporation | Microelectronic assemblies with integrated circuits and interposers with cavities, and methods of manufacture |
| WO2016131133A1 (en) | 2015-02-19 | 2016-08-25 | Agri-Neo Inc. | Composition of peracetic acid and at least one organic fungicide for the control of pathogens in and onto growing plants |
| US9478504B1 (en) | 2015-06-19 | 2016-10-25 | Invensas Corporation | Microelectronic assemblies with cavities, and methods of fabrication |
| CN112687690B (zh) * | 2020-12-25 | 2024-04-30 | 福建省晋华集成电路有限公司 | 半导体存储器及其制作方法 |
| US20220310606A1 (en) * | 2021-03-29 | 2022-09-29 | Changxin Memory Technologies, Inc. | Method for preparing semiconductor structure and semiconductor structure |
| CN113097140A (zh) * | 2021-03-29 | 2021-07-09 | 长鑫存储技术有限公司 | 半导体结构的制备方法及半导体结构 |
| KR20230012876A (ko) * | 2021-07-16 | 2023-01-26 | 주식회사 키파운드리 | 반도체 소자의 ｍｉｍ 커패시터 및 그 제조 방법 |
| US20230123402A1 (en) * | 2021-10-18 | 2023-04-20 | Globalfoundries Singapore Pte. Ltd. | Three electrode capacitor structure using spaced conductive pillars |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100246989B1 (ko) * | 1996-09-09 | 2000-03-15 | 김영환 | 반도체소자의 캐패시터 형성방법 |
| US6033919A (en) | 1996-10-25 | 2000-03-07 | Texas Instruments Incorporated | Method of forming sidewall capacitance structure |
| JP4080624B2 (ja) | 1999-02-25 | 2008-04-23 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP2001210803A (ja) | 1999-11-18 | 2001-08-03 | Mitsubishi Electric Corp | スタックトキャパシタおよびその製造方法 |
| KR100311050B1 (ko) * | 1999-12-14 | 2001-11-05 | 윤종용 | 커패시터의 전극 제조 방법 |
| JP2002134715A (ja) * | 2000-10-23 | 2002-05-10 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
-
2002
- 2002-06-05 JP JP2002164765A patent/JP2004014714A/ja active Pending
- 2002-11-29 TW TW091134804A patent/TW569255B/zh active
- 2002-12-06 US US10/310,765 patent/US6746876B2/en not_active Expired - Fee Related
-
2003
- 2003-02-10 KR KR10-2003-0008189A patent/KR20030093919A/ko active IP Right Grant
- 2003-02-12 CN CNA031041027A patent/CN1467822A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006060230A (ja) * | 2004-08-20 | 2006-03-02 | Samsung Electronics Co Ltd | ３次元半導体キャパシタおよびその製造方法 |
| US8093642B2 (en) | 2008-04-10 | 2012-01-10 | Elpida Memory, Inc. | Semiconductor memory device and method of manufacturing the same |
| US8343844B2 (en) | 2010-03-29 | 2013-01-01 | Samsung Electronics Co., Ltd. | Method for manufacturing capacitor of semiconductor device and capacitor of semiconductor device manufactured thereby |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200307960A (en) | 2003-12-16 |
| US6746876B2 (en) | 2004-06-08 |
| CN1467822A (zh) | 2004-01-14 |
| KR20030093919A (ko) | 2003-12-11 |
| TW569255B (en) | 2004-01-01 |
| US20030228733A1 (en) | 2003-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004014714A (ja) | キャパシタの製造方法 | |
| US6753221B2 (en) | Methods for fabricating semiconductor devices having capacitors | |
| US6664578B2 (en) | Ferroelectric memory device and method of forming the same | |
| JP2003264246A (ja) | 半導体装置のキャパシタ及びその製造方法 | |
| US6265740B1 (en) | Semiconductor device capacitor using a fill layer and a node on an inner surface of an opening | |
| KR20020030723A (ko) | 강유전체 메모리 및 그 제조방법 | |
| US20060183252A1 (en) | Ferroelectric memory devices | |
| JP2005217189A (ja) | 容量素子及びその製造方法 | |
| KR100972212B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6734061B2 (en) | Semiconductor memory device having a plug contacted to a capacitor electrode and method for fabricating the capacitor | |
| US6946341B2 (en) | Methods for manufacturing storage nodes of stacked capacitors | |
| JP4375561B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JP2007221156A (ja) | 半導体装置及びその製造方法 | |
| JP2005332865A (ja) | 半導体装置 | |
| US20030057464A1 (en) | Ferroelectric memory device and method of fabricating the same | |
| JP3886907B2 (ja) | 強誘電性キャパシタおよび集積半導体メモリー用チップの製造方法 | |
| JP2005129852A (ja) | 半導体装置 | |
| JP4632620B2 (ja) | 半導体装置の製造方法 | |
| US6437968B1 (en) | Capacitive element | |
| KR100496864B1 (ko) | 반도체 장치의 캐퍼시터 형성 방법 | |
| JP2009010194A (ja) | 強誘電体メモリ及びその製造方法 | |
| KR20040051070A (ko) | 금속 스토리지 노드를 갖는 반도체 소자의 제조방법 | |
| JP2001135800A (ja) | キャパシタ及びその製造方法 | |
| JPH1056146A (ja) | 高誘電率材料キャパシタを有する半導体装置 | |
| KR19990000219A (ko) | 반도체 소자의 커패시터 구조 및 이의 제조 방법 |