JP2004023079A - 容量素子の製造方法 - Google Patents
容量素子の製造方法 Download PDFInfo
- Publication number
- JP2004023079A JP2004023079A JP2002180463A JP2002180463A JP2004023079A JP 2004023079 A JP2004023079 A JP 2004023079A JP 2002180463 A JP2002180463 A JP 2002180463A JP 2002180463 A JP2002180463 A JP 2002180463A JP 2004023079 A JP2004023079 A JP 2004023079A
- Authority
- JP
- Japan
- Prior art keywords
- hydrogen barrier
- barrier layer
- conductive
- film
- capacitive element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】微細加工が困難な水素バリア膜を微小コンタクトホールエッチングすることなく、所定領域のみ導電性水素バリア層として上部の強誘電体または高誘電体からなる容量膜を含む容量素子とコンタクトプラグとを電気的に接続する。
【解決手段】導電層１が形成された基板２上に層間絶縁膜３を形成し、層間絶縁膜中にコンタクトプラグ５が充填されたコンタクトホール４を形成する。次に、コンタクトプラグ上に導電性水素バリア膜６を形成し、その上に耐酸化材料からなるマスク７を形成する。次に、マスクが形成された基板表面を、酸素を含む雰囲気で熱処理して導電性水素バリア膜の所定領域を酸化させ、コンタクトプラグに接する領域の少なくとも一部を導電性水素バリア層８とし、導電性水素バリア層となる領域以外に絶縁性水素バリア層９を形成する。次に、マスクを除去した後、導電性水素バリア層上に容量素子を形成する。
【選択図】 図１
【解決手段】導電層１が形成された基板２上に層間絶縁膜３を形成し、層間絶縁膜中にコンタクトプラグ５が充填されたコンタクトホール４を形成する。次に、コンタクトプラグ上に導電性水素バリア膜６を形成し、その上に耐酸化材料からなるマスク７を形成する。次に、マスクが形成された基板表面を、酸素を含む雰囲気で熱処理して導電性水素バリア膜の所定領域を酸化させ、コンタクトプラグに接する領域の少なくとも一部を導電性水素バリア層８とし、導電性水素バリア層となる領域以外に絶縁性水素バリア層９を形成する。次に、マスクを除去した後、導電性水素バリア層上に容量素子を形成する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、強誘電体または高誘電体を容量膜とした容量素子の製造方法に関するものである。
【０００２】
【従来の技術】
近年デジタル技術の進展に伴い、大容量のデータを処理、保存する傾向が推進される中で電子機器が一段と高度化し、使用される半導体装置もその半導体素子の微細化が急速に進んできている。それに伴ってダイナミックＲＡＭの高集積化を実現するために、従来の珪素酸化物または窒化物の代わりに高誘電体を容量絶縁膜として用いる技術が広く研究開発されている。
【０００３】
さらに従来にない低動作電圧かつ高速書き込み読み出し可能な不揮発性ＲＡＭの実用化を目指し、自発分極特性を有する強誘電体膜に関する研究開発が盛んに行われている。これら高誘電体または強誘電体を容量膜に用いた容量素子において、メガビット級の高集積メモリーには、従来のプレーナ型メモリーセルに代わり、スタック型のメモリーセルが用いられることになる。その際の最重要課題は、製造工程で発生する水素により、容量膜を構成する高誘電体や強誘電体が還元され容量素子の電気特性が劣化することを防止することである。すなわち、製造工程で発生する水素としては、例えば、プラズマＣＶＤ法などで層間絶縁膜その他の層を形成する場合に、原料ガス中に含まれる水素成分が分解されて水素が発生したり、水素雰囲気中で配線を焼結したり、コンタクトホール内にＷ等の導電性材料からなるコンタクトプラグをＣＶＤ法などで形成する際に原料ガスとして使用される水素など種々のケースがある。
【０００４】
以下従来の容量素子の製造方法について、図面を参照しながら説明する。
【０００５】
図８は従来の容量素子の製造方法の工程断面図である。この図８は特開平７―１４９９３号に記載されたものである。図８（ａ）に示すように、導電層１０１が形成されている基板１０２全面を覆うようにＳｉＯ２からなる層間絶縁膜１０３が形成される。次に、層間絶縁膜１０３上全面に、水素バリア材料であるＴｉＯ、ＴａＯ等からなる密着層１０４（容量膜と層間絶縁膜との密着性を向上させる層）が形成される。次に密着層１０４上にマスクパターン１０５を選択的に形成する。次に図８（ｂ）に示すように、密着層１０４と層間絶縁膜１０３とをドライエッチングし、導電層１０１に達するコンタクトホール１０６を形成する。次に、図８（ｃ）に示すように、コンタクトホール１０６内にポリシリコン、Ｗ等の導電性材料からなるコンタクトプラグ１０７を形成する。次に、図８（ｄ）に示すように、コンタクトプラグ１０７に接するようにＴｉＮ、ＷＮ等の酸素に対するバリア層１０８を形成し、更にバリア層１０８上に下部電極１０９を形成する。最後に、バリア層１０８と下部電極１０９を覆うように、強誘電体または高誘電体からなる容量膜１１０および上部電極１１１を形成し、容量素子を形成する。
【０００６】
【発明が解決しようとする課題】
上記の従来例は、容量膜と層間絶縁膜との密着性を向上させることを目的としているが、密着層として、ＴｉＯ、ＴａＯ等を用いる場合には、これらの材料が存在する部分は水素バリア性を有する。しかしながら、上記の従来例に示された製造方法では上述した課題、すなわち水素による容量素子の特性劣化を防止する容量素子の製造が現実には困難であり、水素による容量素子の特性劣化を防止する製品となりうる容量素子を製造することが大変難しいことを、我々は新たに見いだした。
【０００７】
すなわち、容量素子の下方向からの水素侵入を防止するために設けられる密着層１０４（水素バリア材料であるＴｉＯ、ＴａＯ等で構成されている）をドライエッチングし、直径０．３μｍ以下、深さ０．６μｍ以上の微小で深いコンタクトホール１０６を形成することは非常に難しい。
【０００８】
一般的に、被エッチング材料がＳｉＯ２やＳｉＮの場合、エッチングガスとしてＣ４Ｆ８、ＣＨ２Ｆ２、Ｃ５Ｆ８等のプラズマ中で分解した後エッチング面にポリマーが堆積するガスと、ＣＯ、Ｏ２等の堆積したポリマーをエッチングするガスと、ＡｒやＣＯ等のイオン衝突に寄与するガスとを組み合わせることにより、垂直に近いエッチング形状を実現している。
【０００９】
このようなエッチング条件をＴｉＯやＴａＯ等のＳｉＯ２やＳｉＮ以外の材料に適用すると、エッチングが進行しなくなる場合がある。一方、ＴｉＯやＴａＯ等をエッチングできるようにエッチングガスに塩素等のフッ素以外のハロゲンガスを加えると、所望のエッチング形状を実現できなくなる場合がある。したがって、上記したエッチングにおける課題を解決するのは、非常に困難である。それ故に、設計通りのものを製造できず、現実に販売可能な製品として工業的生産は困難である。
【００１０】
その結果、水素による容量膜の還元に伴う特性劣化のない、優れた特性を有する容量素子の実現が従来例では非常に困難であるという課題を有していた。
【００１１】
本発明は上記従来の課題を解決するものであり、容易な方法で、容量素子の下方向からの水素侵入が防止でき、水素により容量膜を構成する高誘電体や強誘電体が還元されて容量素子の電気特性が劣化することを防止できる容量素子の容易で確実な製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明の容量素子の製造方法は、導電層が形成された基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜中に前記導電層に達するコンタクトホールを形成する工程と、前記コンタクトホール内にコンタクトプラグを充填する工程と、前記コンタクトプラグ上を含む前記層間絶縁膜上に導電性水素バリア膜を形成する工程と、前記導電性水素バリア膜上に前記コンタクトプラグを覆うように耐酸化材料からなるマスクを形成する工程と、前記マスクが形成された前記基板表面を、酸素を含む雰囲気で熱処理して前記導電性水素バリア膜の所定領域を酸化させることにより、前記コンタクトプラグに接する領域の少なくとも一部を導電性水素バリア層とし、前記導電性水素バリア層となる領域以外を絶縁性水素バリア層とする工程と、前記マスクを除去する工程と、前記導電性水素バリア層上に前記コンタクトプラグに電気的に接続するように下部電極を形成する工程と、前記下部電極上に強誘電体または高誘電体からなる容量膜を形成する工程と、前記容量膜上に上部電極を形成する工程とを有することを特徴とする。
【００１３】
上記本発明の容量素子の製造方法によれば、ＳｉＯ２やＳｉＮ以外の材料で構成された水素バリア材料の微小コンタクトホールエッチングをすることなく、導電性水素バリア層と絶縁性水素バリア層とをそれぞれ所定領域に容易に形成できるため、製造工程で発生する水素が容量素子の下方向から侵入することを防止できる。従って、工業的に容易に製造が可能な、水素バリア性を有する強誘電体または高誘電体を容量膜とした容量素子の製造方法を提供できる。
【００１４】
また、本発明の容量素子の製造方法において、前記導電性水素バリア膜または前記導電性水素バリア層が、Ｔｉ、ＴｉＡｌ、ＴｉＡｌＮ、Ｔａ、ＴａＡｌ、ＴａＡｌＮ、ＴｉＳｉ、ＴｉＳｉＮ、ＴａＳｉまたはＴａＳｉＮからなる群から選ばれたいずれかの材料で構成されていることが好ましい。
【００１５】
この構成によれば、コンタクトプラグとの導電性を維持でき、しかも水素の侵入を良好に防止できる。更に、これらの材料を酸化すると、絶縁性水素バリア層を構成することも可能である。
【００１６】
また、本発明の容量素子の製造方法において、前記絶縁性水素バリア層が、ＴｉＯ、ＴｉＡｌＯ、ＴａＯ、ＴａＡｌＯ、ＴｉＳｉＯまたはＴａＳｉＯからなる群から選ばれたいずれかの材料で構成されていることが好ましい。
【００１７】
この構成によれば、隣り合って形成された容量素子との電気的な絶縁性を維持でき、しかも水素の侵入を良好に防止できる。
【００１８】
また、本発明の容量素子の製造方法において、前記耐酸化材料からなるマスクが、ＳｉＮまたはＳｉＯＮで構成されていることが好ましい。
【００１９】
この構成によれば、導電性水素バリア材料を酸素を含む雰囲気で熱処理をする際に、マスクで覆われていない領域のみを選択的に酸化させ、コンタクトプラグに接する領域の一部は導電性水素バリア層とし、導電性水素バリア層となる領域以外の部分を絶縁性水素バリア層とすることができる。そしてＳｉＮまたはＳｉＯＮからなるマスクは、マスクで覆われた部分の導電性水素バリア材料が、簡単に酸化されて導電性を消失することを防止しうる。
【００２０】
また、本発明の容量素子の製造方法において、前記導電性水素バリア材料を酸化する温度が、４００℃〜８５０℃であることが好ましい。
【００２１】
この構成によれば、導電性水素バリア材料を酸化させ、絶縁性水素バリア層を形成することができるとともに、半導体基板その他の容量素子に使用されている材料の特性の熱による劣化などの悪影響を及ぼすおそれが少なく好ましい。
【００２２】
また、本発明の容量素子の製造方法において、前記マスクの最外周が前記コンタクトプラグの最外周より外側に位置していることが好ましい。
【００２３】
この構成によれば、マスク形成位置のズレなどに対するマージンを確保でき、導電性水素バリア材料を酸化させ第１の絶縁性水素バリア層を形成する際に、コンタクトプラグに接する面の一部には、導電性水素バリア層を残すことができるため、コンタクトプラグとの電気的な導電性を維持することができる。
【００２４】
また、本発明の容量素子の製造方法において、前記絶縁性水素バリア層と前記導電性水素バリア層とを平坦化する工程をさらに有することが好ましい。
【００２５】
この構成によれば、後工程で形成される下部電極、容量膜および上部電極を平坦な面上に形成することができる。
【００２６】
また、本発明の容量素子の製造方法において、前記下部電極を、前記導電性水素バリア層のみでなく、前記絶縁性水素バリア層の少なくとも一部にも接するように形成することが好ましい。
【００２７】
この構成によれば、コンタクトプラグと容量素子との電気的な接続をより確実に維持しつつ、かつ下方向からの水素侵入を防止できる。
【００２８】
また、本発明の容量素子の製造方法において、前記下部電極、容量膜および上部電極からなる容量素子の上面および側面を被覆して前記絶縁性水素バリア層と接するように第２の水素バリア層を形成する工程をさらに有することが好ましい。
【００２９】
この構成によれば、容量素子への水素侵入を完全に防止できるため、容量膜が水素により還元されることによる容量素子の特性劣化をより確実に防止できる。
【００３０】
なお、ここで、下部電極、容量膜および上部電極からなる容量素子の上面および側面を被覆するとは、第２の水素バリア層が下部電極、容量膜および上部電極からなる容量素子の上面および側面が包み込まれる様にカバーされていれば、第２の水素バリア層が、容量素子の下部電極、容量膜および上部電極と直接接して被覆している場合のみならず、例えば、絶縁材料などの他の材料を介してこれらを被覆する態様も含む意味である。
【００３１】
また、本発明の容量素子の製造方法において、前記第２の水素バリア層が、ＴｉＯ、ＴｉＡｌＯ、ＴａＯ、ＴａＡｌＯ、ＴｉＳｉＯ、ＴａＳｉＯまたはＡｌ２Ｏ３からなる群から選ばれたいずれかの材料で構成された絶縁性水素バリア材料か、あるいはＴｉ、ＴｉＡｌ、ＴｉＡｌＮ、Ｔａ、ＴａＡｌ、ＴａＡｌＮ、ＴｉＳｉ、ＴｉＳｉＮ、ＴａＳｉまたはＴａＳｉＮからなる群から選ばれたいずれかの材料で構成された導電性水素バリア材料であることが好ましい。
【００３２】
この構成によれば、容量素子への水素侵入を完全に良好に防止できるため、容量膜が水素により還元されることによる容量素子の特性劣化をより完全に防止できる。
【００３３】
また、本発明の容量素子の製造方法において、導電層が形成された基板上に形成された前記層間絶縁膜が、ＳｉＯ２を含む層間絶縁膜であることが好ましい。
【００３４】
この構成によれば、ＳｉＯ２を含む層間絶縁膜は、ドライエッチングなどにより、直径０．３μｍ以下、深さ０．６μｍ以上の微小で深いコンタクトホールを確実に容易に形成することができ、工業的に実用化可能な、容易な容量素子の製造方法を提供できる。
ＳｉＯ２を含む層間絶縁膜としては、ＳｉＯ２を含み、層間絶縁膜としての機能を有するものであれば特に限定するものではないが、通常、ＢＰＳＧ（ｂｏｒｏｎ−ｄｏｐｅｄ ｐｈｏｓｐｈｏ−ｓｉｌｉｃａｔｅ ｇｌａｓｓの略称）などが好適に用いられる。
【００３５】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態について、図１から図６を参照しながら説明する。
【００３６】
図１および図２は本発明の第１の実施形態による容量素子の製造方法の工程断面図である。
【００３７】
本発明の容量素子の製造方法では、ます図１（ａ）に示すように、導電層１が作りこまれたシリコン基板２上にＳｉＯ２からなる層間絶縁膜３がＣＶＤ法により形成される。次に、層間絶縁膜３を選択的にエッチングし、導電層１に達するコンタクトホール４を形成する。なお、コンタクトホール４の直径は約０．２５μｍであり、深さは約０．７μｍである。また、コンタクトホール４のエッチングには、Ａｒ、Ｃ４Ｈ８、ＣＨ２Ｆ２、ＣＯ、Ｏ２の混合ガスが用いられ、これにより、ほぼ垂直に近いホール形状を実現している。次に、コンタクトホール４内に、Ｗからなるコンタクトプラグ５が形成される。このコンタクトプラグ５は、まずＷＦ６とＨ２とを用いた熱ＣＶＤ法によりＷをコンタクトホール４内と層間絶縁膜３上に堆積した後、化学的機械的研磨法（以下、ＣＭＰ法と略する）を用いて、層間絶縁膜３上のＷ層を研磨して除去することにより形成される。
【００３８】
次に、図１（ｂ）に示すように、コンタクトプラグ５の表面を覆うように、層間絶縁膜３全面にＴｉＡｌからなる導電性水素バリア膜６をスパッタリング法により成膜する。なお、ＴｉＡｌの膜厚は、約１０ｎｍから２０ｎｍの範囲である。また、ＴｉとＡｌの構成比（原子数比）は、Ａｌ／（Ｔｉ＋Ａｌ）が０．１から０．５の範囲である。次に、導電性水素バリア膜６上に、耐酸化材料であるＳｉＮからなるマスク７をコンタクトプラグ５が被覆されるように形成する。なお、マスク７とコンタクトプラグ５との位置関係は、マスク７の最外周がコンタクトプラグ５の最外周より外側に位置するような配置にする。
【００３９】
次に、図１（ｃ）に示すように、酸素を含む雰囲気（この例では酸素雰囲気）で熱処理をし、マスク７で覆われていない領域の導電性水素バリア膜６であるＴｉＡｌを酸化させることにより、コンタクトプラグに接する領域の一部は第１の導電性水素バリア層８であるＴｉＡｌのままとし、同時にコンタクトプラグに接する領域以外は第１の絶縁性水素バリア層９であるＴｉＡｌＯを形成する（ここで、コンタクトプラグに接する領域の一部は第１の導電性水素バリア層８とするとは、第１の導電性水素バリア層８は、少なくともコンタクトプラグの穴の一部に接している必要があると言う意味とともに、好ましくはコンタクトプラグ上面全面に接しているか、次の図１（ｄ）にも示されているように、更にそれよりやや広い範囲を覆っている場合も含む意味である。）。次に、図１（ｄ）に示すように、マスク７であるＳｉＮをドライエッチングにより除去する。
【００４０】
次に、図２（ａ）に示すように、第１の導電性水素バリア層８に接するように、下から酸素および水素の両方に対する導電性バリア層１０であるＴｉＡｌＮ、酸素に対する導電性バリア層１１であるＩｒ、酸素に対する導電性バリア層１２であるＩｒＯ２、容量素子の電極１３であるＰｔの積層膜をスパッタリング法により成膜した後、ドライエッチング法によりパターニングし下部電極１４を形成する。なお、下部電極１４を構成する各層の膜厚は、それぞれ５０ｎｍから２００ｎｍの範囲である。
【００４１】
次に、図２（ｂ）に示すように、下部電極１４の上面および側壁を完全に覆うように、スペーサ絶縁膜１５を形成するための埋め込み絶縁膜であるＳｉＯ２をＣＶＤ法で成膜する。なお、膜厚は４００ｎｍから６００ｎｍの範囲である。次に、埋め込み絶縁膜を下部電極１４の表面が露出するまでＣＭＰ法により研磨し、隣接する下部電極１４同士（隣接する下部電極は図示していない）を電気的に絶縁するスペーサ絶縁膜１５を形成する。このスペーサ絶縁膜１５の表面は平坦化されており、下部電極１４の表面とほぼ同じ高さになっている。次に、膜厚が５０ｎｍから１５０ｎｍの範囲内であるビスマス層状ペロブスカイト構造を有するＳｒＢｉ２（Ｔａ１−ｘＮｂｘ）２Ｏ９（但し、０≦ｘ≦１）薄膜からなる容量膜１６を有機金属分解法（ＭＯＤ法）、有機金属化学的気相成膜法（ＭＯＣＶＤ法）またはスパッタリング法によりウエハー全面に成膜し、更に容量膜１６の上に、Ｐｔからなる上部電極１７をスパッタリング法によりウエハー全面に成膜する。次に、ドライエッチング法により上部電極１７、および容量膜１６をパターニングした後、容量膜１６を結晶化するために、酸素雰囲気で６５０℃から８００℃の範囲で熱処理を行って容量素子を完成させる。
【００４２】
以上のように、上記第１の実施形態による容量素子の製造方法によれば、水素バリア材料であるＴｉＡｌＯ等をエッチングした上に、直径０．３μｍ以下、深さ０．６μｍ以上の微小で深いコンタクトホールを形成すると言う従来法のような、非常に実現が難しい工程を実施することなく、容量素子の下部電極の下に導電性水素バリア層と絶縁性水素バリア層とを選択的に形成することができるため、容易な方法で容量素子への下方向からの水素侵入を防止でき、その結果、容量膜を構成する高誘電体や強誘電体が還元され容量素子の電気特性が劣化することを防止できる。
【００４３】
なお、上記第１の実施形態において、マスク７とコンタクトプラグ５との位置関係は、マスク７の最外周がコンタクトプラグ５の最外周より外側に位置するような配置に設定したが、これに限定されるものではなく、少なくとも下部電極１４の底面の一部と第１の導電性水素バリア層８の表面の一部とが接しており、下部電極１４と導電層１とが電気的に接続されておればよい。
【００４４】
ここで、図１（ｃ）に示す酸素を含む雰囲気で熱処理をし、マスク７で覆われていない領域の導電性水素バリア材料６であるＴｉＡｌを酸化させる工程について、熱処理温度と酸化長との関係を説明する。
【００４５】
図３は、ＴｉＡｌを酸化する温度と酸化長（つまりマスク７の最外周の位置からマスク７の最外周より内側に形成されるＴｉＡｌＯ領域の長さ）との関係を示したものである。なお、熱処理は１００％酸素雰囲気で実施され、かつ酸化時間は１分である。
【００４６】
図３から分かるように、約４００℃からＴｉＡｌは酸化されはじめる。また、８５０℃では酸化長が８０ｎｍとなる。なお、８５０℃より高い温度では、酸化による膨張ストレスが非常に大きくなるため、膜はがれやクラックが発生しやすくなる傾向がある。従って、熱処理温度は４００℃から８５０℃の範囲が望ましい。他の導電性水素バリア材料を用いた場合にも、熱処理温度は４００℃から８５０℃の範囲が望ましい。
【００４７】
また、図３の酸化長の分だけマスク７の最外周の位置より内側にも第１の絶縁性水素バリア層９が形成されることになるので、マスク７とコンタクトプラグ５との位置関係を、この酸化長を考慮にいれて決定すればよい。例えば、熱処理温度が６５０℃の場合、第１の絶縁性水素バリア層がコンタクトプラグに接しないようにするためには、マージンをとった長さで、マスク７の最外周の位置をコンタクトプラグ５の穴の最外周の位置よりも、６０ｎｍ程度外側に配置すればよい。
【００４８】
更に、図２（ｂ）の後に、以下の工程を追加することにより、容量素子を水素バリア材料により完全に被覆することが可能になる。具体的には、図４に示すように、上部電極１７の上面および側面、容量膜１６の側面、スペーサ絶縁膜１５の上面を被覆するように、ＳｉＯ２からなる段差緩和絶縁膜１８をＣＶＤ法により形成した後、更にドライエッチングにより容量素子を囲むように、段差緩和絶縁膜１８、スペーサ絶縁膜１５および第１の絶縁性水素バリア層９をパターニングする。次に、段差緩和絶縁膜１８の上面および側面、スペーサ絶縁膜１５の側面、第１の絶縁性水素バリア層９の側面を被覆するように、第２の水素バリア層１９であるＴｉＡｌＯをスパッタリング法により成膜する。なお、第２の水素バリア層１９の膜厚は１０ｎｍから１００ｎｍの範囲である。
【００４９】
また、次の図５に示すような構造であっても、図４と同様に容量素子を水素バリア材料により完全に被覆することが可能になる。図４と異なる点は、上部電極１７の上面および側面、容量膜１６の側面、スペーサ絶縁膜１５の上面を被覆するように、ＳｉＯ２からなる段差緩和絶縁膜１８をＣＶＤ法により形成した後、ドライエッチングにより容量素子を囲むように、段差緩和絶縁膜１８とスペーサ絶縁膜１５とをパターニングするが、第１の絶縁性水素バリア層９はパターニングしない点である。この場合には、第１の絶縁性水素バリア層の上面が、第２の水素バリア層と接する構造になる。
【００５０】
ここで、図４および図５に示した、容量素子を水素バリア層で完全に被覆した構造の容量素子を、水素雰囲気のもとで熱処理を実施した場合の容量素子の電気特性を評価した結果を図６に示す。
【００５１】
図６は、容量膜として強誘電体であるＳｒＢｉ２（Ｔａ１−ｘＮｂｘ）２Ｏ９（但し、０≦ｘ≦１）薄膜を用いた場合の残留分極（２Ｐｒ）を、水素雰囲気での熱処理前後で評価した結果である。なお、水素雰囲気での熱処理は４００℃で実施した。
【００５２】
図６に示すように、図４および図５に示した構造を有する容量素子は、水素雰囲気での熱処理で残留分極に全く変動がないことがわかる。すなわち、本発明は、容量素子の特性を著しく向上させるものである。
【００５３】
（第２の実施形態）
以下、本発明の第２の実施形態について、図７を参照しながら説明する。
【００５４】
図７は、本発明の第２の実施形態による容量素子の製造方法の工程断面図である。なお、図７では、第１の実施形態と相違する工程の断面図のみを記述している。
【００５５】
ここでは、第１の実施形態との相違点について述べる。第１の実施形態で述べられている導電性水素バリア膜６の熱酸化処理の際、導電性水素バリア膜６は、酸素と化学反応するため、体積が膨張する。その結果、第１の絶縁性水素バリア層９の膜厚は、第１の導電性水素バリア層８の膜厚より厚くなり、第１の絶縁性水素バリア層９と第１の導電性水素バリア層８との間には段差が生じる（図１（ｄ）参照）。そこで、本実施形態では、図１（ｄ）に相当する工程の後に、図７（ａ）に示すように、第１の導電性水素バリア層８より上方に位置する第１の絶縁性水素バリア層９をエッチバック法またはＣＭＰ法により除去し、図７（ｂ）に示すように第１の導電性水素バリア層８と第１の絶縁性水素バリア層９とを平坦化する。尚、この後の工程は、図２ならびに図４または図５を用いて説明した第１の実施形態と同様である。
【００５６】
以上のように上記第２の実施形態の容量素子の製造方法によれば、第１の実施形態と同様に、容量素子への下方向からの水素侵入を防止でき、その結果、容量膜を構成する高誘電体や強誘電体が還元され容量素子の電気特性が劣化することを防止できる。更に、下部電極、容量膜、上部電極を平坦な面上に形成できるために、エッチング残り、ＣＭＰでの研磨残り、およびリソグラフィー工程でのフォーカス不良等の凹凸に伴う製造工程での不具合発生をより抑制でき好ましい。
【００５７】
【発明の効果】
以上のように、本発明の製造方法によれば、容量素子の下方向からの水素侵入が防止でき、水素により容量膜を構成する高誘電体や強誘電体が還元されて容量素子の電気特性が劣化することを防止できる容量素子の、容易な、工業生産可能な、製造方法を提供することができる。
【００５８】
また、本発明の容量素子の製造方法において、前記導電性水素バリア膜または前記導電性水素バリア層が、Ｔｉ、ＴｉＡｌ、ＴｉＡｌＮ、Ｔａ、ＴａＡｌ、ＴａＡｌＮ、ＴｉＳｉ、ＴｉＳｉＮ、ＴａＳｉまたはＴａＳｉＮからなる群から選ばれたいずれかの材料で構成されている好ましい態様によれば、コンタクトプラグとの導電性を維持でき、しかも水素の侵入を良好に防止できる。更に、これらの材料を酸化すると、絶縁性水素バリア層を構成することも可能であり、絶縁性水素バリア層を形成するために、別途の材料を用いなくても部分的に絶縁性水素バリア層領域を形成することができ、工程的にも有利となる。
【００５９】
また、本発明の容量素子の製造方法において、前記絶縁性水素バリア層が、ＴｉＯ、ＴｉＡｌＯ、ＴａＯ、ＴａＡｌＯ、ＴｉＳｉＯまたはＴａＳｉＯからなる群から選ばれたいずれかの材料で構成されている好ましい態様によれば、隣り合って形成された容量素子との電気的な絶縁性を維持でき、しかも水素の侵入を良好に防止できる。
【００６０】
また、本発明の容量素子の製造方法において、前記耐酸化材料からなるマスクが、ＳｉＮまたはＳｉＯＮで構成されている好ましい態様によれば、導電性水素バリア材料を酸素を含む雰囲気で熱処理をする際に、マスクで覆われていない領域のみを選択的に酸化させ、コンタクトプラグに接する領域の一部は導電性水素バリア層とし、導電性水素バリア層となる領域以外の部分を絶縁性水素バリア層とすることができる。そしてＳｉＮまたはＳｉＯＮからなるマスクは、マスクで覆われた部分の導電性水素バリア材料が、簡単に酸化されて導電性を消失することを防止しうる。
【００６１】
また、本発明の容量素子の製造方法において、前記導電性水素バリア材料を酸化する温度が、４００℃〜８５０℃である好ましい態様によれば、導電性水素バリア材料を酸化させ、絶縁性水素バリア層を形成することができるとともに、半導体基板その他の容量素子に使用されている材料の特性の熱による劣化などの悪影響を及ぼすおそれが少なく好ましい。
【００６２】
また、本発明の容量素子の製造方法において、前記マスクの最外周が前記コンタクトプラグの最外周より外側に位置している好ましい態様によれば、マスク形成位置のズレなどに対するマージンを確保でき、導電性水素バリア材料を酸化させ第１の絶縁性水素バリア層を形成する際に、コンタクトプラグに接する面の一部には、導電性水素バリア層を残すことができるため、コンタクトプラグとの電気的な導電性を良好に維持することができる。
【００６３】
また、本発明の容量素子の製造方法において、前記絶縁性水素バリア層と前記導電性水素バリア層とを平坦化する工程をさらに有する好ましい態様によれば、後工程で形成される下部電極、容量膜および上部電極を平坦な面上に形成することができる。従って、凹凸に伴う製造工程での不具合発生をより抑制でき好ましい。
【００６４】
また、本発明の容量素子の製造方法において、前記下部電極を、前記導電性水素バリア層のみでなく、前記絶縁性水素バリア層の少なくとも一部にも接するように形成する好ましい態様によれば、コンタクトプラグと容量素子との電気的な接続をより確実に維持しつつ、かつ下方向からの水素侵入を防止できる。
【００６５】
また、本発明の容量素子の製造方法において、前記下部電極、容量膜および上部電極からなる容量素子の上面および側面を被覆して前記絶縁性水素バリア層と接するように第２の水素バリア層を形成する工程をさらに有する好ましい態様によれば、容量素子への水素侵入を完全に防止できるため、容量膜が水素により還元されることによる容量素子の特性劣化をより確実に防止できる。
【００６６】
また、本発明の容量素子の製造方法において、前記第２の水素バリア層が、ＴｉＯ、ＴｉＡｌＯ、ＴａＯ、ＴａＡｌＯ、ＴｉＳｉＯ、ＴａＳｉＯまたはＡｌ２Ｏ３からなる群から選ばれたいずれかの材料で構成された絶縁性水素バリア材料か、あるいはＴｉ、ＴｉＡｌ、ＴｉＡｌＮ、Ｔａ、ＴａＡｌ、ＴａＡｌＮ、ＴｉＳｉ、ＴｉＳｉＮ、ＴａＳｉまたはＴａＳｉＮからなる群から選ばれたいずれかの材料で構成された導電性水素バリア材料である好ましい態様によれば、容量素子への水素侵入を完全に良好に防止できるため、容量膜が水素により還元されることによる容量素子の特性劣化をより完全に防止できる。
【００６７】
また、本発明の容量素子の製造方法において、導電層が形成された基板上に形成された前記層間絶縁膜が、ＳｉＯ２を含む層間絶縁膜である好ましい態様によれば、ＳｉＯ２を含む層間絶縁膜は、ドライエッチングなどにより、直径０．３μｍ以下、深さ０．６μｍ以上の微小で深いコンタクトホールを確実に容易に形成することができ、工業的に実用化可能な、容易な容量素子の製造方法を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態における容量素子の製造工程断面図
【図２】本発明の第１の実施形態における容量素子の製造工程断面図
【図３】本発明の第１の実施形態における導電性水素バリア材料の酸化長と酸化温度との関係を示す図
【図４】本発明の第１の実施形態における容量素子の要部断面図
【図５】本発明の第１の実施形態における容量素子の別の要部断面図
【図６】本発明の第１の実施形態における容量素子の水素雰囲気での熱処理前後の電気特性を示す図
【図７】本発明の第２の実施形態における部分製造工程断面図
【図８】従来の容量素子の製造方法の工程断面図
【符号の説明】
１ 導電層
２ 基板
３ 層間絶縁膜
４ コンタクトホール
５ コンタクトプラグ
６ 導電性水素バリア膜
７ 耐酸化材料からなるマスク
８ 第１の導電性水素バリア層
９ 第１の絶縁性水素バリア層
１０ 酸素および水素の両方に対する導電性バリア層
１１ 酸素に対する導電性バリア層
１２ 酸素に対する導電性バリア層
１３ 容量素子の電極
１４ 下部電極
１５ スペーサ絶縁膜
１６ 容量膜
１７ 上部電極
１８ 段差緩和絶縁膜
１９ 第２の水素バリア層
【発明の属する技術分野】
本発明は、強誘電体または高誘電体を容量膜とした容量素子の製造方法に関するものである。
【０００２】
【従来の技術】
近年デジタル技術の進展に伴い、大容量のデータを処理、保存する傾向が推進される中で電子機器が一段と高度化し、使用される半導体装置もその半導体素子の微細化が急速に進んできている。それに伴ってダイナミックＲＡＭの高集積化を実現するために、従来の珪素酸化物または窒化物の代わりに高誘電体を容量絶縁膜として用いる技術が広く研究開発されている。
【０００３】
さらに従来にない低動作電圧かつ高速書き込み読み出し可能な不揮発性ＲＡＭの実用化を目指し、自発分極特性を有する強誘電体膜に関する研究開発が盛んに行われている。これら高誘電体または強誘電体を容量膜に用いた容量素子において、メガビット級の高集積メモリーには、従来のプレーナ型メモリーセルに代わり、スタック型のメモリーセルが用いられることになる。その際の最重要課題は、製造工程で発生する水素により、容量膜を構成する高誘電体や強誘電体が還元され容量素子の電気特性が劣化することを防止することである。すなわち、製造工程で発生する水素としては、例えば、プラズマＣＶＤ法などで層間絶縁膜その他の層を形成する場合に、原料ガス中に含まれる水素成分が分解されて水素が発生したり、水素雰囲気中で配線を焼結したり、コンタクトホール内にＷ等の導電性材料からなるコンタクトプラグをＣＶＤ法などで形成する際に原料ガスとして使用される水素など種々のケースがある。
【０００４】
以下従来の容量素子の製造方法について、図面を参照しながら説明する。
【０００５】
図８は従来の容量素子の製造方法の工程断面図である。この図８は特開平７―１４９９３号に記載されたものである。図８（ａ）に示すように、導電層１０１が形成されている基板１０２全面を覆うようにＳｉＯ２からなる層間絶縁膜１０３が形成される。次に、層間絶縁膜１０３上全面に、水素バリア材料であるＴｉＯ、ＴａＯ等からなる密着層１０４（容量膜と層間絶縁膜との密着性を向上させる層）が形成される。次に密着層１０４上にマスクパターン１０５を選択的に形成する。次に図８（ｂ）に示すように、密着層１０４と層間絶縁膜１０３とをドライエッチングし、導電層１０１に達するコンタクトホール１０６を形成する。次に、図８（ｃ）に示すように、コンタクトホール１０６内にポリシリコン、Ｗ等の導電性材料からなるコンタクトプラグ１０７を形成する。次に、図８（ｄ）に示すように、コンタクトプラグ１０７に接するようにＴｉＮ、ＷＮ等の酸素に対するバリア層１０８を形成し、更にバリア層１０８上に下部電極１０９を形成する。最後に、バリア層１０８と下部電極１０９を覆うように、強誘電体または高誘電体からなる容量膜１１０および上部電極１１１を形成し、容量素子を形成する。
【０００６】
【発明が解決しようとする課題】
上記の従来例は、容量膜と層間絶縁膜との密着性を向上させることを目的としているが、密着層として、ＴｉＯ、ＴａＯ等を用いる場合には、これらの材料が存在する部分は水素バリア性を有する。しかしながら、上記の従来例に示された製造方法では上述した課題、すなわち水素による容量素子の特性劣化を防止する容量素子の製造が現実には困難であり、水素による容量素子の特性劣化を防止する製品となりうる容量素子を製造することが大変難しいことを、我々は新たに見いだした。
【０００７】
すなわち、容量素子の下方向からの水素侵入を防止するために設けられる密着層１０４（水素バリア材料であるＴｉＯ、ＴａＯ等で構成されている）をドライエッチングし、直径０．３μｍ以下、深さ０．６μｍ以上の微小で深いコンタクトホール１０６を形成することは非常に難しい。
【０００８】
一般的に、被エッチング材料がＳｉＯ２やＳｉＮの場合、エッチングガスとしてＣ４Ｆ８、ＣＨ２Ｆ２、Ｃ５Ｆ８等のプラズマ中で分解した後エッチング面にポリマーが堆積するガスと、ＣＯ、Ｏ２等の堆積したポリマーをエッチングするガスと、ＡｒやＣＯ等のイオン衝突に寄与するガスとを組み合わせることにより、垂直に近いエッチング形状を実現している。
【０００９】
このようなエッチング条件をＴｉＯやＴａＯ等のＳｉＯ２やＳｉＮ以外の材料に適用すると、エッチングが進行しなくなる場合がある。一方、ＴｉＯやＴａＯ等をエッチングできるようにエッチングガスに塩素等のフッ素以外のハロゲンガスを加えると、所望のエッチング形状を実現できなくなる場合がある。したがって、上記したエッチングにおける課題を解決するのは、非常に困難である。それ故に、設計通りのものを製造できず、現実に販売可能な製品として工業的生産は困難である。
【００１０】
その結果、水素による容量膜の還元に伴う特性劣化のない、優れた特性を有する容量素子の実現が従来例では非常に困難であるという課題を有していた。
【００１１】
本発明は上記従来の課題を解決するものであり、容易な方法で、容量素子の下方向からの水素侵入が防止でき、水素により容量膜を構成する高誘電体や強誘電体が還元されて容量素子の電気特性が劣化することを防止できる容量素子の容易で確実な製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明の容量素子の製造方法は、導電層が形成された基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜中に前記導電層に達するコンタクトホールを形成する工程と、前記コンタクトホール内にコンタクトプラグを充填する工程と、前記コンタクトプラグ上を含む前記層間絶縁膜上に導電性水素バリア膜を形成する工程と、前記導電性水素バリア膜上に前記コンタクトプラグを覆うように耐酸化材料からなるマスクを形成する工程と、前記マスクが形成された前記基板表面を、酸素を含む雰囲気で熱処理して前記導電性水素バリア膜の所定領域を酸化させることにより、前記コンタクトプラグに接する領域の少なくとも一部を導電性水素バリア層とし、前記導電性水素バリア層となる領域以外を絶縁性水素バリア層とする工程と、前記マスクを除去する工程と、前記導電性水素バリア層上に前記コンタクトプラグに電気的に接続するように下部電極を形成する工程と、前記下部電極上に強誘電体または高誘電体からなる容量膜を形成する工程と、前記容量膜上に上部電極を形成する工程とを有することを特徴とする。
【００１３】
上記本発明の容量素子の製造方法によれば、ＳｉＯ２やＳｉＮ以外の材料で構成された水素バリア材料の微小コンタクトホールエッチングをすることなく、導電性水素バリア層と絶縁性水素バリア層とをそれぞれ所定領域に容易に形成できるため、製造工程で発生する水素が容量素子の下方向から侵入することを防止できる。従って、工業的に容易に製造が可能な、水素バリア性を有する強誘電体または高誘電体を容量膜とした容量素子の製造方法を提供できる。
【００１４】
また、本発明の容量素子の製造方法において、前記導電性水素バリア膜または前記導電性水素バリア層が、Ｔｉ、ＴｉＡｌ、ＴｉＡｌＮ、Ｔａ、ＴａＡｌ、ＴａＡｌＮ、ＴｉＳｉ、ＴｉＳｉＮ、ＴａＳｉまたはＴａＳｉＮからなる群から選ばれたいずれかの材料で構成されていることが好ましい。
【００１５】
この構成によれば、コンタクトプラグとの導電性を維持でき、しかも水素の侵入を良好に防止できる。更に、これらの材料を酸化すると、絶縁性水素バリア層を構成することも可能である。
【００１６】
また、本発明の容量素子の製造方法において、前記絶縁性水素バリア層が、ＴｉＯ、ＴｉＡｌＯ、ＴａＯ、ＴａＡｌＯ、ＴｉＳｉＯまたはＴａＳｉＯからなる群から選ばれたいずれかの材料で構成されていることが好ましい。
【００１７】
この構成によれば、隣り合って形成された容量素子との電気的な絶縁性を維持でき、しかも水素の侵入を良好に防止できる。
【００１８】
また、本発明の容量素子の製造方法において、前記耐酸化材料からなるマスクが、ＳｉＮまたはＳｉＯＮで構成されていることが好ましい。
【００１９】
この構成によれば、導電性水素バリア材料を酸素を含む雰囲気で熱処理をする際に、マスクで覆われていない領域のみを選択的に酸化させ、コンタクトプラグに接する領域の一部は導電性水素バリア層とし、導電性水素バリア層となる領域以外の部分を絶縁性水素バリア層とすることができる。そしてＳｉＮまたはＳｉＯＮからなるマスクは、マスクで覆われた部分の導電性水素バリア材料が、簡単に酸化されて導電性を消失することを防止しうる。
【００２０】
また、本発明の容量素子の製造方法において、前記導電性水素バリア材料を酸化する温度が、４００℃〜８５０℃であることが好ましい。
【００２１】
この構成によれば、導電性水素バリア材料を酸化させ、絶縁性水素バリア層を形成することができるとともに、半導体基板その他の容量素子に使用されている材料の特性の熱による劣化などの悪影響を及ぼすおそれが少なく好ましい。
【００２２】
また、本発明の容量素子の製造方法において、前記マスクの最外周が前記コンタクトプラグの最外周より外側に位置していることが好ましい。
【００２３】
この構成によれば、マスク形成位置のズレなどに対するマージンを確保でき、導電性水素バリア材料を酸化させ第１の絶縁性水素バリア層を形成する際に、コンタクトプラグに接する面の一部には、導電性水素バリア層を残すことができるため、コンタクトプラグとの電気的な導電性を維持することができる。
【００２４】
また、本発明の容量素子の製造方法において、前記絶縁性水素バリア層と前記導電性水素バリア層とを平坦化する工程をさらに有することが好ましい。
【００２５】
この構成によれば、後工程で形成される下部電極、容量膜および上部電極を平坦な面上に形成することができる。
【００２６】
また、本発明の容量素子の製造方法において、前記下部電極を、前記導電性水素バリア層のみでなく、前記絶縁性水素バリア層の少なくとも一部にも接するように形成することが好ましい。
【００２７】
この構成によれば、コンタクトプラグと容量素子との電気的な接続をより確実に維持しつつ、かつ下方向からの水素侵入を防止できる。
【００２８】
また、本発明の容量素子の製造方法において、前記下部電極、容量膜および上部電極からなる容量素子の上面および側面を被覆して前記絶縁性水素バリア層と接するように第２の水素バリア層を形成する工程をさらに有することが好ましい。
【００２９】
この構成によれば、容量素子への水素侵入を完全に防止できるため、容量膜が水素により還元されることによる容量素子の特性劣化をより確実に防止できる。
【００３０】
なお、ここで、下部電極、容量膜および上部電極からなる容量素子の上面および側面を被覆するとは、第２の水素バリア層が下部電極、容量膜および上部電極からなる容量素子の上面および側面が包み込まれる様にカバーされていれば、第２の水素バリア層が、容量素子の下部電極、容量膜および上部電極と直接接して被覆している場合のみならず、例えば、絶縁材料などの他の材料を介してこれらを被覆する態様も含む意味である。
【００３１】
また、本発明の容量素子の製造方法において、前記第２の水素バリア層が、ＴｉＯ、ＴｉＡｌＯ、ＴａＯ、ＴａＡｌＯ、ＴｉＳｉＯ、ＴａＳｉＯまたはＡｌ２Ｏ３からなる群から選ばれたいずれかの材料で構成された絶縁性水素バリア材料か、あるいはＴｉ、ＴｉＡｌ、ＴｉＡｌＮ、Ｔａ、ＴａＡｌ、ＴａＡｌＮ、ＴｉＳｉ、ＴｉＳｉＮ、ＴａＳｉまたはＴａＳｉＮからなる群から選ばれたいずれかの材料で構成された導電性水素バリア材料であることが好ましい。
【００３２】
この構成によれば、容量素子への水素侵入を完全に良好に防止できるため、容量膜が水素により還元されることによる容量素子の特性劣化をより完全に防止できる。
【００３３】
また、本発明の容量素子の製造方法において、導電層が形成された基板上に形成された前記層間絶縁膜が、ＳｉＯ２を含む層間絶縁膜であることが好ましい。
【００３４】
この構成によれば、ＳｉＯ２を含む層間絶縁膜は、ドライエッチングなどにより、直径０．３μｍ以下、深さ０．６μｍ以上の微小で深いコンタクトホールを確実に容易に形成することができ、工業的に実用化可能な、容易な容量素子の製造方法を提供できる。
ＳｉＯ２を含む層間絶縁膜としては、ＳｉＯ２を含み、層間絶縁膜としての機能を有するものであれば特に限定するものではないが、通常、ＢＰＳＧ（ｂｏｒｏｎ−ｄｏｐｅｄ ｐｈｏｓｐｈｏ−ｓｉｌｉｃａｔｅ ｇｌａｓｓの略称）などが好適に用いられる。
【００３５】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態について、図１から図６を参照しながら説明する。
【００３６】
図１および図２は本発明の第１の実施形態による容量素子の製造方法の工程断面図である。
【００３７】
本発明の容量素子の製造方法では、ます図１（ａ）に示すように、導電層１が作りこまれたシリコン基板２上にＳｉＯ２からなる層間絶縁膜３がＣＶＤ法により形成される。次に、層間絶縁膜３を選択的にエッチングし、導電層１に達するコンタクトホール４を形成する。なお、コンタクトホール４の直径は約０．２５μｍであり、深さは約０．７μｍである。また、コンタクトホール４のエッチングには、Ａｒ、Ｃ４Ｈ８、ＣＨ２Ｆ２、ＣＯ、Ｏ２の混合ガスが用いられ、これにより、ほぼ垂直に近いホール形状を実現している。次に、コンタクトホール４内に、Ｗからなるコンタクトプラグ５が形成される。このコンタクトプラグ５は、まずＷＦ６とＨ２とを用いた熱ＣＶＤ法によりＷをコンタクトホール４内と層間絶縁膜３上に堆積した後、化学的機械的研磨法（以下、ＣＭＰ法と略する）を用いて、層間絶縁膜３上のＷ層を研磨して除去することにより形成される。
【００３８】
次に、図１（ｂ）に示すように、コンタクトプラグ５の表面を覆うように、層間絶縁膜３全面にＴｉＡｌからなる導電性水素バリア膜６をスパッタリング法により成膜する。なお、ＴｉＡｌの膜厚は、約１０ｎｍから２０ｎｍの範囲である。また、ＴｉとＡｌの構成比（原子数比）は、Ａｌ／（Ｔｉ＋Ａｌ）が０．１から０．５の範囲である。次に、導電性水素バリア膜６上に、耐酸化材料であるＳｉＮからなるマスク７をコンタクトプラグ５が被覆されるように形成する。なお、マスク７とコンタクトプラグ５との位置関係は、マスク７の最外周がコンタクトプラグ５の最外周より外側に位置するような配置にする。
【００３９】
次に、図１（ｃ）に示すように、酸素を含む雰囲気（この例では酸素雰囲気）で熱処理をし、マスク７で覆われていない領域の導電性水素バリア膜６であるＴｉＡｌを酸化させることにより、コンタクトプラグに接する領域の一部は第１の導電性水素バリア層８であるＴｉＡｌのままとし、同時にコンタクトプラグに接する領域以外は第１の絶縁性水素バリア層９であるＴｉＡｌＯを形成する（ここで、コンタクトプラグに接する領域の一部は第１の導電性水素バリア層８とするとは、第１の導電性水素バリア層８は、少なくともコンタクトプラグの穴の一部に接している必要があると言う意味とともに、好ましくはコンタクトプラグ上面全面に接しているか、次の図１（ｄ）にも示されているように、更にそれよりやや広い範囲を覆っている場合も含む意味である。）。次に、図１（ｄ）に示すように、マスク７であるＳｉＮをドライエッチングにより除去する。
【００４０】
次に、図２（ａ）に示すように、第１の導電性水素バリア層８に接するように、下から酸素および水素の両方に対する導電性バリア層１０であるＴｉＡｌＮ、酸素に対する導電性バリア層１１であるＩｒ、酸素に対する導電性バリア層１２であるＩｒＯ２、容量素子の電極１３であるＰｔの積層膜をスパッタリング法により成膜した後、ドライエッチング法によりパターニングし下部電極１４を形成する。なお、下部電極１４を構成する各層の膜厚は、それぞれ５０ｎｍから２００ｎｍの範囲である。
【００４１】
次に、図２（ｂ）に示すように、下部電極１４の上面および側壁を完全に覆うように、スペーサ絶縁膜１５を形成するための埋め込み絶縁膜であるＳｉＯ２をＣＶＤ法で成膜する。なお、膜厚は４００ｎｍから６００ｎｍの範囲である。次に、埋め込み絶縁膜を下部電極１４の表面が露出するまでＣＭＰ法により研磨し、隣接する下部電極１４同士（隣接する下部電極は図示していない）を電気的に絶縁するスペーサ絶縁膜１５を形成する。このスペーサ絶縁膜１５の表面は平坦化されており、下部電極１４の表面とほぼ同じ高さになっている。次に、膜厚が５０ｎｍから１５０ｎｍの範囲内であるビスマス層状ペロブスカイト構造を有するＳｒＢｉ２（Ｔａ１−ｘＮｂｘ）２Ｏ９（但し、０≦ｘ≦１）薄膜からなる容量膜１６を有機金属分解法（ＭＯＤ法）、有機金属化学的気相成膜法（ＭＯＣＶＤ法）またはスパッタリング法によりウエハー全面に成膜し、更に容量膜１６の上に、Ｐｔからなる上部電極１７をスパッタリング法によりウエハー全面に成膜する。次に、ドライエッチング法により上部電極１７、および容量膜１６をパターニングした後、容量膜１６を結晶化するために、酸素雰囲気で６５０℃から８００℃の範囲で熱処理を行って容量素子を完成させる。
【００４２】
以上のように、上記第１の実施形態による容量素子の製造方法によれば、水素バリア材料であるＴｉＡｌＯ等をエッチングした上に、直径０．３μｍ以下、深さ０．６μｍ以上の微小で深いコンタクトホールを形成すると言う従来法のような、非常に実現が難しい工程を実施することなく、容量素子の下部電極の下に導電性水素バリア層と絶縁性水素バリア層とを選択的に形成することができるため、容易な方法で容量素子への下方向からの水素侵入を防止でき、その結果、容量膜を構成する高誘電体や強誘電体が還元され容量素子の電気特性が劣化することを防止できる。
【００４３】
なお、上記第１の実施形態において、マスク７とコンタクトプラグ５との位置関係は、マスク７の最外周がコンタクトプラグ５の最外周より外側に位置するような配置に設定したが、これに限定されるものではなく、少なくとも下部電極１４の底面の一部と第１の導電性水素バリア層８の表面の一部とが接しており、下部電極１４と導電層１とが電気的に接続されておればよい。
【００４４】
ここで、図１（ｃ）に示す酸素を含む雰囲気で熱処理をし、マスク７で覆われていない領域の導電性水素バリア材料６であるＴｉＡｌを酸化させる工程について、熱処理温度と酸化長との関係を説明する。
【００４５】
図３は、ＴｉＡｌを酸化する温度と酸化長（つまりマスク７の最外周の位置からマスク７の最外周より内側に形成されるＴｉＡｌＯ領域の長さ）との関係を示したものである。なお、熱処理は１００％酸素雰囲気で実施され、かつ酸化時間は１分である。
【００４６】
図３から分かるように、約４００℃からＴｉＡｌは酸化されはじめる。また、８５０℃では酸化長が８０ｎｍとなる。なお、８５０℃より高い温度では、酸化による膨張ストレスが非常に大きくなるため、膜はがれやクラックが発生しやすくなる傾向がある。従って、熱処理温度は４００℃から８５０℃の範囲が望ましい。他の導電性水素バリア材料を用いた場合にも、熱処理温度は４００℃から８５０℃の範囲が望ましい。
【００４７】
また、図３の酸化長の分だけマスク７の最外周の位置より内側にも第１の絶縁性水素バリア層９が形成されることになるので、マスク７とコンタクトプラグ５との位置関係を、この酸化長を考慮にいれて決定すればよい。例えば、熱処理温度が６５０℃の場合、第１の絶縁性水素バリア層がコンタクトプラグに接しないようにするためには、マージンをとった長さで、マスク７の最外周の位置をコンタクトプラグ５の穴の最外周の位置よりも、６０ｎｍ程度外側に配置すればよい。
【００４８】
更に、図２（ｂ）の後に、以下の工程を追加することにより、容量素子を水素バリア材料により完全に被覆することが可能になる。具体的には、図４に示すように、上部電極１７の上面および側面、容量膜１６の側面、スペーサ絶縁膜１５の上面を被覆するように、ＳｉＯ２からなる段差緩和絶縁膜１８をＣＶＤ法により形成した後、更にドライエッチングにより容量素子を囲むように、段差緩和絶縁膜１８、スペーサ絶縁膜１５および第１の絶縁性水素バリア層９をパターニングする。次に、段差緩和絶縁膜１８の上面および側面、スペーサ絶縁膜１５の側面、第１の絶縁性水素バリア層９の側面を被覆するように、第２の水素バリア層１９であるＴｉＡｌＯをスパッタリング法により成膜する。なお、第２の水素バリア層１９の膜厚は１０ｎｍから１００ｎｍの範囲である。
【００４９】
また、次の図５に示すような構造であっても、図４と同様に容量素子を水素バリア材料により完全に被覆することが可能になる。図４と異なる点は、上部電極１７の上面および側面、容量膜１６の側面、スペーサ絶縁膜１５の上面を被覆するように、ＳｉＯ２からなる段差緩和絶縁膜１８をＣＶＤ法により形成した後、ドライエッチングにより容量素子を囲むように、段差緩和絶縁膜１８とスペーサ絶縁膜１５とをパターニングするが、第１の絶縁性水素バリア層９はパターニングしない点である。この場合には、第１の絶縁性水素バリア層の上面が、第２の水素バリア層と接する構造になる。
【００５０】
ここで、図４および図５に示した、容量素子を水素バリア層で完全に被覆した構造の容量素子を、水素雰囲気のもとで熱処理を実施した場合の容量素子の電気特性を評価した結果を図６に示す。
【００５１】
図６は、容量膜として強誘電体であるＳｒＢｉ２（Ｔａ１−ｘＮｂｘ）２Ｏ９（但し、０≦ｘ≦１）薄膜を用いた場合の残留分極（２Ｐｒ）を、水素雰囲気での熱処理前後で評価した結果である。なお、水素雰囲気での熱処理は４００℃で実施した。
【００５２】
図６に示すように、図４および図５に示した構造を有する容量素子は、水素雰囲気での熱処理で残留分極に全く変動がないことがわかる。すなわち、本発明は、容量素子の特性を著しく向上させるものである。
【００５３】
（第２の実施形態）
以下、本発明の第２の実施形態について、図７を参照しながら説明する。
【００５４】
図７は、本発明の第２の実施形態による容量素子の製造方法の工程断面図である。なお、図７では、第１の実施形態と相違する工程の断面図のみを記述している。
【００５５】
ここでは、第１の実施形態との相違点について述べる。第１の実施形態で述べられている導電性水素バリア膜６の熱酸化処理の際、導電性水素バリア膜６は、酸素と化学反応するため、体積が膨張する。その結果、第１の絶縁性水素バリア層９の膜厚は、第１の導電性水素バリア層８の膜厚より厚くなり、第１の絶縁性水素バリア層９と第１の導電性水素バリア層８との間には段差が生じる（図１（ｄ）参照）。そこで、本実施形態では、図１（ｄ）に相当する工程の後に、図７（ａ）に示すように、第１の導電性水素バリア層８より上方に位置する第１の絶縁性水素バリア層９をエッチバック法またはＣＭＰ法により除去し、図７（ｂ）に示すように第１の導電性水素バリア層８と第１の絶縁性水素バリア層９とを平坦化する。尚、この後の工程は、図２ならびに図４または図５を用いて説明した第１の実施形態と同様である。
【００５６】
以上のように上記第２の実施形態の容量素子の製造方法によれば、第１の実施形態と同様に、容量素子への下方向からの水素侵入を防止でき、その結果、容量膜を構成する高誘電体や強誘電体が還元され容量素子の電気特性が劣化することを防止できる。更に、下部電極、容量膜、上部電極を平坦な面上に形成できるために、エッチング残り、ＣＭＰでの研磨残り、およびリソグラフィー工程でのフォーカス不良等の凹凸に伴う製造工程での不具合発生をより抑制でき好ましい。
【００５７】
【発明の効果】
以上のように、本発明の製造方法によれば、容量素子の下方向からの水素侵入が防止でき、水素により容量膜を構成する高誘電体や強誘電体が還元されて容量素子の電気特性が劣化することを防止できる容量素子の、容易な、工業生産可能な、製造方法を提供することができる。
【００５８】
また、本発明の容量素子の製造方法において、前記導電性水素バリア膜または前記導電性水素バリア層が、Ｔｉ、ＴｉＡｌ、ＴｉＡｌＮ、Ｔａ、ＴａＡｌ、ＴａＡｌＮ、ＴｉＳｉ、ＴｉＳｉＮ、ＴａＳｉまたはＴａＳｉＮからなる群から選ばれたいずれかの材料で構成されている好ましい態様によれば、コンタクトプラグとの導電性を維持でき、しかも水素の侵入を良好に防止できる。更に、これらの材料を酸化すると、絶縁性水素バリア層を構成することも可能であり、絶縁性水素バリア層を形成するために、別途の材料を用いなくても部分的に絶縁性水素バリア層領域を形成することができ、工程的にも有利となる。
【００５９】
また、本発明の容量素子の製造方法において、前記絶縁性水素バリア層が、ＴｉＯ、ＴｉＡｌＯ、ＴａＯ、ＴａＡｌＯ、ＴｉＳｉＯまたはＴａＳｉＯからなる群から選ばれたいずれかの材料で構成されている好ましい態様によれば、隣り合って形成された容量素子との電気的な絶縁性を維持でき、しかも水素の侵入を良好に防止できる。
【００６０】
また、本発明の容量素子の製造方法において、前記耐酸化材料からなるマスクが、ＳｉＮまたはＳｉＯＮで構成されている好ましい態様によれば、導電性水素バリア材料を酸素を含む雰囲気で熱処理をする際に、マスクで覆われていない領域のみを選択的に酸化させ、コンタクトプラグに接する領域の一部は導電性水素バリア層とし、導電性水素バリア層となる領域以外の部分を絶縁性水素バリア層とすることができる。そしてＳｉＮまたはＳｉＯＮからなるマスクは、マスクで覆われた部分の導電性水素バリア材料が、簡単に酸化されて導電性を消失することを防止しうる。
【００６１】
また、本発明の容量素子の製造方法において、前記導電性水素バリア材料を酸化する温度が、４００℃〜８５０℃である好ましい態様によれば、導電性水素バリア材料を酸化させ、絶縁性水素バリア層を形成することができるとともに、半導体基板その他の容量素子に使用されている材料の特性の熱による劣化などの悪影響を及ぼすおそれが少なく好ましい。
【００６２】
また、本発明の容量素子の製造方法において、前記マスクの最外周が前記コンタクトプラグの最外周より外側に位置している好ましい態様によれば、マスク形成位置のズレなどに対するマージンを確保でき、導電性水素バリア材料を酸化させ第１の絶縁性水素バリア層を形成する際に、コンタクトプラグに接する面の一部には、導電性水素バリア層を残すことができるため、コンタクトプラグとの電気的な導電性を良好に維持することができる。
【００６３】
また、本発明の容量素子の製造方法において、前記絶縁性水素バリア層と前記導電性水素バリア層とを平坦化する工程をさらに有する好ましい態様によれば、後工程で形成される下部電極、容量膜および上部電極を平坦な面上に形成することができる。従って、凹凸に伴う製造工程での不具合発生をより抑制でき好ましい。
【００６４】
また、本発明の容量素子の製造方法において、前記下部電極を、前記導電性水素バリア層のみでなく、前記絶縁性水素バリア層の少なくとも一部にも接するように形成する好ましい態様によれば、コンタクトプラグと容量素子との電気的な接続をより確実に維持しつつ、かつ下方向からの水素侵入を防止できる。
【００６５】
また、本発明の容量素子の製造方法において、前記下部電極、容量膜および上部電極からなる容量素子の上面および側面を被覆して前記絶縁性水素バリア層と接するように第２の水素バリア層を形成する工程をさらに有する好ましい態様によれば、容量素子への水素侵入を完全に防止できるため、容量膜が水素により還元されることによる容量素子の特性劣化をより確実に防止できる。
【００６６】
また、本発明の容量素子の製造方法において、前記第２の水素バリア層が、ＴｉＯ、ＴｉＡｌＯ、ＴａＯ、ＴａＡｌＯ、ＴｉＳｉＯ、ＴａＳｉＯまたはＡｌ２Ｏ３からなる群から選ばれたいずれかの材料で構成された絶縁性水素バリア材料か、あるいはＴｉ、ＴｉＡｌ、ＴｉＡｌＮ、Ｔａ、ＴａＡｌ、ＴａＡｌＮ、ＴｉＳｉ、ＴｉＳｉＮ、ＴａＳｉまたはＴａＳｉＮからなる群から選ばれたいずれかの材料で構成された導電性水素バリア材料である好ましい態様によれば、容量素子への水素侵入を完全に良好に防止できるため、容量膜が水素により還元されることによる容量素子の特性劣化をより完全に防止できる。
【００６７】
また、本発明の容量素子の製造方法において、導電層が形成された基板上に形成された前記層間絶縁膜が、ＳｉＯ２を含む層間絶縁膜である好ましい態様によれば、ＳｉＯ２を含む層間絶縁膜は、ドライエッチングなどにより、直径０．３μｍ以下、深さ０．６μｍ以上の微小で深いコンタクトホールを確実に容易に形成することができ、工業的に実用化可能な、容易な容量素子の製造方法を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態における容量素子の製造工程断面図
【図２】本発明の第１の実施形態における容量素子の製造工程断面図
【図３】本発明の第１の実施形態における導電性水素バリア材料の酸化長と酸化温度との関係を示す図
【図４】本発明の第１の実施形態における容量素子の要部断面図
【図５】本発明の第１の実施形態における容量素子の別の要部断面図
【図６】本発明の第１の実施形態における容量素子の水素雰囲気での熱処理前後の電気特性を示す図
【図７】本発明の第２の実施形態における部分製造工程断面図
【図８】従来の容量素子の製造方法の工程断面図
【符号の説明】
１ 導電層
２ 基板
３ 層間絶縁膜
４ コンタクトホール
５ コンタクトプラグ
６ 導電性水素バリア膜
７ 耐酸化材料からなるマスク
８ 第１の導電性水素バリア層
９ 第１の絶縁性水素バリア層
１０ 酸素および水素の両方に対する導電性バリア層
１１ 酸素に対する導電性バリア層
１２ 酸素に対する導電性バリア層
１３ 容量素子の電極
１４ 下部電極
１５ スペーサ絶縁膜
１６ 容量膜
１７ 上部電極
１８ 段差緩和絶縁膜
１９ 第２の水素バリア層
Claims (11)
- 導電層が形成された基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜中に前記導電層に達するコンタクトホールを形成する工程と、前記コンタクトホール内にコンタクトプラグを充填する工程と、前記コンタクトプラグ上を含む前記層間絶縁膜上に導電性水素バリア膜を形成する工程と、前記導電性水素バリア膜上に前記コンタクトプラグを覆うように耐酸化材料からなるマスクを形成する工程と、前記マスクが形成された前記基板表面を、酸素を含む雰囲気で熱処理して前記導電性水素バリア膜の所定領域を酸化させることにより、前記コンタクトプラグに接する領域の少なくとも一部を導電性水素バリア層とし、前記導電性水素バリア層となる領域以外を絶縁性水素バリア層とする工程と、前記マスクを除去する工程と、前記導電性水素バリア層上に前記コンタクトプラグに電気的に接続するように下部電極を形成する工程と、前記下部電極上に強誘電体または高誘電体からなる容量膜を形成する工程と、前記容量膜上に上部電極を形成する工程とを有することを特徴とする容量素子の製造方法。
- 前記導電性水素バリア膜または前記導電性水素バリア層が、Ｔｉ、ＴｉＡｌ、ＴｉＡｌＮ、Ｔａ、ＴａＡｌ、ＴａＡｌＮ、ＴｉＳｉ、ＴｉＳｉＮ、ＴａＳｉまたはＴａＳｉＮからなる群から選ばれたいずれかの材料で構成されている請求項１記載の容量素子の製造方法。
- 前記絶縁性水素バリア層が、ＴｉＯ、ＴｉＡｌＯ、ＴａＯ、ＴａＡｌＯ、ＴｉＳｉＯまたはＴａＳｉＯからなる群から選ばれたいずれかの材料で構成されている請求項１または２のいずれかに記載の容量素子の製造方法。
- 前記耐酸化材料からなるマスクが、ＳｉＮまたはＳｉＯＮからなるマスクである請求項１〜３のいずれかに記載の容量素子の製造方法。
- 前記導電性水素バリア材料を酸化する温度が、４００℃〜８５０℃である請求項１〜４のいずれかに記載の容量素子の製造方法。
- 前記マスクの最外周が前記コンタクトプラグの最外周より外側に位置している請求項１〜５のいずれかに記載の容量素子の製造方法。
- 前記絶縁性水素バリア層と前記導電性水素バリア層とを平坦化する工程をさらに有する請求項１〜６のいずれかに記載の容量素子の製造方法。
- 前記下部電極を、前記絶縁性水素バリア層の少なくとも一部にも接するように形成する請求項１〜７のいずれかに記載の容量素子の製造方法。
- 前記下部電極、容量膜および上部電極からなる容量素子の上面および側面を被覆して前記絶縁性水素バリア層と接するように第２の水素バリア層を形成する工程をさらに有する請求項１〜８のいずれかに記載の容量素子の製造方法。
- 前記第２の水素バリア層が、ＴｉＯ、ＴｉＡｌＯ、ＴａＯ、ＴａＡｌＯ、ＴｉＳｉＯ、ＴａＳｉＯまたはＡｌ２Ｏ３からなる群から選ばれたいずれかの材料で構成された絶縁性水素バリア材料か、あるいはＴｉ、ＴｉＡｌ、ＴｉＡｌＮ、Ｔａ、ＴａＡｌ、ＴａＡｌＮ、ＴｉＳｉ、ＴｉＳｉＮ、ＴａＳｉまたはＴａＳｉＮからなる群から選ばれたいずれかの材料で構成された導電性水素バリア材料からなる請求項９記載の容量素子の製造方法。
- 導電層が形成された基板上に形成された前記層間絶縁膜が、ＳｉＯ２を含む層間絶縁膜である請求項１〜１０のいずれかに記載の容量素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002180463A JP2004023079A (ja) | 2002-06-20 | 2002-06-20 | 容量素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002180463A JP2004023079A (ja) | 2002-06-20 | 2002-06-20 | 容量素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004023079A true JP2004023079A (ja) | 2004-01-22 |
Family
ID=31177579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002180463A Withdrawn JP2004023079A (ja) | 2002-06-20 | 2002-06-20 | 容量素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004023079A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006351614A (ja) * | 2005-06-13 | 2006-12-28 | Oki Electric Ind Co Ltd | 強誘電体メモリ装置の製造方法 |
-
2002
- 2002-06-20 JP JP2002180463A patent/JP2004023079A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006351614A (ja) * | 2005-06-13 | 2006-12-28 | Oki Electric Ind Co Ltd | 強誘電体メモリ装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6815226B2 (en) | Ferroelectric memory device and method of forming the same | |
| JP5047250B2 (ja) | 半導体素子の製造方法 | |
| KR100355948B1 (ko) | 반도체 기억장치 및 그 제조방법 | |
| JPH1154718A (ja) | 低温処理により安定化される金属酸化膜からなる緩衝膜を具備した集積回路装置及びその製造方法 | |
| JP2006344929A (ja) | 強誘電体キャパシタの製造方法及びこれを利用した半導体装置の製造方法 | |
| JP2005217189A (ja) | 容量素子及びその製造方法 | |
| JPH11243184A (ja) | 高誘電率キャパシタおよび製造方法 | |
| KR100505397B1 (ko) | 반도체메모리소자의캐패시터제조방법 | |
| JP3643091B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JP2002076298A (ja) | 半導体記憶装置およびその製造方法 | |
| KR20020002974A (ko) | 상부전극과 층간절연막 사이의 접착력을 향상시킬 수 있는반도체 메모리 소자 및 그 제조 방법 | |
| JP2006310637A (ja) | 半導体装置 | |
| JP2000196031A (ja) | キャパシタ及びその製造方法 | |
| JP2005057103A (ja) | 半導体装置及びその製造方法 | |
| KR20030074439A (ko) | 용량소자의 제조방법 | |
| KR100670726B1 (ko) | 반도체 소자의 캐패시터 및 그 형성방법 | |
| JP2005116546A (ja) | 半導体装置およびその製造方法 | |
| KR100624904B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| JP2004023079A (ja) | 容量素子の製造方法 | |
| KR100677769B1 (ko) | 캐패시터 및 그 제조 방법 | |
| JP4002882B2 (ja) | 容量素子、半導体記憶装置及びその製造方法 | |
| KR20000001619A (ko) | 굴곡형 컨테이너 형상의 하부전극을 갖는 반도체장치의 커패시터 및 그 제조방법 | |
| JP5994466B2 (ja) | 半導体装置とその製造方法 | |
| KR100418587B1 (ko) | 전기도금법을 이용한 반도체 메모리 소자의 형성방법 | |
| KR100604664B1 (ko) | 이중 유전막을 구비한 캐패시터 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050906 |