JP2001210803A - スタックトキャパシタおよびその製造方法 - Google Patents
スタックトキャパシタおよびその製造方法Info
- Publication number
- JP2001210803A JP2001210803A JP2000203439A JP2000203439A JP2001210803A JP 2001210803 A JP2001210803 A JP 2001210803A JP 2000203439 A JP2000203439 A JP 2000203439A JP 2000203439 A JP2000203439 A JP 2000203439A JP 2001210803 A JP2001210803 A JP 2001210803A
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductive layer
- conductive
- lower electrode
- stacked capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 186
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 105
- 239000010410 layer Substances 0.000 claims description 117
- 238000000034 method Methods 0.000 claims description 111
- 229910052751 metal Inorganic materials 0.000 claims description 47
- 239000002184 metal Substances 0.000 claims description 47
- 239000011229 interlayer Substances 0.000 claims description 38
- 230000004888 barrier function Effects 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 19
- 230000001681 protective effect Effects 0.000 claims description 18
- 230000000149 penetrating effect Effects 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 238000007747 plating Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 abstract description 111
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 abstract description 92
- 229910000510 noble metal Inorganic materials 0.000 abstract description 46
- 229910052697 platinum Inorganic materials 0.000 abstract description 46
- 238000006243 chemical reaction Methods 0.000 abstract description 23
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 25
- 238000004544 sputter deposition Methods 0.000 description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 229910052814 silicon oxide Inorganic materials 0.000 description 13
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 12
- 229910052760 oxygen Inorganic materials 0.000 description 12
- 239000001301 oxygen Substances 0.000 description 12
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 11
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 10
- 238000001312 dry etching Methods 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 238000002955 isolation Methods 0.000 description 7
- 238000005498 polishing Methods 0.000 description 7
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 6
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 229910052741 iridium Inorganic materials 0.000 description 6
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 6
- 229910052763 palladium Inorganic materials 0.000 description 6
- 229910052707 ruthenium Inorganic materials 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 229910052762 osmium Inorganic materials 0.000 description 5
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 229910052703 rhodium Inorganic materials 0.000 description 5
- 239000010948 rhodium Substances 0.000 description 5
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910021529 ammonia Inorganic materials 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 125000004430 oxygen atom Chemical group O* 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 239000012300 argon atmosphere Substances 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- MUMZUERVLWJKNR-UHFFFAOYSA-N oxoplatinum Chemical compound [Pt]=O MUMZUERVLWJKNR-UHFFFAOYSA-N 0.000 description 2
- 229910003446 platinum oxide Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XJDNKRIXUMDJCW-UHFFFAOYSA-J titanium tetrachloride Chemical compound Cl[Ti](Cl)(Cl)Cl XJDNKRIXUMDJCW-UHFFFAOYSA-J 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 白金等の貴金属を下部電極に採用する場合で
あっても加工が容易なスタックトキャパシタの製造方
法、および誘電体膜またはサイドウォール下部電極と導
電性プラグとの間での化学反応の発生を抑制することが
できるスタックトキャパシタを実現する。 【解決手段】 絶縁膜４まで形成した後、被エッチング
膜を絶縁膜４上に形成し、その被エッチング膜と絶縁膜
４と導電性プラグ３の一部とに下部電極中心５Ａのパタ
ーンを形成する。下部電極中心５Ａの材料をそのパター
ンに埋め込み、さらに頂部絶縁膜６Ａを埋め込んで被エ
ッチング膜を除去する。サイドウォール下部電極７Ａの
材料を膜形成してエッチバックを行い、その後、誘電体
膜８および上部電極９を形成する。なお、絶縁膜４が導
電性プラグ３と誘電体膜８またはサイドウォール下部電
極７Ａとを接触させないので化学反応の発生を抑制でき
る。
あっても加工が容易なスタックトキャパシタの製造方
法、および誘電体膜またはサイドウォール下部電極と導
電性プラグとの間での化学反応の発生を抑制することが
できるスタックトキャパシタを実現する。 【解決手段】 絶縁膜４まで形成した後、被エッチング
膜を絶縁膜４上に形成し、その被エッチング膜と絶縁膜
４と導電性プラグ３の一部とに下部電極中心５Ａのパタ
ーンを形成する。下部電極中心５Ａの材料をそのパター
ンに埋め込み、さらに頂部絶縁膜６Ａを埋め込んで被エ
ッチング膜を除去する。サイドウォール下部電極７Ａの
材料を膜形成してエッチバックを行い、その後、誘電体
膜８および上部電極９を形成する。なお、絶縁膜４が導
電性プラグ３と誘電体膜８またはサイドウォール下部電
極７Ａとを接触させないので化学反応の発生を抑制でき
る。
Description
【０００１】
【発明の属する技術分野】この発明は、高誘電率材料を
誘電体膜に用いたスタックトキャパシタ、およびその製
造方法に関するものである。
誘電体膜に用いたスタックトキャパシタ、およびその製
造方法に関するものである。
【０００２】
【従来の技術】一般に、ＤＲＡＭ（Dynamic Random Acc
ess Memory）は、多数の記憶情報を蓄積する記憶領域で
あるメモリセルアレイ部と、外部との入出力に必要な周
辺回路部とから構成されている。そのうち半導体チップ
上で大きな面積を占めるメモリセルアレイ部には、単位
記憶情報を蓄積するためのメモリセルがマトリックス状
に複数個配置されている。
ess Memory）は、多数の記憶情報を蓄積する記憶領域で
あるメモリセルアレイ部と、外部との入出力に必要な周
辺回路部とから構成されている。そのうち半導体チップ
上で大きな面積を占めるメモリセルアレイ部には、単位
記憶情報を蓄積するためのメモリセルがマトリックス状
に複数個配置されている。
【０００３】一つのメモリセルは一般に、一つのＭＯＳ
トランジスタとこれに接続された一つのキャパシタとか
ら構成されている。このようなメモリセルを、１トラン
ジスタ１キャパシタ型のメモリセルと呼んでいる。この
タイプのメモリセルは構成が簡単なため、メモリセルア
レイの集積度を向上させることが容易になる。そのた
め、大容量のＤＲＡＭにおいて広く用いられている。
トランジスタとこれに接続された一つのキャパシタとか
ら構成されている。このようなメモリセルを、１トラン
ジスタ１キャパシタ型のメモリセルと呼んでいる。この
タイプのメモリセルは構成が簡単なため、メモリセルア
レイの集積度を向上させることが容易になる。そのた
め、大容量のＤＲＡＭにおいて広く用いられている。
【０００４】キャパシタにはいくつかのタイプが存在す
る。そのうちスタックトキャパシタと呼ばれるタイプの
キャパシタがある。スタックトキャパシタは、キャパシ
タの電極および誘電体膜をフィールド酸化膜やトランジ
スタのゲート電極の上方にまで延在させることによっ
て、キャパシタの電極間の対向面積を増大させたもので
ある。スタックトキャパシタはこのような特徴を有する
ため、半導体記憶装置の集積化に伴って素子の微細化が
進んだ場合でも、キャパシタの静電容量を確保しやす
い。よって、半導体記憶装置の高集積化に伴ってスタッ
クトキャパシタが多く用いられるようになった。
る。そのうちスタックトキャパシタと呼ばれるタイプの
キャパシタがある。スタックトキャパシタは、キャパシ
タの電極および誘電体膜をフィールド酸化膜やトランジ
スタのゲート電極の上方にまで延在させることによっ
て、キャパシタの電極間の対向面積を増大させたもので
ある。スタックトキャパシタはこのような特徴を有する
ため、半導体記憶装置の集積化に伴って素子の微細化が
進んだ場合でも、キャパシタの静電容量を確保しやす
い。よって、半導体記憶装置の高集積化に伴ってスタッ
クトキャパシタが多く用いられるようになった。
【０００５】さて、素子の微細化が進んだ場合、横方向
への広がりを抑えつつ電極間の対向面積を確保するた
め、スタックトキャパシタを高く形成してゆけばよい。
しかし、構造を改善するこのような方法によって一定の
静電容量を確保することは、微細化がかなり進んだ現在
ではもはや困難になりつつある。この状況は他の代表的
な３次元キャパシタ構造であるトレンチキャパシタや円
筒型キャパシタでも同様である。
への広がりを抑えつつ電極間の対向面積を確保するた
め、スタックトキャパシタを高く形成してゆけばよい。
しかし、構造を改善するこのような方法によって一定の
静電容量を確保することは、微細化がかなり進んだ現在
ではもはや困難になりつつある。この状況は他の代表的
な３次元キャパシタ構造であるトレンチキャパシタや円
筒型キャパシタでも同様である。
【０００６】そこで、キャパシタの静電容量を増大させ
るため、誘電体膜としてＢＳＴ（チタン酸バリウムスト
ロンチウム）等の高誘電率材料を使用する試みがなされ
ている。図１９は、誘電体膜としてＢＳＴ等の高誘電率
材料を用いたＤＲＡＭメモリセルのキャパシタ部分を示
す断面図である。
るため、誘電体膜としてＢＳＴ（チタン酸バリウムスト
ロンチウム）等の高誘電率材料を使用する試みがなされ
ている。図１９は、誘電体膜としてＢＳＴ等の高誘電率
材料を用いたＤＲＡＭメモリセルのキャパシタ部分を示
す断面図である。
【０００７】図１９において、高誘電率材料からなる誘
電体膜８が、上部電極９、下部電極５Ｄおよびサイドウ
ォール下部電極７Ｄに挟まれている。なお、下部電極５
Ｄは、バリアメタル１３を介して導電性プラグ３に接続
されている。そして、導電性プラグ３は、層間絶縁膜２
を貫通して半導体基板１の表面に接続されている。ま
た、上部電極９上には層間絶縁膜１０が形成されてい
る。そして、誘電体膜８、上部電極９、バリアメタル１
３、下部電極５Ｄおよびサイドウォール下部電極７Ｄ
は、層間絶縁膜２により半導体基板１と絶縁されてい
る。以上の要素によってスタックトキャパシタが構成さ
れている。
電体膜８が、上部電極９、下部電極５Ｄおよびサイドウ
ォール下部電極７Ｄに挟まれている。なお、下部電極５
Ｄは、バリアメタル１３を介して導電性プラグ３に接続
されている。そして、導電性プラグ３は、層間絶縁膜２
を貫通して半導体基板１の表面に接続されている。ま
た、上部電極９上には層間絶縁膜１０が形成されてい
る。そして、誘電体膜８、上部電極９、バリアメタル１
３、下部電極５Ｄおよびサイドウォール下部電極７Ｄ
は、層間絶縁膜２により半導体基板１と絶縁されてい
る。以上の要素によってスタックトキャパシタが構成さ
れている。
【０００８】このうち、上部電極９、下部電極５Ｄおよ
びサイドウォール下部電極７Ｄには例えば白金が採用さ
れ、バリアメタル１３には例えば窒化チタンが採用され
る。層間絶縁膜２および１０は例えばシリコン酸化膜で
形成される。また、ＢＳＴ等の高誘電率材料からなる誘
電体膜８は、反応性スパッタリング法やＣＶＤ（Chemic
al Vapor Deposition）法等で形成される。
びサイドウォール下部電極７Ｄには例えば白金が採用さ
れ、バリアメタル１３には例えば窒化チタンが採用され
る。層間絶縁膜２および１０は例えばシリコン酸化膜で
形成される。また、ＢＳＴ等の高誘電率材料からなる誘
電体膜８は、反応性スパッタリング法やＣＶＤ（Chemic
al Vapor Deposition）法等で形成される。
【０００９】なお、図１９においては図示を省略した
が、半導体基板１の表面にはトランジスタやシリコン酸
化膜等による素子分離領域が形成されている。また、ス
タックトキャパシタの上部にはアルミ配線も形成される
が、これも図示を省略している。
が、半導体基板１の表面にはトランジスタやシリコン酸
化膜等による素子分離領域が形成されている。また、ス
タックトキャパシタの上部にはアルミ配線も形成される
が、これも図示を省略している。
【００１０】なお、従来のＤＲＡＭのメモリセルのキャ
パシタにおいては、上部および下部電極には多結晶シリ
コンを用い、その誘電体膜にはシリコンを熱酸化したシ
リコン酸化膜やＣＶＤ法により形成したシリコン窒化膜
などを用いていた。これらの膜はいずれもシリコン化合
物であり、多結晶シリコンの下部電極上に容易に形成で
きた。
パシタにおいては、上部および下部電極には多結晶シリ
コンを用い、その誘電体膜にはシリコンを熱酸化したシ
リコン酸化膜やＣＶＤ法により形成したシリコン窒化膜
などを用いていた。これらの膜はいずれもシリコン化合
物であり、多結晶シリコンの下部電極上に容易に形成で
きた。
【００１１】しかし、例えばＢＳＴからなる誘電体膜を
従来のキャパシタ構造に適用して、多結晶シリコンから
なる下部電極上に形成しようとすると、電気化学的に卑
である多結晶シリコンがＢＳＴの有する酸素原子により
容易に酸化される。その結果、誘電体膜と下部電極との
界面にシリコン酸化膜が形成されてしまう。シリコン酸
化膜は誘電率が低いため、高誘電率材料の効果を打ち消
してキャパシタの静電容量の大幅な低下をもたらす。ま
た、下部電極としての多結晶シリコンの抵抗値の上昇を
ももたらす。これらの問題は上部電極においても同様で
ある。
従来のキャパシタ構造に適用して、多結晶シリコンから
なる下部電極上に形成しようとすると、電気化学的に卑
である多結晶シリコンがＢＳＴの有する酸素原子により
容易に酸化される。その結果、誘電体膜と下部電極との
界面にシリコン酸化膜が形成されてしまう。シリコン酸
化膜は誘電率が低いため、高誘電率材料の効果を打ち消
してキャパシタの静電容量の大幅な低下をもたらす。ま
た、下部電極としての多結晶シリコンの抵抗値の上昇を
ももたらす。これらの問題は上部電極においても同様で
ある。
【００１２】よって、ＢＳＴ等の高誘電率材料を誘電体
膜に使用する場合には、電気化学的に貴で耐酸化性の強
い貴金属が上部および下部電極に用いられる。そのよう
な貴金属として、白金、イリジウム、パラジウム等があ
る。図１９に示したスタックトキャパシタにおいて、上
部電極９、下部電極５Ｄおよびサイドウォール下部電極
７Ｄの材料に白金を例示したのはそのためである。ま
た、サイドウォール下部電極７Ｄは、誘電体膜８にバリ
アメタル１３が直に接触して化学反応が生じるのを防ぐ
ために形成されている。
膜に使用する場合には、電気化学的に貴で耐酸化性の強
い貴金属が上部および下部電極に用いられる。そのよう
な貴金属として、白金、イリジウム、パラジウム等があ
る。図１９に示したスタックトキャパシタにおいて、上
部電極９、下部電極５Ｄおよびサイドウォール下部電極
７Ｄの材料に白金を例示したのはそのためである。ま
た、サイドウォール下部電極７Ｄは、誘電体膜８にバリ
アメタル１３が直に接触して化学反応が生じるのを防ぐ
ために形成されている。
【００１３】なお、図１９に示したスタックトキャパシ
タにおいて、導電性プラグ３に多結晶シリコン等のシリ
コンからなる材料を用いた場合に、バリアメタル１３が
存在しなければ下部電極５Ｄと導電性プラグ３との間で
シリサイド化反応が生じ、抵抗値が上昇することがあ
る。また、誘電体膜８等から分離し下部電極５Ｄを透過
した酸素原子が、導電性プラグ３や半導体基板１へと到
達して、それらを酸化することもある。よって、下部電
極５Ｄと導電性プラグ３との間に、下部電極５Ｄと導電
性プラグ３との間での元素の拡散を抑制する導電性のバ
リアメタルが必要となる。図１９におけるバリアメタル
１３は、このような理由で形成されている。
タにおいて、導電性プラグ３に多結晶シリコン等のシリ
コンからなる材料を用いた場合に、バリアメタル１３が
存在しなければ下部電極５Ｄと導電性プラグ３との間で
シリサイド化反応が生じ、抵抗値が上昇することがあ
る。また、誘電体膜８等から分離し下部電極５Ｄを透過
した酸素原子が、導電性プラグ３や半導体基板１へと到
達して、それらを酸化することもある。よって、下部電
極５Ｄと導電性プラグ３との間に、下部電極５Ｄと導電
性プラグ３との間での元素の拡散を抑制する導電性のバ
リアメタルが必要となる。図１９におけるバリアメタル
１３は、このような理由で形成されている。
【００１４】
【発明が解決しようとする課題】従来の高誘電率材料か
らなる誘電体膜を採用したスタックトキャパシタは、ド
ライエッチングにより下部電極５Ｄの形状を作製してい
た。
らなる誘電体膜を採用したスタックトキャパシタは、ド
ライエッチングにより下部電極５Ｄの形状を作製してい
た。
【００１５】図２０はその作製途中の工程を示す断面図
である。図２０では、パターニング済みのレジスト１２
をマスクとして下部電極５Ｄに対しドライエッチングを
行い、続いてバリアメタル１３に対してもドライエッチ
ングを行った状態が示されている。
である。図２０では、パターニング済みのレジスト１２
をマスクとして下部電極５Ｄに対しドライエッチングを
行い、続いてバリアメタル１３に対してもドライエッチ
ングを行った状態が示されている。
【００１６】さて、白金等の貴金属を下部電極５Ｄに採
用した場合、下部電極５Ｄに対してドライエッチングを
行うと、エッチングされた貴金属の微粒子がレジスト１
２および下部電極５Ｄの側面に再付着しやすい。そのた
め図２０では、レジスト１２および下部電極５Ｄの側面
に再付着物１４を示している。
用した場合、下部電極５Ｄに対してドライエッチングを
行うと、エッチングされた貴金属の微粒子がレジスト１
２および下部電極５Ｄの側面に再付着しやすい。そのた
め図２０では、レジスト１２および下部電極５Ｄの側面
に再付着物１４を示している。
【００１７】したがって、エッチング後に得られる下部
電極５Ｄおよびバリアメタル１３のパターン寸法ｂは、
レジストのパターン寸法ａよりも大きくなってしまう。
この傾向は、エッチングする下部電極５Ｄの膜厚が厚く
なればより顕著になる。すなわち、設計どおりのパター
ン寸法を得ることができず、回路パターン設計時に増大
分を考慮しておくなどの何らかの補正作業が必要となり
煩瑣であった。
電極５Ｄおよびバリアメタル１３のパターン寸法ｂは、
レジストのパターン寸法ａよりも大きくなってしまう。
この傾向は、エッチングする下部電極５Ｄの膜厚が厚く
なればより顕著になる。すなわち、設計どおりのパター
ン寸法を得ることができず、回路パターン設計時に増大
分を考慮しておくなどの何らかの補正作業が必要となり
煩瑣であった。
【００１８】このように、白金等の貴金属は化学的に安
定であるという利点を持つ一方で、ドライエッチングが
難しいという難点を有する。そのため、白金等の貴金属
を用いた微細な下部電極を作製することは、今後ＤＲＡ
Ｍの集積化がより進むにつれてますます困難になる。
定であるという利点を持つ一方で、ドライエッチングが
難しいという難点を有する。そのため、白金等の貴金属
を用いた微細な下部電極を作製することは、今後ＤＲＡ
Ｍの集積化がより進むにつれてますます困難になる。
【００１９】また、図１９に示した従来のスタックトキ
ャパシタでは、導電性プラグ３とバリアメタル１３との
接触面積を増やすために導電性プラグ３の径を増加させ
た場合、マスクアラインメント精度が低ければ、導電性
プラグ３と誘電体膜８またはサイドウォール下部電極７
Ｄとが接触してしまう可能性もある。
ャパシタでは、導電性プラグ３とバリアメタル１３との
接触面積を増やすために導電性プラグ３の径を増加させ
た場合、マスクアラインメント精度が低ければ、導電性
プラグ３と誘電体膜８またはサイドウォール下部電極７
Ｄとが接触してしまう可能性もある。
【００２０】例えば誘電体膜８がＢＳＴからなり導電性
プラグ３が多結晶シリコンからなる場合に導電性プラグ
３と誘電体膜８とが接触すると、多結晶シリコンがＢＳ
Ｔの有する酸素原子により容易に酸化される可能性があ
る。すなわち、誘電体膜８中の元素が導電性プラグ３へ
と到達して化学反応を起こす可能性がある。また逆に、
導電性プラグ３中の元素が誘電体膜８へと到達して化学
反応を起こす可能性も考えられる。また、サイドウォー
ル下部電極７Ｄと導電性プラグ３とが接触してしまう
と、上述のバリアメタル１３が存在しない場合と同様
に、サイドウォール下部電極７Ｄと導電性プラグ３との
間で化学反応を起こす可能性がある。
プラグ３が多結晶シリコンからなる場合に導電性プラグ
３と誘電体膜８とが接触すると、多結晶シリコンがＢＳ
Ｔの有する酸素原子により容易に酸化される可能性があ
る。すなわち、誘電体膜８中の元素が導電性プラグ３へ
と到達して化学反応を起こす可能性がある。また逆に、
導電性プラグ３中の元素が誘電体膜８へと到達して化学
反応を起こす可能性も考えられる。また、サイドウォー
ル下部電極７Ｄと導電性プラグ３とが接触してしまう
と、上述のバリアメタル１３が存在しない場合と同様
に、サイドウォール下部電極７Ｄと導電性プラグ３との
間で化学反応を起こす可能性がある。
【００２１】また、下部電極５Ｄ、サイドウォール下部
電極７Ｄおよびバリアメタル１３の横方向の微細化が進
んで導電性プラグ３の径が相対的に大きくなった場合に
も同様に、マスクアラインメント精度が低ければ導電性
プラグ３と誘電体膜８またはサイドウォール下部電極７
Ｄとの接触の可能性が考えられる。
電極７Ｄおよびバリアメタル１３の横方向の微細化が進
んで導電性プラグ３の径が相対的に大きくなった場合に
も同様に、マスクアラインメント精度が低ければ導電性
プラグ３と誘電体膜８またはサイドウォール下部電極７
Ｄとの接触の可能性が考えられる。
【００２２】本発明は、上記の問題点を解決するために
なされたものであり、白金等の貴金属を下部電極に採用
する場合であっても加工が容易なスタックトキャパシタ
の製造方法を実現すること、および誘電体膜またはサイ
ドウォール下部電極と導電性プラグとの間での化学反応
の発生を抑制することができるスタックトキャパシタを
実現することを目的とする。
なされたものであり、白金等の貴金属を下部電極に採用
する場合であっても加工が容易なスタックトキャパシタ
の製造方法を実現すること、および誘電体膜またはサイ
ドウォール下部電極と導電性プラグとの間での化学反応
の発生を抑制することができるスタックトキャパシタを
実現することを目的とする。
【００２３】
【課題を解決するための手段】この発明のうち請求項１
にかかるものは、主表面を有する基板と、前記基板上に
形成された層間絶縁膜と、前記層間絶縁膜を貫通して前
記基板の前記主表面にまで達する導電性プラグと、前記
層間絶縁膜および前記導電性プラグを覆う絶縁膜と、前
記絶縁膜を貫通し、前記導電性プラグに接続された第１
の導電層と、前記第１の導電層と前記絶縁膜とを覆うよ
うに形成された誘電体膜と、前記誘電体膜を覆うように
形成された第２の導電層とを備えるスタックトキャパシ
タである。
にかかるものは、主表面を有する基板と、前記基板上に
形成された層間絶縁膜と、前記層間絶縁膜を貫通して前
記基板の前記主表面にまで達する導電性プラグと、前記
層間絶縁膜および前記導電性プラグを覆う絶縁膜と、前
記絶縁膜を貫通し、前記導電性プラグに接続された第１
の導電層と、前記第１の導電層と前記絶縁膜とを覆うよ
うに形成された誘電体膜と、前記誘電体膜を覆うように
形成された第２の導電層とを備えるスタックトキャパシ
タである。
【００２４】この発明のうち請求項２にかかるものは、
請求項１記載のスタックトキャパシタであって、前記第
１の導電層の前記上面に形成された頂部保護膜と、前記
第１の導電層の側面および前記頂部保護膜の側面に形成
されたサイドウォール導電層とをさらに備える。
請求項１記載のスタックトキャパシタであって、前記第
１の導電層の前記上面に形成された頂部保護膜と、前記
第１の導電層の側面および前記頂部保護膜の側面に形成
されたサイドウォール導電層とをさらに備える。
【００２５】この発明のうち請求項３にかかるものは、
請求項２記載のスタックトキャパシタであって、前記頂
部保護膜は導電膜である。
請求項２記載のスタックトキャパシタであって、前記頂
部保護膜は導電膜である。
【００２６】この発明のうち請求項４にかかるものは、
請求項２記載のスタックトキャパシタであって、前記サ
イドウォール導電層と前記第１の導電層との間にさらに
バリアメタル導電層を備える。
請求項２記載のスタックトキャパシタであって、前記サ
イドウォール導電層と前記第１の導電層との間にさらに
バリアメタル導電層を備える。
【００２７】この発明のうち請求項５にかかるものは、
請求項１記載のスタックトキャパシタであって、前記第
１の導電層はテーパを有する。
請求項１記載のスタックトキャパシタであって、前記第
１の導電層はテーパを有する。
【００２８】この発明のうち請求項６にかかるものは、
請求項１記載のスタックトキャパシタであって、前記第
１の導電層は、前記導電性プラグの上方に直立して、前
記導電性プラグに食い込んでいる。
請求項１記載のスタックトキャパシタであって、前記第
１の導電層は、前記導電性プラグの上方に直立して、前
記導電性プラグに食い込んでいる。
【００２９】この発明のうち請求項７にかかるものは、
（ａ）主表面を有し、前記主表面上に形成された層間絶
縁膜と、前記層間絶縁膜を貫通して前記主表面にまで達
する導電性プラグとを備える基板を準備する工程と、
（ｂ）前記基板上に被エッチング膜を形成する工程と、
（ｃ）前記被エッチング膜を貫通し、前記導電性プラグ
の上方に直立して、前記導電性プラグに食い込むよう
に、パターンを形成する工程と、（ｄ）前記パターンの
内部に第１の導電層を形成する工程と、（ｅ）前記被エ
ッチング膜を除去する工程と、（ｆ）前記第１の導電層
を覆うように誘電体膜を形成する工程と、（ｇ）前記誘
電体膜を覆うように第２の導電層を形成する工程とを備
えたスタックトキャパシタの製造方法である。
（ａ）主表面を有し、前記主表面上に形成された層間絶
縁膜と、前記層間絶縁膜を貫通して前記主表面にまで達
する導電性プラグとを備える基板を準備する工程と、
（ｂ）前記基板上に被エッチング膜を形成する工程と、
（ｃ）前記被エッチング膜を貫通し、前記導電性プラグ
の上方に直立して、前記導電性プラグに食い込むよう
に、パターンを形成する工程と、（ｄ）前記パターンの
内部に第１の導電層を形成する工程と、（ｅ）前記被エ
ッチング膜を除去する工程と、（ｆ）前記第１の導電層
を覆うように誘電体膜を形成する工程と、（ｇ）前記誘
電体膜を覆うように第２の導電層を形成する工程とを備
えたスタックトキャパシタの製造方法である。
【００３０】この発明のうち請求項８にかかるものは、
請求項７記載のスタックトキャパシタの製造方法であっ
て、前記工程（ｂ）の前に、（ｈ）前記層間絶縁膜およ
び前記導電性プラグの上に、前記被エッチング膜に対し
エッチング選択性を有する絶縁膜を形成する工程をさら
に備え、前記工程（ｃ）における前記パターンは、前記
絶縁膜をも貫通する。
請求項７記載のスタックトキャパシタの製造方法であっ
て、前記工程（ｂ）の前に、（ｈ）前記層間絶縁膜およ
び前記導電性プラグの上に、前記被エッチング膜に対し
エッチング選択性を有する絶縁膜を形成する工程をさら
に備え、前記工程（ｃ）における前記パターンは、前記
絶縁膜をも貫通する。
【００３１】この発明のうち請求項９にかかるものは、
請求項７または請求項８記載のスタックトキャパシタの
製造方法であって、前記工程（ｆ）の前に、（ｉ）前記
第１の導電層にテーパを付ける工程をさらに備える。
請求項７または請求項８記載のスタックトキャパシタの
製造方法であって、前記工程（ｆ）の前に、（ｉ）前記
第１の導電層にテーパを付ける工程をさらに備える。
【００３２】この発明のうち請求項１０にかかるもの
は、請求項７または請求項８記載のスタックトキャパシ
タの製造方法であって、前記工程（ｄ）において、
（ｊ）前記第１の導電層の頂部に頂部保護膜を形成する
工程をさらに備え、前記工程（ｅ）に続いて、（ｋ）前
記第１の導電層および前記頂部保護膜を覆うように第３
の導電層を形成する工程をさらに備え、前記工程（ｆ）
の前に、（ｌ）前記第３の導電層にエッチバックを行っ
て、前記第１の導電層および前記頂部保護膜の側面にサ
イドウォール導電層を形成する工程をさらに備える。
は、請求項７または請求項８記載のスタックトキャパシ
タの製造方法であって、前記工程（ｄ）において、
（ｊ）前記第１の導電層の頂部に頂部保護膜を形成する
工程をさらに備え、前記工程（ｅ）に続いて、（ｋ）前
記第１の導電層および前記頂部保護膜を覆うように第３
の導電層を形成する工程をさらに備え、前記工程（ｆ）
の前に、（ｌ）前記第３の導電層にエッチバックを行っ
て、前記第１の導電層および前記頂部保護膜の側面にサ
イドウォール導電層を形成する工程をさらに備える。
【００３３】この発明のうち請求項１１にかかるもの
は、請求項１０記載のスタックトキャパシタの製造方法
であって、前記工程（ｊ）における前記頂部保護膜は、
熱酸化法により形成される。
は、請求項１０記載のスタックトキャパシタの製造方法
であって、前記工程（ｊ）における前記頂部保護膜は、
熱酸化法により形成される。
【００３４】この発明のうち請求項１２にかかるもの
は、請求項１０記載のスタックトキャパシタの製造方法
であって、前記工程（ｊ）における前記頂部保護膜は、
導電膜である。
は、請求項１０記載のスタックトキャパシタの製造方法
であって、前記工程（ｊ）における前記頂部保護膜は、
導電膜である。
【００３５】この発明のうち請求項１３にかかるもの
は、請求項１０記載のスタックトキャパシタの製造方法
であって、前記工程（ｅ）の後に、（ｍ）前記第１の導
電層および前記頂部保護膜を覆うように第４の導電層を
形成する工程をさらに備え、前記工程（ｍ）に続いて、
前記工程（ｋ）の前に、（ｌ）前記第４の導電層にエッ
チバックを行って、前記第１の導電層および前記頂部保
護膜の側面にバリアメタル導電層を形成する工程をさら
に備える。
は、請求項１０記載のスタックトキャパシタの製造方法
であって、前記工程（ｅ）の後に、（ｍ）前記第１の導
電層および前記頂部保護膜を覆うように第４の導電層を
形成する工程をさらに備え、前記工程（ｍ）に続いて、
前記工程（ｋ）の前に、（ｌ）前記第４の導電層にエッ
チバックを行って、前記第１の導電層および前記頂部保
護膜の側面にバリアメタル導電層を形成する工程をさら
に備える。
【００３６】この発明のうち請求項１４にかかるもの
は、請求項７または請求項８記載のスタックトキャパシ
タの製造方法であって、前記工程（ｄ）において、
（ｊ）前記第１の導電層の頂部に、導電膜である頂部保
護膜を形成する工程をさらに備え、前記工程（ｊ）にお
いて、前記第１の導電層の頂部には置換用金属を形成
し、前記置換用金属と前記頂部保護膜との置換を行う。
は、請求項７または請求項８記載のスタックトキャパシ
タの製造方法であって、前記工程（ｄ）において、
（ｊ）前記第１の導電層の頂部に、導電膜である頂部保
護膜を形成する工程をさらに備え、前記工程（ｊ）にお
いて、前記第１の導電層の頂部には置換用金属を形成
し、前記置換用金属と前記頂部保護膜との置換を行う。
【００３７】この発明のうち請求項１５にかかるもの
は、請求項７または請求項８記載のスタックトキャパシ
タの製造方法であって、前記工程（ｄ）において、
（ｊ）前記第１の導電層の頂部に、導電膜である頂部保
護膜を形成する工程をさらに備え、前記頂部保護膜は加
熱時に溶融しやすく、前記工程（ｊ）において、前記頂
部保護膜の形成後、前記頂部保護膜の加熱を行って溶融
させる。
は、請求項７または請求項８記載のスタックトキャパシ
タの製造方法であって、前記工程（ｄ）において、
（ｊ）前記第１の導電層の頂部に、導電膜である頂部保
護膜を形成する工程をさらに備え、前記頂部保護膜は加
熱時に溶融しやすく、前記工程（ｊ）において、前記頂
部保護膜の形成後、前記頂部保護膜の加熱を行って溶融
させる。
【００３８】この発明のうち請求項１６にかかるもの
は、請求項７または請求項８記載のスタックトキャパシ
タの製造方法であって、前記工程（ｄ）において、
（ｊ）前記第１の導電層の頂部に、導電膜である頂部保
護膜を形成する工程をさらに備え、前記頂部保護膜は第
１および第２の部分を有し、前記工程（ｊ）において、
前記頂部保護膜のうち前記第１の部分は前記第１の導電
層の前記頂部に形成され、前記頂部保護膜のうち前記第
１の部分を電極としてメッキ法を用い、さらに前記頂部
保護膜の前記第２の部分を形成する。
は、請求項７または請求項８記載のスタックトキャパシ
タの製造方法であって、前記工程（ｄ）において、
（ｊ）前記第１の導電層の頂部に、導電膜である頂部保
護膜を形成する工程をさらに備え、前記頂部保護膜は第
１および第２の部分を有し、前記工程（ｊ）において、
前記頂部保護膜のうち前記第１の部分は前記第１の導電
層の前記頂部に形成され、前記頂部保護膜のうち前記第
１の部分を電極としてメッキ法を用い、さらに前記頂部
保護膜の前記第２の部分を形成する。
【００３９】この発明のうち請求項１７にかかるもの
は、請求項７または請求項８記載のスタックトキャパシ
タの製造方法であって、前記工程（ｄ）において、
（ｊ）前記第１の導電層の頂部に、導電膜である頂部保
護膜を形成する工程をさらに備え、前記工程（ｊ）にお
いて、前記頂部保護膜を前記第１の導電層の頂部および
前記被エッチング膜上に形成し、前記頂部保護膜上には
前記第１の導電層の頂部を覆うパターンのレジストを形
成し、前記レジストをマスクとして前記頂部保護膜をエ
ッチングし、前記レジストに覆われていない部分の前記
被エッチング膜上の前記頂部保護膜を除去し、前記レジ
ストを除去し、前記頂部保護膜を所定の量だけエッチバ
ックする。
は、請求項７または請求項８記載のスタックトキャパシ
タの製造方法であって、前記工程（ｄ）において、
（ｊ）前記第１の導電層の頂部に、導電膜である頂部保
護膜を形成する工程をさらに備え、前記工程（ｊ）にお
いて、前記頂部保護膜を前記第１の導電層の頂部および
前記被エッチング膜上に形成し、前記頂部保護膜上には
前記第１の導電層の頂部を覆うパターンのレジストを形
成し、前記レジストをマスクとして前記頂部保護膜をエ
ッチングし、前記レジストに覆われていない部分の前記
被エッチング膜上の前記頂部保護膜を除去し、前記レジ
ストを除去し、前記頂部保護膜を所定の量だけエッチバ
ックする。
【００４０】この発明のうち請求項１８にかかるもの
は、請求項１４ないし請求項１７のいずれかに記載のス
タックトキャパシタの製造方法であって、前記工程
（ｅ）に続いて、（ｋ）前記第１の導電層および前記頂
部保護膜を覆うように第３の導電層を形成する工程をさ
らに備え、前記工程（ｆ）の前に、（ｌ）前記第３の導
電層にエッチバックを行って、前記第１の導電層および
前記頂部保護膜の側面にサイドウォール導電層を形成す
る工程をさらに備える。
は、請求項１４ないし請求項１７のいずれかに記載のス
タックトキャパシタの製造方法であって、前記工程
（ｅ）に続いて、（ｋ）前記第１の導電層および前記頂
部保護膜を覆うように第３の導電層を形成する工程をさ
らに備え、前記工程（ｆ）の前に、（ｌ）前記第３の導
電層にエッチバックを行って、前記第１の導電層および
前記頂部保護膜の側面にサイドウォール導電層を形成す
る工程をさらに備える。
【００４１】
【発明の実施の形態】実施の形態１．本実施の形態は、
誘電体膜またはサイドウォール下部電極と導電性プラグ
との間での化学反応の発生を抑制することができるスタ
ックトキャパシタを実現するものである。
誘電体膜またはサイドウォール下部電極と導電性プラグ
との間での化学反応の発生を抑制することができるスタ
ックトキャパシタを実現するものである。
【００４２】図１は、本実施の形態にかかるスタックト
キャパシタを示す断面図である。図１において、半導体
基板１上には、その表面に接続された導電性プラグ３が
形成されている。なお、半導体基板１の表面にはトラン
ジスタやシリコン酸化膜等による素子分離領域が形成さ
れているが、図示を省略している。
キャパシタを示す断面図である。図１において、半導体
基板１上には、その表面に接続された導電性プラグ３が
形成されている。なお、半導体基板１の表面にはトラン
ジスタやシリコン酸化膜等による素子分離領域が形成さ
れているが、図示を省略している。
【００４３】導電性プラグ３は層間絶縁膜２を貫通して
形成されている。そして、導電性プラグ３および層間絶
縁膜２の表面を覆うように絶縁膜４が形成されている。
そして、高さ方向に長く形成された、バリアメタルの機
能も有する下部電極中心５Ａが、絶縁膜４を貫通しつ
つ、導電性プラグ３の上方に直立して導電性プラグ３に
食い込んで接続されている。下部電極中心５Ａが導電性
プラグ３に食い込んでいるので、実施の形態２で述べる
ように、製造途中において下部電極中心５Ａが倒れにく
い。
形成されている。そして、導電性プラグ３および層間絶
縁膜２の表面を覆うように絶縁膜４が形成されている。
そして、高さ方向に長く形成された、バリアメタルの機
能も有する下部電極中心５Ａが、絶縁膜４を貫通しつ
つ、導電性プラグ３の上方に直立して導電性プラグ３に
食い込んで接続されている。下部電極中心５Ａが導電性
プラグ３に食い込んでいるので、実施の形態２で述べる
ように、製造途中において下部電極中心５Ａが倒れにく
い。
【００４４】また、下部電極中心５Ａの頂部には頂部絶
縁膜６Ａが形成され、下部電極中心５Ａおよび頂部絶縁
膜６Ａの側面にはサイドウォール下部電極７Ａが形成さ
れている。これら下部電極中心５Ａ、頂部絶縁膜６Ａお
よびサイドウォール下部電極７Ａから下部電極５０が構
成されている。
縁膜６Ａが形成され、下部電極中心５Ａおよび頂部絶縁
膜６Ａの側面にはサイドウォール下部電極７Ａが形成さ
れている。これら下部電極中心５Ａ、頂部絶縁膜６Ａお
よびサイドウォール下部電極７Ａから下部電極５０が構
成されている。
【００４５】なお、サイドウォール下部電極７Ａは、絶
縁膜４上に形成され、下部電極中心５Ａおよび頂部絶縁
膜６Ａの頂部方向に進むにつれてその幅が小さくなって
いる。すなわち、サイドウォール下部電極７Ａがテーパ
を有しており、下部電極５０が緩やかなエッジを有する
形状となっている。このように、電極のエッジ形状が緩
やかであれば、キャパシタの動作時にエッジ部分への電
界の集中が起こりにくく、キャパシタの信頼性や耐久性
が向上する。
縁膜４上に形成され、下部電極中心５Ａおよび頂部絶縁
膜６Ａの頂部方向に進むにつれてその幅が小さくなって
いる。すなわち、サイドウォール下部電極７Ａがテーパ
を有しており、下部電極５０が緩やかなエッジを有する
形状となっている。このように、電極のエッジ形状が緩
やかであれば、キャパシタの動作時にエッジ部分への電
界の集中が起こりにくく、キャパシタの信頼性や耐久性
が向上する。
【００４６】そして、高誘電率材料からなる誘電体膜８
が、下部電極５０と絶縁膜４とを覆うように形成されて
いる。また、誘電体膜８を覆うように上部電極９が形成
されている。以上の要素によってスタックトキャパシタ
が構成されている。
が、下部電極５０と絶縁膜４とを覆うように形成されて
いる。また、誘電体膜８を覆うように上部電極９が形成
されている。以上の要素によってスタックトキャパシタ
が構成されている。
【００４７】なお、上部電極９を覆うように層間絶縁膜
１０が形成されている。また、層間絶縁膜１０中のキャ
パシタの上部にはアルミ配線も形成されているが、図示
を省略している。
１０が形成されている。また、層間絶縁膜１０中のキャ
パシタの上部にはアルミ配線も形成されているが、図示
を省略している。
【００４８】このうち、誘電体膜８にはＢＳＴ等の高誘
電率材料が採用され、サイドウォール下部電極７Ａおよ
び上部電極９には白金等の貴金属が採用される。また、
下部電極中心５Ａには例えば窒化チタンが採用され、層
間絶縁膜２および１０には例えばシリコン酸化膜が採用
される。導電性プラグ３には例えば多結晶シリコンが採
用される。
電率材料が採用され、サイドウォール下部電極７Ａおよ
び上部電極９には白金等の貴金属が採用される。また、
下部電極中心５Ａには例えば窒化チタンが採用され、層
間絶縁膜２および１０には例えばシリコン酸化膜が採用
される。導電性プラグ３には例えば多結晶シリコンが採
用される。
【００４９】なお、頂部絶縁膜６Ａには、下部電極中心
５Ａを構成する元素および誘電体膜８を構成する元素の
相互の拡散を抑制する絶縁膜が採用される。また、絶縁
膜４には、誘電体膜８を構成する元素、サイドウォール
下部電極７Ａを構成する元素および導電性プラグ３を構
成する元素の相互の拡散を抑制する絶縁膜が採用され
る。
５Ａを構成する元素および誘電体膜８を構成する元素の
相互の拡散を抑制する絶縁膜が採用される。また、絶縁
膜４には、誘電体膜８を構成する元素、サイドウォール
下部電極７Ａを構成する元素および導電性プラグ３を構
成する元素の相互の拡散を抑制する絶縁膜が採用され
る。
【００５０】上記の例のように、誘電体膜８にＢＳＴ、
サイドウォール下部電極７Ａに白金、下部電極中心５Ａ
に窒化チタン、導電性プラグ３に多結晶シリコン、がそ
れぞれ採用された場合、頂部絶縁膜６Ａ、絶縁膜４のい
ずれにも例えば窒化シリコンが採用される。そして、窒
化シリコンたる頂部絶縁膜６Ａは、誘電体膜８から下部
電極中心５Ａへの酸素の透過を抑制する。また絶縁膜４
は、サイドウォール下部電極７Ａと導電性プラグ３との
間でのシリサイド化反応、および誘電体膜８から導電性
プラグ３への酸素の透過を抑制する。
サイドウォール下部電極７Ａに白金、下部電極中心５Ａ
に窒化チタン、導電性プラグ３に多結晶シリコン、がそ
れぞれ採用された場合、頂部絶縁膜６Ａ、絶縁膜４のい
ずれにも例えば窒化シリコンが採用される。そして、窒
化シリコンたる頂部絶縁膜６Ａは、誘電体膜８から下部
電極中心５Ａへの酸素の透過を抑制する。また絶縁膜４
は、サイドウォール下部電極７Ａと導電性プラグ３との
間でのシリサイド化反応、および誘電体膜８から導電性
プラグ３への酸素の透過を抑制する。
【００５１】また、サイドウォール下部電極７Ａが存在
するので、下部電極中心５Ａが直に誘電体膜８に接触す
ることがない。よって、誘電体膜８と化学反応を起こす
材料を下部電極中心５Ａに用いることができる。
するので、下部電極中心５Ａが直に誘電体膜８に接触す
ることがない。よって、誘電体膜８と化学反応を起こす
材料を下部電極中心５Ａに用いることができる。
【００５２】なお図１では、マスクアラインメント精度
が低く、下部電極中心５Ａが導電性プラグ３の径の範囲
内に収まらず、若干、導電性プラグ３からはみ出て形成
されている状態を示している。このように、下部電極中
心５Ａが導電性プラグ３からはみ出る場合や、あるい
は、下部電極中心５Ａの径が導電性プラグ３の径より小
さくその範囲内に収まる場合など、導電性プラグ３の上
面が下部電極中心５Ａに完全に覆われない場合には、下
部電極中心５Ａが導電性プラグ３に食い込まないときに
比べ、食い込んだときの方が、食い込んだ部分の側面の
分だけ下部電極中心５Ａと導電性プラグ３との接触面積
が増える。よって、下部電極中心５Ａと導電性プラグ３
との間の抵抗が小さくなる。
が低く、下部電極中心５Ａが導電性プラグ３の径の範囲
内に収まらず、若干、導電性プラグ３からはみ出て形成
されている状態を示している。このように、下部電極中
心５Ａが導電性プラグ３からはみ出る場合や、あるい
は、下部電極中心５Ａの径が導電性プラグ３の径より小
さくその範囲内に収まる場合など、導電性プラグ３の上
面が下部電極中心５Ａに完全に覆われない場合には、下
部電極中心５Ａが導電性プラグ３に食い込まないときに
比べ、食い込んだときの方が、食い込んだ部分の側面の
分だけ下部電極中心５Ａと導電性プラグ３との接触面積
が増える。よって、下部電極中心５Ａと導電性プラグ３
との間の抵抗が小さくなる。
【００５３】一方、導電性プラグ３の上面が下部電極中
心５Ａに完全に覆われる場合は、食い込まないときと食
い込んだときとで、下部電極中心５Ａと導電性プラグ３
との間の抵抗値に違いはない。しかし、食い込むことに
よって製造途中に下部電極中心５Ａが倒れにくいという
効果は有している。
心５Ａに完全に覆われる場合は、食い込まないときと食
い込んだときとで、下部電極中心５Ａと導電性プラグ３
との間の抵抗値に違いはない。しかし、食い込むことに
よって製造途中に下部電極中心５Ａが倒れにくいという
効果は有している。
【００５４】本実施の形態にかかるスタックトキャパシ
タを用いれば、絶縁膜４が存在するので、導電性プラグ
３の径を増加させた場合や導電性プラグ３の径が相対的
に大きくなった場合に、マスクアラインメント精度が低
くても、導電性プラグ３とサイドウォール下部電極７Ａ
または誘電体膜８との間での化学反応の発生を抑制する
ことができる。また、頂部絶縁膜６Ａが存在するため、
下部電極中心５Ａと誘電体膜８との間での化学反応の発
生を抑制することができる。さらに、サイドウォール下
部電極７Ａが存在するため、バリアメタルたる下部電極
中心５Ａと誘電体膜８との間での化学反応の発生を抑制
することができる。
タを用いれば、絶縁膜４が存在するので、導電性プラグ
３の径を増加させた場合や導電性プラグ３の径が相対的
に大きくなった場合に、マスクアラインメント精度が低
くても、導電性プラグ３とサイドウォール下部電極７Ａ
または誘電体膜８との間での化学反応の発生を抑制する
ことができる。また、頂部絶縁膜６Ａが存在するため、
下部電極中心５Ａと誘電体膜８との間での化学反応の発
生を抑制することができる。さらに、サイドウォール下
部電極７Ａが存在するため、バリアメタルたる下部電極
中心５Ａと誘電体膜８との間での化学反応の発生を抑制
することができる。
【００５５】また、下部電極中心５Ａが導電性プラグ３
に食い込んでいるので、製造途中において下部電極中心
５Ａが倒れにくい。そして、導電性プラグ３の上面が下
部電極中心５Ａに完全に覆われない場合には、下部電極
中心５Ａが導電性プラグ３に食い込んだ部分の側面の分
だけ下部電極中心５Ａと導電性プラグ３との接触面積が
増えるので、下部電極中心５Ａと導電性プラグ３との間
の抵抗が小さくなる。
に食い込んでいるので、製造途中において下部電極中心
５Ａが倒れにくい。そして、導電性プラグ３の上面が下
部電極中心５Ａに完全に覆われない場合には、下部電極
中心５Ａが導電性プラグ３に食い込んだ部分の側面の分
だけ下部電極中心５Ａと導電性プラグ３との接触面積が
増えるので、下部電極中心５Ａと導電性プラグ３との間
の抵抗が小さくなる。
【００５６】実施の形態２．本実施の形態は、実施の形
態１にかかるスタックトキャパシタを製造する方法につ
いて示すものである。図２〜図１４は、本実施の形態に
かかるスタックトキャパシタの製造方法の各工程を示す
断面図である。
態１にかかるスタックトキャパシタを製造する方法につ
いて示すものである。図２〜図１４は、本実施の形態に
かかるスタックトキャパシタの製造方法の各工程を示す
断面図である。
【００５７】まず、従来の技術と同様、半導体基板１の
表面に素子分離領域、活性領域およびトランジスタ等の
素子を形成しておく。なお、これら半導体基板１の表面
の構造については図示を省略している。次に、層間絶縁
膜２をＣＶＤ法等により半導体基板１上に形成し、半導
体基板１表面の活性領域や素子につながるコンタクトホ
ールを形成する。そして、ドープされた多結晶シリコン
等の導電性材料を、ＣＶＤ法等によりコンタクトホール
を埋め込むように層間絶縁膜２上に形成する。続いて、
ＣＭＰ（Chemical Mechanical Polishing）法等により
層間絶縁膜２上の導電性材料を除去し、コンタクトホー
ル内に導電性プラグ３を形成する（図２）。
表面に素子分離領域、活性領域およびトランジスタ等の
素子を形成しておく。なお、これら半導体基板１の表面
の構造については図示を省略している。次に、層間絶縁
膜２をＣＶＤ法等により半導体基板１上に形成し、半導
体基板１表面の活性領域や素子につながるコンタクトホ
ールを形成する。そして、ドープされた多結晶シリコン
等の導電性材料を、ＣＶＤ法等によりコンタクトホール
を埋め込むように層間絶縁膜２上に形成する。続いて、
ＣＭＰ（Chemical Mechanical Polishing）法等により
層間絶縁膜２上の導電性材料を除去し、コンタクトホー
ル内に導電性プラグ３を形成する（図２）。
【００５８】次に、層間絶縁膜２および導電性プラグ３
上に絶縁膜４を形成する。そして、後の工程で下部電極
中心５Ａの鋳型として用いられる被エッチング膜１１を
形成する（図３）。被エッチング膜１１には、例えばシ
リコン酸化膜を採用すればよい。なお、絶縁膜４は例え
ば３０ｎｍ〜１００ｎｍの膜厚、また、被エッチング膜
１１は例えば３００ｎｍ〜６００ｎｍ程度の膜厚であ
る。
上に絶縁膜４を形成する。そして、後の工程で下部電極
中心５Ａの鋳型として用いられる被エッチング膜１１を
形成する（図３）。被エッチング膜１１には、例えばシ
リコン酸化膜を採用すればよい。なお、絶縁膜４は例え
ば３０ｎｍ〜１００ｎｍの膜厚、また、被エッチング膜
１１は例えば３００ｎｍ〜６００ｎｍ程度の膜厚であ
る。
【００５９】次に、被エッチング膜１１の上にレジスト
１２を形成し、レジスト１２に対し下部電極中心５Ａの
パターンＰ１ａを形成する（図４）。下部電極中心５Ａ
のパターンＰ１ａの幅は、例えば１００ｎｍ〜２００ｎ
ｍとしておけばよい。
１２を形成し、レジスト１２に対し下部電極中心５Ａの
パターンＰ１ａを形成する（図４）。下部電極中心５Ａ
のパターンＰ１ａの幅は、例えば１００ｎｍ〜２００ｎ
ｍとしておけばよい。
【００６０】次に、レジスト１２をマスクとして、被エ
ッチング膜１１、絶縁膜４および導電性プラグ３の一部
にエッチングを行い、被エッチング膜１１および絶縁膜
４を貫通し、導電性プラグ３の上方に直立して導電性プ
ラグ３に食い込むように下部電極中心５ＡのパターンＰ
１ｂを形成する（図５）。
ッチング膜１１、絶縁膜４および導電性プラグ３の一部
にエッチングを行い、被エッチング膜１１および絶縁膜
４を貫通し、導電性プラグ３の上方に直立して導電性プ
ラグ３に食い込むように下部電極中心５ＡのパターンＰ
１ｂを形成する（図５）。
【００６１】そして、レジスト１２を例えばプラズマア
ッシングにより除去する（図６）。
ッシングにより除去する（図６）。
【００６２】次に、パターンＰ１ｂが充分埋まるよう
に、下部電極中心５Ａの材料を被エッチング膜１１の上
に形成する（図７）。下部電極中心５Ａの材料に窒化チ
タンを用いる場合、例えば６００℃の成膜温度で四塩化
チタンとアンモニアとをソースガスとしてＣＶＤ法によ
り１００ｎｍ程度の膜厚になるよう形成すればよい。
に、下部電極中心５Ａの材料を被エッチング膜１１の上
に形成する（図７）。下部電極中心５Ａの材料に窒化チ
タンを用いる場合、例えば６００℃の成膜温度で四塩化
チタンとアンモニアとをソースガスとしてＣＶＤ法によ
り１００ｎｍ程度の膜厚になるよう形成すればよい。
【００６３】続いて、被エッチング膜１１上に存在する
下部電極中心５Ａの材料を除去する（図８）。このと
き、下部電極中心５Ａの材料を若干オーバーエッチング
して、被エッチング膜１１の表面よりも下部電極中心５
Ａの頂部が低くなるようにしておく。なお、下部電極中
心５Ａに窒化チタンを採用し、被エッチング膜１１にシ
リコン酸化膜を採用する場合には、例えば塩素ガスを主
なエッチングガスとするプラズマエッチングを行えばよ
い。そうすれば、被エッチング膜１１を残置しつつ下部
電極中心５Ａの材料に対してエッチングを行うことがで
きる。
下部電極中心５Ａの材料を除去する（図８）。このと
き、下部電極中心５Ａの材料を若干オーバーエッチング
して、被エッチング膜１１の表面よりも下部電極中心５
Ａの頂部が低くなるようにしておく。なお、下部電極中
心５Ａに窒化チタンを採用し、被エッチング膜１１にシ
リコン酸化膜を採用する場合には、例えば塩素ガスを主
なエッチングガスとするプラズマエッチングを行えばよ
い。そうすれば、被エッチング膜１１を残置しつつ下部
電極中心５Ａの材料に対してエッチングを行うことがで
きる。
【００６４】次に、頂部絶縁膜６Ａの材料を被エッチン
グ膜１１の上に形成する（図９）。例えば頂部絶縁膜６
Ａの材料にシリコン窒化膜を用いる場合、例として７０
０℃の成膜温度でジクロロシランとアンモニアとをソー
スガスとしてＣＶＤ法により１００ｎｍ程度の膜厚にな
るよう形成すればよい。
グ膜１１の上に形成する（図９）。例えば頂部絶縁膜６
Ａの材料にシリコン窒化膜を用いる場合、例として７０
０℃の成膜温度でジクロロシランとアンモニアとをソー
スガスとしてＣＶＤ法により１００ｎｍ程度の膜厚にな
るよう形成すればよい。
【００６５】続いて、ＣＭＰ法等により下部電極中心５
Ａの頂部に頂部絶縁膜６Ａの材料を残置しつつ被エッチ
ング膜１１上の頂部絶縁膜６Ａの材料を除去する（図１
０）。これにより、下部電極中心５Ａの頂部に頂部絶縁
膜６Ａが形成される。
Ａの頂部に頂部絶縁膜６Ａの材料を残置しつつ被エッチ
ング膜１１上の頂部絶縁膜６Ａの材料を除去する（図１
０）。これにより、下部電極中心５Ａの頂部に頂部絶縁
膜６Ａが形成される。
【００６６】なお例えば、頂部絶縁膜６Ａにシリコン窒
化膜を採用し、被エッチング膜１１にシリコン酸化膜を
採用する場合には、両材料でのＣＭＰ法の研磨速度の違
いから研磨終了時を検出できる。ただし、シリコン窒化
膜の研磨速度よりもシリコン酸化膜の研磨速度の方が速
い場合には、被エッチング膜１１上に存在する頂部絶縁
膜６Ａの材料が研磨され終わった途端に、頂部絶縁膜６
Ａの部分を残しつつ被エッチング膜１１が研磨されてゆ
くという事態になる。このような事態を防ぐために、被
エッチング膜１１上に存在する頂部絶縁膜６Ａの材料が
完全に除去される前にＣＭＰ法による研磨を停止し、そ
の後はドライエッチングを行って、エッチング時間を制
御することで、被エッチング膜１１上に存在する頂部絶
縁膜６Ａの材料を除去するようにしてもよい。
化膜を採用し、被エッチング膜１１にシリコン酸化膜を
採用する場合には、両材料でのＣＭＰ法の研磨速度の違
いから研磨終了時を検出できる。ただし、シリコン窒化
膜の研磨速度よりもシリコン酸化膜の研磨速度の方が速
い場合には、被エッチング膜１１上に存在する頂部絶縁
膜６Ａの材料が研磨され終わった途端に、頂部絶縁膜６
Ａの部分を残しつつ被エッチング膜１１が研磨されてゆ
くという事態になる。このような事態を防ぐために、被
エッチング膜１１上に存在する頂部絶縁膜６Ａの材料が
完全に除去される前にＣＭＰ法による研磨を停止し、そ
の後はドライエッチングを行って、エッチング時間を制
御することで、被エッチング膜１１上に存在する頂部絶
縁膜６Ａの材料を除去するようにしてもよい。
【００６７】次に、被エッチング膜１１を除去する（図
１１）。ここで、絶縁膜４、下部電極中心５Ａおよび頂
部絶縁膜６Ａに被エッチング膜１１に対しエッチング選
択性を有する材料を採用しておけば、絶縁膜４、下部電
極中心５Ａおよび頂部絶縁膜６Ａを残置しつつ被エッチ
ング膜１１を除去することができる。また、絶縁膜４を
エッチングストッパとして機能させることで、被エッチ
ング膜１１と層間絶縁膜２とに同じ材料を用いる場合で
あっても層間絶縁膜２を残置させることができる。なお
例えば、被エッチング膜１１にシリコン酸化膜、下部電
極中心５Ａに窒化チタン、絶縁膜４および頂部絶縁膜６
Ａにシリコン窒化膜をそれぞれ採用した場合、フッ酸に
よるウェットエッチングを行えば、下部電極中心５Ａ、
頂部絶縁膜６Ａおよび絶縁膜４を残置しつつ被エッチン
グ膜１１のみを除去することができる。
１１）。ここで、絶縁膜４、下部電極中心５Ａおよび頂
部絶縁膜６Ａに被エッチング膜１１に対しエッチング選
択性を有する材料を採用しておけば、絶縁膜４、下部電
極中心５Ａおよび頂部絶縁膜６Ａを残置しつつ被エッチ
ング膜１１を除去することができる。また、絶縁膜４を
エッチングストッパとして機能させることで、被エッチ
ング膜１１と層間絶縁膜２とに同じ材料を用いる場合で
あっても層間絶縁膜２を残置させることができる。なお
例えば、被エッチング膜１１にシリコン酸化膜、下部電
極中心５Ａに窒化チタン、絶縁膜４および頂部絶縁膜６
Ａにシリコン窒化膜をそれぞれ採用した場合、フッ酸に
よるウェットエッチングを行えば、下部電極中心５Ａ、
頂部絶縁膜６Ａおよび絶縁膜４を残置しつつ被エッチン
グ膜１１のみを除去することができる。
【００６８】なお、下部電極中心５Ａは、絶縁膜４を貫
通し、導電性プラグ３の上方に直立して導電性プラグ３
に食い込んで形成されているので、被エッチング膜１１
の除去時に倒れにくい。
通し、導電性プラグ３の上方に直立して導電性プラグ３
に食い込んで形成されているので、被エッチング膜１１
の除去時に倒れにくい。
【００６９】続いて、下部電極中心５Ａ、頂部絶縁膜６
Ａおよび絶縁膜４を覆うようにサイドウォール下部電極
７Ａの材料を形成する（図１２）。サイドウォール下部
電極７Ａに白金等の貴金属を用いる場合には、例えばス
パッタ法により成膜すればよい。サイドウォール下部電
極７Ａの材料の膜厚は、絶縁膜４上の平坦部で例えば３
０ｎｍ程度となるように形成すればよい。
Ａおよび絶縁膜４を覆うようにサイドウォール下部電極
７Ａの材料を形成する（図１２）。サイドウォール下部
電極７Ａに白金等の貴金属を用いる場合には、例えばス
パッタ法により成膜すればよい。サイドウォール下部電
極７Ａの材料の膜厚は、絶縁膜４上の平坦部で例えば３
０ｎｍ程度となるように形成すればよい。
【００７０】そして、サイドウォール下部電極７Ａの材
料に対しエッチバックを行い、下部電極中心５Ａおよび
頂部絶縁膜６Ａの側面にサイドウォール下部電極７Ａを
形成する（図１３）。このとき、エッチバックを行うの
で、絶縁膜４および頂部絶縁膜６Ａ上に存在したサイド
ウォール下部電極７Ａの材料は除去される。また、エッ
チバックを行うので、形成されるサイドウォール下部電
極７Ａの形状は、下部電極中心５Ａおよび頂部絶縁膜６
Ａの頂部方向に進むにつれてその幅が小さくなる。すな
わち、下部電極５０が緩やかなエッジ形状を有するよう
になる。このように下部電極５０のエッジ形状が緩やか
になるようにすれば、動作時に電界の集中が起こりにく
く信頼性や耐久性の高いキャパシタを製造することがで
きる。
料に対しエッチバックを行い、下部電極中心５Ａおよび
頂部絶縁膜６Ａの側面にサイドウォール下部電極７Ａを
形成する（図１３）。このとき、エッチバックを行うの
で、絶縁膜４および頂部絶縁膜６Ａ上に存在したサイド
ウォール下部電極７Ａの材料は除去される。また、エッ
チバックを行うので、形成されるサイドウォール下部電
極７Ａの形状は、下部電極中心５Ａおよび頂部絶縁膜６
Ａの頂部方向に進むにつれてその幅が小さくなる。すな
わち、下部電極５０が緩やかなエッジ形状を有するよう
になる。このように下部電極５０のエッジ形状が緩やか
になるようにすれば、動作時に電界の集中が起こりにく
く信頼性や耐久性の高いキャパシタを製造することがで
きる。
【００７１】その後、誘電体膜８および上部電極９をこ
の順に形成する（図１４）。例えば、誘電体膜８にＢＳ
Ｔ等の高誘電率材料を採用し、上部電極９に白金等の貴
金属を採用する場合、どちらもスパッタ法により形成で
きる。また、もちろんＣＶＤ法によっても形成できる。
の順に形成する（図１４）。例えば、誘電体膜８にＢＳ
Ｔ等の高誘電率材料を採用し、上部電極９に白金等の貴
金属を採用する場合、どちらもスパッタ法により形成で
きる。また、もちろんＣＶＤ法によっても形成できる。
【００７２】なお、誘電体膜８の膜厚は、下部電極５０
の側面部でのカバレッジ不足を起こさないように、絶縁
膜４上の平坦部で例えば８０ｎｍ程度となるように形成
すればよい。上部電極９についても同様である。
の側面部でのカバレッジ不足を起こさないように、絶縁
膜４上の平坦部で例えば８０ｎｍ程度となるように形成
すればよい。上部電極９についても同様である。
【００７３】この後、従来の技術と同様、上部電極９上
に層間絶縁膜１０を形成し、アルミ配線（図示せず）を
形成すれば、実施の形態１にかかるスタックトキャパシ
タを製造することができる。
に層間絶縁膜１０を形成し、アルミ配線（図示せず）を
形成すれば、実施の形態１にかかるスタックトキャパシ
タを製造することができる。
【００７４】本実施の形態にかかるスタックトキャパシ
タの製造方法を用いれば、実施の形態１にかかるスタッ
クトキャパシタを製造することができる。また、被エッ
チング膜１１を鋳型のように用いて下部電極中心５Ａを
形成するので、加工しやすく膜厚の大きい材料を被エッ
チング膜１１に選び、被エッチング膜１１の膜厚および
パターニング幅を調節することで下部電極中心５Ａの幅
および高さを制御できる。よって、微細で下部電極の高
さの高いスタックトキャパシタを製造することができ
る。また、下部電極中心５Ａが絶縁膜４を貫通し、導電
性プラグ３に食い込んでいるので、被エッチング膜１１
の除去時に細長い下部電極中心５Ａが倒れにくい。
タの製造方法を用いれば、実施の形態１にかかるスタッ
クトキャパシタを製造することができる。また、被エッ
チング膜１１を鋳型のように用いて下部電極中心５Ａを
形成するので、加工しやすく膜厚の大きい材料を被エッ
チング膜１１に選び、被エッチング膜１１の膜厚および
パターニング幅を調節することで下部電極中心５Ａの幅
および高さを制御できる。よって、微細で下部電極の高
さの高いスタックトキャパシタを製造することができ
る。また、下部電極中心５Ａが絶縁膜４を貫通し、導電
性プラグ３に食い込んでいるので、被エッチング膜１１
の除去時に細長い下部電極中心５Ａが倒れにくい。
【００７５】なお、下部電極中心５Ａに白金等の貴金属
を採用することも考えられるが、現状では、パターンＰ
１ｂの奥深くにまで材料を堆積させるＣＶＤ法等の技術
が確立されていない貴金属も存在する（例えば白金な
ど）。よって、そのような貴金属を電極として用いたい
場合に、本実施の形態にかかるスタックトキャパシタの
製造方法は有効となる。パターンＰ１ｂへの埋め込みの
容易な材料を下部電極中心５Ａに用い、その表面をサイ
ドウォール下部電極７Ａで覆うことで、白金などの埋め
込みの難しい貴金属が表面に形成された細長い下部電極
を製造することができるからである。
を採用することも考えられるが、現状では、パターンＰ
１ｂの奥深くにまで材料を堆積させるＣＶＤ法等の技術
が確立されていない貴金属も存在する（例えば白金な
ど）。よって、そのような貴金属を電極として用いたい
場合に、本実施の形態にかかるスタックトキャパシタの
製造方法は有効となる。パターンＰ１ｂへの埋め込みの
容易な材料を下部電極中心５Ａに用い、その表面をサイ
ドウォール下部電極７Ａで覆うことで、白金などの埋め
込みの難しい貴金属が表面に形成された細長い下部電極
を製造することができるからである。
【００７６】実施の形態３．本実施の形態は、実施の形
態２にかかるスタックトキャパシタの製造方法の変形例
である。具体的には、実施の形態２における下部電極５
０中の頂部絶縁膜６Ａに代わって頂部絶縁膜６Ｂを形成
して下部電極５１とする点が異なる。頂部絶縁膜６Ｂの
形成されたスタックトキャパシタを図１５に示す。
態２にかかるスタックトキャパシタの製造方法の変形例
である。具体的には、実施の形態２における下部電極５
０中の頂部絶縁膜６Ａに代わって頂部絶縁膜６Ｂを形成
して下部電極５１とする点が異なる。頂部絶縁膜６Ｂの
形成されたスタックトキャパシタを図１５に示す。
【００７７】実施の形態２における頂部絶縁膜６Ａは、
ＣＶＤ法等により被エッチング膜１１上に絶縁膜を形成
して、パターンＰ１ｂ内の下部電極中心５Ａの頂部にの
みその絶縁膜を残すという手法をとっていた。しかし、
本実施の形態においては、図７の工程の後、被エッチン
グ膜１１上の下部電極中心５Ａの材料を除去する際に
は、オーバーエッチングを行わないでパターンＰ１ｂの
内部一杯に下部電極中心５Ａを形成しておく。そして、
下部電極中心５Ａの頂部を熱酸化法により絶縁化して頂
部絶縁膜６Ｂを形成する。
ＣＶＤ法等により被エッチング膜１１上に絶縁膜を形成
して、パターンＰ１ｂ内の下部電極中心５Ａの頂部にの
みその絶縁膜を残すという手法をとっていた。しかし、
本実施の形態においては、図７の工程の後、被エッチン
グ膜１１上の下部電極中心５Ａの材料を除去する際に
は、オーバーエッチングを行わないでパターンＰ１ｂの
内部一杯に下部電極中心５Ａを形成しておく。そして、
下部電極中心５Ａの頂部を熱酸化法により絶縁化して頂
部絶縁膜６Ｂを形成する。
【００７８】例えば、下部電極中心５Ａの材料に窒化チ
タンを用いる場合、酸素雰囲気の下、５５０℃の温度で
３０分加熱することにより、窒化チタンを酸化させれば
よい。
タンを用いる場合、酸素雰囲気の下、５５０℃の温度で
３０分加熱することにより、窒化チタンを酸化させれば
よい。
【００７９】本実施の形態にかかるスタックトキャパシ
タの製造方法を用いれば、実施の形態２において必要で
あった頂部絶縁膜６Ａの材料の膜形成および被エッチン
グ膜１１上の頂部絶縁膜６Ａの材料の除去の工程が不要
となり、そのかわりに下部電極中心５Ａ表面の熱酸化の
工程を行うだけでよく、実施の形態１にかかるスタック
トキャパシタを製造する工程が簡素化される。
タの製造方法を用いれば、実施の形態２において必要で
あった頂部絶縁膜６Ａの材料の膜形成および被エッチン
グ膜１１上の頂部絶縁膜６Ａの材料の除去の工程が不要
となり、そのかわりに下部電極中心５Ａ表面の熱酸化の
工程を行うだけでよく、実施の形態１にかかるスタック
トキャパシタを製造する工程が簡素化される。
【００８０】実施の形態４．本実施の形態は、実施の形
態１にかかるスタックトキャパシタの変形例である。具
体的には、実施の形態１における下部電極５０中の頂部
絶縁膜６Ａに代わって頂部導電膜７Ｂを形成して下部電
極５２とする点が異なる。頂部導電膜７Ｂの形成された
スタックトキャパシタを図１６に示す。なお、この頂部
導電膜７Ｂには、サイドウォール下部電極７Ａと同様、
白金等の貴金属を用いればよい。
態１にかかるスタックトキャパシタの変形例である。具
体的には、実施の形態１における下部電極５０中の頂部
絶縁膜６Ａに代わって頂部導電膜７Ｂを形成して下部電
極５２とする点が異なる。頂部導電膜７Ｂの形成された
スタックトキャパシタを図１６に示す。なお、この頂部
導電膜７Ｂには、サイドウォール下部電極７Ａと同様、
白金等の貴金属を用いればよい。
【００８１】本実施の形態にかかるスタックトキャパシ
タを製造する方法については、実施の形態２にかかるス
タックトキャパシタの製造方法を変形することで実現で
きる。すなわち、図９に示す工程において、頂部絶縁膜
６Ａの材料を被エッチング膜１１の上に形成するのでは
なく、頂部絶縁膜６Ａの材料に代わって白金等の貴金属
からなる頂部導電膜７Ｂの材料をスパッタ法等により形
成すればよい。
タを製造する方法については、実施の形態２にかかるス
タックトキャパシタの製造方法を変形することで実現で
きる。すなわち、図９に示す工程において、頂部絶縁膜
６Ａの材料を被エッチング膜１１の上に形成するのでは
なく、頂部絶縁膜６Ａの材料に代わって白金等の貴金属
からなる頂部導電膜７Ｂの材料をスパッタ法等により形
成すればよい。
【００８２】本実施の形態にかかるスタックトキャパシ
タを用いれば、下部電極中心５Ａの頂部が白金等の貴金
属からなる頂部導電膜７Ｂに覆われているので、実施の
形態１にかかるスタックトキャパシタよりも、誘電体膜
８に接する下部電極の導電性の部分の面積が増え、静電
容量が増加する。
タを用いれば、下部電極中心５Ａの頂部が白金等の貴金
属からなる頂部導電膜７Ｂに覆われているので、実施の
形態１にかかるスタックトキャパシタよりも、誘電体膜
８に接する下部電極の導電性の部分の面積が増え、静電
容量が増加する。
【００８３】実施の形態５．本実施の形態は、実施の形
態１にかかるスタックトキャパシタの変形例である。具
体的には、実施の形態１における下部電極５０中の下部
電極中心５Ａに代わってサイドウォール下部電極７Ａと
化学反応の生じやすい材料からなる下部電極中心５Ｂを
形成し、さらに、サイドウォール下部電極７Ａと下部電
極中心５Ｂとの間にバリアメタル７Ｃを形成して下部電
極５３とする点が異なる。下部電極中心５Ｂおよびバリ
アメタル７Ｃの形成されたスタックトキャパシタを図１
７に示す。なお、下部電極中心５Ｂには導電性プラグ３
と同様、例えば多結晶シリコンを用いればよい。また、
バリアメタル７Ｃには、例えば窒化チタンを用いればよ
い。
態１にかかるスタックトキャパシタの変形例である。具
体的には、実施の形態１における下部電極５０中の下部
電極中心５Ａに代わってサイドウォール下部電極７Ａと
化学反応の生じやすい材料からなる下部電極中心５Ｂを
形成し、さらに、サイドウォール下部電極７Ａと下部電
極中心５Ｂとの間にバリアメタル７Ｃを形成して下部電
極５３とする点が異なる。下部電極中心５Ｂおよびバリ
アメタル７Ｃの形成されたスタックトキャパシタを図１
７に示す。なお、下部電極中心５Ｂには導電性プラグ３
と同様、例えば多結晶シリコンを用いればよい。また、
バリアメタル７Ｃには、例えば窒化チタンを用いればよ
い。
【００８４】本実施の形態にかかるスタックトキャパシ
タを製造する方法については、実施の形態２にかかるス
タックトキャパシタの製造方法を変形することで実現で
きる。すなわち、図７に示す工程において、下部電極中
心５Ａの材料に代わって、導電性プラグ３の材料と同様
の多結晶シリコン等の下部電極中心５Ｂの材料をパター
ンＰ１ｂを埋めこむように被エッチング膜１１の上に形
成する。そして、図８に示す工程と同様、下部電極中心
５Ｂの材料を若干オーバーエッチングして、その後、図
９〜図１１に示す工程を経行う。そして、図１２および
図１３におけるサイドウォール下部電極７Ａの材料に代
わって、窒化チタン等のバリアメタル７Ｃの材料をスパ
ッタ法等で形成し、これにエッチバックを行う。その
後、図１２〜図１４に示す工程を行うことにより、本実
施の形態にかかるスタックトキャパシタを製造すること
ができる。
タを製造する方法については、実施の形態２にかかるス
タックトキャパシタの製造方法を変形することで実現で
きる。すなわち、図７に示す工程において、下部電極中
心５Ａの材料に代わって、導電性プラグ３の材料と同様
の多結晶シリコン等の下部電極中心５Ｂの材料をパター
ンＰ１ｂを埋めこむように被エッチング膜１１の上に形
成する。そして、図８に示す工程と同様、下部電極中心
５Ｂの材料を若干オーバーエッチングして、その後、図
９〜図１１に示す工程を経行う。そして、図１２および
図１３におけるサイドウォール下部電極７Ａの材料に代
わって、窒化チタン等のバリアメタル７Ｃの材料をスパ
ッタ法等で形成し、これにエッチバックを行う。その
後、図１２〜図１４に示す工程を行うことにより、本実
施の形態にかかるスタックトキャパシタを製造すること
ができる。
【００８５】本実施の形態にかかるスタックトキャパシ
タを用いれば、下部電極中心５Ｂにサイドウォール下部
電極７Ａと化学反応の生じやすい材料を用いても、バリ
アメタル７Ｃが形成されているので、下部電極中心５Ｂ
とサイドウォール下部電極７Ａとの間で化学反応の発生
を抑制することができる。
タを用いれば、下部電極中心５Ｂにサイドウォール下部
電極７Ａと化学反応の生じやすい材料を用いても、バリ
アメタル７Ｃが形成されているので、下部電極中心５Ｂ
とサイドウォール下部電極７Ａとの間で化学反応の発生
を抑制することができる。
【００８６】また、本実施の形態にかかるスタックトキ
ャパシタを製造する方法を用いれば、サイドウォール下
部電極７Ａと化学反応を起こす材料であって、パターン
Ｐ１ｂへの埋め込みが容易な、多結晶シリコン等の材料
を下部電極中心５Ｂに用いることができ、パターンＰ１
ｂの幅が細い場合であっても下部電極中心５Ｂを確実に
形成することができる。
ャパシタを製造する方法を用いれば、サイドウォール下
部電極７Ａと化学反応を起こす材料であって、パターン
Ｐ１ｂへの埋め込みが容易な、多結晶シリコン等の材料
を下部電極中心５Ｂに用いることができ、パターンＰ１
ｂの幅が細い場合であっても下部電極中心５Ｂを確実に
形成することができる。
【００８７】実施の形態６．本実施の形態は、実施の形
態１にかかるスタックトキャパシタの変形例である。具
体的には、実施の形態１における下部電極５０に代わっ
て下部電極５Ｃを形成する点が異なる。下部電極５Ｃの
形成されたスタックトキャパシタを図１８に示す。な
お、下部電極５Ｃには、例えばルテニウム、ロジウム、
パラジウム、オスミウム、イリジウム等の埋め込みが比
較的容易な貴金属を用いればよい。
態１にかかるスタックトキャパシタの変形例である。具
体的には、実施の形態１における下部電極５０に代わっ
て下部電極５Ｃを形成する点が異なる。下部電極５Ｃの
形成されたスタックトキャパシタを図１８に示す。な
お、下部電極５Ｃには、例えばルテニウム、ロジウム、
パラジウム、オスミウム、イリジウム等の埋め込みが比
較的容易な貴金属を用いればよい。
【００８８】本実施の形態にかかるスタックトキャパシ
タを製造する方法については、実施の形態２にかかるス
タックトキャパシタの製造方法を変形することで実現で
きる。すなわち、図７に示す工程において、下部電極中
心５Ａの材料に代わって、埋め込みが比較的容易な貴金
属であるルテニウム等の下部電極５Ｃの材料をパターン
Ｐ１ｂを埋めこむように被エッチング膜１１の上に形成
する。そして、被エッチング膜１１上の下部電極５Ｃの
材料を除去する。ただしこの際、オーバーエッチングを
行わないでパターンＰ１ｂの内部一杯に下部電極５Ｃを
形成しておく。そして、図９および図１０に示す頂部絶
縁膜６Ａの形成工程を経ずに図１１に示す工程を行い、
被エッチング膜１１を除去する。
タを製造する方法については、実施の形態２にかかるス
タックトキャパシタの製造方法を変形することで実現で
きる。すなわち、図７に示す工程において、下部電極中
心５Ａの材料に代わって、埋め込みが比較的容易な貴金
属であるルテニウム等の下部電極５Ｃの材料をパターン
Ｐ１ｂを埋めこむように被エッチング膜１１の上に形成
する。そして、被エッチング膜１１上の下部電極５Ｃの
材料を除去する。ただしこの際、オーバーエッチングを
行わないでパターンＰ１ｂの内部一杯に下部電極５Ｃを
形成しておく。そして、図９および図１０に示す頂部絶
縁膜６Ａの形成工程を経ずに図１１に示す工程を行い、
被エッチング膜１１を除去する。
【００８９】次に、下部電極５Ｃの頂部のエッジを落と
してテーパを付けるために、例えばＡｒガスを用いたス
パッタエッチを行う。このテーパ付けの工程は必須では
ないが、電極の構造が強いエッジを有するとエッジ部分
に電界集中が生じキャパシタの信頼性や耐久性を下げる
原因となるので、行うことが望ましい。その後、図１２
および図１３に示すサイドウォール下部電極７Ａの形成
工程を経ずに図１４に示す工程を行い、誘電体膜８およ
び上部電極９を形成する。これにより、本実施の形態に
かかるスタックトキャパシタを製造することができる。
してテーパを付けるために、例えばＡｒガスを用いたス
パッタエッチを行う。このテーパ付けの工程は必須では
ないが、電極の構造が強いエッジを有するとエッジ部分
に電界集中が生じキャパシタの信頼性や耐久性を下げる
原因となるので、行うことが望ましい。その後、図１２
および図１３に示すサイドウォール下部電極７Ａの形成
工程を経ずに図１４に示す工程を行い、誘電体膜８およ
び上部電極９を形成する。これにより、本実施の形態に
かかるスタックトキャパシタを製造することができる。
【００９０】本実施の形態にかかるスタックトキャパシ
タを用いれば、下部電極５Ｃを一つの材料で形成してい
るので、例えば実施の形態１におけるようなサイドウォ
ール下部電極７Ａと下部電極中心５Ａとの界面が存在し
ない。よって、界面での抵抗が生じることはなく、より
低抵抗の下部電極を得ることができる。また、誘電体膜
８と下部電極５Ｃとの接触面積が実施の形態１にかかる
スタックトキャパシタに比べ大きいため、本実施の形態
にかかるスタックトキャパシタではその静電容量が大き
い。
タを用いれば、下部電極５Ｃを一つの材料で形成してい
るので、例えば実施の形態１におけるようなサイドウォ
ール下部電極７Ａと下部電極中心５Ａとの界面が存在し
ない。よって、界面での抵抗が生じることはなく、より
低抵抗の下部電極を得ることができる。また、誘電体膜
８と下部電極５Ｃとの接触面積が実施の形態１にかかる
スタックトキャパシタに比べ大きいため、本実施の形態
にかかるスタックトキャパシタではその静電容量が大き
い。
【００９１】また、本実施の形態にかかるスタックトキ
ャパシタを製造する方法を用いれば、テーパ付けの工程
は加わるものの、図９および図１０に示す頂部絶縁膜６
Ａの形成工程、および図１２および図１３に示すサイド
ウォール下部電極７Ａの形成工程を行わないので、実施
の形態１にかかるスタックトキャパシタの製造方法に比
べ、工程が簡素化できる。
ャパシタを製造する方法を用いれば、テーパ付けの工程
は加わるものの、図９および図１０に示す頂部絶縁膜６
Ａの形成工程、および図１２および図１３に示すサイド
ウォール下部電極７Ａの形成工程を行わないので、実施
の形態１にかかるスタックトキャパシタの製造方法に比
べ、工程が簡素化できる。
【００９２】実施の形態７．上記実施の形態４において
は、該実施の形態にかかるスタックトキャパシタを製造
するにあたって、頂部導電膜７Ｂの材料として白金等の
貴金属を用い、これをスパッタ法等により形成すればよ
い、としていた。
は、該実施の形態にかかるスタックトキャパシタを製造
するにあたって、頂部導電膜７Ｂの材料として白金等の
貴金属を用い、これをスパッタ法等により形成すればよ
い、としていた。
【００９３】しかし、実際にスパッタ法を用いて白金等
の貴金属を頂部導電膜７Ｂとして形成すると、図２１に
示すように下部電極中心５Ａの頂部（すなわち、被エッ
チング膜１１の表面から窪んだ部分）に充分に頂部導電
膜７Ｂの材料を埋め込めないことがある。すると、続い
てＣＭＰ法やエッチバックを行い被エッチング膜１１上
の頂部導電膜７Ｂの材料を除去したときに、下部電極中
心５Ａの頂部に充分な膜厚の頂部導電膜７Ｂを形成でき
ない。頂部導電膜７Ｂの膜厚が充分でないと、図１０か
ら図１１に至る工程のように被エッチング膜１１を除去
する際に、頂部導電膜７Ｂが除去されてしまうことがあ
る。
の貴金属を頂部導電膜７Ｂとして形成すると、図２１に
示すように下部電極中心５Ａの頂部（すなわち、被エッ
チング膜１１の表面から窪んだ部分）に充分に頂部導電
膜７Ｂの材料を埋め込めないことがある。すると、続い
てＣＭＰ法やエッチバックを行い被エッチング膜１１上
の頂部導電膜７Ｂの材料を除去したときに、下部電極中
心５Ａの頂部に充分な膜厚の頂部導電膜７Ｂを形成でき
ない。頂部導電膜７Ｂの膜厚が充分でないと、図１０か
ら図１１に至る工程のように被エッチング膜１１を除去
する際に、頂部導電膜７Ｂが除去されてしまうことがあ
る。
【００９４】特に、エッチバックを行って被エッチング
膜１１上の頂部導電膜７Ｂの材料を除去する場合、下部
電極中心５Ａの頂部の貴金属の膜厚と被エッチング膜１
１の表面上の貴金属の膜厚とが基本的には同じ厚さで形
成されているため、エッチバックによって被エッチング
膜１１の表面上の貴金属を除去するときに、下部電極中
心５Ａ上の窪みの部分の貴金属も除去されやすい。エッ
チバック時には、エッチバックによる埋め戻し現象があ
るため、下部電極中心５Ａ上の窪みの部分の貴金属は完
全に除去されるわけではないが、膜厚は非常に薄いもの
となる。
膜１１上の頂部導電膜７Ｂの材料を除去する場合、下部
電極中心５Ａの頂部の貴金属の膜厚と被エッチング膜１
１の表面上の貴金属の膜厚とが基本的には同じ厚さで形
成されているため、エッチバックによって被エッチング
膜１１の表面上の貴金属を除去するときに、下部電極中
心５Ａ上の窪みの部分の貴金属も除去されやすい。エッ
チバック時には、エッチバックによる埋め戻し現象があ
るため、下部電極中心５Ａ上の窪みの部分の貴金属は完
全に除去されるわけではないが、膜厚は非常に薄いもの
となる。
【００９５】よって、頂部導電膜７Ｂの形成にあたって
は、スパッタ法よりも埋め込み特性のよい成膜方法であ
るＣＶＤ法を用いて頂部導電膜７Ｂの材料を埋め込むこ
とが望ましい。ところが、実施の形態２においても述べ
たように、貴金属の中には例えば白金など、ＣＶＤ法の
技術が確立されていない材料が存在する。よって、その
ような、ＣＶＤ法の技術が確立されていない貴金属を用
いる場合には、充分な膜厚を有する頂部導電膜７Ｂを形
成することは困難である。
は、スパッタ法よりも埋め込み特性のよい成膜方法であ
るＣＶＤ法を用いて頂部導電膜７Ｂの材料を埋め込むこ
とが望ましい。ところが、実施の形態２においても述べ
たように、貴金属の中には例えば白金など、ＣＶＤ法の
技術が確立されていない材料が存在する。よって、その
ような、ＣＶＤ法の技術が確立されていない貴金属を用
いる場合には、充分な膜厚を有する頂部導電膜７Ｂを形
成することは困難である。
【００９６】本実施の形態は、ＣＶＤ法の技術が確立さ
れていない貴金属であっても充分な膜厚を有する頂部導
電膜として形成可能な、実施の形態４にかかるスタック
トキャパシタの製造方法を実現するものである。
れていない貴金属であっても充分な膜厚を有する頂部導
電膜として形成可能な、実施の形態４にかかるスタック
トキャパシタの製造方法を実現するものである。
【００９７】まず、実施の形態２と同様、図２〜図８に
示す工程を行い、表面に素子分離領域や素子等が形成さ
れた半導体基板１上に、層間絶縁膜２、導電性プラグ
３、絶縁膜４、被エッチング膜１１および下部電極中心
５Ａを形成する。
示す工程を行い、表面に素子分離領域や素子等が形成さ
れた半導体基板１上に、層間絶縁膜２、導電性プラグ
３、絶縁膜４、被エッチング膜１１および下部電極中心
５Ａを形成する。
【００９８】次に、ＣＶＤ法を用いて置換用金属７Ｅ
を、下部電極中心５Ａの頂部に埋め込むように被エッチ
ング膜１１の上に形成する（図２２）。
を、下部電極中心５Ａの頂部に埋め込むように被エッチ
ング膜１１の上に形成する（図２２）。
【００９９】この置換用金属７Ｅには、ＣＶＤ法が確立
されている材料であって、かつ、熱処理を行うことでそ
の構造上の配置を白金などの貴金属と置換することが可
能な材料を選択する。例えば、置換したい材料が白金で
ある場合には、置換用金属７Ｅにチタンを用いればよ
い。置換用金属７Ｅにチタンを用いる場合、例えば６０
０℃の成膜温度でジクロロシランとアンモニアとをソー
スガスとしてＣＶＤ法により２００ｎｍ程度の膜厚にな
るよう形成すればよい。
されている材料であって、かつ、熱処理を行うことでそ
の構造上の配置を白金などの貴金属と置換することが可
能な材料を選択する。例えば、置換したい材料が白金で
ある場合には、置換用金属７Ｅにチタンを用いればよ
い。置換用金属７Ｅにチタンを用いる場合、例えば６０
０℃の成膜温度でジクロロシランとアンモニアとをソー
スガスとしてＣＶＤ法により２００ｎｍ程度の膜厚にな
るよう形成すればよい。
【０１００】続いて、ＣＭＰ法等により下部電極中心５
Ａの頂部に置換用金属７Ｅの材料を残置しつつ被エッチ
ング膜１１上の置換用金属７Ｅの材料を除去する（図２
３）。なお、被エッチング膜１１との間で研磨選択性を
とることが難しいときなど、ＣＭＰ法のみでは置換用金
属７Ｅの材料の除去が困難である場合には、ドライエッ
チングなどを併用すればよい。
Ａの頂部に置換用金属７Ｅの材料を残置しつつ被エッチ
ング膜１１上の置換用金属７Ｅの材料を除去する（図２
３）。なお、被エッチング膜１１との間で研磨選択性を
とることが難しいときなど、ＣＭＰ法のみでは置換用金
属７Ｅの材料の除去が困難である場合には、ドライエッ
チングなどを併用すればよい。
【０１０１】次に、ＣＶＤ法の技術が確立されていない
貴金属を、頂部導電膜７Ｂとして被エッチング膜１１お
よび置換用金属７Ｅ上に形成する（図２４）。例えば、
頂部導電膜７Ｂに白金を用いる場合、例えば３００℃、
１Ｐａのアルゴン雰囲気下でスパッタ法により１００ｎ
ｍ程度の膜厚になるよう形成すればよい。このとき、Ｃ
ＶＤ法に比べ埋め込み特性の劣るスパッタ法を用いたと
しても、下地、すなわち被エッチング膜１１および置換
用金属７Ｅの表面が平坦になっているために埋め込むべ
き部分がなく、頂部導電膜７Ｂの材料を厚く形成するこ
とができる。
貴金属を、頂部導電膜７Ｂとして被エッチング膜１１お
よび置換用金属７Ｅ上に形成する（図２４）。例えば、
頂部導電膜７Ｂに白金を用いる場合、例えば３００℃、
１Ｐａのアルゴン雰囲気下でスパッタ法により１００ｎ
ｍ程度の膜厚になるよう形成すればよい。このとき、Ｃ
ＶＤ法に比べ埋め込み特性の劣るスパッタ法を用いたと
しても、下地、すなわち被エッチング膜１１および置換
用金属７Ｅの表面が平坦になっているために埋め込むべ
き部分がなく、頂部導電膜７Ｂの材料を厚く形成するこ
とができる。
【０１０２】続いて、置換用金属７Ｅと頂部導電膜７Ｂ
との置換を行う（図２５）。例えば置換用金属７Ｅにチ
タンを用い、頂部導電膜７Ｂに白金を用いる場合、７０
０℃の温度で酸素雰囲気の下に加熱を行うことにより、
置換用金属７Ｅたるチタンが酸化チタンとなって表面に
析出する。そして、頂部導電膜７Ｂたる白金が置換用金
属７Ｅの位置していた下部電極中心５Ａ上に置換され
る。
との置換を行う（図２５）。例えば置換用金属７Ｅにチ
タンを用い、頂部導電膜７Ｂに白金を用いる場合、７０
０℃の温度で酸素雰囲気の下に加熱を行うことにより、
置換用金属７Ｅたるチタンが酸化チタンとなって表面に
析出する。そして、頂部導電膜７Ｂたる白金が置換用金
属７Ｅの位置していた下部電極中心５Ａ上に置換され
る。
【０１０３】次に、置換用金属７Ｅを除去し、下部電極
中心５Ａの頂部に頂部導電膜７Ｂの材料を残置しつつ被
エッチング膜１１上の頂部導電膜７Ｂの材料を除去する
（図２６）。これにより、下部電極中心５Ａの頂部に頂
部導電膜７Ｂが形成される。析出した置換用金属７Ｅが
酸化チタンである場合には、例えばウェットエッチング
によりその除去を行い、頂部導電膜７Ｂが白金である場
合には例えばドライエッチングを行えばよい。
中心５Ａの頂部に頂部導電膜７Ｂの材料を残置しつつ被
エッチング膜１１上の頂部導電膜７Ｂの材料を除去する
（図２６）。これにより、下部電極中心５Ａの頂部に頂
部導電膜７Ｂが形成される。析出した置換用金属７Ｅが
酸化チタンである場合には、例えばウェットエッチング
によりその除去を行い、頂部導電膜７Ｂが白金である場
合には例えばドライエッチングを行えばよい。
【０１０４】そして、被エッチング膜１１を除去する
（図２７）。ここで、絶縁膜４、下部電極中心５Ａおよ
び頂部導電膜７Ｂに被エッチング膜１１に対しエッチン
グ選択性を有する材料を採用しておけば、絶縁膜４、下
部電極中心５Ａおよび頂部導電膜７Ｂを残置しつつ被エ
ッチング膜１１を除去することができる。また、絶縁膜
４をエッチングストッパとして機能させることで、被エ
ッチング膜１１と層間絶縁膜２とに同じ材料を用いる場
合であっても層間絶縁膜２を残置させることができる。
なお例えば、被エッチング膜１１にシリコン酸化膜、下
部電極中心５Ａに窒化チタン、絶縁膜４にシリコン窒化
膜、頂部導電膜７Ｂに白金をそれぞれ採用した場合、フ
ッ酸によるウェットエッチングを行えば、下部電極中心
５Ａ、頂部導電膜７Ｂおよび絶縁膜４を残置しつつ被エ
ッチング膜１１のみを除去することができる。
（図２７）。ここで、絶縁膜４、下部電極中心５Ａおよ
び頂部導電膜７Ｂに被エッチング膜１１に対しエッチン
グ選択性を有する材料を採用しておけば、絶縁膜４、下
部電極中心５Ａおよび頂部導電膜７Ｂを残置しつつ被エ
ッチング膜１１を除去することができる。また、絶縁膜
４をエッチングストッパとして機能させることで、被エ
ッチング膜１１と層間絶縁膜２とに同じ材料を用いる場
合であっても層間絶縁膜２を残置させることができる。
なお例えば、被エッチング膜１１にシリコン酸化膜、下
部電極中心５Ａに窒化チタン、絶縁膜４にシリコン窒化
膜、頂部導電膜７Ｂに白金をそれぞれ採用した場合、フ
ッ酸によるウェットエッチングを行えば、下部電極中心
５Ａ、頂部導電膜７Ｂおよび絶縁膜４を残置しつつ被エ
ッチング膜１１のみを除去することができる。
【０１０５】続いて、下部電極中心５Ａ、頂部導電膜７
Ｂおよび絶縁膜４を覆うようにサイドウォール下部電極
７Ａの材料を形成する（図２８）。サイドウォール下部
電極７Ａに白金等の貴金属を用いる場合には、例えばス
パッタ法により成膜すればよい。サイドウォール下部電
極７Ａの材料の膜厚は、絶縁膜４上の平坦部で例えば３
０ｎｍ程度となるように形成すればよい。
Ｂおよび絶縁膜４を覆うようにサイドウォール下部電極
７Ａの材料を形成する（図２８）。サイドウォール下部
電極７Ａに白金等の貴金属を用いる場合には、例えばス
パッタ法により成膜すればよい。サイドウォール下部電
極７Ａの材料の膜厚は、絶縁膜４上の平坦部で例えば３
０ｎｍ程度となるように形成すればよい。
【０１０６】そして、サイドウォール下部電極７Ａの材
料に対しエッチバックを行い、下部電極中心５Ａおよび
頂部導電膜７Ｂの側面にサイドウォール下部電極７Ａを
形成する（図２９）。このとき、エッチバックを行うの
で、絶縁膜４および頂部絶縁膜６Ａ上に存在したサイド
ウォール下部電極７Ａの材料は除去される。また、エッ
チバックを行うので、形成されるサイドウォール下部電
極７Ａの形状は、下部電極中心５Ａおよび頂部絶縁膜６
Ａの頂部方向に進むにつれてその幅が小さくなる。すな
わち、下部電極５０が緩やかなエッジ形状を有するよう
になる。このように下部電極５０のエッジ形状が緩やか
になるようにすれば、動作時に電界の集中が起こりにく
く信頼性や耐久性の高いキャパシタを製造することがで
きる。
料に対しエッチバックを行い、下部電極中心５Ａおよび
頂部導電膜７Ｂの側面にサイドウォール下部電極７Ａを
形成する（図２９）。このとき、エッチバックを行うの
で、絶縁膜４および頂部絶縁膜６Ａ上に存在したサイド
ウォール下部電極７Ａの材料は除去される。また、エッ
チバックを行うので、形成されるサイドウォール下部電
極７Ａの形状は、下部電極中心５Ａおよび頂部絶縁膜６
Ａの頂部方向に進むにつれてその幅が小さくなる。すな
わち、下部電極５０が緩やかなエッジ形状を有するよう
になる。このように下部電極５０のエッジ形状が緩やか
になるようにすれば、動作時に電界の集中が起こりにく
く信頼性や耐久性の高いキャパシタを製造することがで
きる。
【０１０７】その後、誘電体膜８および上部電極９をこ
の順に形成する（図３０）。例えば、誘電体膜８にＢＳ
Ｔ等の高誘電率材料を採用し、上部電極９に白金等の貴
金属を採用する場合、どちらもスパッタ法により形成で
きる。また、ＣＶＤ法の技術が確立されていない貴金属
以外については、もちろんＣＶＤ法によっても形成でき
る。
の順に形成する（図３０）。例えば、誘電体膜８にＢＳ
Ｔ等の高誘電率材料を採用し、上部電極９に白金等の貴
金属を採用する場合、どちらもスパッタ法により形成で
きる。また、ＣＶＤ法の技術が確立されていない貴金属
以外については、もちろんＣＶＤ法によっても形成でき
る。
【０１０８】なお、誘電体膜８の膜厚は、下部電極５０
の側面部でのカバレッジ不足を起こさないように、絶縁
膜４上の平坦部で例えば８０ｎｍ程度となるように形成
すればよい。上部電極９についても同様である。
の側面部でのカバレッジ不足を起こさないように、絶縁
膜４上の平坦部で例えば８０ｎｍ程度となるように形成
すればよい。上部電極９についても同様である。
【０１０９】この後、従来の技術と同様、上部電極９上
に層間絶縁膜１０を形成し、アルミ配線（図示せず）を
形成すれば、実施の形態４にかかるスタックトキャパシ
タを製造することができる。
に層間絶縁膜１０を形成し、アルミ配線（図示せず）を
形成すれば、実施の形態４にかかるスタックトキャパシ
タを製造することができる。
【０１１０】本実施の形態にかかるスタックトキャパシ
タの製造方法を用いれば、置換用金属７Ｅを下部電極中
心５Ａの頂部に形成した後、貴金属と置換して頂部導電
膜７Ｂを形成するので、ＣＶＤ法が確立されていない材
料であっても充分な膜厚を有する頂部導電膜が埋め込ま
れた構造を得ることができる。
タの製造方法を用いれば、置換用金属７Ｅを下部電極中
心５Ａの頂部に形成した後、貴金属と置換して頂部導電
膜７Ｂを形成するので、ＣＶＤ法が確立されていない材
料であっても充分な膜厚を有する頂部導電膜が埋め込ま
れた構造を得ることができる。
【０１１１】なお、導電性を有しておれば、上記の頂部
導電膜の材料の一部または全部が酸化物であったり窒化
物であっても同様の効果は得られる。また、もちろん頂
部導電膜に、例えばルテニウム、ロジウム、パラジウ
ム、オスミウム、イリジウム等の埋め込みが比較的容易
な貴金属を用いることも差し支えない。
導電膜の材料の一部または全部が酸化物であったり窒化
物であっても同様の効果は得られる。また、もちろん頂
部導電膜に、例えばルテニウム、ロジウム、パラジウ
ム、オスミウム、イリジウム等の埋め込みが比較的容易
な貴金属を用いることも差し支えない。
【０１１２】実施の形態８．本実施の形態は、ＣＶＤ法
の技術が確立されていない貴金属であっても充分な膜厚
を有する頂部導電膜として形成可能な、実施の形態４に
かかるスタックトキャパシタの製造方法の他の一例であ
る。
の技術が確立されていない貴金属であっても充分な膜厚
を有する頂部導電膜として形成可能な、実施の形態４に
かかるスタックトキャパシタの製造方法の他の一例であ
る。
【０１１３】本実施の形態においても実施の形態７と同
様、図２〜図８に示す工程を行い、表面に素子分離領域
や素子等が形成された半導体基板１上に、層間絶縁膜
２、導電性プラグ３、絶縁膜４、被エッチング膜１１お
よび下部電極中心５Ａを形成する。
様、図２〜図８に示す工程を行い、表面に素子分離領域
や素子等が形成された半導体基板１上に、層間絶縁膜
２、導電性プラグ３、絶縁膜４、被エッチング膜１１お
よび下部電極中心５Ａを形成する。
【０１１４】次に、ＣＶＤ法の技術が確立されていない
貴金属を、加熱時に溶融しやすい頂部導電膜７Ｆとして
被エッチング膜１１および下部電極中心５Ａ上に形成す
る（図３１）。例えば、頂部導電膜７Ｆに白金を用いる
場合、成膜温度３００℃、１Ｐａの酸素雰囲気下でスパ
ッタ法により酸素成分を含む白金として頂部導電膜７Ｆ
を形成すればよい。
貴金属を、加熱時に溶融しやすい頂部導電膜７Ｆとして
被エッチング膜１１および下部電極中心５Ａ上に形成す
る（図３１）。例えば、頂部導電膜７Ｆに白金を用いる
場合、成膜温度３００℃、１Ｐａの酸素雰囲気下でスパ
ッタ法により酸素成分を含む白金として頂部導電膜７Ｆ
を形成すればよい。
【０１１５】白金は、このように酸素を添加して成膜す
ると、窒素雰囲気下で加熱したときに融点が下がり溶融
しやすくなるという性質を有する。なお、このときの頂
部導電膜７Ｆの酸素含有量は、頂部導電膜７Ｆ全体が酸
化白金となる場合に比べて微量である。また、含まれる
酸素が酸化白金として存在しているのか、酸素が白金か
ら独立して存在しているのかは不明である。
ると、窒素雰囲気下で加熱したときに融点が下がり溶融
しやすくなるという性質を有する。なお、このときの頂
部導電膜７Ｆの酸素含有量は、頂部導電膜７Ｆ全体が酸
化白金となる場合に比べて微量である。また、含まれる
酸素が酸化白金として存在しているのか、酸素が白金か
ら独立して存在しているのかは不明である。
【０１１６】そして、頂部導電膜７Ｆを加熱し、溶融さ
せて、下部電極中心５Ａ上の窪みの部分に頂部導電膜７
Ｆが流れ込むようにする（図３２）。頂部導電膜７Ｆに
白金を用いる場合、例えば６５０℃、３０分程度、窒素
雰囲気下で加熱すれば、頂部導電膜７Ｆを溶融させるこ
とができる。なおこのとき、白金には窒素は入り込ま
ず、また、白金に添加されていた酸素は白金から脱離し
やすい。この溶融過程と酸素脱離過程においては、白金
の結晶粒の成長が起こるため、下部電極中心５Ａ上の窪
み内に白金が埋まりやすい。
せて、下部電極中心５Ａ上の窪みの部分に頂部導電膜７
Ｆが流れ込むようにする（図３２）。頂部導電膜７Ｆに
白金を用いる場合、例えば６５０℃、３０分程度、窒素
雰囲気下で加熱すれば、頂部導電膜７Ｆを溶融させるこ
とができる。なおこのとき、白金には窒素は入り込ま
ず、また、白金に添加されていた酸素は白金から脱離し
やすい。この溶融過程と酸素脱離過程においては、白金
の結晶粒の成長が起こるため、下部電極中心５Ａ上の窪
み内に白金が埋まりやすい。
【０１１７】その後、常温まで冷却し、ＣＭＰ法やドラ
イエッチング等により、下部電極中心５Ａの頂部に頂部
導電膜７Ｆの材料を残置しつつ被エッチング膜１１上の
頂部導電膜７Ｆの材料を除去する。
イエッチング等により、下部電極中心５Ａの頂部に頂部
導電膜７Ｆの材料を残置しつつ被エッチング膜１１上の
頂部導電膜７Ｆの材料を除去する。
【０１１８】そして、実施の形態７と同様、被エッチン
グ膜１１を除去し、サイドウォール下部電極７Ａ、誘電
体膜８、上部電極９、層間絶縁膜１０およびアルミ配線
（図示せず）を形成すれば、実施の形態４にかかるスタ
ックトキャパシタを製造することができる。
グ膜１１を除去し、サイドウォール下部電極７Ａ、誘電
体膜８、上部電極９、層間絶縁膜１０およびアルミ配線
（図示せず）を形成すれば、実施の形態４にかかるスタ
ックトキャパシタを製造することができる。
【０１１９】本実施の形態にかかるスタックトキャパシ
タの製造方法を用いれば、導電膜７Ｆを加熱し、溶融さ
せて、下部電極中心５Ａ上の窪みの部分に導電膜７Ｆが
流れ込むようにするので、ＣＶＤ法が確立されていない
材料であっても充分な膜厚を有する頂部導電膜が埋め込
まれた構造を得ることができる。
タの製造方法を用いれば、導電膜７Ｆを加熱し、溶融さ
せて、下部電極中心５Ａ上の窪みの部分に導電膜７Ｆが
流れ込むようにするので、ＣＶＤ法が確立されていない
材料であっても充分な膜厚を有する頂部導電膜が埋め込
まれた構造を得ることができる。
【０１２０】なお、導電性を有しておれば、上記の頂部
導電膜の材料の一部または全部が酸化物であったり窒化
物であっても同様の効果は得られる。また、もちろん頂
部導電膜に、例えばルテニウム、ロジウム、パラジウ
ム、オスミウム、イリジウム等の埋め込みが比較的容易
な貴金属を用いることも差し支えない。
導電膜の材料の一部または全部が酸化物であったり窒化
物であっても同様の効果は得られる。また、もちろん頂
部導電膜に、例えばルテニウム、ロジウム、パラジウ
ム、オスミウム、イリジウム等の埋め込みが比較的容易
な貴金属を用いることも差し支えない。
【０１２１】実施の形態９．本実施の形態も、ＣＶＤ法
の技術が確立されていない貴金属であっても充分な膜厚
を有する頂部導電膜として形成可能な、実施の形態４に
かかるスタックトキャパシタの製造方法の他の一例であ
る。
の技術が確立されていない貴金属であっても充分な膜厚
を有する頂部導電膜として形成可能な、実施の形態４に
かかるスタックトキャパシタの製造方法の他の一例であ
る。
【０１２２】本実施の形態においても実施の形態７と同
様、図２〜図８に示す工程を行い、表面に素子分離領域
や素子等が形成された半導体基板１上に、層間絶縁膜
２、導電性プラグ３、絶縁膜４、被エッチング膜１１お
よび下部電極中心５Ａを形成する。
様、図２〜図８に示す工程を行い、表面に素子分離領域
や素子等が形成された半導体基板１上に、層間絶縁膜
２、導電性プラグ３、絶縁膜４、被エッチング膜１１お
よび下部電極中心５Ａを形成する。
【０１２３】次に、ＣＶＤ法の技術が確立されていない
貴金属を、頂部導電膜７Ｂａとして被エッチング膜１１
および下部電極中心５Ａ上に形成する（図３３）。例え
ば頂部導電膜７Ｂａに白金を用いる場合、スパッタ法に
より形成すればよい。
貴金属を、頂部導電膜７Ｂａとして被エッチング膜１１
および下部電極中心５Ａ上に形成する（図３３）。例え
ば頂部導電膜７Ｂａに白金を用いる場合、スパッタ法に
より形成すればよい。
【０１２４】そして、頂部導電膜７Ｂａを電極としてメ
ッキ法を用い、さらに頂部導電膜７Ｂｂを頂部導電膜７
Ｂａ上に形成する（図３４）。白金のメッキ法は埋め込
み特性のよい成膜方法として実用化されているため、頂
部導電膜７Ｂｂに白金を用いる場合、下部電極中心５Ａ
上の窪み内に白金が埋まりやすい。
ッキ法を用い、さらに頂部導電膜７Ｂｂを頂部導電膜７
Ｂａ上に形成する（図３４）。白金のメッキ法は埋め込
み特性のよい成膜方法として実用化されているため、頂
部導電膜７Ｂｂに白金を用いる場合、下部電極中心５Ａ
上の窪み内に白金が埋まりやすい。
【０１２５】その後、ＣＭＰ法やドライエッチング等に
より、下部電極中心５Ａ上の窪みの部分に頂部導電膜７
Ｂａ，７Ｂｂの材料を残置しつつ被エッチング膜１１上
の頂部導電膜７Ｂａ，７Ｂｂの材料を除去する。
より、下部電極中心５Ａ上の窪みの部分に頂部導電膜７
Ｂａ，７Ｂｂの材料を残置しつつ被エッチング膜１１上
の頂部導電膜７Ｂａ，７Ｂｂの材料を除去する。
【０１２６】そして、実施の形態７と同様、被エッチン
グ膜１１を除去し、サイドウォール下部電極７Ａ、誘電
体膜８、上部電極９、層間絶縁膜１０およびアルミ配線
（図示せず）を形成すれば、実施の形態４にかかるスタ
ックトキャパシタを製造することができる。
グ膜１１を除去し、サイドウォール下部電極７Ａ、誘電
体膜８、上部電極９、層間絶縁膜１０およびアルミ配線
（図示せず）を形成すれば、実施の形態４にかかるスタ
ックトキャパシタを製造することができる。
【０１２７】本実施の形態にかかるスタックトキャパシ
タの製造方法を用いれば、頂部導電膜７Ｂａを電極とし
てメッキ法を用い、さらに頂部導電膜７Ｂｂを頂部導電
膜７Ｂａ上に形成するので、ＣＶＤ法が確立されていな
い材料であっても充分な膜厚を有する頂部導電膜が埋め
込まれた構造を得ることができる。
タの製造方法を用いれば、頂部導電膜７Ｂａを電極とし
てメッキ法を用い、さらに頂部導電膜７Ｂｂを頂部導電
膜７Ｂａ上に形成するので、ＣＶＤ法が確立されていな
い材料であっても充分な膜厚を有する頂部導電膜が埋め
込まれた構造を得ることができる。
【０１２８】なお、導電性を有しておれば、上記の頂部
導電膜の材料の一部または全部が酸化物であったり窒化
物であっても同様の効果は得られる。また、もちろん頂
部導電膜に、例えばルテニウム、ロジウム、パラジウ
ム、オスミウム、イリジウム等の埋め込みが比較的容易
な貴金属を用いることも差し支えない。
導電膜の材料の一部または全部が酸化物であったり窒化
物であっても同様の効果は得られる。また、もちろん頂
部導電膜に、例えばルテニウム、ロジウム、パラジウ
ム、オスミウム、イリジウム等の埋め込みが比較的容易
な貴金属を用いることも差し支えない。
【０１２９】実施の形態１０．本実施の形態も、ＣＶＤ
法の技術が確立されていない貴金属であっても充分な膜
厚を有する頂部導電膜として形成可能な、実施の形態４
にかかるスタックトキャパシタの製造方法の他の一例で
ある。
法の技術が確立されていない貴金属であっても充分な膜
厚を有する頂部導電膜として形成可能な、実施の形態４
にかかるスタックトキャパシタの製造方法の他の一例で
ある。
【０１３０】本実施の形態においても実施の形態７と同
様、図２〜図８に示す工程を行い、表面に素子分離領域
や素子等が形成された半導体基板１上に、層間絶縁膜
２、導電性プラグ３、絶縁膜４、被エッチング膜１１お
よび下部電極中心５Ａを形成する。
様、図２〜図８に示す工程を行い、表面に素子分離領域
や素子等が形成された半導体基板１上に、層間絶縁膜
２、導電性プラグ３、絶縁膜４、被エッチング膜１１お
よび下部電極中心５Ａを形成する。
【０１３１】次に、ＣＶＤ法の技術が確立されていない
貴金属を、頂部導電膜７Ｂとして被エッチング膜１１お
よび下部電極中心５Ａ上に形成する（図３５）。例えば
頂部導電膜７Ｂに白金を用いる場合、例えば３００℃、
１Ｐａのアルゴン雰囲気下でスパッタ法により形成すれ
ばよい。
貴金属を、頂部導電膜７Ｂとして被エッチング膜１１お
よび下部電極中心５Ａ上に形成する（図３５）。例えば
頂部導電膜７Ｂに白金を用いる場合、例えば３００℃、
１Ｐａのアルゴン雰囲気下でスパッタ法により形成すれ
ばよい。
【０１３２】そして、頂部導電膜７Ｂ上にレジスト１２
を形成し、図４における下部電極中心５ＡのパターンＰ
１ａの形成時に使用したマスクを用いて下部電極中心５
Ａ上を覆うレジスト１２をパターニングする（図３
６）。このとき、レジスト１２のネガポジを反転させて
おき、同じマスクで図４におけるレジスト１２とは反転
したパターンを形成すればよい。また、写真製版時の露
光量を調節することで、パターンＰ１ａの開口形状より
もやや大きなパターンになるようレジスト１２をパター
ニングしておき、確実に下部電極中心５Ａ上をレジスト
１２が覆うようにしておく。
を形成し、図４における下部電極中心５ＡのパターンＰ
１ａの形成時に使用したマスクを用いて下部電極中心５
Ａ上を覆うレジスト１２をパターニングする（図３
６）。このとき、レジスト１２のネガポジを反転させて
おき、同じマスクで図４におけるレジスト１２とは反転
したパターンを形成すればよい。また、写真製版時の露
光量を調節することで、パターンＰ１ａの開口形状より
もやや大きなパターンになるようレジスト１２をパター
ニングしておき、確実に下部電極中心５Ａ上をレジスト
１２が覆うようにしておく。
【０１３３】その後、レジスト１２をマスクとして頂部
導電膜７Ｂにエッチングを行い、レジスト１２に覆われ
ていない部分の被エッチング膜１１上の頂部導電膜７Ｂ
を除去する（図３７）。そして、アッシング等を行って
レジスト１２を除去し（図３８）、その後、下部電極中
心５Ａ上の窪みの部分に頂部導電膜７Ｂの材料を残置し
つつ頂部導電膜７Ｂのうち被エッチング膜１１の表面よ
りも上に存する部分を必要量だけエッチバックする（図
３９）。
導電膜７Ｂにエッチングを行い、レジスト１２に覆われ
ていない部分の被エッチング膜１１上の頂部導電膜７Ｂ
を除去する（図３７）。そして、アッシング等を行って
レジスト１２を除去し（図３８）、その後、下部電極中
心５Ａ上の窪みの部分に頂部導電膜７Ｂの材料を残置し
つつ頂部導電膜７Ｂのうち被エッチング膜１１の表面よ
りも上に存する部分を必要量だけエッチバックする（図
３９）。
【０１３４】この段階では、レジスト１２に覆われてい
ない部分の被エッチング膜１１上の頂部導電膜７Ｂは既
に除去されているため、長時間のエッチバックを行う必
要はない。そのため、短時間で被エッチング膜１１上の
頂部導電膜７Ｂを除去でき、頂部導電膜７Ｂの膜減り量
を少なくすることが可能である。よって、図２１に示し
た状態からそのままエッチバックを行った場合よりは、
頂部導電膜７Ｂの膜厚を厚く保つことができる。
ない部分の被エッチング膜１１上の頂部導電膜７Ｂは既
に除去されているため、長時間のエッチバックを行う必
要はない。そのため、短時間で被エッチング膜１１上の
頂部導電膜７Ｂを除去でき、頂部導電膜７Ｂの膜減り量
を少なくすることが可能である。よって、図２１に示し
た状態からそのままエッチバックを行った場合よりは、
頂部導電膜７Ｂの膜厚を厚く保つことができる。
【０１３５】そして、実施の形態７と同様、被エッチン
グ膜１１を除去し、サイドウォール下部電極７Ａ、誘電
体膜８、上部電極９、層間絶縁膜１０およびアルミ配線
（図示せず）を形成すれば、実施の形態４にかかるスタ
ックトキャパシタを製造することができる。
グ膜１１を除去し、サイドウォール下部電極７Ａ、誘電
体膜８、上部電極９、層間絶縁膜１０およびアルミ配線
（図示せず）を形成すれば、実施の形態４にかかるスタ
ックトキャパシタを製造することができる。
【０１３６】本実施の形態にかかるスタックトキャパシ
タの製造方法を用いれば、頂部導電膜７Ｂをレジスト１
２に覆われていない部分の被エッチング膜１１上の頂部
導電膜７Ｂを先に除去し、残りの部分の頂部導電膜７Ｂ
を必要量だけエッチバックするので、被エッチング膜１
１の表面よりも上に存する部分を短時間で除去でき、頂
部導電膜７Ｂの膜減り量を少なくすることが可能であ
る。よって、図２１に示した状態からそのままエッチバ
ックを行った場合よりは、頂部導電膜７Ｂの膜厚を厚く
保つことができる。よって、ＣＶＤ法が確立されていな
い材料であっても充分な膜厚を有する頂部導電膜が埋め
込まれた構造を得ることができる。
タの製造方法を用いれば、頂部導電膜７Ｂをレジスト１
２に覆われていない部分の被エッチング膜１１上の頂部
導電膜７Ｂを先に除去し、残りの部分の頂部導電膜７Ｂ
を必要量だけエッチバックするので、被エッチング膜１
１の表面よりも上に存する部分を短時間で除去でき、頂
部導電膜７Ｂの膜減り量を少なくすることが可能であ
る。よって、図２１に示した状態からそのままエッチバ
ックを行った場合よりは、頂部導電膜７Ｂの膜厚を厚く
保つことができる。よって、ＣＶＤ法が確立されていな
い材料であっても充分な膜厚を有する頂部導電膜が埋め
込まれた構造を得ることができる。
【０１３７】なお、導電性を有しておれば、上記の頂部
導電膜の材料の一部または全部が酸化物であったり窒化
物であっても同様の効果は得られる。また、もちろん頂
部導電膜に、例えばルテニウム、ロジウム、パラジウ
ム、オスミウム、イリジウム等の埋め込みが比較的容易
な貴金属を用いることも差し支えない。
導電膜の材料の一部または全部が酸化物であったり窒化
物であっても同様の効果は得られる。また、もちろん頂
部導電膜に、例えばルテニウム、ロジウム、パラジウ
ム、オスミウム、イリジウム等の埋め込みが比較的容易
な貴金属を用いることも差し支えない。
【０１３８】
【発明の効果】この発明のうち請求項１にかかるスタッ
クトキャパシタを用いれば、絶縁膜が存在するため、導
電性プラグと誘電体膜との間での化学反応の発生を抑制
することができる。
クトキャパシタを用いれば、絶縁膜が存在するため、導
電性プラグと誘電体膜との間での化学反応の発生を抑制
することができる。
【０１３９】この発明のうち請求項２にかかるスタック
トキャパシタを用いれば、頂部保護膜が存在するため、
第１の導電層と誘電体膜との間での化学反応の発生を抑
制することができる。また、サイドウォール導電層を構
成する元素および導電性プラグを構成する元素の相互の
拡散をも抑制する材料を絶縁膜に採用すれば、導電性プ
ラグとサイドウォール導電層との間での化学反応の発生
をも抑制することができる。また、サイドウォール導電
層が存在するので、第１の導電層が直に誘電体膜に接触
することがない。よって、誘電体膜と化学反応を起こす
材料を第１の導電層に用いることができる。また、サイ
ドウォール導電層がテーパを有しておれば、動作時に電
界集中が起こりにくく、キャパシタの信頼性や耐久性が
向上する。
トキャパシタを用いれば、頂部保護膜が存在するため、
第１の導電層と誘電体膜との間での化学反応の発生を抑
制することができる。また、サイドウォール導電層を構
成する元素および導電性プラグを構成する元素の相互の
拡散をも抑制する材料を絶縁膜に採用すれば、導電性プ
ラグとサイドウォール導電層との間での化学反応の発生
をも抑制することができる。また、サイドウォール導電
層が存在するので、第１の導電層が直に誘電体膜に接触
することがない。よって、誘電体膜と化学反応を起こす
材料を第１の導電層に用いることができる。また、サイ
ドウォール導電層がテーパを有しておれば、動作時に電
界集中が起こりにくく、キャパシタの信頼性や耐久性が
向上する。
【０１４０】この発明のうち請求項３にかかるスタック
トキャパシタを用いれば、誘電体膜に接する導電性の部
分の面積が増え、静電容量が増加する。
トキャパシタを用いれば、誘電体膜に接する導電性の部
分の面積が増え、静電容量が増加する。
【０１４１】この発明のうち請求項４にかかるスタック
トキャパシタを用いれば、バリアメタル導電層が存在す
るので、第１の導電層とサイドウォール導電層との間で
の化学反応の発生を抑制することができる。よって、サ
イドウォール導電層と化学反応を起こす材料を第１の導
電層に用いることができる。
トキャパシタを用いれば、バリアメタル導電層が存在す
るので、第１の導電層とサイドウォール導電層との間で
の化学反応の発生を抑制することができる。よって、サ
イドウォール導電層と化学反応を起こす材料を第１の導
電層に用いることができる。
【０１４２】この発明のうち請求項５にかかるスタック
トキャパシタを用いれば、第１の導電層がテーパを有し
ているので動作時に電界集中が起こりにくく、キャパシ
タの信頼性や耐久性が向上する。
トキャパシタを用いれば、第１の導電層がテーパを有し
ているので動作時に電界集中が起こりにくく、キャパシ
タの信頼性や耐久性が向上する。
【０１４３】この発明のうち請求項６にかかるスタック
トキャパシタを用いれば、第１の導電層が導電性プラグ
に食い込んでいるので、製造途中において第１の導電層
が倒れにくい。また、導電性プラグの上面が第１の導電
層に完全に覆われない場合には、食い込まないときに比
べ、食い込んだときの方が、食い込んだ部分の側面の分
だけ第１の導電層と導電性プラグとの接触面積が増え
る。よって、第１の導電層と導電性プラグとの間の抵抗
が小さくなる。
トキャパシタを用いれば、第１の導電層が導電性プラグ
に食い込んでいるので、製造途中において第１の導電層
が倒れにくい。また、導電性プラグの上面が第１の導電
層に完全に覆われない場合には、食い込まないときに比
べ、食い込んだときの方が、食い込んだ部分の側面の分
だけ第１の導電層と導電性プラグとの接触面積が増え
る。よって、第１の導電層と導電性プラグとの間の抵抗
が小さくなる。
【０１４４】この発明のうち請求項７にかかるスタック
トキャパシタの製造方法を用いれば、被エッチング膜に
パターンを形成して第１の導電層を形成するので、加工
しやすく膜厚の大きい材料を被エッチング膜に選び、幅
が微細なパターンを被エッチング膜に形成することで、
第１の導電層を細長い下部電極として形成することがで
きる。また、第１の導電層が前記導電性プラグに食い込
むように形成されるので、工程（ｅ）で被エッチング膜
を除去する際に第１の導電層が倒れにくい。
トキャパシタの製造方法を用いれば、被エッチング膜に
パターンを形成して第１の導電層を形成するので、加工
しやすく膜厚の大きい材料を被エッチング膜に選び、幅
が微細なパターンを被エッチング膜に形成することで、
第１の導電層を細長い下部電極として形成することがで
きる。また、第１の導電層が前記導電性プラグに食い込
むように形成されるので、工程（ｅ）で被エッチング膜
を除去する際に第１の導電層が倒れにくい。
【０１４５】この発明のうち請求項８にかかるスタック
トキャパシタの製造方法を用いれば、請求項１または請
求項６にかかるスタックトキャパシタを製造することが
できる。また、被エッチング膜に対しエッチング選択性
を有する絶縁膜を被エッチング層の下に形成するので、
絶縁膜を工程（ｅ）の被エッチング膜を除去する際のエ
ッチングストッパとして利用することができる。
トキャパシタの製造方法を用いれば、請求項１または請
求項６にかかるスタックトキャパシタを製造することが
できる。また、被エッチング膜に対しエッチング選択性
を有する絶縁膜を被エッチング層の下に形成するので、
絶縁膜を工程（ｅ）の被エッチング膜を除去する際のエ
ッチングストッパとして利用することができる。
【０１４６】この発明のうち請求項９にかかるスタック
トキャパシタの製造方法を用いれば、請求項５にかかる
スタックトキャパシタを製造することができる。
トキャパシタの製造方法を用いれば、請求項５にかかる
スタックトキャパシタを製造することができる。
【０１４７】この発明のうち請求項１０にかかるスタッ
クトキャパシタの製造方法を用いれば、工程（ｌ）にお
いてサイドウォール導電層をエッチバックにより形成す
るので、サイドウォール導電層がテーパを有する。その
ため、請求項２にかかるスタックトキャパシタを製造す
ることができる。また、パターンへの埋め込みの容易な
材料を第１の導電層に用い、その表面をサイドウォール
導電層で覆うことで、埋め込みの難しい材料が表面に形
成された細長い下部電極を製造することができ、パター
ンの奥深くにまで材料を堆積させる技術が確立されてい
ない材料を電極として用いたい場合に有効である。
クトキャパシタの製造方法を用いれば、工程（ｌ）にお
いてサイドウォール導電層をエッチバックにより形成す
るので、サイドウォール導電層がテーパを有する。その
ため、請求項２にかかるスタックトキャパシタを製造す
ることができる。また、パターンへの埋め込みの容易な
材料を第１の導電層に用い、その表面をサイドウォール
導電層で覆うことで、埋め込みの難しい材料が表面に形
成された細長い下部電極を製造することができ、パター
ンの奥深くにまで材料を堆積させる技術が確立されてい
ない材料を電極として用いたい場合に有効である。
【０１４８】この発明のうち請求項１１にかかるスタッ
クトキャパシタの製造方法を用いれば、熱酸化法により
頂部保護膜を形成するので、パターン内部の第１の導電
層にオーバーエッチングを行って確保された部分に頂部
保護膜の材料を充填する場合に比べ、工程が簡素化され
る。
クトキャパシタの製造方法を用いれば、熱酸化法により
頂部保護膜を形成するので、パターン内部の第１の導電
層にオーバーエッチングを行って確保された部分に頂部
保護膜の材料を充填する場合に比べ、工程が簡素化され
る。
【０１４９】この発明のうち請求項１２にかかるスタッ
クトキャパシタの製造方法を用いれば、請求項３にかか
るスタックトキャパシタを製造することができる。
クトキャパシタの製造方法を用いれば、請求項３にかか
るスタックトキャパシタを製造することができる。
【０１５０】この発明のうち請求項１３にかかるスタッ
クトキャパシタの製造方法を用いれば、請求項４にかか
るスタックトキャパシタを製造することができる。ま
た、サイドウォール導電層と化学反応を起こす材料であ
って、パターンへの埋め込みが容易な材料を第１の導電
層に用いることができ、パターンの幅が細い場合であっ
ても第１の導電層を確実に形成することができる。
クトキャパシタの製造方法を用いれば、請求項４にかか
るスタックトキャパシタを製造することができる。ま
た、サイドウォール導電層と化学反応を起こす材料であ
って、パターンへの埋め込みが容易な材料を第１の導電
層に用いることができ、パターンの幅が細い場合であっ
ても第１の導電層を確実に形成することができる。
【０１５１】この発明のうち請求項１４にかかるスタッ
クトキャパシタの製造方法を用いれば、置換用金属と頂
部保護膜との置換が行われるので、ＣＶＤ法が確立され
ていない導電膜であっても充分な膜厚を有する頂部保護
膜が埋め込まれた構造を得ることができる。
クトキャパシタの製造方法を用いれば、置換用金属と頂
部保護膜との置換が行われるので、ＣＶＤ法が確立され
ていない導電膜であっても充分な膜厚を有する頂部保護
膜が埋め込まれた構造を得ることができる。
【０１５２】この発明のうち請求項１５にかかるスタッ
クトキャパシタの製造方法を用いれば、頂部保護膜の形
成後、頂部保護膜の加熱を行って溶融させ、第１の導電
層の頂部に頂部保護膜が流れ込むようにするので、ＣＶ
Ｄ法が確立されていない材料であっても充分な膜厚を有
する頂部保護膜が埋め込まれた構造を得ることができ
る。
クトキャパシタの製造方法を用いれば、頂部保護膜の形
成後、頂部保護膜の加熱を行って溶融させ、第１の導電
層の頂部に頂部保護膜が流れ込むようにするので、ＣＶ
Ｄ法が確立されていない材料であっても充分な膜厚を有
する頂部保護膜が埋め込まれた構造を得ることができ
る。
【０１５３】この発明のうち請求項１６にかかるスタッ
クトキャパシタの製造方法を用いれば、頂部保護膜のう
ち第１の部分を電極としてメッキ法を用い、さらに頂部
保護膜の第２の部分を形成するので、ＣＶＤ法が確立さ
れていない材料であっても充分な膜厚を有する頂部保護
膜が埋め込まれた構造を得ることができる。
クトキャパシタの製造方法を用いれば、頂部保護膜のう
ち第１の部分を電極としてメッキ法を用い、さらに頂部
保護膜の第２の部分を形成するので、ＣＶＤ法が確立さ
れていない材料であっても充分な膜厚を有する頂部保護
膜が埋め込まれた構造を得ることができる。
【０１５４】この発明のうち請求項１７にかかるスタッ
クトキャパシタの製造方法を用いれば、レジストをマス
クとして頂部保護膜をエッチングし、レジストに覆われ
ていない部分の被エッチング膜上の頂部保護膜を除去
し、残りの部分の頂部保護膜を所定の量だけエッチバッ
クするので、被エッチング膜の表面よりも上に存する部
分を短時間で除去でき、頂部保護膜の膜減り量を少なく
することが可能である。よって、第１の導電層の頂部お
よび被エッチング膜上に形成した頂部保護膜をレジスト
を用いずにエッチバックする場合よりも、頂部保護膜の
膜厚を厚く保つことができる。
クトキャパシタの製造方法を用いれば、レジストをマス
クとして頂部保護膜をエッチングし、レジストに覆われ
ていない部分の被エッチング膜上の頂部保護膜を除去
し、残りの部分の頂部保護膜を所定の量だけエッチバッ
クするので、被エッチング膜の表面よりも上に存する部
分を短時間で除去でき、頂部保護膜の膜減り量を少なく
することが可能である。よって、第１の導電層の頂部お
よび被エッチング膜上に形成した頂部保護膜をレジスト
を用いずにエッチバックする場合よりも、頂部保護膜の
膜厚を厚く保つことができる。
【０１５５】この発明のうち請求項１８にかかるスタッ
クトキャパシタの製造方法を用いれば、工程（ｌ）にお
いてサイドウォール導電層をエッチバックにより形成す
るので、サイドウォール導電層がテーパを有する。その
ため、請求項３にかかるスタックトキャパシタを製造す
ることができる。また、パターンへの埋め込みの容易な
材料を第１の導電層に用い、その表面をサイドウォール
導電層で覆うことで、埋め込みの難しい材料が表面に形
成された細長い下部電極を製造することができ、パター
ンの奥深くにまで材料を堆積させる技術が確立されてい
ない材料を電極として用いたい場合に有効である。
クトキャパシタの製造方法を用いれば、工程（ｌ）にお
いてサイドウォール導電層をエッチバックにより形成す
るので、サイドウォール導電層がテーパを有する。その
ため、請求項３にかかるスタックトキャパシタを製造す
ることができる。また、パターンへの埋め込みの容易な
材料を第１の導電層に用い、その表面をサイドウォール
導電層で覆うことで、埋め込みの難しい材料が表面に形
成された細長い下部電極を製造することができ、パター
ンの奥深くにまで材料を堆積させる技術が確立されてい
ない材料を電極として用いたい場合に有効である。
【図１】 この発明の実施の形態１にかかるスタックト
キャパシタを示す断面図である。
キャパシタを示す断面図である。
【図２】 この発明の実施の形態２にかかるスタックト
キャパシタの製造方法の各工程を示す断面図である。
キャパシタの製造方法の各工程を示す断面図である。
【図３】 この発明の実施の形態２にかかるスタックト
キャパシタの製造方法の各工程を示す断面図である。
キャパシタの製造方法の各工程を示す断面図である。
【図４】 この発明の実施の形態２にかかるスタックト
キャパシタの製造方法の各工程を示す断面図である。
キャパシタの製造方法の各工程を示す断面図である。
【図５】 この発明の実施の形態２にかかるスタックト
キャパシタの製造方法の各工程を示す断面図である。
キャパシタの製造方法の各工程を示す断面図である。
【図６】 この発明の実施の形態２にかかるスタックト
キャパシタの製造方法の各工程を示す断面図である。
キャパシタの製造方法の各工程を示す断面図である。
【図７】 この発明の実施の形態２にかかるスタックト
キャパシタの製造方法の各工程を示す断面図である。
キャパシタの製造方法の各工程を示す断面図である。
【図８】 この発明の実施の形態２にかかるスタックト
キャパシタの製造方法の各工程を示す断面図である。
キャパシタの製造方法の各工程を示す断面図である。
【図９】 この発明の実施の形態２にかかるスタックト
キャパシタの製造方法の各工程を示す断面図である。
キャパシタの製造方法の各工程を示す断面図である。
【図１０】 この発明の実施の形態２にかかるスタック
トキャパシタの製造方法の各工程を示す断面図である。
トキャパシタの製造方法の各工程を示す断面図である。
【図１１】 この発明の実施の形態２にかかるスタック
トキャパシタの製造方法の各工程を示す断面図である。
トキャパシタの製造方法の各工程を示す断面図である。
【図１２】 この発明の実施の形態２にかかるスタック
トキャパシタの製造方法の各工程を示す断面図である。
トキャパシタの製造方法の各工程を示す断面図である。
【図１３】 この発明の実施の形態２にかかるスタック
トキャパシタの製造方法の各工程を示す断面図である。
トキャパシタの製造方法の各工程を示す断面図である。
【図１４】 この発明の実施の形態２にかかるスタック
トキャパシタの製造方法の各工程を示す断面図である。
トキャパシタの製造方法の各工程を示す断面図である。
【図１５】 この発明の実施の形態３にかかるスタック
トキャパシタの製造方法を用いて製造されたスタックト
キャパシタを示す断面図である。
トキャパシタの製造方法を用いて製造されたスタックト
キャパシタを示す断面図である。
【図１６】 この発明の実施の形態４にかかるスタック
トキャパシタを示す断面図である。
トキャパシタを示す断面図である。
【図１７】 この発明の実施の形態５にかかるスタック
トキャパシタを示す断面図である。
トキャパシタを示す断面図である。
【図１８】 この発明の実施の形態６にかかるスタック
トキャパシタを示す断面図である。
トキャパシタを示す断面図である。
【図１９】 従来のスタックトキャパシタを示す断面図
である。
である。
【図２０】 従来のスタックトキャパシタの製造方法の
一工程を示す断面図である。
一工程を示す断面図である。
【図２１】 この発明の実施の形態４にかかるスタック
トキャパシタの製造にあたって問題となる点を示した断
面図である。
トキャパシタの製造にあたって問題となる点を示した断
面図である。
【図２２】 この発明の実施の形態７にかかるスタック
トキャパシタの製造方法の各工程を示す断面図である。
トキャパシタの製造方法の各工程を示す断面図である。
【図２３】 この発明の実施の形態７にかかるスタック
トキャパシタの製造方法の各工程を示す断面図である。
トキャパシタの製造方法の各工程を示す断面図である。
【図２４】 この発明の実施の形態７にかかるスタック
トキャパシタの製造方法の各工程を示す断面図である。
トキャパシタの製造方法の各工程を示す断面図である。
【図２５】 この発明の実施の形態７にかかるスタック
トキャパシタの製造方法の各工程を示す断面図である。
トキャパシタの製造方法の各工程を示す断面図である。
【図２６】 この発明の実施の形態７にかかるスタック
トキャパシタの製造方法の各工程を示す断面図である。
トキャパシタの製造方法の各工程を示す断面図である。
【図２７】 この発明の実施の形態７にかかるスタック
トキャパシタの製造方法の各工程を示す断面図である。
トキャパシタの製造方法の各工程を示す断面図である。
【図２８】 この発明の実施の形態７にかかるスタック
トキャパシタの製造方法の各工程を示す断面図である。
トキャパシタの製造方法の各工程を示す断面図である。
【図２９】 この発明の実施の形態７にかかるスタック
トキャパシタの製造方法の各工程を示す断面図である。
トキャパシタの製造方法の各工程を示す断面図である。
【図３０】 この発明の実施の形態７にかかるスタック
トキャパシタの製造方法の各工程を示す断面図である。
トキャパシタの製造方法の各工程を示す断面図である。
【図３１】 この発明の実施の形態８にかかるスタック
トキャパシタの製造方法の各工程を示す断面図である。
トキャパシタの製造方法の各工程を示す断面図である。
【図３２】 この発明の実施の形態８にかかるスタック
トキャパシタの製造方法の各工程を示す断面図である。
トキャパシタの製造方法の各工程を示す断面図である。
【図３３】 この発明の実施の形態９にかかるスタック
トキャパシタの製造方法の各工程を示す断面図である。
トキャパシタの製造方法の各工程を示す断面図である。
【図３４】 この発明の実施の形態９にかかるスタック
トキャパシタの製造方法の各工程を示す断面図である。
トキャパシタの製造方法の各工程を示す断面図である。
【図３５】 この発明の実施の形態１０にかかるスタッ
クトキャパシタの製造方法の各工程を示す断面図であ
る。
クトキャパシタの製造方法の各工程を示す断面図であ
る。
【図３６】 この発明の実施の形態１０にかかるスタッ
クトキャパシタの製造方法の各工程を示す断面図であ
る。
クトキャパシタの製造方法の各工程を示す断面図であ
る。
【図３７】 この発明の実施の形態１０にかかるスタッ
クトキャパシタの製造方法の各工程を示す断面図であ
る。
クトキャパシタの製造方法の各工程を示す断面図であ
る。
【図３８】 この発明の実施の形態１０にかかるスタッ
クトキャパシタの製造方法の各工程を示す断面図であ
る。
クトキャパシタの製造方法の各工程を示す断面図であ
る。
【図３９】 この発明の実施の形態１０にかかるスタッ
クトキャパシタの製造方法の各工程を示す断面図であ
る。
クトキャパシタの製造方法の各工程を示す断面図であ
る。
１ 半導体基板、２，１０ 層間絶縁膜、３ 導電性プ
ラグ、４ 絶縁膜、５Ａ，５Ｂ 下部電極中心、５Ｃ
下部電極、６Ａ，６Ｂ 頂部絶縁膜、７Ａ サイドウォ
ール下部電極、７Ｂ，７Ｂａ，７Ｂｂ，７Ｆ 頂部導電
膜、７Ｃ バリアメタル、７Ｅ 置換用金属、８ 誘電
体膜、９ 上部電極、１１ 被エッチング膜。
ラグ、４ 絶縁膜、５Ａ，５Ｂ 下部電極中心、５Ｃ
下部電極、６Ａ，６Ｂ 頂部絶縁膜、７Ａ サイドウォ
ール下部電極、７Ｂ，７Ｂａ，７Ｂｂ，７Ｆ 頂部導電
膜、７Ｃ バリアメタル、７Ｅ 置換用金属、８ 誘電
体膜、９ 上部電極、１１ 被エッチング膜。
Claims (18)
- 【請求項１】 主表面を有する基板と、 前記基板上に形成された層間絶縁膜と、 前記層間絶縁膜を貫通して前記基板の前記主表面にまで
達する導電性プラグと、 前記層間絶縁膜および前記導電性プラグを覆う絶縁膜
と、 前記絶縁膜を貫通し、前記導電性プラグに接続された第
１の導電層と、 前記第１の導電層と前記絶縁膜とを覆うように形成され
た誘電体膜と、 前記誘電体膜を覆うように形成された第２の導電層とを
備えるスタックトキャパシタ。 - 【請求項２】 前記第１の導電層の前記上面に形成され
た頂部保護膜と、 前記第１の導電層の側面および前記頂部保護膜の側面に
形成されたサイドウォール導電層とをさらに備える、請
求項１記載のスタックトキャパシタ。 - 【請求項３】 前記頂部保護膜は導電膜である、請求項
２記載のスタックトキャパシタ。 - 【請求項４】 前記サイドウォール導電層と前記第１の
導電層との間にさらにバリアメタル導電層を備える、請
求項２記載のスタックトキャパシタ。 - 【請求項５】 前記第１の導電層はテーパを有する、請
求項１記載のスタックトキャパシタ。 - 【請求項６】 前記第１の導電層は、前記導電性プラグ
の上方に直立して、前記導電性プラグに食い込んだ、請
求項１記載のスタックトキャパシタ。 - 【請求項７】 （ａ）主表面を有し、前記主表面上に形
成された層間絶縁膜と、前記層間絶縁膜を貫通して前記
主表面にまで達する導電性プラグとを備える基板を準備
する工程と、（ｂ）前記基板上に被エッチング膜を形成
する工程と、（ｃ）前記被エッチング膜を貫通し、前記
導電性プラグの上方に直立して、前記導電性プラグに食
い込むように、パターンを形成する工程と、（ｄ）前記
パターンの内部に第１の導電層を形成する工程と、
（ｅ）前記被エッチング膜を除去する工程と、（ｆ）前
記第１の導電層を覆うように誘電体膜を形成する工程
と、（ｇ）前記誘電体膜を覆うように第２の導電層を形
成する工程とを備えたスタックトキャパシタの製造方
法。 - 【請求項８】 前記工程（ｂ）の前に、（ｈ）前記層間
絶縁膜および前記導電性プラグの上に、前記被エッチン
グ膜に対しエッチング選択性を有する絶縁膜を形成する
工程をさらに備え、 前記工程（ｃ）における前記パターンは、前記絶縁膜を
も貫通する、請求項７記載のスタックトキャパシタの製
造方法。 - 【請求項９】 前記工程（ｆ）の前に、（ｉ）前記第１
の導電層にテーパを付ける工程をさらに備える、請求項
７または請求項８記載のスタックトキャパシタの製造方
法。 - 【請求項１０】 前記工程（ｄ）において、（ｊ）前記
第１の導電層の頂部に頂部保護膜を形成する工程をさら
に備え、 前記工程（ｅ）に続いて、（ｋ）前記第１の導電層およ
び前記頂部保護膜を覆うように第３の導電層を形成する
工程をさらに備え、 前記工程（ｆ）の前に、（ｌ）前記第３の導電層にエッ
チバックを行って、前記第１の導電層および前記頂部保
護膜の側面にサイドウォール導電層を形成する工程をさ
らに備える、請求項７または請求項８記載のスタックト
キャパシタの製造方法。 - 【請求項１１】 前記工程（ｊ）における前記頂部保護
膜は、熱酸化法により形成される、請求項１０記載のス
タックトキャパシタの製造方法。 - 【請求項１２】 前記工程（ｊ）における前記頂部保護
膜は、導電膜である、請求項１０記載のスタックトキャ
パシタの製造方法。 - 【請求項１３】 前記工程（ｅ）の後に、（ｍ）前記第
１の導電層および前記頂部保護膜を覆うように第４の導
電層を形成する工程をさらに備え、 前記工程（ｍ）に続いて、前記工程（ｋ）の前に、
（ｌ）前記第４の導電層にエッチバックを行って、前記
第１の導電層および前記頂部保護膜の側面にバリアメタ
ル導電層を形成する工程をさらに備える、請求項１０記
載のスタックトキャパシタの製造方法。 - 【請求項１４】 前記工程（ｄ）において、（ｊ）前記
第１の導電層の頂部に、導電膜である頂部保護膜を形成
する工程をさらに備え、 前記工程（ｊ）において、 前記第１の導電層の頂部には置換用金属を形成し、前記
置換用金属と前記頂部保護膜との置換を行う請求項７ま
たは請求項８記載のスタックトキャパシタの製造方法。 - 【請求項１５】 前記工程（ｄ）において、（ｊ）前記
第１の導電層の頂部に、導電膜である頂部保護膜を形成
する工程をさらに備え、 前記頂部保護膜は加熱時に溶融しやすく、 前記工程（ｊ）において、 前記頂部保護膜の形成後、前記頂部保護膜の加熱を行っ
て溶融させる請求項７または請求項８記載のスタックト
キャパシタの製造方法。 - 【請求項１６】 前記工程（ｄ）において、（ｊ）前記
第１の導電層の頂部に、導電膜である頂部保護膜を形成
する工程をさらに備え、 前記頂部保護膜は第１および第２の部分を有し、 前記工程（ｊ）において、 前記頂部保護膜のうち前記第１の部分は前記第１の導電
層の前記頂部に形成され、 前記頂部保護膜のうち前記第１の部分を電極としてメッ
キ法を用い、さらに前記頂部保護膜の前記第２の部分を
形成する請求項７または請求項８記載のスタックトキャ
パシタの製造方法。 - 【請求項１７】 前記工程（ｄ）において、（ｊ）前記
第１の導電層の頂部に、導電膜である頂部保護膜を形成
する工程をさらに備え、 前記工程（ｊ）において、 前記頂部保護膜を前記第１の導電層の頂部および前記被
エッチング膜上に形成し、 前記頂部保護膜上には前記第１の導電層の頂部を覆うパ
ターンのレジストを形成し、 前記レジストをマスクとして前記頂部保護膜をエッチン
グし、前記レジストに覆われていない部分の前記被エッ
チング膜上の前記頂部保護膜を除去し、 前記レジストを除去し、 前記頂部保護膜を所定の量だけエッチバックする請求項
７または請求項８記載のスタックトキャパシタの製造方
法。 - 【請求項１８】 前記工程（ｅ）に続いて、（ｋ）前記
第１の導電層および前記頂部保護膜を覆うように第３の
導電層を形成する工程をさらに備え、 前記工程（ｆ）の前に、（ｌ）前記第３の導電層にエッ
チバックを行って、前記第１の導電層および前記頂部保
護膜の側面にサイドウォール導電層を形成する工程をさ
らに備える、請求項１４ないし請求項１７のいずれかに
記載のスタックトキャパシタの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000203439A JP2001210803A (ja) | 1999-11-18 | 2000-07-05 | スタックトキャパシタおよびその製造方法 |
| US09/713,238 US6384443B1 (en) | 1999-11-18 | 2000-11-16 | Stacked capacitor and method of manufacturing same |
| KR10-2000-0068401A KR100379197B1 (ko) | 1999-11-18 | 2000-11-17 | 스택형 캐패시터 및 그 제조 방법 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-328164 | 1999-11-18 | ||
| JP32816499 | 1999-11-18 | ||
| JP2000203439A JP2001210803A (ja) | 1999-11-18 | 2000-07-05 | スタックトキャパシタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001210803A true JP2001210803A (ja) | 2001-08-03 |
Family
ID=26572771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000203439A Pending JP2001210803A (ja) | 1999-11-18 | 2000-07-05 | スタックトキャパシタおよびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6384443B1 (ja) |
| JP (1) | JP2001210803A (ja) |
| KR (1) | KR100379197B1 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6746876B2 (en) | 2002-06-05 | 2004-06-08 | Renesas Technology Corp. | Capacitor manufacturing method having dielectric formed before electrode |
| US6853026B2 (en) | 2002-05-23 | 2005-02-08 | Renesas Technology Corp. | Semiconductor device |
| JP2005093714A (ja) * | 2003-09-17 | 2005-04-07 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP2006173558A (ja) * | 2004-12-17 | 2006-06-29 | Hynix Semiconductor Inc | 半導体素子のキャパシタ製造方法 |
| US7129131B2 (en) | 2003-06-30 | 2006-10-31 | Hynix Semiconductor Inc. | Method for fabricating capacitor of semiconductor device |
| JP2008021809A (ja) * | 2006-07-12 | 2008-01-31 | Elpida Memory Inc | 半導体装置およびその製造方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4282245B2 (ja) * | 2001-01-31 | 2009-06-17 | 富士通株式会社 | 容量素子及びその製造方法並びに半導体装置 |
| KR100422594B1 (ko) * | 2001-09-12 | 2004-03-16 | 주식회사 하이닉스반도체 | 반도체 소자의 커패시터 및 제조방법 |
| JP2003218233A (ja) | 2002-01-22 | 2003-07-31 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US6576941B1 (en) * | 2002-02-20 | 2003-06-10 | Samsung Electronics Co., Ltd. | Ferroelectric capacitors on protruding portions of conductive plugs having a smaller cross-sectional size than base portions thereof |
| KR100742281B1 (ko) * | 2006-01-23 | 2007-07-24 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| CN114373756A (zh) * | 2020-10-15 | 2022-04-19 | 长鑫存储技术有限公司 | 电容结构及其制作方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5066612A (en) * | 1990-01-05 | 1991-11-19 | Fujitsu Limited | Method of forming wiring of a semiconductor device |
| JPH0714993A (ja) | 1993-06-18 | 1995-01-17 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| KR0155831B1 (ko) * | 1995-06-20 | 1998-12-01 | 김광호 | 셀프얼라인을 이용한 듀얼패드셀 반도체장치 및 그것의 제조방법 |
| KR100269301B1 (ko) * | 1997-07-16 | 2000-10-16 | 윤종용 | 장벽층의산화를방지하는커패시터및그제조방법 |
| JPH10242271A (ja) | 1997-02-28 | 1998-09-11 | Sony Corp | 半導体装置及びその製造方法 |
| JPH10308446A (ja) | 1997-03-05 | 1998-11-17 | Sony Corp | 半導体装置の製造方法 |
| JPH1117143A (ja) | 1997-06-26 | 1999-01-22 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
| TW341729B (en) * | 1997-10-18 | 1998-10-01 | United Microelectronics Corp | Process for producing DRAM capacitors |
| US6174767B1 (en) * | 1998-05-11 | 2001-01-16 | Vanguard International Semiconductor Corporation | Method of fabrication of capacitor and bit-line at same level for 8F2 DRAM cell with minimum bit-line coupling noise |
-
2000
- 2000-07-05 JP JP2000203439A patent/JP2001210803A/ja active Pending
- 2000-11-16 US US09/713,238 patent/US6384443B1/en not_active Expired - Fee Related
- 2000-11-17 KR KR10-2000-0068401A patent/KR100379197B1/ko not_active IP Right Cessation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6853026B2 (en) | 2002-05-23 | 2005-02-08 | Renesas Technology Corp. | Semiconductor device |
| US6746876B2 (en) | 2002-06-05 | 2004-06-08 | Renesas Technology Corp. | Capacitor manufacturing method having dielectric formed before electrode |
| US7129131B2 (en) | 2003-06-30 | 2006-10-31 | Hynix Semiconductor Inc. | Method for fabricating capacitor of semiconductor device |
| US7332761B2 (en) | 2003-06-30 | 2008-02-19 | Hynix Semiconductor Inc. | Method for fabricating capacitor of semiconductor device |
| JP2005093714A (ja) * | 2003-09-17 | 2005-04-07 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP2006173558A (ja) * | 2004-12-17 | 2006-06-29 | Hynix Semiconductor Inc | 半導体素子のキャパシタ製造方法 |
| JP2008021809A (ja) * | 2006-07-12 | 2008-01-31 | Elpida Memory Inc | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010051770A (ko) | 2001-06-25 |
| US6384443B1 (en) | 2002-05-07 |
| KR100379197B1 (ko) | 2003-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6784069B1 (en) | Permeable capacitor electrode | |
| JP2006140488A (ja) | ストレージキャパシタの製造方法及びストレージキャパシタ | |
| JPH10189912A (ja) | 半導体装置及びその製造方法 | |
| JP2001339054A (ja) | 半導体装置及びその製造方法 | |
| JP2001237393A (ja) | 半導体構造素子の製造方法 | |
| JP2003100996A (ja) | スタックキャパシタ及びその製造方法 | |
| US20020024093A1 (en) | Semiconductor device with self-aligned contact structure employing dual spacers and method of manufacturing the same | |
| US7781820B2 (en) | Semiconductor memory device and method of manufacturing the same | |
| JP2000156479A (ja) | 半導体記憶装置およびその製造方法 | |
| JP2001210803A (ja) | スタックトキャパシタおよびその製造方法 | |
| JP3839281B2 (ja) | 半導体装置の製造方法 | |
| TWI232519B (en) | Semiconductor device suitable for forming conductive film such as platinum with good coverage, and its manufacture | |
| JP4400626B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US6649465B2 (en) | Process for manufacturing a semiconductor memory device including a memory cell selecting transistor and a capacitor with metal electrodes | |
| KR20020031283A (ko) | 반도체집적회로장치 및 그 제조방법 | |
| JP2008042075A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2003224206A (ja) | 半導体装置及びその製造方法 | |
| JP2004134692A (ja) | 半導体メモリ装置およびその製造方法 | |
| JP4497260B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2002190580A (ja) | 半導体装置およびその製造方法 | |
| JP4328396B2 (ja) | Ｄｒａｍにおけるメモリセルの製造方法 | |
| JP2001053246A (ja) | 半導体装置及びその製造方法 | |
| JP2003218235A (ja) | 複合式コンタクトプラグを備える記憶装置とその製造方法 | |
| JP3759367B2 (ja) | 半導体装置およびその製造方法 | |
| JP2006303544A (ja) | 半導体メモリ装置およびその製造方法 |