JP2004134692A - 半導体メモリ装置およびその製造方法 - Google Patents
半導体メモリ装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004134692A JP2004134692A JP2002299955A JP2002299955A JP2004134692A JP 2004134692 A JP2004134692 A JP 2004134692A JP 2002299955 A JP2002299955 A JP 2002299955A JP 2002299955 A JP2002299955 A JP 2002299955A JP 2004134692 A JP2004134692 A JP 2004134692A
- Authority
- JP
- Japan
- Prior art keywords
- film
- hydrogen barrier
- barrier film
- plug
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】コンタクトプラグ上に凹部が生じても、その上に形成される膜の水素バリア性を低下させないようにする。
【解決手段】半導体基板１０１上に層間絶縁膜１０６を形成する工程と、層間絶縁膜１０６上に絶縁性水素バリア膜１０７を形成する工程と、コンタクトホール１０８を形成する第３工程と、コンタクトホール１０８内を埋め込むように絶縁性水素バリア膜１０７上にプラグ膜１０９を形成する工程と、凹部１１１が形成された状態となるようにプラグ膜１０９を除去することで、コンタクトホール１０８内にプラグ１１０を埋め込み形成する工程と、凹部１１１の深さ分だけ絶縁性水素バリア膜１０７を除去し、プラグ１１０と絶縁性水素バリア膜１０７の上面を同一平面に揃える工程と、プラグ１１０の上面と絶縁性水素バリア膜１０７の上面とに導電性水素バリア膜１１２を形成する工程とを含む。
【選択図】 図１
【解決手段】半導体基板１０１上に層間絶縁膜１０６を形成する工程と、層間絶縁膜１０６上に絶縁性水素バリア膜１０７を形成する工程と、コンタクトホール１０８を形成する第３工程と、コンタクトホール１０８内を埋め込むように絶縁性水素バリア膜１０７上にプラグ膜１０９を形成する工程と、凹部１１１が形成された状態となるようにプラグ膜１０９を除去することで、コンタクトホール１０８内にプラグ１１０を埋め込み形成する工程と、凹部１１１の深さ分だけ絶縁性水素バリア膜１０７を除去し、プラグ１１０と絶縁性水素バリア膜１０７の上面を同一平面に揃える工程と、プラグ１１０の上面と絶縁性水素バリア膜１０７の上面とに導電性水素バリア膜１１２を形成する工程とを含む。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は、ＤＲＡＭやＦｅＲＡＭ等の半導体メモリ装置に関し、特に強誘電体または高誘電体膜を用いたスタックドキャパシタ及びそのスタックドキャパシタを搭載した半導体メモリ装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
最先端ＤＲＡＭでは、そのセル面積の縮小化に伴い、従来のシリコン酸窒化膜を用いた３次元キャパシタ構造による対応だけでは、製造プロセスが複雑かつ困難となり、その結果、十分なキャパシタ容量を得ることが出来なくなってきている。
【０００３】
そこで、キャパシタに用いる誘電体を誘電率の大きいものに変える必要性が生じてきた。そのような誘電率の高い材料として、（Ｂａ，Ｓｒ）ＴｉＯ３，Ｔａ２Ｏ５等の高誘電体材料やＰＺＴ，ＳＢＴ，ＢＬＴなどの酸化物セラミックの強誘電体材料がある。また、これらの誘電体膜を用いるためには、それらを結晶成長させるための下地層となるべき電極材料として、Ｐｔ，Ｐｄ，Ｒｈ，Ｎｉ，Ｗなどの金属や、Ｐｔ，Ｐｄ，Ｒｈ，Ｎｉ，Ｗなどの合金や、Ｒｕ／ＲｕＯ２，Ｉｒ／ＩｒＯ２などの金属積層膜を用いる必要がある。
【０００４】
また、高誘電体材料および強誘電体材料は還元性雰囲気により容易に還元するという問題がある。
【０００５】
一方、混載ＤＲＡＭや混載ＦｅＲＡＭでは、トランジスタとの互換性を維持するために、水素シンタが必要である。さらに、メモリ素子の製造工程時、半導体素子を湿気、または粉塵などの外部の有害環境から保護するため、金属配線上にパッシベーション膜を形成する工程がある。このパッシベーション膜のデポは、水素雰囲気中で行なわれる。また、配線工程においても、水素雰囲気で処理される工程が多い。
【０００６】
これらの水素ガスがメモリセルのキャパシタの性質を低下させる。すなわち、水素ガス及びイオンがキャパシタに至って誘電体を成す酸素原子と反応してキャパシタの特性を低下させる。
【０００７】
従って、スタックドキャパシタを有する半導体メモリ装置では、キャパシタを水素が通過しない膜（以降、水素バリア膜と呼ぶ）で囲み、水素が誘電体に至るのを防止しなければならない。そのために、キャパシタの周りを絶縁性水素バリア膜で囲い、更に下部電極からの水素侵入を防止するために下部電極とプラグ膜の間に導電性水素バリア膜を設ける必要がある（例えば、特許文献１参照。）。
【０００８】
【特許文献１】
特開平１０−１８９６０２号公報
図６は、従来の誘電体膜を用いたスタック構造のキャパシタを有する半導体メモリ装置の構成を示す断面図である。絶縁性水素バリア膜については、キャパシタを囲むように種々の方法で形成されるため、ここでは省略する。
【０００９】
同図において、６０１は半導体基板、６０２はＳＴＩ分離領域、６０３は不純物領域、６０４は拡散層、６０５はゲート酸化膜、６０６はゲート電極、６０７は層間絶縁膜、６０８はコンタクトホール、６０９はコンタクトホール６０８を埋めるプラグ、６１０は導電性水素バリア膜、６１１はスタックドキャパシタの下部電極、６１２はシリコン酸化膜のスペーサ膜、６１３は強誘電体膜または高誘電体膜、６１４はスタックドキャパシタの上部電極、６１５はキャパシタ層間絶縁膜である。
【００１０】
上記した従来の半導体メモリ装置では、プラグ６０９は層間絶縁膜６０７内に形成されたコンタクトホール６０８と層間絶縁膜６０７の上面上にプラグ膜を形成し、この層間絶縁膜６０７の上面上のプラグ膜をＣＭＰ法やエッチバック法により除去することにより形成される。
【００１１】
次に、コンタクトプラグ形成工程を説明する。まず、図７（ａ）に示すように半導体基板７０１表面にＳＴＩ分離領域７０２、トランジスタの不純物領域７０３、ゲート酸化膜７０４、ゲート電極７０５を形成し、その上に層間絶縁膜７０６を形成する。
【００１２】
次に、図７（ｂ）に示すように層間絶縁膜７０６をマスクしてコンタクト開孔パターンを形成させ、この層を例えば反応性イオンエッチ（ＲＩＥ）法によりエッチングして、絶縁層の上部表面からウェハ中にコンタクト開孔７０７を作り、特定アクティブ領域７０３との電気的接触を行なわせる。
【００１３】
次に、図７（ｃ）に示すように、プラグ膜７０８をＣＶＤ法、スパッタリング法またはめっき法によりコンタクトプラグ内と層間絶縁膜上に形成する。
【００１４】
次に、図７（ｄ）に示すように、層間絶縁膜７０６上のプラグ膜７０８をＣＭＰ法やエッチバック法により除去し、コンタクトプラグ内にプラグ膜７０９を残す。このとき、エッチバックでの除去時には、オーバーエッチングがかかり、プラグ上に図７（ｄ）に示すような凹み７１０が形成される。また、ＣＭＰでの除去時にも、スラリーの化学的作用とポリッシングパッドの圧縮作用により、ある程度の量のタングステン膜がコンタクトから取り除かれて、図７（ｄ）に示すように凹部形状７１０になる。
【００１５】
【発明が解決しようとする課題】
上記したように、従来のコンタクトプラグの形成方法においては、プラグ上に凹部ができる。半導体メモリ装置において、この凹部の上に水素バリア膜を形成すると、図６に示したように導電性水素バリア膜６１１が凹部形状に形成される。
この部分では、リセスからある膜厚までは水素バリア膜の結晶性が局所段差により不均一に形成され、水素バリア性が低下するという問題がある。
【００１６】
したがって、この発明の目的は、かかる課題に鑑みてなされたものであり、タングステンもしくは他の導電性材料からなるコンタクトプラグ上に凹部が生じても、その上に形成される膜の水素バリア性を低下させない半導体メモリ装置およびその製造方法を提供することである。
【００１７】
【課題を解決するための手段】
上記課題を解決するためにこの発明の請求項１記載の半導体メモリ装置は、半導体基板上に形成されたトランジスタとこのトランジスタに導通するキャパシタとを有する半導体メモリ装置であって、前記半導体基板上に前記トランジスタを覆うように形成された層間絶縁膜と、前記層間絶縁膜上に形成された絶縁性水素バリア膜と、前記層間絶縁膜と前記絶縁性水素バリア膜とを貫通して前記トランジスタの不純物拡散層表面に達するように形成されたコンタクトホールと、前記コンタクトホール内に形成されたプラグと、同一平面に揃えた前記プラグと前記絶縁性水素バリア膜の上面に、前記キャパシタの下部電極の最下層となるように形成された導電性水素バリア膜とを備えた。
【００１８】
このように、コンタクトホール内に形成されたプラグと、同一平面に揃えたプラグと絶縁性水素バリア膜の上面に、キャパシタの下部電極の最下層となるように形成された導電性水素バリア膜とを備えたので、プラグ上に凹部が生じることがなく、導電性水素バリア膜の水素バリア性の低下を防止できる。このため、配線工程、水素シンタまたはパッシベーション成膜時の水素によりキャパシタの電気特性が劣化することがなく、信頼性に優れたキャパシタを実現できる。
【００１９】
請求項２記載の半導体メモリ装置は、半導体基板上に形成されたトランジスタとこのトランジスタに導通するキャパシタとを有する半導体メモリ装置であって、前記半導体基板上に前記トランジスタを覆うように形成された層間絶縁膜と、前記層間絶縁膜を貫通して前記トランジスタの不純物拡散層表面に達するように形成されたコンタクトホールと、前記コンタクトホール内に、上面が前記層間絶縁膜上面よりも低く位置するように形成されたプラグと、前記層間絶縁膜上面と前記プラグ上面とで形成された凹部内を埋め込み、前記キャパシタの下部電極の最下層となるように上面が平坦化して形成された導電性水素バリア膜とを備えた。
【００２０】
このように、コンタクトホール内に、上面が層間絶縁膜上面よりも低く位置するように形成されたプラグと、層間絶縁膜上面とプラグ上面とで形成された凹部内を埋め込み、キャパシタの下部電極の最下層となるように上面が平坦化して形成された導電性水素バリア膜とを備えたので、プラグ上に凹部が生じても、導電性水素バリア膜の結晶性が均一な膜厚を確保でき、水素バリア性の低下を防止できる。このため、配線工程、水素シンタまたはパッシベーション成膜時の水素によりキャパシタの電気特性が劣化することがなく、信頼性に優れたキャパシタを実現できる。
【００２１】
請求項３記載の半導体メモリ装置は、半導体基板上に形成されたトランジスタとこのトランジスタに導通するキャパシタとを有する半導体メモリ装置であって、前記半導体基板上に前記トランジスタを覆うように形成された層間絶縁膜と、前記層間絶縁膜上に形成された絶縁性水素バリア膜と、前記層間絶縁膜と前記絶縁性水素バリア膜とを貫通して前記トランジスタの不純物拡散層表面に達するように形成されたコンタクトホールと、前記コンタクトホール内に、上面が前記絶縁性水素バリア膜上面よりも低く位置するように形成されたプラグと、前記絶縁性水素バリア膜上面と前記プラグ上面とで形成された凹部内を埋め込み、前記キャパシタの下部電極の最下層となるように上面が平坦化して形成された導電性水素バリア膜とを備えた。
【００２２】
このように、コンタクトホール内に、上面が絶縁性水素バリア膜上面よりも低く位置するように形成されたプラグと、絶縁性水素バリア膜上面とプラグ上面とで形成された凹部内を埋め込み、キャパシタの下部電極の最下層となるように上面が平坦化して形成された導電性水素バリア膜とを備えたので、プラグ上に凹部が生じても、導電性水素バリア膜の結晶性が均一な膜厚を確保でき、水素バリア性の低下を防止できる。このため、配線工程、水素シンタまたはパッシベーション成膜時の水素によりキャパシタの電気特性が劣化することがなく、信頼性に優れたキャパシタを実現できる。
【００２３】
請求項４記載の半導体メモリ装置は、半導体基板上に形成されたトランジスタとこのトランジスタに導通するキャパシタとを有する半導体メモリ装置であって、前記半導体基板上に前記トランジスタを覆うように形成された層間絶縁膜と、前記層間絶縁膜上に形成された絶縁性水素バリア膜と、前記層間絶縁膜と前記絶縁性水素バリア膜とを貫通して前記トランジスタの不純物拡散層表面に達するように形成されたコンタクトホールと、前記コンタクトホール内を埋め込み、前記キャパシタの下部電極の最下層となるように上面が平坦化して形成された導電性水素バリア膜とを備えた。
【００２４】
このように、コンタクトホール内を埋め込み、キャパシタの下部電極の最下層となるように上面が平坦化して形成された導電性水素バリア膜を備えたので、コンタクトホール上に、導電性水素バリア膜の結晶性が均一な膜厚を確保でき、水素バリア性の低下を防止できる。このため、配線工程、水素シンタまたはパッシベーション成膜時の水素によりキャパシタの電気特性が劣化することがなく、信頼性に優れたキャパシタを実現できる。
【００２５】
請求項５記載の半導体メモリ装置の製造方法は、半導体基板上に形成されたトランジスタとキャパシタとを導通するとともに、前記キャパシタへの水素侵入を防止する水素バリア膜を設ける半導体メモリ装置の製造方法であって、前記半導体基板上に前記トランジスタを覆うように層間絶縁膜を形成する第１工程と、前記層間絶縁膜上に絶縁性水素バリア膜を形成する第２工程と、前記層間絶縁膜と前記絶縁性水素バリア膜とを貫通して前記トランジスタの不純物拡散層表面に達するコンタクトホールを形成する第３工程と、前記コンタクトホール内を埋め込むように前記絶縁性水素バリア膜上にプラグ膜を形成する第４工程と、前記絶縁性水素バリア膜の上面が露出し、前記コンタクトホール内の前記プラグ膜の上面が前記絶縁性水素バリア膜の上面より低い凹部が形成された状態となるように前記プラグ膜を除去することで、前記コンタクトホール内にプラグを埋め込み形成する第５工程と、前記凹部の深さ分だけ前記絶縁性水素バリア膜を除去し、前記プラグと前記絶縁性水素バリア膜の上面を同一平面に揃える第６工程と、前記プラグの上面と前記絶縁性水素バリア膜の上面とに導電性水素バリア膜を形成する第７工程とを含む。
【００２６】
このように、コンタクトホール内を埋め込むように絶縁性水素バリア膜上にプラグ膜を形成する第４工程と、絶縁性水素バリア膜の上面が露出し、コンタクトホール内のプラグ膜の上面が絶縁性水素バリア膜の上面より低い凹部が形成された状態となるようにプラグ膜を除去することで、コンタクトホール内にプラグを埋め込み形成する第５工程と、凹部の深さ分だけ絶縁性水素バリア膜を除去し、プラグと絶縁性水素バリア膜の上面を同一平面に揃える第６工程と、プラグの上面と絶縁性水素バリア膜の上面とに導電性水素バリア膜を形成する第７工程とを含むので、プラグ上の凹部をなくすことにより、その上の導電性水素バリア膜の結晶性が乱れることはなく、配線工程、水素シンタまたはパッシベーション成膜時における水素劣化のない信頼性に優れた誘電体キャパシタ特性を実現できる。
【００２７】
請求項６記載の半導体メモリ装置の製造方法は、半導体基板上に形成されたトランジスタとキャパシタとを導通するとともに、前記キャパシタへの水素侵入を防止する水素バリア膜を設ける半導体メモリ装置の製造方法であって、前記半導体基板上に前記トランジスタを覆うように層間絶縁膜を形成する第１工程と、前記層間絶縁膜を貫通して前記トランジスタの不純物拡散層表面に達するコンタクトホールを形成する第２工程と、前記コンタクトホール内を埋め込むように前記層間絶縁膜上にプラグ膜を形成する第３工程と、前記層間絶縁膜の上面が露出し、前記コンタクトホール内の前記プラグ膜の上面が前記層間絶縁膜の上面より低い凹部が形成された状態となるように前記プラグ膜を除去することで、前記コンタクトホール内にプラグを埋め込み形成する第４工程と、前記凹部を含む前記層間絶縁膜上に導電性水素バリア膜を形成する第５工程と、前記導電性水素バリア膜を前記層間絶縁膜が露出しないように平坦化する第６工程とを含む。
【００２８】
このように、コンタクトホール内を埋め込むように層間絶縁膜上にプラグ膜を形成する第３工程と、層間絶縁膜の上面が露出し、コンタクトホール内のプラグ膜の上面が層間絶縁膜の上面より低い凹部が形成された状態となるようにプラグ膜を除去することで、コンタクトホール内にプラグを埋め込み形成する第４工程と、凹部を含む層間絶縁膜上に導電性水素バリア膜を形成する第５工程と、導電性水素バリア膜を層間絶縁膜が露出しないように平坦化する第６工程とを含むので、プラグ上にできる凹部に水素バリア性が低下しない膜厚以上、導電性水素バリア膜を形成し、プラグ上の凹部から導電性水素バリア膜上に転写した凹部を平坦化することにより、導電性水素バリア膜の結晶性の乱れが少なく、配線工程、水素シンタまたはパッシベーション成膜時における水素劣化のない信頼性に優れた誘電体キャパシタ特性を実現できる。
【００２９】
請求項７記載の半導体メモリ装置の製造方法は、半導体基板上に形成されたトランジスタとキャパシタとを導通するとともに、前記キャパシタへの水素侵入を防止する水素バリア膜を設ける半導体メモリ装置の製造方法であって、前記半導体基板上に前記トランジスタを覆うように層間絶縁膜を形成する第１工程と、前記層間絶縁膜上に絶縁性水素バリア膜を形成する第２工程と、前記層間絶縁膜と前記絶縁性水素バリア膜とを貫通して前記トランジスタの不純物拡散層表面に達するコンタクトホールを形成する第３工程と、前記コンタクトホール内を埋め込むように前記絶縁性水素バリア膜上にプラグ膜を形成する第４工程と、前記絶縁性水素バリア膜の上面が露出し、前記コンタクトホール内の前記プラグ膜の上面が前記絶縁性水素バリア膜の上面より低い凹部が形成された状態となるように前記プラグ膜を除去することで、前記コンタクトホール内にプラグを埋め込み形成する第５工程と、前記凹部を含む前記絶縁性水素バリア膜上に導電性水素バリア膜を形成する第６工程と、前記導電性水素バリア膜を前記絶縁性水素バリア膜が露出しないように平坦化する第７工程とを含む。
【００３０】
このように、コンタクトホール内を埋め込むように絶縁性水素バリア膜上にプラグ膜を形成する第４工程と、絶縁性水素バリア膜の上面が露出し、コンタクトホール内のプラグ膜の上面が絶縁性水素バリア膜の上面より低い凹部が形成された状態となるようにプラグ膜を除去することで、コンタクトホール内にプラグを埋め込み形成する第５工程と、凹部を含む絶縁性水素バリア膜上に導電性水素バリア膜を形成する第６工程と、導電性水素バリア膜を絶縁性水素バリア膜が露出しないように平坦化する第７工程とを含むので、プラグ上にできる凹部に水素バリア性が低下しない膜厚以上、導電性水素バリア膜を形成し、プラグ上の凹部から導電性水素バリア膜上に転写した凹部を平坦化することにより、導電性水素バリア膜の結晶性の乱れが少なく、配線工程、水素シンタまたはパッシベーション成膜時における水素劣化のない信頼性に優れた誘電体キャパシタ特性を実現できる。
【００３１】
請求項８記載の半導体メモリ装置の製造方法は、半導体基板上に形成されたトランジスタとキャパシタとを導通するとともに、前記キャパシタへの水素侵入を防止する水素バリア膜を設ける半導体メモリ装置の製造方法であって、前記半導体基板上に前記トランジスタを覆うように層間絶縁膜を形成する第１工程と、前記層間絶縁膜上に絶縁性水素バリア膜を形成する第２工程と、前記層間絶縁膜と前記絶縁性水素バリア膜とを貫通して前記トランジスタの不純物拡散層表面に達するコンタクトホールを形成する第３工程と、前記コンタクトホール内を埋め込むように前記絶縁性水素バリア膜上に導電性水素バリア膜を形成する第４工程と、前記導電性水素バリア膜を前記絶縁性水素バリア膜が露出しないように平坦化する第５工程とを含む。
【００３２】
このように、コンタクトホール内を埋め込むように絶縁性水素バリア膜上に導電性水素バリア膜を形成する第４工程と、導電性水素バリア膜を絶縁性水素バリア膜が露出しないように平坦化する第５工程とを含むので、コンタクトホールに水素バリア性が低下しない膜厚以上、導電性水素バリア膜を形成し、コンタクトホールの凹部形状が導電性水素バリア膜上に転写した凹部を平坦化することにより、導電性水素バリア膜の結晶性が乱れず、配線工程、水素シンタまたはパッシベーション成膜時における水素劣化のない信頼性に優れた誘電体キャパシタ特性を実現できる。
【００３３】
請求項９記載の半導体メモリ装置の製造方法は、半導体基板上に形成されたトランジスタとキャパシタとを導通するとともに、前記キャパシタへの水素侵入を防止する水素バリア膜を設ける半導体メモリ装置の製造方法であって、前記半導体基板上に前記トランジスタを覆うように第１層間絶縁膜を形成する第１工程と、前記第１層間絶縁膜上に絶縁性水素バリア膜を形成する第２工程と、前記絶縁性水素バリア膜上に、プラグ形成時に生じるリセスの深さに相当する膜厚を持つ第２層間絶縁膜を形成する第３工程と、前記第１層間絶縁膜と前記絶縁性水素バリア膜と前記第２層間絶縁膜とを貫通して前記トランジスタの不純物拡散層表面に達するコンタクトホールを形成する第４工程と、前記コンタクトホール内を埋め込むように前記第２層間絶縁膜上にプラグ膜を形成する第５工程と、前記第２層間絶縁膜の上面が露出し、前記コンタクトホール内の前記プラグ膜の上面が前記第２層間絶縁膜の上面より低い凹部が形成された状態となるように前記プラグ膜を除去することで、前記コンタクトホール内にプラグを埋め込み形成する第６工程と、前記絶縁性水素バリア膜が露出するまで前記第２層間絶縁膜を除去し、前記プラグと前記絶縁性水素バリア膜の上面を同一平面に揃える第７工程と、前記プラグの上面と前記絶縁性水素バリア膜の上面とに導電性水素バリア膜を形成する第８工程とを含む。
【００３４】
このように、コンタクトホール内を埋め込むように第２層間絶縁膜上にプラグ膜を形成する第５工程と、第２層間絶縁膜の上面が露出し、コンタクトホール内のプラグ膜の上面が第２層間絶縁膜の上面より低い凹部が形成された状態となるようにプラグ膜を除去することで、コンタクトホール内にプラグを埋め込み形成する第６工程と、絶縁性水素バリア膜が露出するまで第２層間絶縁膜を除去し、プラグと絶縁性水素バリア膜の上面を同一平面に揃える第７工程と、プラグの上面と絶縁性水素バリア膜の上面とに導電性水素バリア膜を形成する第８工程とを含むので、プラグ上の凹部をなくすことにより、その上の導電性水素バリア膜の結晶性が乱れることはなく、配線工程、水素シンタまたはパッシベーション成膜時における水素劣化のない信頼性に優れた誘電体キャパシタ特性を実現できる。
【００３５】
請求項１０記載の半導体メモリ装置の製造方法は、請求項９記載の半導体メモリ装置の製造方法において、第２層間絶縁膜を、絶縁性水素バリア膜との選択比が２以上の条件で除去する。このように、第２層間絶縁膜を、絶縁性水素バリア膜との選択比が２以上の条件で除去するので、水素バリア性に効く、絶縁性水素バリア膜の膜厚ばらつきを抑えることができる。
【００３６】
請求項１１記載の半導体メモリ装置の製造方法は、請求項５，６，７または９記載の半導体メモリ装置の製造方法において、プラグ膜の材料がＷを含み、前記プラグ膜の除去にＣＭＰ法を用いる。このように、プラグ膜の材料がＷを含み、前記プラグ膜の除去にＣＭＰ法を用いるので、プラグ膜がＷであれば、ＷのＣＭＰ時にスラリーに一般的に含まれるＨ２Ｏ２やＫＮＯ３のような酸化剤によるウェットエッチング作用により、プラグ上にできる凹部がより深くなる。
【００３７】
請求項１２記載の半導体メモリ装置の製造方法は、請求項５，７または８記載の半導体メモリ装置の製造方法において、絶縁性水素バリア膜がＳｉＮ膜である。このように、絶縁性水素バリア膜がＳｉＮ膜であるので、ＣＭＰやエッチバックのレートが低いことや、ＣＭＰ後の洗浄液に含まれるＨＦのウェットエッチレートが低いことにより、プラグ上の凹部がより深くなる。
【００３８】
請求項１３記載の半導体メモリ装置の製造方法は、請求項６または７記載の半導体メモリ装置の製造方法において、導電性水素バリア膜の形成をＣＶＤ法により行う。このように、導電性水素バリア膜の形成をＣＶＤ法により行うので、プラグの凹部上に形成される水素バリア膜の結晶性の乱れが少なく、水素バリア性の低下をより抑えることができる。
【００３９】
【発明の実施の形態】
この発明の第１の実施の形態を図１に基づいて説明する。図１はこの発明の第１の実施形態の半導体メモリ装置の製造方法を示す工程断面図である。
【００４０】
図１において、１０１は半導体基板、１０２はＳＴＩ分離領域、１０３は不純物拡散層、１０４はゲート酸化膜、１０５はゲート電極、１０６は層間絶縁膜、１０７は絶縁性水素バリア膜、１０８はコンタクトホール、１０９はプラグ膜、１１２は導電性水素バリア膜である。
【００４１】
この半導体メモリ装置の製造方法は、半導体基板１０１上に形成されたトランジスタとキャパシタ（図６参照）とを導通するとともに、キャパシタへの水素侵入を防止する水素バリア膜を設ける。水素バリア膜は、絶縁性水素バリア膜１０７と導電性水素バリア膜１１２である。
【００４２】
この場合、図１（ａ）に示すように、半導体基板１０１上にトランジスタを覆うように層間絶縁膜１０６を形成する（第１工程）。また、層間絶縁膜１０６で被覆されたＳＴＩ分離領域１０２と高濃度不純物拡散層１０３を含む半導体基板１０１に、例えばＳｉＮ、ＴｉＡｌＯｘのような絶縁性水素バリア膜１０７を、好ましくは１０〜２００ｎｍの膜厚で、スパッタ法、ＣＶＤ法により形成する（第２工程）。
【００４３】
次に図１（ｂ）に示すように、前記拡散層１０３の上面の一部をその底面とするコンタクトホール１０８を、層間絶縁膜１０６と絶縁性水素バリア膜１０７とを貫通してドライエッチにより形成する（第３工程）。
【００４４】
次に図１（ｃ）に示すように、コンタクトホール１０８を埋め込むようにウェハ全面に、ＣＶＤ法、スパッタ法、あるいはめっき法により、例えばＷやポリシリコンのような導電膜（プラグ膜）１０９を形成する（第４工程）。
【００４５】
次に図１（ｄ）に示すように、絶縁性水素バリア膜１０７の上面が露出するまで、絶縁性水素バリア膜１０７上の導電膜１０９を、エッチバック法、またはＣＭＰ法により除去し、コンタクトプラグの内部に導電膜１０９を残し、プラグ１１０を埋め込み形成する（第５工程）。このとき、エッチバックやＣＭＰのオーバーの分だけ、コンタクトプラグの最上層の導電膜１０９も一緒に除去され、絶縁性水素バリア膜１０７の面より導電膜１０９の面が低くなり、凹部１１１になる。
【００４６】
次に図１（ｅ）に示すように、凹部１１１の深さと同じ膜厚分だけ、絶縁性水素バリア膜１０７をＣＭＰ法、エッチバック法、ウェットエッチ法により除去し、絶縁性水素バリア膜１０７とプラグ１１０の上面を同一平面に揃える（第６工程）。このとき、完全に絶縁性水素バリア膜１０７とプラグ１１０とを同一平面に揃えるのが望ましいが、ばらつき等によりプラグ１１０がプラグ径の１００分の１以内の範囲で、凹部形状あるいは凸部形状になってもよい。
【００４７】
次に図１（ｆ）に示すように、ウェハ全面に例えば、ＴｉＮ、ＴｉＡｌＮ、ＴｉＡｌＯＮのような導電性の水素バリア膜１１２をスパッタ法、またはＣＶＤ法により形成する（第７工程）。コンタクトプラグ上の凹部をなくすことにより、その上の水素バリア膜１１２の結晶性が乱れることはなく、配線工程、水素シンタまたはパッシベーション成膜時の水素が強誘電体の信頼性を低下させることはなくなる。
【００４８】
ここで、プラグ膜１０９がＷであれば、ＷのＣＭＰ時にスラリーに一般的に含まれるＨ２Ｏ２やＫＮＯ３のような酸化剤によるウェットエッチング作用により、プラグ１１０上にできる凹部１１１がより深くなる。
【００４９】
また、ここで、絶縁性水素バリア膜１０７がＳｉＮであれば、ＣＭＰやエッチバックのレートが低いことや、ＣＭＰ後の洗浄液に含まれるＨＦのウェットエッチレートが低いことにより、プラグ１１０上の凹部１１１がより深くなる。
【００５０】
この発明の第２の実施の形態を図２に基づいて説明する。図２はこの発明の第２の実施形態の半導体メモリ装置の製造方法を示す工程断面図である。
【００５１】
図２において、２０１は半導体基板、２０２はＳＴＩ分離領域、２０３は不純物拡散層、２０４はゲート酸化膜、２０５はゲート電極、２０６は層間絶縁膜、２０７はコンタクトホール、２０８はプラグ膜、２０９はプラグ、２１１は導電性水素バリア膜である。
【００５２】
この半導体メモリ装置の製造方法は、半導体基板２０１上に形成されたトランジスタとキャパシタ（図６参照）とを導通するとともに、キャパシタへの水素侵入を防止する水素バリア膜を設ける。水素バリア膜は、導電性水素バリア膜２１１である。
【００５３】
この場合、図２（ａ）に示すように、ＳＴＩ分離領域２０２と高濃度不純物拡散層２０３を含む半導体基板２０１にトランジスタを覆うように層間絶縁膜２０６を平滑に形成する（第１工程）。
【００５４】
次に、図２（ｂ）に示すように、前記拡散層２０３の上面の一部をその底面とするコンタクトホール２０７を層間絶縁膜２０６を貫通してドライエッチにより形成する（第２工程）。
【００５５】
次に図２（ｃ）に示すように、コンタクトホール２０７を埋め込むようにウェハ全面に、ＣＶＤ法、スパッタ法、あるいはめっき法により例えばＷやポリシリコンのような導電膜（プラグ膜）２０８を形成する（第３工程）。
【００５６】
次に図２（ｄ）に示すように、絶縁性水素バリア膜２０７の上面が露出するまで、層間絶縁膜２０６上の導電膜２０８を、エッチバック法、またはＣＭＰ法により除去し、コンタクトプラグの内部に導電膜２０８を残し、プラグ２０９を埋め込み形成する（第４工程）。このとき、コンタクトプラグの最上層の導電膜２０８も一緒に除去され、層間絶縁膜２０６の面より導電膜２０８の面が低くなり、凹部２１０になる。
【００５７】
次に図２（ｅ）に示すように、凹部２１０内と層間絶縁膜２０６上に例えば、ＴｉＮ、ＴｉＡｌＮ、ＴｉＡｌＯＮのような導電性水素バリア膜２１１を形成する（第５工程）。
【００５８】
次に図２（ｆ）に示すように、ＣＭＰ法を用いて層間絶縁膜２０６が露出しないように、導電性水素バリア膜２１１を所望の膜厚まで研磨する（第６工程）。所望の膜厚とは、水素バリア性を完全に保持するために好ましくは５０ｎｍ以上であるが、コンタクトのエッチングや後工程のドライエッチでパターニングすることを考慮すると、水素バリア性が低下しなければ、より薄い方が好ましい。プラグ２０９上にできる凹部２１０に水素バリア性が低下しない膜厚以上、導電性水素バリア膜２１１を形成することにより、水素バリア性の低下を防止できる。更に、プラグ２０９上の凹部２１０が導電性水素バリア膜２１１に転写して、導電性水素バリア膜２１１上に凹部が発生するのを、ＣＭＰにより平坦化することにより、その形状不良をなくすことができる。
【００５９】
ここで、プラグ膜２０８がＷであれば、ＷのＣＭＰ時にスラリー中に一般的に含まれるＨ２Ｏ２やＫＮＯ３のような酸化剤によるウェットエッチング作用により、プラグ２０９上にできる凹部２１０がより深くなる。
【００６０】
また、ここで、カバレッジ性の良いＣＶＤ法により導電性水素バリア膜２１１を形成すれば、プラグ２０９の窪みの上に形成される水素バリア膜の結晶性の乱れが少なく、水素バリア性が低下をより抑えることができる。
【００６１】
この発明の第３の実施の形態を図３に基づいて説明する。図３はこの発明の第３の実施形態の半導体メモリ装置の製造方法を示す工程断面図である。
【００６２】
図３において、３０１は半導体基板、３０２はＳＴＩ分離領域、３０３は不純物拡散層、３０４はゲート酸化膜、３０５はゲート電極、３０６は層間絶縁膜、３０７は絶縁性水素バリア膜、３０８はコンタクトホール、３０９はプラグ膜、３１０はプラグ、３１２は導電性水素バリア膜である。
【００６３】
この半導体メモリ装置の製造方法は、半導体基板３０１上に形成されたトランジスタとキャパシタ（図６参照）とを導通するとともに、キャパシタへの水素侵入を防止する水素バリア膜を設ける。水素バリア膜は、絶縁性水素バリア膜３０７と導電性水素バリア膜３１２である。
【００６４】
この場合、図３（ａ）に示すように、半導体基板３０１上にトランジスタを覆うように層間絶縁膜３０６を形成する（第１工程）。また、層間絶縁膜３０６で被覆されたＳＴＩ分離領域３０２と高濃度不純物拡散層３０３を含む半導体基板３０１に例えばＳｉＮやＴｉＡｌＯｘのような絶縁性水素バリア膜３０７を好ましくは１０〜２００ｎｍの膜厚で、スパッタ法またはＣＶＤ法により形成する（第２工程）。
【００６５】
次に、図３（ｂ）に示すように、前記拡散層３０３の上面の一部をその底面とするコンタクトホール３０８を、層間絶縁膜３０６と絶縁性水素バリア膜３０７とを貫通してドライエッチにより形成する（第３工程）。
【００６６】
次に図３（ｃ）に示すように、コンタクトホール３０８を埋め込むようにウェハ全面に、ＣＶＤ法、スパッタ法、あるいはめっき法により例えばＷやポリシリコンのような導電膜（プラグ膜）３０９を形成する（第４工程）。
【００６７】
次に図３（ｄ）に示すように、絶縁性水素バリア膜３０７の上面が露出するまで、絶縁性水素バリア膜３０７上の導電膜３０８を、エッチバック法、またはＣＭＰ法により除去し、コンタクトプラグの内部に導電膜３０８を残し、プラグ３１０を埋め込み形成する（第５工程）。このとき、コンタクトプラグの最上層の導電膜３０８も一緒に除去され、絶縁性水素バリア膜３０７の面より導電膜３０８の面が低くなり、凹部３１１になる。
【００６８】
次に図３（ｅ）に示すように、凹部３１１内と絶縁性水素バリア膜３０７上に例えばＴｉＮ、ＴｉＡＬＮ、ＴｉＡｌＯＮのような導電性水素バリア膜３１２を形成する（第６工程）。
【００６９】
次に図３（ｆ）に示すように、ＣＭＰ法を用いて絶縁性水素バリア膜３０７が露出しないように、導電性水素バリア膜３１２を所望の膜厚まで研磨する（第７工程）。所望の膜厚とは、水素バリア性を完全に保持するために好ましくは５０ｎｍ以上であるが、コンタクトのエッチングや後工程のドライエッチでパターニングすることを考慮すると、水素バリア性が低下しなければ、より薄い方が好ましい。プラグ３１０上にできる凹部３１１に水素バリア性が低下しない膜厚以上、導電性水素バリア膜３１２を形成することにより、水素バリア性の低下を防止できる。更に、プラグ３１０上の凹部３１１が導電性水素バリア膜３１２に転写して、導電性水素バリア膜３１２上に凹部３１１が発生するのを、ＣＭＰにより平坦化することにより、形状不良をなくすことができる。
【００７０】
ここで、プラグ膜３０８がＷであれば、ＷのＣＭＰ時にスラリー中に一般的に含まれるＨ２Ｏ２やＫＮＯ３のような酸化剤によるウェットエッチング作用により、プラグ３１０上にできる凹部３１１がより深くなる。
【００７１】
また、ここで、絶縁性水素バリア膜３０７がＳｉＮであれば、ＣＭＰやエッチバックのレートが低いことや、ＣＭＰ後の洗浄液に含まれるＨＦのウェットエッチレートが低いことにより、プラグ３１０上の凹部３１１がより深くなる。
【００７２】
また、ここで、カバレッジ性の良いＣＶＤ法により導電性水素バリア膜３１２を形成すれば、プラグ３１０の窪みの上に形成される水素バリア膜の結晶性の乱れが少なく、水素バリア性が低下をより抑えることができる。
【００７３】
この発明の第４の実施の形態を図４に基づいて説明する。図４はこの発明の第４の実施形態の半導体メモリ装置の製造方法を示す工程断面図である。
【００７４】
図４において、４０１は半導体基板、４０２はＳＴＩ分離領域、４０３は不純物拡散層、４０４はゲート酸化膜、４０５はゲート電極、４０６は層間絶縁膜、４０７は絶縁性水素バリア膜、４０８はコンタクトホール、４０９は導電性水素バリア膜である。
【００７５】
この半導体メモリ装置の製造方法は、半導体基板４０１上に形成されたトランジスタとキャパシタ（図６参照）とを導通するとともに、キャパシタへの水素侵入を防止する水素バリア膜を設ける。水素バリア膜は、絶縁性水素バリア膜４０７と導電性水素バリア膜４０９である。
【００７６】
この場合、図４（ａ）に示すように、半導体基板４０１上にトランジスタを覆うように層間絶縁膜４０６を形成する（第１工程）。また、層間絶縁膜４０６で被覆されたＳＴＩ分離領域４０２と高濃度不純物拡散層４０３を含む半導体基板４０１に例えばＳｉＮ、ＴｉＡｌＯｘのような絶縁性水素バリア膜４０７を好ましくは１０〜２００ｎｍの膜厚で、スパッタ法またはＣＶＤ法により形成する（第２工程）。
【００７７】
次に、図４（ｂ）に示すように、前記拡散層４０３の上面の一部をその底面とするコンタクトホール４０８を、層間絶縁膜４０６と絶縁性水素バリア膜４０７とを貫通してドライエッチにより形成する（第３工程）。
【００７８】
次に図４（ｃ）に示すように、コンタクトホールを埋め込むようにウェハ全面に、例えばＴｉＮ、ＴｉＡｌＮやＴｉＡｌＯＮのような導電性水素バリア膜４０９を形成する（第４工程）。
【００７９】
次に図４（ｄ）に示すように、ＣＭＰ法を用いて絶縁性水素バリア膜４０７が露出しないように、導電性水素バリア膜４０９を所望の膜厚まで研磨する（第５工程）。所望の膜厚とは、水素バリア性を完全に保持するために好ましくは５０ｎｍ以上であるが、コンタクトのエッチングや後工程のドライエッチでパターニングすることを考慮すると、水素バリア性が低下しなければ、より薄い方が好ましい。コンタクトホール４０８内と絶縁性水素バリア膜４０７上に水素バリア性が低下しない膜厚以上、導電性水素バリア膜を形成することにより、水素バリア性の低下を防止できる。更に、導電性水素バリア膜４０９のうち、コンタクトホール４０８内に埋込まれた部分の上において、導電性水素バリア膜４０９上に凹部が発生するのを、ＣＭＰにより平坦化することにより、形状不良をなくすことができる。
【００８０】
ここで、カバレッジ性の良いＣＶＤ法により導電性水素バリア膜４０９を形成すれば、コンタクトホール４０８上に形成される水素バリア膜の結晶性は乱れず、水素バリア性が低下することはなくなる。
【００８１】
この発明の第５の実施の形態を図５に基づいて説明する。図５はこの発明の第５の実施形態の半導体メモリ装置の製造方法を示す工程断面図である。
【００８２】
図４において、５０１は半導体基板、５０２はＳＴＩ分離領域、５０３は不純物拡散層、５０４はゲート酸化膜、５０５はゲート電極、５０６は第１層間絶縁膜、５０７は絶縁性水素バリア膜、５０８は第２層間絶縁膜、５０９はコンタクトホール、５１０はプラグ膜、５１１はプラグ、５１３は導電性水素バリア膜である。
【００８３】
この半導体メモリ装置の製造方法は、半導体基板５０１上に形成されたトランジスタとキャパシタ（図６参照）とを導通するとともに、キャパシタへの水素侵入を防止する水素バリア膜を設ける。水素バリア膜は、絶縁性水素バリア膜５０７と導電性水素バリア膜５１３である。
【００８４】
この場合、図５（ａ）に示すように、半導体基板５０１上にトランジスタを覆うように第１層間絶縁膜５０６を形成する（第１工程）。また、第１層間絶縁膜５０６で被覆されたＳＴＩ分離領域５０２と高濃度不純物拡散層５０３を含む半導体基板５０１に例えばＳｉＮ、ＴｉＡｌＯｘのような絶縁性水素バリア膜５０７を好ましくは１０〜１００ｎｍの膜厚で、スパッタ法またはＣＶＤ法により形成する（第２工程）。次に、プラグ形成時に生じるリセスの深さと同じ膜厚だけ、第２層間絶縁膜５０８を形成する（第３工程）。
【００８５】
次に、図５（ｂ）に示すように、前記拡散層５０３の上面の一部をその底面とするコンタクトホール５０９を、第１層間絶縁膜５０６と絶縁性水素バリア膜５０７と第２層間絶縁膜５０８とを貫通してドライエッチにより形成する（第４工程）。
【００８６】
次に図５（ｃ）に示すように、コンタクトホール５０９を埋め込むようにウェハ全面に、ＣＶＤ法、スパッタ法、あるいはめっき法により例えばＷやポリシリコンのような導電膜（プラグ膜）５１０を形成する（第５工程）。
【００８７】
次に図５（ｄ）に示すように、第２層間絶縁膜５０８の上面が露出するまで、絶縁性水素バリア膜５０７上の導電膜５１０を、エッチバック法、またはＣＭＰ法により除去し、コンタクトプラグの内部に導電膜５１０を残し、プラグ５１１を埋め込み形成する（第６工程）。このとき、コンタクトプラグの最上層の導電膜５１０も一緒に除去され、絶縁性水素バリア膜５０７の面より導電膜５１０の面が低くなり、凹部５１２になる。
【００８８】
次に図５（ｅ）に示すように、ウェットエッチ法、ＣＭＰ法、エッチバック法により、第２層間絶縁膜５０８を除去することにより、絶縁性水素バリア膜５０７とプラグ５１１の上面を同一平面に揃えることができる（第７工程）。このとき、完全に絶縁性水素バリア膜５０７とプラグ５１１とを同一平面に揃えることが望ましいが、ばらつき等によりプラグ５１１がプラグ径の１００分の１以内の範囲で、凹部形状あるいは凸部形状になってもよい。
【００８９】
次に図５（ｆ）に示すように、プラグ５１１と絶縁性水素バリア膜５０７上に例えばＴｉＮ、ＴｉＡＬＮやＴｉＡｌＯＮのような導電性水素バリア膜５１３を形成する（第８工程）。コンタクトプラグ上の凹部をなくすことにより、その上の導電性水素バリア膜５１３の結晶性が乱れることはなく、配線工程、水素シンタまたはパッシベーション成膜時の水素が強誘電体の信頼性を低下させることはなくなる。
【００９０】
ここで、第２層間絶縁膜５０８を、絶縁性水素バリア膜５０７との選択比が２以上の条件で除去することにより、水素バリア性に効く、絶縁性水素バリア膜５０７の膜厚ばらつきを抑えることができる。
【００９１】
【発明の効果】
この発明の請求項１記載の半導体メモリ装置によれば、コンタクトホール内に形成されたプラグと、同一平面に揃えたプラグと絶縁性水素バリア膜の上面に、キャパシタの下部電極の最下層となるように形成された導電性水素バリア膜とを備えたので、プラグ上に凹部が生じることがなく、導電性水素バリア膜の水素バリア性の低下を防止できる。このため、配線工程、水素シンタまたはパッシベーション成膜時の水素によりキャパシタの電気特性が劣化することがなく、信頼性に優れたキャパシタを実現できる。
【００９２】
この発明の請求項２記載の半導体メモリ装置によれば、コンタクトホール内に、上面が層間絶縁膜上面よりも低く位置するように形成されたプラグと、層間絶縁膜上面とプラグ上面とで形成された凹部内を埋め込み、キャパシタの下部電極の最下層となるように上面が平坦化して形成された導電性水素バリア膜とを備えたので、プラグ上に凹部が生じても、導電性水素バリア膜の結晶性が均一な膜厚を確保でき、水素バリア性の低下を防止できる。このため、配線工程、水素シンタまたはパッシベーション成膜時の水素によりキャパシタの電気特性が劣化することがなく、信頼性に優れたキャパシタを実現できる。
【００９３】
この発明の請求項３記載の半導体メモリ装置によれば、コンタクトホール内に、上面が絶縁性水素バリア膜上面よりも低く位置するように形成されたプラグと、絶縁性水素バリア膜上面とプラグ上面とで形成された凹部内を埋め込み、キャパシタの下部電極の最下層となるように上面が平坦化して形成された導電性水素バリア膜とを備えたので、プラグ上に凹部が生じても、導電性水素バリア膜の結晶性が均一な膜厚を確保でき、水素バリア性の低下を防止できる。このため、配線工程、水素シンタまたはパッシベーション成膜時の水素によりキャパシタの電気特性が劣化することがなく、信頼性に優れたキャパシタを実現できる。
【００９４】
この発明の請求項４記載の半導体メモリ装置によれば、コンタクトホール内を埋め込み、キャパシタの下部電極の最下層となるように上面が平坦化して形成された導電性水素バリア膜を備えたので、コンタクトホール上に、導電性水素バリア膜の結晶性が均一な膜厚を確保でき、水素バリア性の低下を防止できる。このため、配線工程、水素シンタまたはパッシベーション成膜時の水素によりキャパシタの電気特性が劣化することがなく、信頼性に優れたキャパシタを実現できる。
【００９５】
この発明の請求項５記載の半導体メモリ装置の製造方法によれば、コンタクトホール内を埋め込むように絶縁性水素バリア膜上にプラグ膜を形成する第４工程と、絶縁性水素バリア膜の上面が露出し、コンタクトホール内のプラグ膜の上面が絶縁性水素バリア膜の上面より低い凹部が形成された状態となるようにプラグ膜を除去することで、コンタクトホール内にプラグを埋め込み形成する第５工程と、凹部の深さ分だけ絶縁性水素バリア膜を除去し、プラグと絶縁性水素バリア膜の上面を同一平面に揃える第６工程と、プラグの上面と絶縁性水素バリア膜の上面とに導電性水素バリア膜を形成する第７工程とを含むので、プラグ上の凹部をなくすことにより、その上の導電性水素バリア膜の結晶性が乱れることはなく、配線工程、水素シンタまたはパッシベーション成膜時における水素劣化のない信頼性に優れた誘電体キャパシタ特性を実現できる。
【００９６】
この発明の請求項６記載の半導体メモリ装置の製造方法によれば、コンタクトホール内を埋め込むように層間絶縁膜上にプラグ膜を形成する第３工程と、層間絶縁膜の上面が露出し、コンタクトホール内のプラグ膜の上面が層間絶縁膜の上面より低い凹部が形成された状態となるようにプラグ膜を除去することで、コンタクトホール内にプラグを埋め込み形成する第４工程と、凹部を含む層間絶縁膜上に導電性水素バリア膜を形成する第５工程と、導電性水素バリア膜を層間絶縁膜が露出しないように平坦化する第６工程とを含むので、プラグ上にできる凹部に水素バリア性が低下しない膜厚以上、導電性水素バリア膜を形成し、プラグ上の凹部から導電性水素バリア膜上に転写した凹部を平坦化することにより、導電性水素バリア膜の結晶性の乱れが少なく、配線工程、水素シンタまたはパッシベーション成膜時における水素劣化のない信頼性に優れた誘電体キャパシタ特性を実現できる。
【００９７】
この発明の請求項７記載の半導体メモリ装置の製造方法によれば、コンタクトホール内を埋め込むように絶縁性水素バリア膜上にプラグ膜を形成する第４工程と、絶縁性水素バリア膜の上面が露出し、コンタクトホール内のプラグ膜の上面が絶縁性水素バリア膜の上面より低い凹部が形成された状態となるようにプラグ膜を除去することで、コンタクトホール内にプラグを埋め込み形成する第５工程と、凹部を含む絶縁性水素バリア膜上に導電性水素バリア膜を形成する第６工程と、導電性水素バリア膜を絶縁性水素バリア膜が露出しないように平坦化する第７工程とを含むので、プラグ上にできる凹部に水素バリア性が低下しない膜厚以上、導電性水素バリア膜を形成し、プラグ上の凹部から導電性水素バリア膜上に転写した凹部を平坦化することにより、導電性水素バリア膜の結晶性の乱れが少なく、配線工程、水素シンタまたはパッシベーション成膜時における水素劣化のない信頼性に優れた誘電体キャパシタ特性を実現できる。
【００９８】
この発明の請求項８記載の半導体メモリ装置の製造方法によれば、コンタクトホール内を埋め込むように絶縁性水素バリア膜上に導電性水素バリア膜を形成する第４工程と、導電性水素バリア膜を絶縁性水素バリア膜が露出しないように平坦化する第５工程とを含むので、コンタクトホールに水素バリア性が低下しない膜厚以上、導電性水素バリア膜を形成し、コンタクトホールの凹部形状が導電性水素バリア膜上に転写した凹部を平坦化することにより、導電性水素バリア膜の結晶性が乱れず、配線工程、水素シンタまたはパッシベーション成膜時における水素劣化のない信頼性に優れた誘電体キャパシタ特性を実現できる。
【００９９】
この発明の請求項９記載の半導体メモリ装置の製造方法によれば、コンタクトホール内を埋め込むように第２層間絶縁膜上にプラグ膜を形成する第５工程と、第２層間絶縁膜の上面が露出し、コンタクトホール内のプラグ膜の上面が第２層間絶縁膜の上面より低い凹部が形成された状態となるようにプラグ膜を除去することで、コンタクトホール内にプラグを埋め込み形成する第６工程と、絶縁性水素バリア膜が露出するまで第２層間絶縁膜を除去し、プラグと絶縁性水素バリア膜の上面を同一平面に揃える第７工程と、プラグの上面と絶縁性水素バリア膜の上面とに導電性水素バリア膜を形成する第８工程とを含むので、プラグ上の凹部をなくすことにより、その上の導電性水素バリア膜の結晶性が乱れることはなく、配線工程、水素シンタまたはパッシベーション成膜時における水素劣化のない信頼性に優れた誘電体キャパシタ特性を実現できる。
【０１００】
請求項１０では、第２層間絶縁膜を、絶縁性水素バリア膜との選択比が２以上の条件で除去するので、水素バリア性に効く、絶縁性水素バリア膜の膜厚ばらつきを抑えることができる。
【０１０１】
請求項１１では、プラグ膜の材料がＷを含み、前記プラグ膜の除去にＣＭＰ法を用いるので、プラグ膜がＷであれば、ＷのＣＭＰ時にスラリーに一般的に含まれるＨ２Ｏ２やＫＮＯ３のような酸化剤によるウェットエッチング作用により、プラグ上にできる凹部がより深くなる。
【０１０２】
請求項１２では、絶縁性水素バリア膜がＳｉＮ膜であるので、ＣＭＰやエッチバックのレートが低いことや、ＣＭＰ後の洗浄液に含まれるＨＦのウェットエッチレートが低いことにより、プラグ上の凹部がより深くなる。
【０１０３】
請求項１３では、導電性水素バリア膜の形成をＣＶＤ法により行うので、プラグの凹部上に形成される水素バリア膜の結晶性の乱れが少なく、水素バリア性の低下をより抑えることができる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態の半導体メモリ装置の製造方法を示す工程断面図である。
【図２】この発明の第２の実施形態の半導体メモリ装置の製造方法を示す工程断面図である。
【図３】この発明の第３の実施形態の半導体メモリ装置の製造方法を示す工程断面図である。
【図４】この発明の第４の実施形態の半導体メモリ装置の製造方法を示す工程断面図である。
【図５】この発明の第５の実施形態の半導体メモリ装置の製造方法を示す工程断面図である。
【図６】従来の半導体メモリ装置を示す断面図である。
【図７】従来のコンタクトプラグの製造方法を示す工程断面図である。
【符号の説明】
１０１ 半導体基板
１０２ ＳＴＩ分離領域
１０３ 不純物拡散層
１０４ ゲート酸化膜
１０５ ゲート電極
１０６ 層間絶縁膜
１０７ 絶縁性水素バリア膜
１０８ コンタクトホール
１０９ プラグ膜
１１０ プラグ
１１１ プラグ上の凹部
１１２ 導電性水素バリア膜
５０６ 第１層間絶縁膜
５０８ 第２層間絶縁膜
６０４ 拡散層
６１１ スタックドキャパシタの下部電極
６１２ スペーサ膜
６１３ 高誘電体または強誘電体
６１４ スタックドキャパシタの上部電極
６１５ キャパシタ層間膜
【発明の属する技術分野】
この発明は、ＤＲＡＭやＦｅＲＡＭ等の半導体メモリ装置に関し、特に強誘電体または高誘電体膜を用いたスタックドキャパシタ及びそのスタックドキャパシタを搭載した半導体メモリ装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
最先端ＤＲＡＭでは、そのセル面積の縮小化に伴い、従来のシリコン酸窒化膜を用いた３次元キャパシタ構造による対応だけでは、製造プロセスが複雑かつ困難となり、その結果、十分なキャパシタ容量を得ることが出来なくなってきている。
【０００３】
そこで、キャパシタに用いる誘電体を誘電率の大きいものに変える必要性が生じてきた。そのような誘電率の高い材料として、（Ｂａ，Ｓｒ）ＴｉＯ３，Ｔａ２Ｏ５等の高誘電体材料やＰＺＴ，ＳＢＴ，ＢＬＴなどの酸化物セラミックの強誘電体材料がある。また、これらの誘電体膜を用いるためには、それらを結晶成長させるための下地層となるべき電極材料として、Ｐｔ，Ｐｄ，Ｒｈ，Ｎｉ，Ｗなどの金属や、Ｐｔ，Ｐｄ，Ｒｈ，Ｎｉ，Ｗなどの合金や、Ｒｕ／ＲｕＯ２，Ｉｒ／ＩｒＯ２などの金属積層膜を用いる必要がある。
【０００４】
また、高誘電体材料および強誘電体材料は還元性雰囲気により容易に還元するという問題がある。
【０００５】
一方、混載ＤＲＡＭや混載ＦｅＲＡＭでは、トランジスタとの互換性を維持するために、水素シンタが必要である。さらに、メモリ素子の製造工程時、半導体素子を湿気、または粉塵などの外部の有害環境から保護するため、金属配線上にパッシベーション膜を形成する工程がある。このパッシベーション膜のデポは、水素雰囲気中で行なわれる。また、配線工程においても、水素雰囲気で処理される工程が多い。
【０００６】
これらの水素ガスがメモリセルのキャパシタの性質を低下させる。すなわち、水素ガス及びイオンがキャパシタに至って誘電体を成す酸素原子と反応してキャパシタの特性を低下させる。
【０００７】
従って、スタックドキャパシタを有する半導体メモリ装置では、キャパシタを水素が通過しない膜（以降、水素バリア膜と呼ぶ）で囲み、水素が誘電体に至るのを防止しなければならない。そのために、キャパシタの周りを絶縁性水素バリア膜で囲い、更に下部電極からの水素侵入を防止するために下部電極とプラグ膜の間に導電性水素バリア膜を設ける必要がある（例えば、特許文献１参照。）。
【０００８】
【特許文献１】
特開平１０−１８９６０２号公報
図６は、従来の誘電体膜を用いたスタック構造のキャパシタを有する半導体メモリ装置の構成を示す断面図である。絶縁性水素バリア膜については、キャパシタを囲むように種々の方法で形成されるため、ここでは省略する。
【０００９】
同図において、６０１は半導体基板、６０２はＳＴＩ分離領域、６０３は不純物領域、６０４は拡散層、６０５はゲート酸化膜、６０６はゲート電極、６０７は層間絶縁膜、６０８はコンタクトホール、６０９はコンタクトホール６０８を埋めるプラグ、６１０は導電性水素バリア膜、６１１はスタックドキャパシタの下部電極、６１２はシリコン酸化膜のスペーサ膜、６１３は強誘電体膜または高誘電体膜、６１４はスタックドキャパシタの上部電極、６１５はキャパシタ層間絶縁膜である。
【００１０】
上記した従来の半導体メモリ装置では、プラグ６０９は層間絶縁膜６０７内に形成されたコンタクトホール６０８と層間絶縁膜６０７の上面上にプラグ膜を形成し、この層間絶縁膜６０７の上面上のプラグ膜をＣＭＰ法やエッチバック法により除去することにより形成される。
【００１１】
次に、コンタクトプラグ形成工程を説明する。まず、図７（ａ）に示すように半導体基板７０１表面にＳＴＩ分離領域７０２、トランジスタの不純物領域７０３、ゲート酸化膜７０４、ゲート電極７０５を形成し、その上に層間絶縁膜７０６を形成する。
【００１２】
次に、図７（ｂ）に示すように層間絶縁膜７０６をマスクしてコンタクト開孔パターンを形成させ、この層を例えば反応性イオンエッチ（ＲＩＥ）法によりエッチングして、絶縁層の上部表面からウェハ中にコンタクト開孔７０７を作り、特定アクティブ領域７０３との電気的接触を行なわせる。
【００１３】
次に、図７（ｃ）に示すように、プラグ膜７０８をＣＶＤ法、スパッタリング法またはめっき法によりコンタクトプラグ内と層間絶縁膜上に形成する。
【００１４】
次に、図７（ｄ）に示すように、層間絶縁膜７０６上のプラグ膜７０８をＣＭＰ法やエッチバック法により除去し、コンタクトプラグ内にプラグ膜７０９を残す。このとき、エッチバックでの除去時には、オーバーエッチングがかかり、プラグ上に図７（ｄ）に示すような凹み７１０が形成される。また、ＣＭＰでの除去時にも、スラリーの化学的作用とポリッシングパッドの圧縮作用により、ある程度の量のタングステン膜がコンタクトから取り除かれて、図７（ｄ）に示すように凹部形状７１０になる。
【００１５】
【発明が解決しようとする課題】
上記したように、従来のコンタクトプラグの形成方法においては、プラグ上に凹部ができる。半導体メモリ装置において、この凹部の上に水素バリア膜を形成すると、図６に示したように導電性水素バリア膜６１１が凹部形状に形成される。
この部分では、リセスからある膜厚までは水素バリア膜の結晶性が局所段差により不均一に形成され、水素バリア性が低下するという問題がある。
【００１６】
したがって、この発明の目的は、かかる課題に鑑みてなされたものであり、タングステンもしくは他の導電性材料からなるコンタクトプラグ上に凹部が生じても、その上に形成される膜の水素バリア性を低下させない半導体メモリ装置およびその製造方法を提供することである。
【００１７】
【課題を解決するための手段】
上記課題を解決するためにこの発明の請求項１記載の半導体メモリ装置は、半導体基板上に形成されたトランジスタとこのトランジスタに導通するキャパシタとを有する半導体メモリ装置であって、前記半導体基板上に前記トランジスタを覆うように形成された層間絶縁膜と、前記層間絶縁膜上に形成された絶縁性水素バリア膜と、前記層間絶縁膜と前記絶縁性水素バリア膜とを貫通して前記トランジスタの不純物拡散層表面に達するように形成されたコンタクトホールと、前記コンタクトホール内に形成されたプラグと、同一平面に揃えた前記プラグと前記絶縁性水素バリア膜の上面に、前記キャパシタの下部電極の最下層となるように形成された導電性水素バリア膜とを備えた。
【００１８】
このように、コンタクトホール内に形成されたプラグと、同一平面に揃えたプラグと絶縁性水素バリア膜の上面に、キャパシタの下部電極の最下層となるように形成された導電性水素バリア膜とを備えたので、プラグ上に凹部が生じることがなく、導電性水素バリア膜の水素バリア性の低下を防止できる。このため、配線工程、水素シンタまたはパッシベーション成膜時の水素によりキャパシタの電気特性が劣化することがなく、信頼性に優れたキャパシタを実現できる。
【００１９】
請求項２記載の半導体メモリ装置は、半導体基板上に形成されたトランジスタとこのトランジスタに導通するキャパシタとを有する半導体メモリ装置であって、前記半導体基板上に前記トランジスタを覆うように形成された層間絶縁膜と、前記層間絶縁膜を貫通して前記トランジスタの不純物拡散層表面に達するように形成されたコンタクトホールと、前記コンタクトホール内に、上面が前記層間絶縁膜上面よりも低く位置するように形成されたプラグと、前記層間絶縁膜上面と前記プラグ上面とで形成された凹部内を埋め込み、前記キャパシタの下部電極の最下層となるように上面が平坦化して形成された導電性水素バリア膜とを備えた。
【００２０】
このように、コンタクトホール内に、上面が層間絶縁膜上面よりも低く位置するように形成されたプラグと、層間絶縁膜上面とプラグ上面とで形成された凹部内を埋め込み、キャパシタの下部電極の最下層となるように上面が平坦化して形成された導電性水素バリア膜とを備えたので、プラグ上に凹部が生じても、導電性水素バリア膜の結晶性が均一な膜厚を確保でき、水素バリア性の低下を防止できる。このため、配線工程、水素シンタまたはパッシベーション成膜時の水素によりキャパシタの電気特性が劣化することがなく、信頼性に優れたキャパシタを実現できる。
【００２１】
請求項３記載の半導体メモリ装置は、半導体基板上に形成されたトランジスタとこのトランジスタに導通するキャパシタとを有する半導体メモリ装置であって、前記半導体基板上に前記トランジスタを覆うように形成された層間絶縁膜と、前記層間絶縁膜上に形成された絶縁性水素バリア膜と、前記層間絶縁膜と前記絶縁性水素バリア膜とを貫通して前記トランジスタの不純物拡散層表面に達するように形成されたコンタクトホールと、前記コンタクトホール内に、上面が前記絶縁性水素バリア膜上面よりも低く位置するように形成されたプラグと、前記絶縁性水素バリア膜上面と前記プラグ上面とで形成された凹部内を埋め込み、前記キャパシタの下部電極の最下層となるように上面が平坦化して形成された導電性水素バリア膜とを備えた。
【００２２】
このように、コンタクトホール内に、上面が絶縁性水素バリア膜上面よりも低く位置するように形成されたプラグと、絶縁性水素バリア膜上面とプラグ上面とで形成された凹部内を埋め込み、キャパシタの下部電極の最下層となるように上面が平坦化して形成された導電性水素バリア膜とを備えたので、プラグ上に凹部が生じても、導電性水素バリア膜の結晶性が均一な膜厚を確保でき、水素バリア性の低下を防止できる。このため、配線工程、水素シンタまたはパッシベーション成膜時の水素によりキャパシタの電気特性が劣化することがなく、信頼性に優れたキャパシタを実現できる。
【００２３】
請求項４記載の半導体メモリ装置は、半導体基板上に形成されたトランジスタとこのトランジスタに導通するキャパシタとを有する半導体メモリ装置であって、前記半導体基板上に前記トランジスタを覆うように形成された層間絶縁膜と、前記層間絶縁膜上に形成された絶縁性水素バリア膜と、前記層間絶縁膜と前記絶縁性水素バリア膜とを貫通して前記トランジスタの不純物拡散層表面に達するように形成されたコンタクトホールと、前記コンタクトホール内を埋め込み、前記キャパシタの下部電極の最下層となるように上面が平坦化して形成された導電性水素バリア膜とを備えた。
【００２４】
このように、コンタクトホール内を埋め込み、キャパシタの下部電極の最下層となるように上面が平坦化して形成された導電性水素バリア膜を備えたので、コンタクトホール上に、導電性水素バリア膜の結晶性が均一な膜厚を確保でき、水素バリア性の低下を防止できる。このため、配線工程、水素シンタまたはパッシベーション成膜時の水素によりキャパシタの電気特性が劣化することがなく、信頼性に優れたキャパシタを実現できる。
【００２５】
請求項５記載の半導体メモリ装置の製造方法は、半導体基板上に形成されたトランジスタとキャパシタとを導通するとともに、前記キャパシタへの水素侵入を防止する水素バリア膜を設ける半導体メモリ装置の製造方法であって、前記半導体基板上に前記トランジスタを覆うように層間絶縁膜を形成する第１工程と、前記層間絶縁膜上に絶縁性水素バリア膜を形成する第２工程と、前記層間絶縁膜と前記絶縁性水素バリア膜とを貫通して前記トランジスタの不純物拡散層表面に達するコンタクトホールを形成する第３工程と、前記コンタクトホール内を埋め込むように前記絶縁性水素バリア膜上にプラグ膜を形成する第４工程と、前記絶縁性水素バリア膜の上面が露出し、前記コンタクトホール内の前記プラグ膜の上面が前記絶縁性水素バリア膜の上面より低い凹部が形成された状態となるように前記プラグ膜を除去することで、前記コンタクトホール内にプラグを埋め込み形成する第５工程と、前記凹部の深さ分だけ前記絶縁性水素バリア膜を除去し、前記プラグと前記絶縁性水素バリア膜の上面を同一平面に揃える第６工程と、前記プラグの上面と前記絶縁性水素バリア膜の上面とに導電性水素バリア膜を形成する第７工程とを含む。
【００２６】
このように、コンタクトホール内を埋め込むように絶縁性水素バリア膜上にプラグ膜を形成する第４工程と、絶縁性水素バリア膜の上面が露出し、コンタクトホール内のプラグ膜の上面が絶縁性水素バリア膜の上面より低い凹部が形成された状態となるようにプラグ膜を除去することで、コンタクトホール内にプラグを埋め込み形成する第５工程と、凹部の深さ分だけ絶縁性水素バリア膜を除去し、プラグと絶縁性水素バリア膜の上面を同一平面に揃える第６工程と、プラグの上面と絶縁性水素バリア膜の上面とに導電性水素バリア膜を形成する第７工程とを含むので、プラグ上の凹部をなくすことにより、その上の導電性水素バリア膜の結晶性が乱れることはなく、配線工程、水素シンタまたはパッシベーション成膜時における水素劣化のない信頼性に優れた誘電体キャパシタ特性を実現できる。
【００２７】
請求項６記載の半導体メモリ装置の製造方法は、半導体基板上に形成されたトランジスタとキャパシタとを導通するとともに、前記キャパシタへの水素侵入を防止する水素バリア膜を設ける半導体メモリ装置の製造方法であって、前記半導体基板上に前記トランジスタを覆うように層間絶縁膜を形成する第１工程と、前記層間絶縁膜を貫通して前記トランジスタの不純物拡散層表面に達するコンタクトホールを形成する第２工程と、前記コンタクトホール内を埋め込むように前記層間絶縁膜上にプラグ膜を形成する第３工程と、前記層間絶縁膜の上面が露出し、前記コンタクトホール内の前記プラグ膜の上面が前記層間絶縁膜の上面より低い凹部が形成された状態となるように前記プラグ膜を除去することで、前記コンタクトホール内にプラグを埋め込み形成する第４工程と、前記凹部を含む前記層間絶縁膜上に導電性水素バリア膜を形成する第５工程と、前記導電性水素バリア膜を前記層間絶縁膜が露出しないように平坦化する第６工程とを含む。
【００２８】
このように、コンタクトホール内を埋め込むように層間絶縁膜上にプラグ膜を形成する第３工程と、層間絶縁膜の上面が露出し、コンタクトホール内のプラグ膜の上面が層間絶縁膜の上面より低い凹部が形成された状態となるようにプラグ膜を除去することで、コンタクトホール内にプラグを埋め込み形成する第４工程と、凹部を含む層間絶縁膜上に導電性水素バリア膜を形成する第５工程と、導電性水素バリア膜を層間絶縁膜が露出しないように平坦化する第６工程とを含むので、プラグ上にできる凹部に水素バリア性が低下しない膜厚以上、導電性水素バリア膜を形成し、プラグ上の凹部から導電性水素バリア膜上に転写した凹部を平坦化することにより、導電性水素バリア膜の結晶性の乱れが少なく、配線工程、水素シンタまたはパッシベーション成膜時における水素劣化のない信頼性に優れた誘電体キャパシタ特性を実現できる。
【００２９】
請求項７記載の半導体メモリ装置の製造方法は、半導体基板上に形成されたトランジスタとキャパシタとを導通するとともに、前記キャパシタへの水素侵入を防止する水素バリア膜を設ける半導体メモリ装置の製造方法であって、前記半導体基板上に前記トランジスタを覆うように層間絶縁膜を形成する第１工程と、前記層間絶縁膜上に絶縁性水素バリア膜を形成する第２工程と、前記層間絶縁膜と前記絶縁性水素バリア膜とを貫通して前記トランジスタの不純物拡散層表面に達するコンタクトホールを形成する第３工程と、前記コンタクトホール内を埋め込むように前記絶縁性水素バリア膜上にプラグ膜を形成する第４工程と、前記絶縁性水素バリア膜の上面が露出し、前記コンタクトホール内の前記プラグ膜の上面が前記絶縁性水素バリア膜の上面より低い凹部が形成された状態となるように前記プラグ膜を除去することで、前記コンタクトホール内にプラグを埋め込み形成する第５工程と、前記凹部を含む前記絶縁性水素バリア膜上に導電性水素バリア膜を形成する第６工程と、前記導電性水素バリア膜を前記絶縁性水素バリア膜が露出しないように平坦化する第７工程とを含む。
【００３０】
このように、コンタクトホール内を埋め込むように絶縁性水素バリア膜上にプラグ膜を形成する第４工程と、絶縁性水素バリア膜の上面が露出し、コンタクトホール内のプラグ膜の上面が絶縁性水素バリア膜の上面より低い凹部が形成された状態となるようにプラグ膜を除去することで、コンタクトホール内にプラグを埋め込み形成する第５工程と、凹部を含む絶縁性水素バリア膜上に導電性水素バリア膜を形成する第６工程と、導電性水素バリア膜を絶縁性水素バリア膜が露出しないように平坦化する第７工程とを含むので、プラグ上にできる凹部に水素バリア性が低下しない膜厚以上、導電性水素バリア膜を形成し、プラグ上の凹部から導電性水素バリア膜上に転写した凹部を平坦化することにより、導電性水素バリア膜の結晶性の乱れが少なく、配線工程、水素シンタまたはパッシベーション成膜時における水素劣化のない信頼性に優れた誘電体キャパシタ特性を実現できる。
【００３１】
請求項８記載の半導体メモリ装置の製造方法は、半導体基板上に形成されたトランジスタとキャパシタとを導通するとともに、前記キャパシタへの水素侵入を防止する水素バリア膜を設ける半導体メモリ装置の製造方法であって、前記半導体基板上に前記トランジスタを覆うように層間絶縁膜を形成する第１工程と、前記層間絶縁膜上に絶縁性水素バリア膜を形成する第２工程と、前記層間絶縁膜と前記絶縁性水素バリア膜とを貫通して前記トランジスタの不純物拡散層表面に達するコンタクトホールを形成する第３工程と、前記コンタクトホール内を埋め込むように前記絶縁性水素バリア膜上に導電性水素バリア膜を形成する第４工程と、前記導電性水素バリア膜を前記絶縁性水素バリア膜が露出しないように平坦化する第５工程とを含む。
【００３２】
このように、コンタクトホール内を埋め込むように絶縁性水素バリア膜上に導電性水素バリア膜を形成する第４工程と、導電性水素バリア膜を絶縁性水素バリア膜が露出しないように平坦化する第５工程とを含むので、コンタクトホールに水素バリア性が低下しない膜厚以上、導電性水素バリア膜を形成し、コンタクトホールの凹部形状が導電性水素バリア膜上に転写した凹部を平坦化することにより、導電性水素バリア膜の結晶性が乱れず、配線工程、水素シンタまたはパッシベーション成膜時における水素劣化のない信頼性に優れた誘電体キャパシタ特性を実現できる。
【００３３】
請求項９記載の半導体メモリ装置の製造方法は、半導体基板上に形成されたトランジスタとキャパシタとを導通するとともに、前記キャパシタへの水素侵入を防止する水素バリア膜を設ける半導体メモリ装置の製造方法であって、前記半導体基板上に前記トランジスタを覆うように第１層間絶縁膜を形成する第１工程と、前記第１層間絶縁膜上に絶縁性水素バリア膜を形成する第２工程と、前記絶縁性水素バリア膜上に、プラグ形成時に生じるリセスの深さに相当する膜厚を持つ第２層間絶縁膜を形成する第３工程と、前記第１層間絶縁膜と前記絶縁性水素バリア膜と前記第２層間絶縁膜とを貫通して前記トランジスタの不純物拡散層表面に達するコンタクトホールを形成する第４工程と、前記コンタクトホール内を埋め込むように前記第２層間絶縁膜上にプラグ膜を形成する第５工程と、前記第２層間絶縁膜の上面が露出し、前記コンタクトホール内の前記プラグ膜の上面が前記第２層間絶縁膜の上面より低い凹部が形成された状態となるように前記プラグ膜を除去することで、前記コンタクトホール内にプラグを埋め込み形成する第６工程と、前記絶縁性水素バリア膜が露出するまで前記第２層間絶縁膜を除去し、前記プラグと前記絶縁性水素バリア膜の上面を同一平面に揃える第７工程と、前記プラグの上面と前記絶縁性水素バリア膜の上面とに導電性水素バリア膜を形成する第８工程とを含む。
【００３４】
このように、コンタクトホール内を埋め込むように第２層間絶縁膜上にプラグ膜を形成する第５工程と、第２層間絶縁膜の上面が露出し、コンタクトホール内のプラグ膜の上面が第２層間絶縁膜の上面より低い凹部が形成された状態となるようにプラグ膜を除去することで、コンタクトホール内にプラグを埋め込み形成する第６工程と、絶縁性水素バリア膜が露出するまで第２層間絶縁膜を除去し、プラグと絶縁性水素バリア膜の上面を同一平面に揃える第７工程と、プラグの上面と絶縁性水素バリア膜の上面とに導電性水素バリア膜を形成する第８工程とを含むので、プラグ上の凹部をなくすことにより、その上の導電性水素バリア膜の結晶性が乱れることはなく、配線工程、水素シンタまたはパッシベーション成膜時における水素劣化のない信頼性に優れた誘電体キャパシタ特性を実現できる。
【００３５】
請求項１０記載の半導体メモリ装置の製造方法は、請求項９記載の半導体メモリ装置の製造方法において、第２層間絶縁膜を、絶縁性水素バリア膜との選択比が２以上の条件で除去する。このように、第２層間絶縁膜を、絶縁性水素バリア膜との選択比が２以上の条件で除去するので、水素バリア性に効く、絶縁性水素バリア膜の膜厚ばらつきを抑えることができる。
【００３６】
請求項１１記載の半導体メモリ装置の製造方法は、請求項５，６，７または９記載の半導体メモリ装置の製造方法において、プラグ膜の材料がＷを含み、前記プラグ膜の除去にＣＭＰ法を用いる。このように、プラグ膜の材料がＷを含み、前記プラグ膜の除去にＣＭＰ法を用いるので、プラグ膜がＷであれば、ＷのＣＭＰ時にスラリーに一般的に含まれるＨ２Ｏ２やＫＮＯ３のような酸化剤によるウェットエッチング作用により、プラグ上にできる凹部がより深くなる。
【００３７】
請求項１２記載の半導体メモリ装置の製造方法は、請求項５，７または８記載の半導体メモリ装置の製造方法において、絶縁性水素バリア膜がＳｉＮ膜である。このように、絶縁性水素バリア膜がＳｉＮ膜であるので、ＣＭＰやエッチバックのレートが低いことや、ＣＭＰ後の洗浄液に含まれるＨＦのウェットエッチレートが低いことにより、プラグ上の凹部がより深くなる。
【００３８】
請求項１３記載の半導体メモリ装置の製造方法は、請求項６または７記載の半導体メモリ装置の製造方法において、導電性水素バリア膜の形成をＣＶＤ法により行う。このように、導電性水素バリア膜の形成をＣＶＤ法により行うので、プラグの凹部上に形成される水素バリア膜の結晶性の乱れが少なく、水素バリア性の低下をより抑えることができる。
【００３９】
【発明の実施の形態】
この発明の第１の実施の形態を図１に基づいて説明する。図１はこの発明の第１の実施形態の半導体メモリ装置の製造方法を示す工程断面図である。
【００４０】
図１において、１０１は半導体基板、１０２はＳＴＩ分離領域、１０３は不純物拡散層、１０４はゲート酸化膜、１０５はゲート電極、１０６は層間絶縁膜、１０７は絶縁性水素バリア膜、１０８はコンタクトホール、１０９はプラグ膜、１１２は導電性水素バリア膜である。
【００４１】
この半導体メモリ装置の製造方法は、半導体基板１０１上に形成されたトランジスタとキャパシタ（図６参照）とを導通するとともに、キャパシタへの水素侵入を防止する水素バリア膜を設ける。水素バリア膜は、絶縁性水素バリア膜１０７と導電性水素バリア膜１１２である。
【００４２】
この場合、図１（ａ）に示すように、半導体基板１０１上にトランジスタを覆うように層間絶縁膜１０６を形成する（第１工程）。また、層間絶縁膜１０６で被覆されたＳＴＩ分離領域１０２と高濃度不純物拡散層１０３を含む半導体基板１０１に、例えばＳｉＮ、ＴｉＡｌＯｘのような絶縁性水素バリア膜１０７を、好ましくは１０〜２００ｎｍの膜厚で、スパッタ法、ＣＶＤ法により形成する（第２工程）。
【００４３】
次に図１（ｂ）に示すように、前記拡散層１０３の上面の一部をその底面とするコンタクトホール１０８を、層間絶縁膜１０６と絶縁性水素バリア膜１０７とを貫通してドライエッチにより形成する（第３工程）。
【００４４】
次に図１（ｃ）に示すように、コンタクトホール１０８を埋め込むようにウェハ全面に、ＣＶＤ法、スパッタ法、あるいはめっき法により、例えばＷやポリシリコンのような導電膜（プラグ膜）１０９を形成する（第４工程）。
【００４５】
次に図１（ｄ）に示すように、絶縁性水素バリア膜１０７の上面が露出するまで、絶縁性水素バリア膜１０７上の導電膜１０９を、エッチバック法、またはＣＭＰ法により除去し、コンタクトプラグの内部に導電膜１０９を残し、プラグ１１０を埋め込み形成する（第５工程）。このとき、エッチバックやＣＭＰのオーバーの分だけ、コンタクトプラグの最上層の導電膜１０９も一緒に除去され、絶縁性水素バリア膜１０７の面より導電膜１０９の面が低くなり、凹部１１１になる。
【００４６】
次に図１（ｅ）に示すように、凹部１１１の深さと同じ膜厚分だけ、絶縁性水素バリア膜１０７をＣＭＰ法、エッチバック法、ウェットエッチ法により除去し、絶縁性水素バリア膜１０７とプラグ１１０の上面を同一平面に揃える（第６工程）。このとき、完全に絶縁性水素バリア膜１０７とプラグ１１０とを同一平面に揃えるのが望ましいが、ばらつき等によりプラグ１１０がプラグ径の１００分の１以内の範囲で、凹部形状あるいは凸部形状になってもよい。
【００４７】
次に図１（ｆ）に示すように、ウェハ全面に例えば、ＴｉＮ、ＴｉＡｌＮ、ＴｉＡｌＯＮのような導電性の水素バリア膜１１２をスパッタ法、またはＣＶＤ法により形成する（第７工程）。コンタクトプラグ上の凹部をなくすことにより、その上の水素バリア膜１１２の結晶性が乱れることはなく、配線工程、水素シンタまたはパッシベーション成膜時の水素が強誘電体の信頼性を低下させることはなくなる。
【００４８】
ここで、プラグ膜１０９がＷであれば、ＷのＣＭＰ時にスラリーに一般的に含まれるＨ２Ｏ２やＫＮＯ３のような酸化剤によるウェットエッチング作用により、プラグ１１０上にできる凹部１１１がより深くなる。
【００４９】
また、ここで、絶縁性水素バリア膜１０７がＳｉＮであれば、ＣＭＰやエッチバックのレートが低いことや、ＣＭＰ後の洗浄液に含まれるＨＦのウェットエッチレートが低いことにより、プラグ１１０上の凹部１１１がより深くなる。
【００５０】
この発明の第２の実施の形態を図２に基づいて説明する。図２はこの発明の第２の実施形態の半導体メモリ装置の製造方法を示す工程断面図である。
【００５１】
図２において、２０１は半導体基板、２０２はＳＴＩ分離領域、２０３は不純物拡散層、２０４はゲート酸化膜、２０５はゲート電極、２０６は層間絶縁膜、２０７はコンタクトホール、２０８はプラグ膜、２０９はプラグ、２１１は導電性水素バリア膜である。
【００５２】
この半導体メモリ装置の製造方法は、半導体基板２０１上に形成されたトランジスタとキャパシタ（図６参照）とを導通するとともに、キャパシタへの水素侵入を防止する水素バリア膜を設ける。水素バリア膜は、導電性水素バリア膜２１１である。
【００５３】
この場合、図２（ａ）に示すように、ＳＴＩ分離領域２０２と高濃度不純物拡散層２０３を含む半導体基板２０１にトランジスタを覆うように層間絶縁膜２０６を平滑に形成する（第１工程）。
【００５４】
次に、図２（ｂ）に示すように、前記拡散層２０３の上面の一部をその底面とするコンタクトホール２０７を層間絶縁膜２０６を貫通してドライエッチにより形成する（第２工程）。
【００５５】
次に図２（ｃ）に示すように、コンタクトホール２０７を埋め込むようにウェハ全面に、ＣＶＤ法、スパッタ法、あるいはめっき法により例えばＷやポリシリコンのような導電膜（プラグ膜）２０８を形成する（第３工程）。
【００５６】
次に図２（ｄ）に示すように、絶縁性水素バリア膜２０７の上面が露出するまで、層間絶縁膜２０６上の導電膜２０８を、エッチバック法、またはＣＭＰ法により除去し、コンタクトプラグの内部に導電膜２０８を残し、プラグ２０９を埋め込み形成する（第４工程）。このとき、コンタクトプラグの最上層の導電膜２０８も一緒に除去され、層間絶縁膜２０６の面より導電膜２０８の面が低くなり、凹部２１０になる。
【００５７】
次に図２（ｅ）に示すように、凹部２１０内と層間絶縁膜２０６上に例えば、ＴｉＮ、ＴｉＡｌＮ、ＴｉＡｌＯＮのような導電性水素バリア膜２１１を形成する（第５工程）。
【００５８】
次に図２（ｆ）に示すように、ＣＭＰ法を用いて層間絶縁膜２０６が露出しないように、導電性水素バリア膜２１１を所望の膜厚まで研磨する（第６工程）。所望の膜厚とは、水素バリア性を完全に保持するために好ましくは５０ｎｍ以上であるが、コンタクトのエッチングや後工程のドライエッチでパターニングすることを考慮すると、水素バリア性が低下しなければ、より薄い方が好ましい。プラグ２０９上にできる凹部２１０に水素バリア性が低下しない膜厚以上、導電性水素バリア膜２１１を形成することにより、水素バリア性の低下を防止できる。更に、プラグ２０９上の凹部２１０が導電性水素バリア膜２１１に転写して、導電性水素バリア膜２１１上に凹部が発生するのを、ＣＭＰにより平坦化することにより、その形状不良をなくすことができる。
【００５９】
ここで、プラグ膜２０８がＷであれば、ＷのＣＭＰ時にスラリー中に一般的に含まれるＨ２Ｏ２やＫＮＯ３のような酸化剤によるウェットエッチング作用により、プラグ２０９上にできる凹部２１０がより深くなる。
【００６０】
また、ここで、カバレッジ性の良いＣＶＤ法により導電性水素バリア膜２１１を形成すれば、プラグ２０９の窪みの上に形成される水素バリア膜の結晶性の乱れが少なく、水素バリア性が低下をより抑えることができる。
【００６１】
この発明の第３の実施の形態を図３に基づいて説明する。図３はこの発明の第３の実施形態の半導体メモリ装置の製造方法を示す工程断面図である。
【００６２】
図３において、３０１は半導体基板、３０２はＳＴＩ分離領域、３０３は不純物拡散層、３０４はゲート酸化膜、３０５はゲート電極、３０６は層間絶縁膜、３０７は絶縁性水素バリア膜、３０８はコンタクトホール、３０９はプラグ膜、３１０はプラグ、３１２は導電性水素バリア膜である。
【００６３】
この半導体メモリ装置の製造方法は、半導体基板３０１上に形成されたトランジスタとキャパシタ（図６参照）とを導通するとともに、キャパシタへの水素侵入を防止する水素バリア膜を設ける。水素バリア膜は、絶縁性水素バリア膜３０７と導電性水素バリア膜３１２である。
【００６４】
この場合、図３（ａ）に示すように、半導体基板３０１上にトランジスタを覆うように層間絶縁膜３０６を形成する（第１工程）。また、層間絶縁膜３０６で被覆されたＳＴＩ分離領域３０２と高濃度不純物拡散層３０３を含む半導体基板３０１に例えばＳｉＮやＴｉＡｌＯｘのような絶縁性水素バリア膜３０７を好ましくは１０〜２００ｎｍの膜厚で、スパッタ法またはＣＶＤ法により形成する（第２工程）。
【００６５】
次に、図３（ｂ）に示すように、前記拡散層３０３の上面の一部をその底面とするコンタクトホール３０８を、層間絶縁膜３０６と絶縁性水素バリア膜３０７とを貫通してドライエッチにより形成する（第３工程）。
【００６６】
次に図３（ｃ）に示すように、コンタクトホール３０８を埋め込むようにウェハ全面に、ＣＶＤ法、スパッタ法、あるいはめっき法により例えばＷやポリシリコンのような導電膜（プラグ膜）３０９を形成する（第４工程）。
【００６７】
次に図３（ｄ）に示すように、絶縁性水素バリア膜３０７の上面が露出するまで、絶縁性水素バリア膜３０７上の導電膜３０８を、エッチバック法、またはＣＭＰ法により除去し、コンタクトプラグの内部に導電膜３０８を残し、プラグ３１０を埋め込み形成する（第５工程）。このとき、コンタクトプラグの最上層の導電膜３０８も一緒に除去され、絶縁性水素バリア膜３０７の面より導電膜３０８の面が低くなり、凹部３１１になる。
【００６８】
次に図３（ｅ）に示すように、凹部３１１内と絶縁性水素バリア膜３０７上に例えばＴｉＮ、ＴｉＡＬＮ、ＴｉＡｌＯＮのような導電性水素バリア膜３１２を形成する（第６工程）。
【００６９】
次に図３（ｆ）に示すように、ＣＭＰ法を用いて絶縁性水素バリア膜３０７が露出しないように、導電性水素バリア膜３１２を所望の膜厚まで研磨する（第７工程）。所望の膜厚とは、水素バリア性を完全に保持するために好ましくは５０ｎｍ以上であるが、コンタクトのエッチングや後工程のドライエッチでパターニングすることを考慮すると、水素バリア性が低下しなければ、より薄い方が好ましい。プラグ３１０上にできる凹部３１１に水素バリア性が低下しない膜厚以上、導電性水素バリア膜３１２を形成することにより、水素バリア性の低下を防止できる。更に、プラグ３１０上の凹部３１１が導電性水素バリア膜３１２に転写して、導電性水素バリア膜３１２上に凹部３１１が発生するのを、ＣＭＰにより平坦化することにより、形状不良をなくすことができる。
【００７０】
ここで、プラグ膜３０８がＷであれば、ＷのＣＭＰ時にスラリー中に一般的に含まれるＨ２Ｏ２やＫＮＯ３のような酸化剤によるウェットエッチング作用により、プラグ３１０上にできる凹部３１１がより深くなる。
【００７１】
また、ここで、絶縁性水素バリア膜３０７がＳｉＮであれば、ＣＭＰやエッチバックのレートが低いことや、ＣＭＰ後の洗浄液に含まれるＨＦのウェットエッチレートが低いことにより、プラグ３１０上の凹部３１１がより深くなる。
【００７２】
また、ここで、カバレッジ性の良いＣＶＤ法により導電性水素バリア膜３１２を形成すれば、プラグ３１０の窪みの上に形成される水素バリア膜の結晶性の乱れが少なく、水素バリア性が低下をより抑えることができる。
【００７３】
この発明の第４の実施の形態を図４に基づいて説明する。図４はこの発明の第４の実施形態の半導体メモリ装置の製造方法を示す工程断面図である。
【００７４】
図４において、４０１は半導体基板、４０２はＳＴＩ分離領域、４０３は不純物拡散層、４０４はゲート酸化膜、４０５はゲート電極、４０６は層間絶縁膜、４０７は絶縁性水素バリア膜、４０８はコンタクトホール、４０９は導電性水素バリア膜である。
【００７５】
この半導体メモリ装置の製造方法は、半導体基板４０１上に形成されたトランジスタとキャパシタ（図６参照）とを導通するとともに、キャパシタへの水素侵入を防止する水素バリア膜を設ける。水素バリア膜は、絶縁性水素バリア膜４０７と導電性水素バリア膜４０９である。
【００７６】
この場合、図４（ａ）に示すように、半導体基板４０１上にトランジスタを覆うように層間絶縁膜４０６を形成する（第１工程）。また、層間絶縁膜４０６で被覆されたＳＴＩ分離領域４０２と高濃度不純物拡散層４０３を含む半導体基板４０１に例えばＳｉＮ、ＴｉＡｌＯｘのような絶縁性水素バリア膜４０７を好ましくは１０〜２００ｎｍの膜厚で、スパッタ法またはＣＶＤ法により形成する（第２工程）。
【００７７】
次に、図４（ｂ）に示すように、前記拡散層４０３の上面の一部をその底面とするコンタクトホール４０８を、層間絶縁膜４０６と絶縁性水素バリア膜４０７とを貫通してドライエッチにより形成する（第３工程）。
【００７８】
次に図４（ｃ）に示すように、コンタクトホールを埋め込むようにウェハ全面に、例えばＴｉＮ、ＴｉＡｌＮやＴｉＡｌＯＮのような導電性水素バリア膜４０９を形成する（第４工程）。
【００７９】
次に図４（ｄ）に示すように、ＣＭＰ法を用いて絶縁性水素バリア膜４０７が露出しないように、導電性水素バリア膜４０９を所望の膜厚まで研磨する（第５工程）。所望の膜厚とは、水素バリア性を完全に保持するために好ましくは５０ｎｍ以上であるが、コンタクトのエッチングや後工程のドライエッチでパターニングすることを考慮すると、水素バリア性が低下しなければ、より薄い方が好ましい。コンタクトホール４０８内と絶縁性水素バリア膜４０７上に水素バリア性が低下しない膜厚以上、導電性水素バリア膜を形成することにより、水素バリア性の低下を防止できる。更に、導電性水素バリア膜４０９のうち、コンタクトホール４０８内に埋込まれた部分の上において、導電性水素バリア膜４０９上に凹部が発生するのを、ＣＭＰにより平坦化することにより、形状不良をなくすことができる。
【００８０】
ここで、カバレッジ性の良いＣＶＤ法により導電性水素バリア膜４０９を形成すれば、コンタクトホール４０８上に形成される水素バリア膜の結晶性は乱れず、水素バリア性が低下することはなくなる。
【００８１】
この発明の第５の実施の形態を図５に基づいて説明する。図５はこの発明の第５の実施形態の半導体メモリ装置の製造方法を示す工程断面図である。
【００８２】
図４において、５０１は半導体基板、５０２はＳＴＩ分離領域、５０３は不純物拡散層、５０４はゲート酸化膜、５０５はゲート電極、５０６は第１層間絶縁膜、５０７は絶縁性水素バリア膜、５０８は第２層間絶縁膜、５０９はコンタクトホール、５１０はプラグ膜、５１１はプラグ、５１３は導電性水素バリア膜である。
【００８３】
この半導体メモリ装置の製造方法は、半導体基板５０１上に形成されたトランジスタとキャパシタ（図６参照）とを導通するとともに、キャパシタへの水素侵入を防止する水素バリア膜を設ける。水素バリア膜は、絶縁性水素バリア膜５０７と導電性水素バリア膜５１３である。
【００８４】
この場合、図５（ａ）に示すように、半導体基板５０１上にトランジスタを覆うように第１層間絶縁膜５０６を形成する（第１工程）。また、第１層間絶縁膜５０６で被覆されたＳＴＩ分離領域５０２と高濃度不純物拡散層５０３を含む半導体基板５０１に例えばＳｉＮ、ＴｉＡｌＯｘのような絶縁性水素バリア膜５０７を好ましくは１０〜１００ｎｍの膜厚で、スパッタ法またはＣＶＤ法により形成する（第２工程）。次に、プラグ形成時に生じるリセスの深さと同じ膜厚だけ、第２層間絶縁膜５０８を形成する（第３工程）。
【００８５】
次に、図５（ｂ）に示すように、前記拡散層５０３の上面の一部をその底面とするコンタクトホール５０９を、第１層間絶縁膜５０６と絶縁性水素バリア膜５０７と第２層間絶縁膜５０８とを貫通してドライエッチにより形成する（第４工程）。
【００８６】
次に図５（ｃ）に示すように、コンタクトホール５０９を埋め込むようにウェハ全面に、ＣＶＤ法、スパッタ法、あるいはめっき法により例えばＷやポリシリコンのような導電膜（プラグ膜）５１０を形成する（第５工程）。
【００８７】
次に図５（ｄ）に示すように、第２層間絶縁膜５０８の上面が露出するまで、絶縁性水素バリア膜５０７上の導電膜５１０を、エッチバック法、またはＣＭＰ法により除去し、コンタクトプラグの内部に導電膜５１０を残し、プラグ５１１を埋め込み形成する（第６工程）。このとき、コンタクトプラグの最上層の導電膜５１０も一緒に除去され、絶縁性水素バリア膜５０７の面より導電膜５１０の面が低くなり、凹部５１２になる。
【００８８】
次に図５（ｅ）に示すように、ウェットエッチ法、ＣＭＰ法、エッチバック法により、第２層間絶縁膜５０８を除去することにより、絶縁性水素バリア膜５０７とプラグ５１１の上面を同一平面に揃えることができる（第７工程）。このとき、完全に絶縁性水素バリア膜５０７とプラグ５１１とを同一平面に揃えることが望ましいが、ばらつき等によりプラグ５１１がプラグ径の１００分の１以内の範囲で、凹部形状あるいは凸部形状になってもよい。
【００８９】
次に図５（ｆ）に示すように、プラグ５１１と絶縁性水素バリア膜５０７上に例えばＴｉＮ、ＴｉＡＬＮやＴｉＡｌＯＮのような導電性水素バリア膜５１３を形成する（第８工程）。コンタクトプラグ上の凹部をなくすことにより、その上の導電性水素バリア膜５１３の結晶性が乱れることはなく、配線工程、水素シンタまたはパッシベーション成膜時の水素が強誘電体の信頼性を低下させることはなくなる。
【００９０】
ここで、第２層間絶縁膜５０８を、絶縁性水素バリア膜５０７との選択比が２以上の条件で除去することにより、水素バリア性に効く、絶縁性水素バリア膜５０７の膜厚ばらつきを抑えることができる。
【００９１】
【発明の効果】
この発明の請求項１記載の半導体メモリ装置によれば、コンタクトホール内に形成されたプラグと、同一平面に揃えたプラグと絶縁性水素バリア膜の上面に、キャパシタの下部電極の最下層となるように形成された導電性水素バリア膜とを備えたので、プラグ上に凹部が生じることがなく、導電性水素バリア膜の水素バリア性の低下を防止できる。このため、配線工程、水素シンタまたはパッシベーション成膜時の水素によりキャパシタの電気特性が劣化することがなく、信頼性に優れたキャパシタを実現できる。
【００９２】
この発明の請求項２記載の半導体メモリ装置によれば、コンタクトホール内に、上面が層間絶縁膜上面よりも低く位置するように形成されたプラグと、層間絶縁膜上面とプラグ上面とで形成された凹部内を埋め込み、キャパシタの下部電極の最下層となるように上面が平坦化して形成された導電性水素バリア膜とを備えたので、プラグ上に凹部が生じても、導電性水素バリア膜の結晶性が均一な膜厚を確保でき、水素バリア性の低下を防止できる。このため、配線工程、水素シンタまたはパッシベーション成膜時の水素によりキャパシタの電気特性が劣化することがなく、信頼性に優れたキャパシタを実現できる。
【００９３】
この発明の請求項３記載の半導体メモリ装置によれば、コンタクトホール内に、上面が絶縁性水素バリア膜上面よりも低く位置するように形成されたプラグと、絶縁性水素バリア膜上面とプラグ上面とで形成された凹部内を埋め込み、キャパシタの下部電極の最下層となるように上面が平坦化して形成された導電性水素バリア膜とを備えたので、プラグ上に凹部が生じても、導電性水素バリア膜の結晶性が均一な膜厚を確保でき、水素バリア性の低下を防止できる。このため、配線工程、水素シンタまたはパッシベーション成膜時の水素によりキャパシタの電気特性が劣化することがなく、信頼性に優れたキャパシタを実現できる。
【００９４】
この発明の請求項４記載の半導体メモリ装置によれば、コンタクトホール内を埋め込み、キャパシタの下部電極の最下層となるように上面が平坦化して形成された導電性水素バリア膜を備えたので、コンタクトホール上に、導電性水素バリア膜の結晶性が均一な膜厚を確保でき、水素バリア性の低下を防止できる。このため、配線工程、水素シンタまたはパッシベーション成膜時の水素によりキャパシタの電気特性が劣化することがなく、信頼性に優れたキャパシタを実現できる。
【００９５】
この発明の請求項５記載の半導体メモリ装置の製造方法によれば、コンタクトホール内を埋め込むように絶縁性水素バリア膜上にプラグ膜を形成する第４工程と、絶縁性水素バリア膜の上面が露出し、コンタクトホール内のプラグ膜の上面が絶縁性水素バリア膜の上面より低い凹部が形成された状態となるようにプラグ膜を除去することで、コンタクトホール内にプラグを埋め込み形成する第５工程と、凹部の深さ分だけ絶縁性水素バリア膜を除去し、プラグと絶縁性水素バリア膜の上面を同一平面に揃える第６工程と、プラグの上面と絶縁性水素バリア膜の上面とに導電性水素バリア膜を形成する第７工程とを含むので、プラグ上の凹部をなくすことにより、その上の導電性水素バリア膜の結晶性が乱れることはなく、配線工程、水素シンタまたはパッシベーション成膜時における水素劣化のない信頼性に優れた誘電体キャパシタ特性を実現できる。
【００９６】
この発明の請求項６記載の半導体メモリ装置の製造方法によれば、コンタクトホール内を埋め込むように層間絶縁膜上にプラグ膜を形成する第３工程と、層間絶縁膜の上面が露出し、コンタクトホール内のプラグ膜の上面が層間絶縁膜の上面より低い凹部が形成された状態となるようにプラグ膜を除去することで、コンタクトホール内にプラグを埋め込み形成する第４工程と、凹部を含む層間絶縁膜上に導電性水素バリア膜を形成する第５工程と、導電性水素バリア膜を層間絶縁膜が露出しないように平坦化する第６工程とを含むので、プラグ上にできる凹部に水素バリア性が低下しない膜厚以上、導電性水素バリア膜を形成し、プラグ上の凹部から導電性水素バリア膜上に転写した凹部を平坦化することにより、導電性水素バリア膜の結晶性の乱れが少なく、配線工程、水素シンタまたはパッシベーション成膜時における水素劣化のない信頼性に優れた誘電体キャパシタ特性を実現できる。
【００９７】
この発明の請求項７記載の半導体メモリ装置の製造方法によれば、コンタクトホール内を埋め込むように絶縁性水素バリア膜上にプラグ膜を形成する第４工程と、絶縁性水素バリア膜の上面が露出し、コンタクトホール内のプラグ膜の上面が絶縁性水素バリア膜の上面より低い凹部が形成された状態となるようにプラグ膜を除去することで、コンタクトホール内にプラグを埋め込み形成する第５工程と、凹部を含む絶縁性水素バリア膜上に導電性水素バリア膜を形成する第６工程と、導電性水素バリア膜を絶縁性水素バリア膜が露出しないように平坦化する第７工程とを含むので、プラグ上にできる凹部に水素バリア性が低下しない膜厚以上、導電性水素バリア膜を形成し、プラグ上の凹部から導電性水素バリア膜上に転写した凹部を平坦化することにより、導電性水素バリア膜の結晶性の乱れが少なく、配線工程、水素シンタまたはパッシベーション成膜時における水素劣化のない信頼性に優れた誘電体キャパシタ特性を実現できる。
【００９８】
この発明の請求項８記載の半導体メモリ装置の製造方法によれば、コンタクトホール内を埋め込むように絶縁性水素バリア膜上に導電性水素バリア膜を形成する第４工程と、導電性水素バリア膜を絶縁性水素バリア膜が露出しないように平坦化する第５工程とを含むので、コンタクトホールに水素バリア性が低下しない膜厚以上、導電性水素バリア膜を形成し、コンタクトホールの凹部形状が導電性水素バリア膜上に転写した凹部を平坦化することにより、導電性水素バリア膜の結晶性が乱れず、配線工程、水素シンタまたはパッシベーション成膜時における水素劣化のない信頼性に優れた誘電体キャパシタ特性を実現できる。
【００９９】
この発明の請求項９記載の半導体メモリ装置の製造方法によれば、コンタクトホール内を埋め込むように第２層間絶縁膜上にプラグ膜を形成する第５工程と、第２層間絶縁膜の上面が露出し、コンタクトホール内のプラグ膜の上面が第２層間絶縁膜の上面より低い凹部が形成された状態となるようにプラグ膜を除去することで、コンタクトホール内にプラグを埋め込み形成する第６工程と、絶縁性水素バリア膜が露出するまで第２層間絶縁膜を除去し、プラグと絶縁性水素バリア膜の上面を同一平面に揃える第７工程と、プラグの上面と絶縁性水素バリア膜の上面とに導電性水素バリア膜を形成する第８工程とを含むので、プラグ上の凹部をなくすことにより、その上の導電性水素バリア膜の結晶性が乱れることはなく、配線工程、水素シンタまたはパッシベーション成膜時における水素劣化のない信頼性に優れた誘電体キャパシタ特性を実現できる。
【０１００】
請求項１０では、第２層間絶縁膜を、絶縁性水素バリア膜との選択比が２以上の条件で除去するので、水素バリア性に効く、絶縁性水素バリア膜の膜厚ばらつきを抑えることができる。
【０１０１】
請求項１１では、プラグ膜の材料がＷを含み、前記プラグ膜の除去にＣＭＰ法を用いるので、プラグ膜がＷであれば、ＷのＣＭＰ時にスラリーに一般的に含まれるＨ２Ｏ２やＫＮＯ３のような酸化剤によるウェットエッチング作用により、プラグ上にできる凹部がより深くなる。
【０１０２】
請求項１２では、絶縁性水素バリア膜がＳｉＮ膜であるので、ＣＭＰやエッチバックのレートが低いことや、ＣＭＰ後の洗浄液に含まれるＨＦのウェットエッチレートが低いことにより、プラグ上の凹部がより深くなる。
【０１０３】
請求項１３では、導電性水素バリア膜の形成をＣＶＤ法により行うので、プラグの凹部上に形成される水素バリア膜の結晶性の乱れが少なく、水素バリア性の低下をより抑えることができる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態の半導体メモリ装置の製造方法を示す工程断面図である。
【図２】この発明の第２の実施形態の半導体メモリ装置の製造方法を示す工程断面図である。
【図３】この発明の第３の実施形態の半導体メモリ装置の製造方法を示す工程断面図である。
【図４】この発明の第４の実施形態の半導体メモリ装置の製造方法を示す工程断面図である。
【図５】この発明の第５の実施形態の半導体メモリ装置の製造方法を示す工程断面図である。
【図６】従来の半導体メモリ装置を示す断面図である。
【図７】従来のコンタクトプラグの製造方法を示す工程断面図である。
【符号の説明】
１０１ 半導体基板
１０２ ＳＴＩ分離領域
１０３ 不純物拡散層
１０４ ゲート酸化膜
１０５ ゲート電極
１０６ 層間絶縁膜
１０７ 絶縁性水素バリア膜
１０８ コンタクトホール
１０９ プラグ膜
１１０ プラグ
１１１ プラグ上の凹部
１１２ 導電性水素バリア膜
５０６ 第１層間絶縁膜
５０８ 第２層間絶縁膜
６０４ 拡散層
６１１ スタックドキャパシタの下部電極
６１２ スペーサ膜
６１３ 高誘電体または強誘電体
６１４ スタックドキャパシタの上部電極
６１５ キャパシタ層間膜
Claims (13)
- 半導体基板上に形成されたトランジスタとこのトランジスタに導通するキャパシタとを有する半導体メモリ装置であって、前記半導体基板上に前記トランジスタを覆うように形成された層間絶縁膜と、前記層間絶縁膜上に形成された絶縁性水素バリア膜と、前記層間絶縁膜と前記絶縁性水素バリア膜とを貫通して前記トランジスタの不純物拡散層表面に達するように形成されたコンタクトホールと、前記コンタクトホール内に形成されたプラグと、同一平面に揃えた前記プラグと前記絶縁性水素バリア膜の上面に、前記キャパシタの下部電極の最下層となるように形成された導電性水素バリア膜とを備えた半導体メモリ装置。
- 半導体基板上に形成されたトランジスタとこのトランジスタに導通するキャパシタとを有する半導体メモリ装置であって、前記半導体基板上に前記トランジスタを覆うように形成された層間絶縁膜と、前記層間絶縁膜を貫通して前記トランジスタの不純物拡散層表面に達するように形成されたコンタクトホールと、前記コンタクトホール内に、上面が前記層間絶縁膜上面よりも低く位置するように形成されたプラグと、前記層間絶縁膜上面と前記プラグ上面とで形成された凹部内を埋め込み、前記キャパシタの下部電極の最下層となるように上面が平坦化して形成された導電性水素バリア膜とを備えた半導体メモリ装置。
- 半導体基板上に形成されたトランジスタとこのトランジスタに導通するキャパシタとを有する半導体メモリ装置であって、前記半導体基板上に前記トランジスタを覆うように形成された層間絶縁膜と、前記層間絶縁膜上に形成された絶縁性水素バリア膜と、前記層間絶縁膜と前記絶縁性水素バリア膜とを貫通して前記トランジスタの不純物拡散層表面に達するように形成されたコンタクトホールと、前記コンタクトホール内に、上面が前記絶縁性水素バリア膜上面よりも低く位置するように形成されたプラグと、前記絶縁性水素バリア膜上面と前記プラグ上面とで形成された凹部内を埋め込み、前記キャパシタの下部電極の最下層となるように上面が平坦化して形成された導電性水素バリア膜とを備えた半導体メモリ装置。
- 半導体基板上に形成されたトランジスタとこのトランジスタに導通するキャパシタとを有する半導体メモリ装置であって、前記半導体基板上に前記トランジスタを覆うように形成された層間絶縁膜と、前記層間絶縁膜上に形成された絶縁性水素バリア膜と、前記層間絶縁膜と前記絶縁性水素バリア膜とを貫通して前記トランジスタの不純物拡散層表面に達するように形成されたコンタクトホールと、前記コンタクトホール内を埋め込み、前記キャパシタの下部電極の最下層となるように形成された導電性水素バリア膜とを備えた半導体メモリ装置。
- 半導体基板上に形成されたトランジスタとキャパシタとを導通するとともに、前記キャパシタへの水素侵入を防止する水素バリア膜を設ける半導体メモリ装置の製造方法であって、前記半導体基板上に前記トランジスタを覆うように層間絶縁膜を形成する第１工程と、前記層間絶縁膜上に絶縁性水素バリア膜を形成する第２工程と、前記層間絶縁膜と前記絶縁性水素バリア膜とを貫通して前記トランジスタの不純物拡散層表面に達するコンタクトホールを形成する第３工程と、前記コンタクトホール内を埋め込むように前記絶縁性水素バリア膜上にプラグ膜を形成する第４工程と、前記絶縁性水素バリア膜の上面が露出し、前記コンタクトホール内の前記プラグ膜の上面が前記絶縁性水素バリア膜の上面より低い凹部が形成された状態となるように前記プラグ膜を除去することで、前記コンタクトホール内にプラグを埋め込み形成する第５工程と、前記凹部の深さ分だけ前記絶縁性水素バリア膜を除去し、前記プラグと前記絶縁性水素バリア膜の上面を同一平面に揃える第６工程と、前記プラグの上面と前記絶縁性水素バリア膜の上面とに導電性水素バリア膜を形成する第７工程とを含む半導体メモリ装置の製造方法。
- 半導体基板上に形成されたトランジスタとキャパシタとを導通するとともに、前記キャパシタへの水素侵入を防止する水素バリア膜を設ける半導体メモリ装置の製造方法であって、前記半導体基板上に前記トランジスタを覆うように層間絶縁膜を形成する第１工程と、前記層間絶縁膜を貫通して前記トランジスタの不純物拡散層表面に達するコンタクトホールを形成する第２工程と、前記コンタクトホール内を埋め込むように前記層間絶縁膜上にプラグ膜を形成する第３工程と、前記層間絶縁膜の上面が露出し、前記コンタクトホール内の前記プラグ膜の上面が前記層間絶縁膜の上面より低い凹部が形成された状態となるように前記プラグ膜を除去することで、前記コンタクトホール内にプラグを埋め込み形成する第４工程と、前記凹部を含む前記層間絶縁膜上に導電性水素バリア膜を形成する第５工程と、前記導電性水素バリア膜を前記層間絶縁膜が露出しないように平坦化する第６工程とを含む半導体メモリ装置の製造方法。
- 半導体基板上に形成されたトランジスタとキャパシタとを導通するとともに、前記キャパシタへの水素侵入を防止する水素バリア膜を設ける半導体メモリ装置の製造方法であって、前記半導体基板上に前記トランジスタを覆うように層間絶縁膜を形成する第１工程と、前記層間絶縁膜上に絶縁性水素バリア膜を形成する第２工程と、前記層間絶縁膜と前記絶縁性水素バリア膜とを貫通して前記トランジスタの不純物拡散層表面に達するコンタクトホールを形成する第３工程と、前記コンタクトホール内を埋め込むように前記絶縁性水素バリア膜上にプラグ膜を形成する第４工程と、前記絶縁性水素バリア膜の上面が露出し、前記コンタクトホール内の前記プラグ膜の上面が前記絶縁性水素バリア膜の上面より低い凹部が形成された状態となるように前記プラグ膜を除去することで、前記コンタクトホール内にプラグを埋め込み形成する第５工程と、前記凹部を含む前記絶縁性水素バリア膜上に導電性水素バリア膜を形成する第６工程と、前記導電性水素バリア膜を前記絶縁性水素バリア膜が露出しないように平坦化する第７工程とを含む半導体メモリ装置の製造方法。
- 半導体基板上に形成されたトランジスタとキャパシタとを導通するとともに、前記キャパシタへの水素侵入を防止する水素バリア膜を設ける半導体メモリ装置の製造方法であって、前記半導体基板上に前記トランジスタを覆うように層間絶縁膜を形成する第１工程と、前記層間絶縁膜上に絶縁性水素バリア膜を形成する第２工程と、前記層間絶縁膜と前記絶縁性水素バリア膜とを貫通して前記トランジスタの不純物拡散層表面に達するコンタクトホールを形成する第３工程と、前記コンタクトホール内を埋め込むように前記絶縁性水素バリア膜上に導電性水素バリア膜を形成する第４工程と、前記導電性水素バリア膜を前記絶縁性水素バリア膜が露出しないように平坦化する第５工程とを含む半導体メモリ装置の製造方法。
- 半導体基板上に形成されたトランジスタとキャパシタとを導通するとともに、前記キャパシタへの水素侵入を防止する水素バリア膜を設ける半導体メモリ装置の製造方法であって、前記半導体基板上に前記トランジスタを覆うように第１層間絶縁膜を形成する第１工程と、前記第１層間絶縁膜上に絶縁性水素バリア膜を形成する第２工程と、前記絶縁性水素バリア膜上に、プラグ形成時に生じるリセスの深さに相当する膜厚を持つ第２層間絶縁膜を形成する第３工程と、前記第１層間絶縁膜と前記絶縁性水素バリア膜と前記第２層間絶縁膜とを貫通して前記トランジスタの不純物拡散層表面に達するコンタクトホールを形成する第４工程と、前記コンタクトホール内を埋め込むように前記第２層間絶縁膜上にプラグ膜を形成する第５工程と、前記第２層間絶縁膜の上面が露出し、前記コンタクトホール内の前記プラグ膜の上面が前記第２層間絶縁膜の上面より低い凹部が形成された状態となるように前記プラグ膜を除去することで、前記コンタクトホール内にプラグを埋め込み形成する第６工程と、前記絶縁性水素バリア膜が露出するまで前記第２層間絶縁膜を除去し、前記プラグと前記絶縁性水素バリア膜の上面を同一平面に揃える第７工程と、前記プラグの上面と前記絶縁性水素バリア膜の上面とに導電性水素バリア膜を形成する第８工程とを含む半導体メモリ装置の製造方法。
- 第２層間絶縁膜を、絶縁性水素バリア膜との選択比が２以上の条件で除去する請求項９記載の半導体メモリ装置の製造方法。
- プラグ膜の材料がＷを含み、前記プラグ膜の除去にＣＭＰ法を用いる請求項５，６，７または９記載の半導体メモリ装置の製造方法。
- 絶縁性水素バリア膜がＳｉＮ膜である請求項５，７または８記載の半導体メモリ装置の製造方法。
- 導電性水素バリア膜の形成をＣＶＤ法により行う請求項６または７記載の半導体メモリ装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002299955A JP2004134692A (ja) | 2002-10-15 | 2002-10-15 | 半導体メモリ装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002299955A JP2004134692A (ja) | 2002-10-15 | 2002-10-15 | 半導体メモリ装置およびその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006211812A Division JP2006303544A (ja) | 2006-08-03 | 2006-08-03 | 半導体メモリ装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004134692A true JP2004134692A (ja) | 2004-04-30 |
Family
ID=32288939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002299955A Pending JP2004134692A (ja) | 2002-10-15 | 2002-10-15 | 半導体メモリ装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004134692A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006066797A (ja) * | 2004-08-30 | 2006-03-09 | Seiko Epson Corp | 強誘電体メモリ及びその製造方法 |
| KR100721206B1 (ko) | 2006-05-04 | 2007-05-23 | 주식회사 하이닉스반도체 | 반도체소자의 스토리지노드 컨택 형성방법 |
| JP2007201042A (ja) * | 2006-01-25 | 2007-08-09 | Seiko Epson Corp | 半導体装置 |
| WO2007116440A1 (ja) * | 2006-03-30 | 2007-10-18 | Fujitsu Limited | 半導体装置の製造方法 |
| US7378329B2 (en) | 2004-06-09 | 2008-05-27 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device |
| US7514272B2 (en) | 2006-03-14 | 2009-04-07 | Seiko Epson Corporation | Method of manufacturing ferroelectric memory device |
| US7927889B2 (en) | 2007-02-19 | 2011-04-19 | Seiko Epson Corporation | Method for manufacturing ferroelectric memory device and ferroelectric memory device |
| JP2011091456A (ja) * | 2011-02-08 | 2011-05-06 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
-
2002
- 2002-10-15 JP JP2002299955A patent/JP2004134692A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7378329B2 (en) | 2004-06-09 | 2008-05-27 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device |
| JP2006066797A (ja) * | 2004-08-30 | 2006-03-09 | Seiko Epson Corp | 強誘電体メモリ及びその製造方法 |
| JP2007201042A (ja) * | 2006-01-25 | 2007-08-09 | Seiko Epson Corp | 半導体装置 |
| JP4721003B2 (ja) * | 2006-01-25 | 2011-07-13 | セイコーエプソン株式会社 | 半導体装置 |
| US7514272B2 (en) | 2006-03-14 | 2009-04-07 | Seiko Epson Corporation | Method of manufacturing ferroelectric memory device |
| WO2007116440A1 (ja) * | 2006-03-30 | 2007-10-18 | Fujitsu Limited | 半導体装置の製造方法 |
| JP5018772B2 (ja) * | 2006-03-30 | 2012-09-05 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| KR100721206B1 (ko) | 2006-05-04 | 2007-05-23 | 주식회사 하이닉스반도체 | 반도체소자의 스토리지노드 컨택 형성방법 |
| US7332391B2 (en) | 2006-05-04 | 2008-02-19 | Hynix Semiconductor Inc. | Method for forming storage node contacts in semiconductor device |
| US7927889B2 (en) | 2007-02-19 | 2011-04-19 | Seiko Epson Corporation | Method for manufacturing ferroelectric memory device and ferroelectric memory device |
| JP2011091456A (ja) * | 2011-02-08 | 2011-05-06 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009253033A (ja) | 半導体記憶装置及びその製造方法 | |
| EP1017096A2 (en) | Method of fabricating semiconductor memory device | |
| US5998258A (en) | Method of forming a semiconductor device having a stacked capacitor structure | |
| JP2009076653A (ja) | 半導体装置及びその製造方法 | |
| US20060183252A1 (en) | Ferroelectric memory devices | |
| JP2008066644A (ja) | 半導体装置及びその製造方法 | |
| JP3853163B2 (ja) | 強誘電体メモリ装置及びその製造方法 | |
| US6602756B2 (en) | Semiconductor device and its manufacture | |
| JP2004349474A (ja) | 半導体装置とその製造方法 | |
| JP2002151657A (ja) | 誘電体素子およびその製造方法 | |
| JP3810349B2 (ja) | 半導体記憶装置及びその製造方法 | |
| KR100379197B1 (ko) | 스택형 캐패시터 및 그 제조 방법 | |
| US20070042541A1 (en) | Semiconductor device and its manufacture method | |
| KR100345631B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2003086771A (ja) | 容量素子、半導体記憶装置及びその製造方法 | |
| JP2004134692A (ja) | 半導体メモリ装置およびその製造方法 | |
| WO2005117119A1 (ja) | 半導体装置及びその製造方法 | |
| JP4550859B2 (ja) | 半導体装置 | |
| JP3871618B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JP2007317742A (ja) | 半導体装置およびその製造方法 | |
| JP2006303544A (ja) | 半導体メモリ装置およびその製造方法 | |
| JP2003218235A (ja) | 複合式コンタクトプラグを備える記憶装置とその製造方法 | |
| JP2010141143A (ja) | 半導体装置及びその製造方法 | |
| JP2007329280A (ja) | 誘電体メモリの製造方法 | |
| JP2003203991A (ja) | 容量素子用電極の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041130 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060320 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060620 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060803 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070501 |