JP4721003B2

JP4721003B2 - 半導体装置

Info

Publication number: JP4721003B2
Application number: JP2006015992A
Authority: JP
Inventors: 晋一深田
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2006-01-25
Filing date: 2006-01-25
Publication date: 2011-07-13
Anticipated expiration: 2026-01-25
Also published as: JP2007201042A

Description

本発明は、半導体装置に関する。

強誘電体メモリ装置（ＦｅＲＡＭ）は、低電圧および高速動作が可能な不揮発性メモリであり、メモリセルが１トランジスタ／１キャパシタ（１Ｔ／１Ｃ）で構成できるため、ＤＲＡＭなみの集積化が可能であることから、大容量不揮発性メモリとして期待されている。

強誘電体メモリ装置において、キャパシタとトランジスタとを電気的に接続する場合、たとえば、トランジスタの不純物層上に、タングステンプラグ層を有するコンタクト部を設け、このコンタクト部上にキャパシタが配置されることがある（たとえば、特開２００３−２４３６２１号公報参照）。
特開２００３−２４３６２１号公報

タングステンプラグ層は、たとえばスパッタリング法により、絶縁層に設けられたコンタクトホールにタングステンを埋め込むことにより形成することができる。このため、タングステンプラグ層は通常、一定の結晶配向性を有していない。このため、タングステンプラグ層上にキャパシタを形成すると、タングステンの結晶配向性の低さに起因して、強誘電体メモリ装置を構成する各層（第１電極、強誘電体層、および第２電極）の結晶配向性が低くなる結果、強誘電体メモリ装置のヒステリシス特性が低くなることがある。

本発明の目的は、強誘電体キャパシタを構成する各層の結晶配向が良好に制御された半導体装置を提供することである。

本発明にかかるひとつの半導体装置は、基板と、前記基板上に接して設けられた第１絶縁層と、前記第１絶縁層に設けられたコンタクトホールと、前記コンタクトホールの底面に設けられた第１バリア層と、前記コンタクトホールの側面に所定の高さまで設けられた第２バリア層と、前記第１バリア層上に接して設けられた第２絶縁層と、前記第２バリア層及び前記第２絶縁層上に接して設けられた第１電極と、前記第１電極上に接して設けられた強誘電体層と、前記強誘電体層上に接して設けられた第２電極と、を含み、前記第１絶縁層、前記第２絶縁層および前記第２バリア層により前記第２バリア層が底部となる凹部が形成され、前記第１電極は、前記凹部を埋めて設けられており、前記基板を平面視した場合において、前記強誘電体層と前記第２電極との接面が前記第２バリア層の内側にあることを特徴とする。
上記のひとつの半導体装置において、前記第１絶縁層の上面の高さと前記第２絶縁層の上面の高さとが同一であることが好ましい。
上記のひとつの半導体装置において、前記第１絶縁層は、複数の層から形成され、前記コンタクトホールの底面に設けられた前記第１バリア層は、前記複数の層の最上位の層に設けられており、前記コンタクトホールはプラグ導電層により前記基板と接続されていることが好ましい。
（１）本発明にかかる半導体装置は、
基板と、
前記基板の上方に設けられた第１絶縁層と、
前記第１絶縁層に設けられた溝と、
少なくとも前記溝の側面および底面に設けられたバリア層と、
前記バリア層上に設けられた第２絶縁層と、
少なくとも前記バリア層および前記第２絶縁層の上方に設けられた第１電極と、
前記第１電極の上方に設けられた強誘電体層と、
前記強誘電体層の上方に設けられた第２電極と、を含み、
前記バリア層の上面は、前記第２絶縁層の上面と比して低い位置に設けられている。

本発明にかかる半導体装置は、第１電極が少なくともバリア層および第２絶縁層の上に設けられていることにより、タングステンなどのプラグ導電層上に第１電極が設けられた一般的な半導体装置と比して、下層の結晶配向性の影響を受けていない第１電極を設けることができる。さらに、バリア層の上面が前記第２絶縁層の上面と比して低い位置にあり、バリア層と第２絶縁層とに段差が生じている。段差のある面に配向性が問われる材料の層を形成する場合、段差部に配向の乱れを集中させることができ（詳細は後述を参照）、第２絶縁層の面上には、所望の配向が高配向した第１電極を設けることができる。その結果、この第１電極の上方に強誘電体層を設けることにより、ヒステリシス特性に優れた半導体装置を得ることができる。

なお、本発明において、特定のＡ層（以下、「Ａ層」という。）の上方に設けられた特定のＢ層（以下、「Ｂ層」という。）というとき、Ａ層の上に直接Ｂ層が設けられた場合と、Ａ層の上に他の層を介してＢ層が設けられた場合とを含む意味である。

また、本発明にかかる半導体装置は、さらに、下記の態様をとることができる。

（２）本発明にかかる半導体装置において、
前記バリア層は、前記第１電極と前記第２電極との重複領域の外に設けられていることができる。

（３）本発明にかかる半導体装置において、
前記第２絶縁層の上面は、前記第１絶縁層の上面とほぼ同一の位置にあり、
前記バリア層の上面と、前記溝の側面の一部と、前記第２絶縁層の側面の一部とがなす凹部は、前記重複領域の外に設けられていることができる。

（４）本発明にかかる半導体装置において、
前記重複領域に設けられる前記強誘電体層は、前記バリア層の上方に形成される前記強誘電体層と比して、所望の配向性を有することができる。

（５）本発明にかかる半導体装置において、
前記重複領域は、前記第２絶縁層の直上に設けられていることができる。

（６）本発明にかかる半導体装置において、
コンタクト部をさらに含み、
前記溝は前記コンタクト部の上に設けられ、
前記バリア層は、前記溝の底面にて前記コンタクト部と接続されていることができる。

次に、本発明の実施の形態の一例について、図面を参照しつつ説明する。

１．半導体装置
まず、本実施の形態にかかる半導体装置について、図１ないし図３を参照しつつ説明する。図１は、本発明の実施の形態の半導体装置（強誘電体メモリ装置）１００を模式的に示す断面図である。図２は、図１に示される第１および第２電極３２，３６、ならびに第２絶縁層２２の平面パターンを模式的に示す図である。より具体的には、第１電極３２の外周は、第１電極３２の下面（第１電極３２と、第２絶縁層２２およびバリア層１２との接続面）の外周を示し、第２電極３６の外周は、第２電極３６の上面３６ａの外周を示し、第２絶縁層２２の外周は、第２絶縁層２２の上面２２ａの外周を示す。図３は、図１のＡ部を拡大して示す断面図である。

図１に示すように、半導体装置１００は、強誘電体キャパシタ３０と、強誘電体キャパシタ３０のスイッチングトランジスタ１８とを含む。なお、本実施形態においては、１Ｔ／１Ｃ型のメモリセルについて説明するが、本発明が適用されるのは１Ｔ／１Ｃ型のメモリセルに限定されない。

トランジスタ１８は、半導体基板１０上に設けられたゲート絶縁層１１と、ゲート絶縁層１１上に設けられたゲート導電層１３と、ソース／ドレイン領域である第１および第２不純物領域１７，１９とを含む。また、トランジスタ１８は、半導体基板１０上に設けられた第１絶縁層２６によって埋め込まれている。第１絶縁層２６のうち第２不純物領域１９上に位置する領域には溝２４が設けられ、この溝２４の底面および側面にバリア層１２が設けられている。すなわち、このバリア層１２は、スイッチングトランジスタ１８および強誘電体キャパシタ３０と電気的に接続されており、スイッチングトランジスタ１８と強誘電体キャパシタ３０とのコンタクト導電層としての機能を有する。また、このバリア層１２上には第２絶縁層２２が設けられている。

バリア層１２の材質は、導電性を有するものであれば特に限定されない。バリア層１２は好ましくは、酸素バリア性を有する材料からなる。バリア層１２の材質としては、たとえば、ＴｉＡｌＮ，ＴｉＡｌ，ＴｉＳｉＮ，ＴｉＮ，ＴａＮ，ＴａＳｉＮを挙げることができ、なかでも、チタン、アルミニウム、および窒素を含む層（ＴｉＡｌＮ）であることがより好ましい。

バリア層１２がＴｉＡｌＮからなる場合、バリア層１２におけるチタン，アルミニウム，窒素の組成（原子比）は、バリア層１２の組成を化学式Ｔｉ_{（１−ｘ）}Ａｌ_ｘＮｙで表すとき、０＜ｘ≦０．４であり、かつ、０＜ｙであるのがより好ましい。

第１および第２絶縁層２６，２２はそれぞれ、公知の絶縁性材料からなることができ、公知の絶縁性材料としては、たとえば酸化シリコン層、窒化シリコン層、酸化窒化シリコン層や、Ｌｏｗ−ｋ膜として使用されている公知の絶縁性材料などが挙げられる。

図１および図３に示すように、バリア層１２の上面は、第１絶縁層２６および第２絶縁層２２の上面と比して低い位置にある。つまり、バリア層１２の上面と、第１絶縁層２６および第２絶縁層２２の側面の一部とで、凹部２５を構成している。凹部２５のアスペクト比は、例えば、０．５であることができる。また、凹部２５のアスペクト比は、０．５以上でもよい。

強誘電体キャパシタ３０は、第１電極３２と、第１電極３２の上方に設けられた強誘電体層３４と、強誘電体層３４の上方に設けられた第２電極３６とを含む。この強誘電体キャパシタ３０は、バリア層１２および第２絶縁層２２の上に設けられている。すなわち、第１電極３２は、少なくともバリア層１２および第２絶縁層２２の上に設けられている。

第１電極３２は白金、ルテニウム、ロジウム、パラジウム、オスミウム、およびイリジウムから選ばれる少なくとも１種の金属からなることができ、好ましくは白金またはイリジウムからなり、より好ましくはイリジウムからなる。また、第１電極３２は、単層膜でもよいし、または積層した多層膜でもよい。

強誘電体キャパシタ３０の特性向上には、第１電極３２を形成する金属の配向性を揃え、さらにその配向性を反映させてその上に形成される強誘電体層３４を構成する強誘電体の配向性を揃えることが必要となる。ここで、第２絶縁層２２の第１電極３２は一つの材料から成る平坦面上に形成するので高い配向性を得ることができる。それに対しバリア層１２上では下地材料も異なり、第２絶縁層２２との平坦性も保証されないことから第１電極３２の配向性が劣ることが避けられない。また、当然ながら第１電極３２を構成する金属膜は成膜過程において、下地面と垂直な方向に成長していくので、第２絶縁膜表面２２ａと平行でない面上に形成される金属膜は厚くなる程、影響が大きくなる。

本実施の形態にかかる半導体装置においては第１電極３２は、図１および図３に示すように、その一部が凹部２５内にも形成されている。凹部２５内に形成された第１電極３２は、第２絶縁層２２の上に形成された第１電極３２と比して結晶配向性がよくない。これは、図３に示すように、第１電極３２を構成する材料は、凹部２５の内面に対して、それぞれ垂直な方向に結晶成長していくためである。つまり、凹部２５の内側方向に、望ましくない配向の結晶成長（以下、「配向の乱れ」ともいう）を集中させることができることとなる。凹部２５の外側から強誘電体キャパシタの内側に向かう成分は、凹部２５の内側から強誘電体キャパシタの外側に向かう成分と衝突してしまうため、強誘電体キャパシタ内まで影響することはない。このように、凹部２５に配向の乱れを集中させることができる利点について、さらに、図９を参照しつつ説明する。図９は、図３に対応する断面であり、バリア層１２の上面が第２絶縁層２２の上面と比して高い位置にある場合を示す図である。この場合、図９に示すように、突出部２５ｂを中心として、配向の乱れ（矢印）が放射状に広がってしまう。このことは、第２絶縁層２２の上に設けられる第１電極３２の配向性を劣化させる一因となる。しかし、本実施の形態にかかる半導体装置では、図３に示すように、配向も乱れを凹部２５に集中させることができる。その結果、第２絶縁層２２の上方では、所望の配向を有する結晶成長が促進され、結晶配向性が制御された第１電極３２が設けられることとなる。

強誘電体層３４は、強誘電体物質を含む。この強誘電体物質は、ペロブスカイト型の結晶構造を有し、ＡＢ_１−ａＸａＯ_３の一般式で示すことができる。ここで、ＡはＰｂ、Ｃａ、Ｓｒ、Ｌａ等の元素、ＢおよびＸはＴｉ、Ｚｒ、Ｎｂ、Ｍｇ等の元素から構成される。Ｘは、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｃａ、Ｓｒ、およびＭｇのうちの少なくとも１つからなる。強誘電体層３４に含まれる強誘電体物質としては、たとえば、ＰｂＴｉ１−ａＺｒａＯ３（ＰＺＴ）が代表的な材料であり、この基本構成にさらに微量の添加元素を加えても良い。また、ペロブスカイト型から派生した結晶構造を有するＳｒＢｉ２Ｔａ_２Ｏ_９（ＳＢＴ）、（Ｂｉ，Ｌａ）_４Ｔｉ_３Ｏ_１２（ＢＬＴ）も上記強誘電体物質として用いることができる。

中でも、強誘電体層３４の材質としてはＰＺＴが好ましく、この場合、素子の信頼性の観点から、第１電極３２はイリジウムであるのがより好ましい。

第２電極３６は、第１電極３２に使用可能な材料として例示した上記材料またはその酸化物からなることができる。また、第２電極３６は、単層膜でもよいし、または積層した多層膜でもよい。好ましくは、第２電極３６は、白金、あるいはイリジウムオキサイドとイリジウムとの積層膜からなる。

図１および図２において、第１電極３２と第２電極３６との重複領域３０Ａ（以下、単に「領域３０Ａ」ともいう）とは、強誘電体層３４の全膜厚にわたって、第１電極３２と第２電極３６とが重なっている領域ならびにその鉛直下方の領域をいう。

たとえば、図１に示す強誘電体キャパシタ３０のように、四角錐台形状を有し、第２電極３６の上面３６ａよりも第１電極３２の上面のほうが大きい場合、領域３０Ａは、強誘電体層３４の上面から鉛直下方に位置する領域である（図２参照）。

図１において、領域３０Ａは、２つの点線より内側の領域であり、領域３０Ｂは、２つの点線より外側の領域である。また、図２において、領域３０Ａはドットで示された領域であり、領域３０Ｂは斜線で示された領域である。

いいかえれば、第１電極３２と第２電極３６との重複領域３０Ａは、強誘電体キャパシタ３０においてキャパシタとして実質的に機能する領域（キャパシタ領域）である。また、領域３０Ｂは、キャパシタとして実質的に機能することにない無効領域となる。この無効領域３０Ｂの下方には、バリア層１２、つまり、凹部２５が設けられている。

本実施の形態の半導体装置１００においては、バリア層１２と第１電極３２との接続は、第１電極３２と第２電極３６との重複領域３０Ａ以外の領域（領域３０Ｂ）に設けられている。このように、領域３０Ｂにおいて、バリア層１２と第１電極３２との電気的接続が図られていることにより、領域３０Ａにおいて、第１電極３２を第２絶縁層２２上にのみ形成させることができる。これにより、キャパシタ領域において、同じ下層（第２絶縁層２２）を有する第１電極３２を形成することができるため、均質な第１電極３２を設けることができる。また、バリア層１２の上面が第２絶縁層２２の上面と比して低い位置にあること（本実施の形態では凹部２５が設けられている）により、配向の乱れを凹部２５の内側方向に集中させることができる。このことも、領域３０Ａにおいて、結晶配向性に優れた第１電極３２を設けられることに寄与することになる。その結果、均質な強誘電体層３４を形成することができるため、ヒステリシス特性に優れたキャパシタとして機能することができる半導体装置を提供することができる。

本実施の形態の半導体装置１００によれば、第１電極３２が少なくともバリア層１２および第２絶縁層２２の上に設けられていることにより、タングステンなどのプラグ導電層上に第１電極が設けられた一般的な半導体装置と比較して、下層の結晶配向性の影響を受けていない第１電極３２を設けることができる。そして、この第１電極３２の上方に強誘電体層３４を設けることにより、ヒステリシス特性に優れた半導体装置を提供することができる。

さらに、第１電極３２が形成される面に、絶縁材料に対してのみ有効である結晶配向を制御するための前処理を施して本実施の形態にかかる半導体装置が製造される場合には、特に利点を有する。

この場合、上記の前処理を施すことで、第２絶縁層２２の直上である領域３０Ａに、特に結晶配向性が制御された第１電極３２を設けることができる。強誘電体層３４は、第１電極３２の配向を反映して形成されるため、同様に、領域３０Ａでは、結晶配向性のよい強誘電体層３４が設けられていることとなる。このように、タングステンなどのプラグ導電層上に第１電極が設けられた一般的な半導体装置と比して、結晶配向を制御するための前処理の有効性を最大限に発揮することができ、ヒステリシス特性に優れた半導体装置を提供することができる。

２．半導体装置の製造方法
次に、図１に示す半導体装置の製造方法について、図４〜図７を参照しつつ説明する。図４〜図７はそれぞれ、図１の半導体装置１００の一製造工程を模式的に示す断面図である。

（１）図４に示すように、半導体基板１０にトランジスタ１８を形成する。より具体的には、半導体基板１０にトランジスタ１８を形成し、次いでトランジスタ１８上に第１絶縁層２６を積層する。トランジスタ１８は、公知の一般的な形成方法を適用して形成することができる。

ついで、図４に示すように、公知のドライエッチング法により、第１絶縁層２６に溝２４を形成する。溝２４の大きさは、形成する強誘電体キャパシタ３０の大きさに応じて適宜決定される。

（２）次に、図５に示すように、バリア層１２ａを成膜する。バリア層１２ａは、溝２４の側面および底面ならびに第１絶縁層２６の上面に設けられる。このバリア層１２ａの成膜はたとえば、ＣＶＤ法またはスパッタリング法を用いて行なうことができる。さらに、このバリア層１２ａの上に絶縁層２２ｂを形成する。絶縁層２２ｂは、たとえば、ＣＶＤ法により形成することができる。

（３）次に、図６に示すように、この絶縁層２２ｂおよびバリア層１２ａのうち第１絶縁層２６上に形成された部分を化学的機械的研磨（ＣＭＰ）法により除去することにより形成することができる。この場合、図６に示すように、第２絶縁層２２の上面が第１絶縁層２６の上面と同一の高さになるよう、絶縁層を研磨することが好ましい。この工程により、第２絶縁層２２が形成される。

ついで、バリア層１２ａの一部をさらに除去して、凹部２５を形成する。具体的には、図６に示すように、バリア層１２の上面が、第２絶縁層２２の上面と比して低い位置となるようにする。凹部２５の形成では、バリア層１２ａの材質に応じて、公知のエッチング技術を施すことができる。たとえば、バリア層１２ａがＴｉＮ層である場合には、Ｃｌ_２とＡｒの混合ガスを用いたドライエッチング技術により行うことができる。また、過酸化水素、アンモニア混合溶液等を用いてウェットエッチングで凹部を形成することも可能である。より効率的には絶縁層２２ｂおよびバリア層１２ａのＣＭＰ工程で凹部２５を形成することが可能である。すなわち、絶縁層２２ｂのＣＭＰ後、バリア層１２ａをＣＭＰする際の過剰研磨量を調整することにより、所望の深さの凹部を形成するものである。

ついで、必要に応じて第１電極３２ａを形成する前に、結晶配向を制御するための前処理を施してもよい。前処理としては、アンモニアガスのプラズマを励起して、第２絶縁層２２およびバリア層１２の露出面に、該プラズマを照射する（以下、「アンモニアプラズマ処理」ともいう。）。このアンモニアプラズマ処理により、絶縁材料の表面が−ＮＨで終端され、後述する工程で第１電極を成膜する際に、第１電極を構成する原子が絶縁材料の表面上でマイグレーションしやすくなる。その結果、第１電極の構成原子がその自己配向性に起因して、規則的な配列になるように促進され、結晶配向性に優れた第１電極を成膜することができるのである。

（４）次に、強誘電体キャパシタ３０を形成する（図６参照）。まず、図７に示すように、バリア層１２ａおよび第２絶縁層２２上に第１電極３２ａを形成する。第１電極３２ａの成膜方法としては、その材質に応じて適宜選択が可能であるが、たとえば、スパッタリング法やＣＶＤ法が挙げられる。

次に、第１電極３２ａ上に強誘電体層３４ａを形成する。強誘電体層３４ａの成膜方法としては、その材質に応じて適宜選択が可能であるが、たとえば、スピンオン法，スパッタリング法，ＭＯＣＶＤ法が挙げられる。

次いで、強誘電体層３４ａ上に第２電極３６ａを形成する。第２電極３６ａの成膜方法としては、その材質に応じて適宜選択が可能であるが、たとえば、スパッタリング法やＣＶＤ法が挙げられる。

その後、所定のパターンのレジスト層Ｒ１を第２電極３６ａ上に形成し、このレジスト層Ｒ１をマスクとして、フォトリソグラフィ法により、バリア層１２ａ，第１電極３２ａ，強誘電体層３４ａ，および第２電極３６ａのパターニングを行なう。これにより、図１に参照されるように、強誘電体キャパシタ３０を含む半導体装置１００が得られる。この半導体装置１００に含まれる強誘電体キャパシタ３０は、バリア層１２および第２絶縁層２２上に設けられた第１電極３２と、第１電極３２上に設けられた強誘電体層３４と、強誘電体層３４上に設けられた第２電極３６とを有する。

３．変形例
次に、本実施の形態にかかる半導体装置の変形例について、図８を参照しつつ説明する。図８は、本変形例にかかる半導体装置２００を模式的に示す断面図である。変形例にかかる半導体装置２００では、プラグバリア層１２の下にコンタクト部２０が設けられ、このコンタクト部２０を介して第２不純物領域１９とバリア層１２とが電気的に接続されている点で、図１に示す半導体装置１００と異なる構成を有する。図８に示す半導体装置２００において、上記の点以外の構成要素は、図１に示す半導体装置１００と同様であるため、詳しい説明は省略する。

本変形例にかかる半導体装置２００では、図８に示すように、溝２４はコンタクト部２０の上に設けられている。さらに、バリア層１２は、溝２４の底面にてコンタクト部２０と接続している。

コンタクト部２０は、第３絶縁層２８に設けられた開口部１２４と、開口部１２４の側面および底面に設けられたコンタクトバリア層１２２と、コンタクトバリア層１２２上に設けられたプラグ導電層１２６とを含む。コンタクトバリア層１２２は例えば、バリア層１２として使用可能な上記に例示した材料からなることができ、プラグ導電層１２６は例えば、タングステン，モリブデン，タンタル，チタン，ニッケルなどの高融点金属からなる。第３絶縁層２８は第１絶縁層２６と同様の材料からなることができる。

なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。たとえば、本発明は、実施の形態で説明した構成と実質的に同一の構成（たとえば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。

本実施の形態にかかる半導体装置を模式的に示す断面図。図１に示される第１電極、第２電極および第２絶縁層の平面パターンを模式的に示す平面図。図１のＡ部を拡大して示す図。本実施の形態にかかる半導体装置の製造方法を模式的に示す断面図。本実施の形態にかかる半導体装置の製造方法を模式的に示す断面図。本実施の形態にかかる半導体装置の製造方法を模式的に示す断面図。本実施の形態にかかる半導体装置の製造方法を模式的に示す断面図。変形例にかかる半導体装置を模式的に示す断面図。図３に対応する断面であり、本実施の形態にかかる半導体装置の作用効果を説明する図。

符号の説明

１０…半導体基板、１１…ゲート絶縁層、１２…バリア層、１３…ゲート導電層、１８…トランジスタ、１７、１９…不純物領域、２０…コンタクト部、２２…第２絶縁層、２４…溝、２５…凹部、２６…第１絶縁層、３０…強誘電体キャパシタ、３０Ａ、３０Ｂ…領域、３２…第１電極、３４…強誘電体層、３６…第２電極、１００、２００…半導体装置、１２２…コンタクトバリア層、１２４…開口部、１２６…プラグ導電層、

Claims

基板と、
前記基板上に接して設けられた第１絶縁層と、
前記第１絶縁層に設けられたコンタクトホールと、
前記コンタクトホールの底面に設けられた第１バリア層と、
前記コンタクトホールの側面に所定の高さまで設けられた第２バリア層と、
前記第１バリア層上に接して設けられた第２絶縁層と、
前記第２バリア層および前記第２絶縁層上に接して設けられた第１電極と、
前記第１電極上に接して設けられた強誘電体層と、
前記強誘電体層上に接して設けられた第２電極と、を含み、
前記第１バリア層および前記第２バリア層は、同一材料からなり、かつ、一体として形成されており、
前記第１絶縁層、前記第２絶縁層及び前記第２バリア層により前記第２バリア層が底部となる凹部が形成され、
前記第１電極は、前記凹部を埋めて設けられており、
前記基板を平面視した場合において、前記強誘電体層と前記第２電極との接面が前記第２バリア層の内側にあることを特徴とする半導体装置。
前記第１絶縁層の上面の高さと前記第２絶縁層の上面の高さとが同一であることを特徴とする請求項１に記載の半導体装置。
前記第１絶縁層は、複数の層から形成され、
前記コンタクトホールは、前記複数の層の最上位の層に設けられており、
前記コンタクトホールの底面に設けられた前記第１バリア層はプラグ導電層により前記基板と接続されていることを特徴とする請求項１又は２に記載の半導体装置。