JP4797717B2 - 強誘電体メモリ装置、強誘電体メモリ装置の製造方法 - Google Patents

強誘電体メモリ装置、強誘電体メモリ装置の製造方法 Download PDF

Info

Publication number
JP4797717B2
JP4797717B2 JP2006069095A JP2006069095A JP4797717B2 JP 4797717 B2 JP4797717 B2 JP 4797717B2 JP 2006069095 A JP2006069095 A JP 2006069095A JP 2006069095 A JP2006069095 A JP 2006069095A JP 4797717 B2 JP4797717 B2 JP 4797717B2
Authority
JP
Japan
Prior art keywords
layer
wiring
electrode
orientation
ferroelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006069095A
Other languages
English (en)
Other versions
JP2007250631A (ja
Inventor
博明 田村
修司 鶴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006069095A priority Critical patent/JP4797717B2/ja
Priority to US11/685,360 priority patent/US7781813B2/en
Publication of JP2007250631A publication Critical patent/JP2007250631A/ja
Application granted granted Critical
Publication of JP4797717B2 publication Critical patent/JP4797717B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/57Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/65Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、強誘電体メモリ装置、強誘電体メモリ装置の製造方法に関する。
強誘電体メモリ装置(FeRAM)は、低電圧および高速動作が可能な不揮発性メモリであり、メモリセルが1トランジスタ/1キャパシタ(1T/1C)で構成できるため、DRAMなみの集積化が可能であることから、大容量不揮発性メモリとして期待されている。このような強誘電体メモリ装置を構成する強誘電体キャパシタは、上下電極間に強誘電体層が挟持された構成を有し、各電極には周辺回路と当該電極とを導通するための配線が接続されている(例えば特許文献1参照)。
特開平11−150240号公報
そのような配線として窒化チタンアルミニウム(TiAlN)を用いる場合、十分に窒化したTiAlNを用いると抵抗が非常に高くなってしまう場合があった。そこで、窒化の促進を抑えると、抵抗を低く抑えることができるが、その代償として、(1)構成元素のAlが遊離して容易にキャパシタへ拡散する、(2)耐酸化性が弱くなる、(3)水素バリア性能を期待できない、等の多くのデメリットを伴ってしまう場合がある。
本発明の目的は、強誘電体キャパシタを備えた強誘電体メモリ装置において、強誘電体キャパシタと周辺回路等とを電気的に接続する配線として窒化チタンアルミニウムを用いた場合にも、抵抗値を抑えつつ、且つ(1)構成元素のAlが遊離して容易にキャパシタへ拡散する、(2)耐酸化性が弱くなる、(3)水素バリア性能を期待できない、等の問題も生じることがないものとし、信頼性の高い強誘電体メモリ装置を提供することにある。また、本発明は、そのような強誘電体メモリ装置の製造方法について提供することを目的としている。
上記課題を解決するために、本発明の強誘電体メモリ装置は、基板上に、第1電極と強誘電体層と第2電極とを前記基板側からこの順に積層してなる強誘電体キャパシタを備えた強誘電体メモリ装置であって、前記第2電極に接続される配線は、前記第2電極側から順に、(111)面方位に配向を有する窒化チタンからなる第1配線層と、当該第1配線層を配向制御の下地層として前記第1配線層上に形成され、(111)面方位に配向を有する窒化チタンアルミニウムからなる第2配線層と、を含み、前記第2配線層を構成する窒化チタンアルミニウムは、Ti (1−x) Al (0<x≦0.3、0.5≦y≦1.5)を満たすことを特徴とする。
このような強誘電体メモリ装置によると、強誘電体キャパシタの電極に接続される配線が、(111)面方位に配向を有する窒化チタンからなる第1配線層と、(111)面方位に配向を有する窒化チタンアルミニウムからなる第2配線層とを含むものであるため、当該配線の結晶配向性が非常に優れたものとなる。このように結晶配向性に優れた配線は、窒素の含有量を大きくして配線を十分に窒化した場合にも、抵抗値の増大を抑制することができる。また、このように窒素の含有量を大きくして十分に窒化できるため、(1)構成元素のAlが遊離して強誘電体キャパシタへ拡散することを防止でき、また(2)耐酸化性が弱くなることを防止でき、さらに(3)水素バリア性能を具備させることができるようになる。その結果、信頼性の高い強誘電体メモリ装置を提供することが可能となる。
なお、上記強誘電体メモリ装置において、前記強誘電体キャパシタ上に層間絶縁膜が配設され、当該層間絶縁膜に形成されたコンタクトホールを介して前記第1電極又は前記第2電極と前記配線とが接続されてなるものとすることができる。このような層間絶縁膜に形成されたコンタクトホールにおいても、上述の通り第1配線層及び第2配線層からなる結晶配向性の高い配線を形成することで、低抵抗の配線とすることができ、当該配線に耐酸化性及び水素バリア性を具備させることが可能となる。
また、前記配線が、前記強誘電体キャパシタを平面視覆うように形成されてなるものとすることができる。この場合、強誘電体キャパシタに対する水素バリア性が一層高まることとなる。
さらに、前記第2配線層を構成する窒化チタンアルミニウムは、Ti(1-x)Al(0<x≦0.3、0.5≦y≦1.5)を満たすものとすることができる。窒化チタンアルミニウムのうち窒素組成比yが0.5未満である場合、極端に窒素含率が低いため耐酸化性が若干低下する場合がある他、水素バリア性も若干低下する場合がある。また、窒化チタンアルミニウムのうち窒素組成比yが1.5を超えると、極端に窒素含率が高いため抵抗値が若干高くなる場合がある。
次に、上記課題を解決するために、本発明の強誘電体メモリ装置の製造方法は、基板上に、第1電極と第2電極との間に強誘電体層を有してなる強誘電体キャパシタを形成する工程と、前記強誘電体キャパシタを含む基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜に対して、前記第2電極まで開口するコンタクトホールを形成する工程と、前記コンタクトホール内を含む層間絶縁膜上に、(111)面方位に配向を有する窒化チタンからなる第1配線層を形成する工程と、前記第1配線層上に、(111)面方位に配向を有する窒化チタンアルミニウムからなる第2配線層を形成する工程と、を含むことを特徴とする。
このような製造方法により、上述した本発明に係る強誘電体メモリ装置を好適に製造することが可能となる。具体的には、配線を形成する工程において、(111)面方位に配向を有する窒化チタンからなる第1配線層を形成した後、当該第1配線層上に窒化チタンアルミニウムを成膜することで、当該窒化チタンアルミニウムが下地層たる第1配線層の結晶構造を反映して(111)面方位に配向性を具備することとなり、上記構成の強誘電体メモリ装置が提供される。この場合、結晶性に優れた配線を具備するため、窒化チタンアルミニウムにおいて窒素の含有量を大きくして配線を十分に窒化した場合にも、抵抗値の増大を抑制することができる。また、このように窒素の含有量を大きくして十分に窒化できるため、(1)構成元素のAlが遊離して強誘電体キャパシタへ拡散することを防止でき、また(2)耐酸化性が弱くなることを防止でき、さらに(3)水素バリア性能を具備させることができるようになる。その結果、信頼性の高い強誘電体メモリ装置を提供することが可能となる。
また、前記第1配線層を形成する工程は、前記コンタクトホール内を含む層間絶縁膜上にチタン層を形成する工程と、前記チタン層を窒化処理して窒化チタン層とする工程と、を含むものとすることができる。このような第1配線層の形成方法により、(111)面方位に配向した窒化チタン層からなる第1配線層を簡便且つ確実に形成することが可能となる。つまり、(001)面方位に自己配向するチタン層を形成した後、これを窒化処理することで、(111)面方位に配向した窒化チタン層を形成することができるのである。
また、前記第1配線層を形成する工程は、前記コンタクトホール内を含む層間絶縁膜上に対してアンモニアプラズマ処理を施す工程を含むものとすることができる。このようなアンモニアプラズマ処理を施すことで、形成する窒化チタン層の(111)面方位の配向性を高めることが可能となる。
なお、第1配線層及び第2配線層の成膜にはCVD法を採用することができる。また、第1電極及び第2電極としては、例えばイリジウム、白金、ルテニウム、酸化イリジウム、酸化ルテニウム、白金合金のいずれかからなるものを採用することができる。さらに、強誘電体層としては、例えばチタン酸ジルコン酸鉛(Pb(Zr,Ti)O、以下PZTと略記)をはじめとするペロブスカイト型酸化物や、SrBiTa等のビスマス層状化合物を採用することができる。
以下、本発明に好適な実施形態について、図面を参照しながら説明する。
[強誘電体メモリ装置]
図1は、本発明に係る強誘電体メモリ装置100の一実施の形態を模式的に示す断面図である。図1に示すように、強誘電体メモリ装置100は、半導体基板10の上方に、強誘電体キャパシタ30と、プラグ20と、配線44と、配線強誘電体キャパシタ30のスイッチングトランジスタ18とを含んで構成されている。なお、本実施形態においては、1T/1C型のメモリセルについて説明するが、本発明が適用されるのは1T/1C型のメモリセルに限定されない。
トランジスタ18は、ゲート絶縁層11と、ゲート絶縁層11上に設けられたゲート導電層13と、ソース/ドレイン領域である第1および第2不純物領域17,19とを含んでいる。また、プラグ20はスイッチングトランジスタ18と電気的に接続されており、隣接するトランジスタ(図示略)とは、素子分離領域16で分離されている。
強誘電体キャパシタ30は、バリア層14と、バリア層14上に積層された第1電極32と、第1電極32上に積層された強誘電体層34と、強誘電体層34上に積層された第2電極36と、を含んでいる。また、この強誘電体キャパシタ30は、絶縁層26に設けられたプラグ20の上に設けられている。
プラグ20は、第2不純物領域19の上に形成されており、開口部(コンタクトホール)24内に設けられたプラグ導電層22を含んで構成されている。プラグ導電層22は、例えばタングステン,モリブデン,タンタル,チタン,ニッケルなどの高融点金属からなり、タングステンからなることが好ましい。
バリア層14は、プラグ20のプラグ導電層22と電気的に導通するように、当該プラグ20上に形成されている。このようなバリア層14は、結晶質を含み、導電性を有するとともに、酸素バリア性を有する材料からなるのであれば特に限定されないが、その結晶質が(111)配向を有することが好ましい。バリア層14の上方に、バリア層14の結晶配向を反映した結晶配向を有する第1電極32を形成することができるため、第1電極32の結晶配向を(111)配向にすることができるからである。そのようなバリア層14の構成材料としては、例えば、TiAlN,TiAl,TiSiN,TiN,TaN,TaSiNを挙げることができ、なかでも、チタン、アルミニウム、および窒素を含む層(TiAlN)であることがより好ましい。なお、バリア層14がTiAlNからなる場合、バリア層14におけるチタン,アルミニウム,窒素の組成(原子比)は、バリア層14の組成を化学式Ti(1−x)Alで表すとき、0<x≦0.3であり、且つ0<yであるのがより好ましい。
次に、第1電極32は白金、ルテニウム、ロジウム、パラジウム、オスミウム、およびイリジウムから選ばれる少なくとも1種の金属、若しくはこれらの酸化物、或いは合金からなることができ、好ましくは白金またはイリジウムからなり、より好ましくはイリジウムからなる。また、第1電極32は、単層膜でもよいし、または積層した多層膜でもよい。第1電極32が結晶質である場合、第1電極32の結晶配向とバリア層14との結晶配向は互いに接する界面においてエピタキシャルの方位関係となることが好ましい。この場合、強誘電体層34の結晶配向と、第1電極32との結晶配向も互いに接する界面においてエピタキシャルの方位関係となることが好ましい。
例えば、バリア層14が立方晶系に属し、その結晶配向が(111)配向である場合、あるいはバリア層14が六方晶系に属し、その結晶配向が(001)配向である場合、第1電極32の結晶配向が(111)配向であることが好ましい。この構成によれば、第1電極32上に強誘電体層34を形成する際に、強誘電体層34の結晶配向を(111)配向にすることが容易になる。
強誘電体層34は、強誘電体材料を含んで構成されている。この強誘電体材料は、ペロブスカイト型の結晶構造を有し、A1−b1−aの一般式で示されることができる。Aは、Pbを含む。ここで、Pbの一部をLaに置換することもできる。Bは、ZrおよびTiのうちの少なくとも1つからなる。Xは、V、Nb、Ta、Cr、Mo、W、Ca、Sr、およびMgのうちの少なくとも1つからなる。強誘電体層34に含まれる強誘電体材料としては、強誘電体層として使用可能な公知の材料を使用することができ、例えば、(Pb(Zr,Ti)O)(PZT)、SrBiTa(SBT)、(Bi,La)Ti12(BLT)が挙げられる。
なかでも、強誘電体層34の材料としてはPZTが好ましく、この場合、素子の信頼性の観点から、第1電極32はイリジウムであるのがより好ましい。
また、強誘電体層34としてPZTを用いる場合、より大きな自発分極量を獲得するため、PZTにおけるチタンの含有量がジルコニウムの含有量より多いことがより好ましい。このような組成のPZTは正方晶に属し、その自発分極軸はc軸となる。この場合、c軸と直交するa軸配向成分が同時に存在するため、PZTをc軸配向させたときは、このa軸配向成分が分極反転に寄与しないため、強誘電特性が損なわれるおそれがある。これに対して、強誘電体層34に用いられるPZTの結晶配向を(111)配向にすることにより、a軸を基板法線から一定の角度だけオフした方向に向けることができる。すなわち分極軸が基板法線方向の成分をもつようになるため、分極反転に寄与させることができる。よって、強誘電体層34がPZTからなり、PZTにおけるチタンの含有量がジルコニウムの含有量より多い場合、ヒステリシス特性が良好である点で、PZTの結晶配向が(111)配向であるのが好ましい。
第2電極36は、第1電極32に使用可能な材料として例示した上記材料からなるものとすることができ、あるいは、アルミニウム,銀,ニッケル等からなるものとすることができる。また、第2電極36は、単層膜でもよいし、または積層した多層膜でもよい。好ましくは、第2電極36は、白金、あるいはイリジウムオキサイドとイリジウムとの積層膜からなる。
強誘電体キャパシタ30上には層間絶縁膜40が配設され、層間絶縁膜40には強誘電体キャパシタ30の第2電極36表面まで開口するコンタクトホール45が形成されている。コンタクトホール45及び層間絶縁膜40上には、強誘電体キャパシタ30(詳しくは第2電極36)と図示しない周辺回路とを接続する配線(ローカルインターコネクト)44が形成されており、本実施の形態では当該配線が2層構造を有して構成されている。
具体的には、配線44は、第2電極36ないし層間絶縁膜40上に形成される下地層(第1配線層)41と、下地層41上に形成される配線主体層(第2配線層)42とを有している。本実施の形態では、配線44は強誘電体キャパシタ30を平面視覆うように配設されて、当該強誘電体キャパシタ30に対して高い水素バリア性を付与している。
下地層41は、(111)面方位に配向した窒化チタン(TiN)からなり、コンタクトホール45の内面及び層間絶縁膜40上に形成したチタンの膜を窒化処理してなるものである。なお、下地層41としては、例えばc軸配向したチタン膜からなるものを採用してもよい。一方、配線主体層42は窒化チタンアルミニウム(TiAlN)からなり、下地層41の結晶構造を反映して(111)面方位に配向を有して構成されている。なお、配線主体層42を構成する窒化チタンアルミニウムは、Ti(1-x)Al(0<x≦0.3、0.5≦y≦1.5)を満たすものとすることができる。窒化チタンアルミニウムのうち窒素組成比yが0.5未満である場合、極端に窒素含率が低いため耐酸化性が若干低下する場合がある他、水素バリア性も若干低下する場合がある。また、窒化チタンアルミニウムのうち窒素組成比yが1.5を超えると、極端に窒素含率が高いため抵抗値が若干高くなる場合がある。
下地層41の膜厚は5nm〜50nm、配線主体層42の膜厚は50nm〜300nm程度とすることができる。
下地層41の膜厚が5nm未満であると、成膜が困難となる場合がある他、上記配向制御機能が十分に発現され難くなる場合があり、一方、50nmを超えると、形成する配線44の特性低下に繋がる場合もある。
また、配線主体層42の膜厚が50nm未満であると配線44として抵抗が大きくなってしまう場合があり、
このような構成を具備した本実施の形態の強誘電体メモリ装置100においては、強誘電体キャパシタ30(第2電極36)と周辺回路とを電気的に接続する配線44が、(111)面方位に配向を有した窒化チタンアルミニウムからなる配線主体層42を有するため、当該配線44の結晶配向性が非常に優れたものとなる。このように結晶配向性に優れた配線44は、窒素の含有量を大きくして配線を十分に窒化した場合にも、抵抗値の増大を抑制することができる。また、このように窒素の含有量を大きくして十分に窒化できるため、構成元素のAlが遊離して強誘電体キャパシタ30へ拡散することを防止でき、また当該配線44の耐酸化性が弱くなることを防止でき、さらに当該配線44に水素バリア性能を具備させることができるようになる。その結果、強誘電体メモリ装置100は非常に信頼性が高いものとなる。
[強誘電体メモリ装置の製造方法]
次に、図1に示した強誘電体メモリ装置100の製造方法の一例について、図面を参照して説明する。図3(a)〜図3(d)、図4(a)〜図4(d)、および図5(a)〜図5(b)は、それぞれ図1の強誘電体メモリ装置100の一製造工程を模式的に示す断面図である。なお、図3〜図5においては、図1の強誘電体メモリ装置100のうち一部構成を省略する場合があり、省略した構成の詳細は図1を参照するものとする。
本態様の強誘電体メモリ装置100の製造方法は、概ね、基板10上にトランジスタ(能動素子)18を形成する工程と、トランジスタ18を含む基板10上に層間絶縁膜26を形成する工程と、層間絶縁膜26にコンタクトホール24を形成する工程と、コンタクトホール24内にプラグ20を形成する工程と、プラグ20の上方にバリア層14を形成する工程と、バリア層14の上方に第1電極32と、強誘電体層34と、第2電極36とを積層して強誘電体キャパシタ30を形成する工程と、強誘電体キャパシタ30上に層間絶縁膜40を形成する工程と、層間絶縁膜40にコンタクトホール45を形成する工程と、コンタクトホール45内に配線44を形成する工程と、を含むものである。
まず、図3(a)に示すように、基板10にトランジスタ(能動素子)18、ソース/ドレイン領域である第1および第2不純物領域17,19(一部図示略)を形成し、該トランジスタ18を含む基板10上に層間絶縁膜26を形成する。
次に、図3(b)に示すように、層間絶縁膜26にドライエッチング等により開口部(コンタクトホール)24を形成し、さらに図3(c)に示すように、形成した開口部24内に、トランジスタ18と導通するプラグ導電層22を埋め込んでプラグ20を形成する。プラグ導電層22の埋め込みは、例えばCVD法またはスパッタリング法を用いて行なうことができ、絶縁層26の上面に積層されたプラグ導電層22を、例えば化学的機械研磨により除去して、プラグ20が形成される。層間絶縁膜26はシリコン酸化膜からなるもので、プラグ導電層22はタングステンからなるものである。
なお、本実施形態では、形成したプラグ20を含む層間絶縁膜26に対して、アンモニアプラズマ処理を施すものとしている。具体的には、アンモニアガスのプラズマを励起して、これをプラグ20及び層間絶縁膜26の表面に照射するものとしている。このようなアンモニアプラズマ処理の条件としては、例えばチャンバ内に導入されるアンモニアのガス流量を350sccm、チャンバ内の圧力を1Torr、基板温度を400℃、基板に供給される13.56MHzの高周波電源のパワーを100W、プラズマ発生領域に供給される350kHzの高周波電源のパワーを55W、電極と基板間の距離を350mils、プラズマ照射時間を60秒に設定して行うものとした。
次に、図3(d)に示すように、プラグ20及び層間絶縁膜26上にバリア層14を成膜する。バリア層14の成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やCVD法が挙げられる。当該バリア層14は、その下地が上述の通りアンモニアプラズマ処理されているため配向性に優れたものとなる。このようなバリア層14は結晶質であるのが好ましく、(111)配向であるのがより好ましい。例えば、チタン,アルミニウム,および窒素を含む層からなるバリア層14を形成する場合、バリア層14は、(111)配向を有するTiAlNからなることができる。バリア層14が(111)配向を有することにより、後に形成する第1電極32の結晶配向を(111)配向にすることができる。これにより、第1電極32上に形成される強誘電体層34を(111)配向にすることができる。
なお、強誘電体層34がPZTからなり、PZTにおけるチタンの含有量がジルコニウムの含有量より多い場合、ヒステリシス特性が良好である点で、PZTの結晶配向は(111)配向であるのが好ましい。よって、バリア層14の結晶配向を(111)配向にすることにより、第1電極32および強誘電体層34ともに(111)配向にすることができるため、ヒステリシス特性に優れた強誘電体キャパシタ30を得ることができる。なお、バリア層14を成膜する際の基板温度は特に限定されず、例えば、室温から500℃の間で適宜選択可能である。
次に、図4(a)に示すように、バリア層14上に第1電極32を形成する。ここで、第1電極32を結晶質のバリア層14上に形成することにより、第1電極32の結晶性が著しく向上し、かつ、バリア層14の結晶配向を第1電極32に反映させることができる。例えば、バリア層14の結晶配向が(111)配向である場合、第1電極32を(111)配向に形成することができる。第1電極32の成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やCVD法が挙げられる。
また、同じく図4(a)に示すように、第1電極32上に強誘電体層34を形成する。ここで、強誘電体層34を第1電極32上に形成することにより、第1電極32の結晶配向を強誘電体層34に反映させることができる。例えば、第1電極32の少なくとも一部が(111)配向を有する結晶質である場合、バリア層14の結晶配向を(111)配向に形成することができる。強誘電体層34の成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スピンオン法,スパッタリング法,MOCVD法が挙げられる。
さらに、同じく図4(a)に示すように、強誘電体層34上に第2電極36を形成する。第2電極36の成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やCVD法が挙げられる。
その後、所定のパターンのレジスト層を第2電極36上に形成し、このレジスト層をマスクとして、バリア層14ないし第2電極36からなる積層膜についてフォトリソグラフィ法によりパターニングを行なう。これにより、図4(b)に示すように、スタック型の強誘電体キャパシタ30が形成される。
次に、図4(c)に示すように、形成した強誘電体キャパシタ30上に層間絶縁膜40を形成するとともに、図4(d)に示すように、層間絶縁膜40にドライエッチング等により開口部(コンタクトホール)45を形成する。なお、開口部45は強誘電体キャパシタ30の第2電極36の表面が露出する深さまで開口するものとしている。
次いで、図5(a)に示すように、開口部45内を含む層間絶縁膜40上に窒化チタン層41を形成する。ここでは、開口部45内及び層間絶縁膜40上に対してアンモニアプラズマ処理を施した後、当該開口部45内及び層間絶縁膜40上にチタン層を形成し、このチタン層を窒化処理することにより窒化チタン層からなる下地層41を形成するものとしている。
このような形成方法によると、アンモニアプラズマ処理を施した開口部45内及び層間絶縁膜40上でチタンは自己配向性に優れ、(001)面方位に配向を示すチタン層として形成される。そして、これを窒化処理した窒化チタン層は(111)面方位に配向を示すものとなる。なお、窒化処理は、窒素を含む雰囲気下で熱処理(500℃〜650℃)を施すことで、チタン層を窒化チタン層に変化させる処理である。ここで、熱処理の温度が650℃を超えると、トランジスタ18の特性に影響を及ぼすことがあり、一方、熱処理の温度が500℃未満であると、チタン層の窒化に要する時間が長くなりすぎるため、好ましくない。
なお、形成する下地層41は、上層に形成される窒化チタンアルミニウムからなる配線主体層42の結晶配向性を制御するための機能層であり、当該制御機能を発現するために5nm〜50nm程度の膜厚とするのが良い。5nm未満では、成膜が困難となる場合がある他、上記配向制御機能が十分に発現され難くなる場合があり、一方、50nmを超えると、形成する配線44の特性低下に繋がる場合もある。
次に、図5(b)に示すように、窒化チタンからなる下地層41上に窒化チタンアルミニウムからなる配線主体層42を形成する。具体的には、窒化チタンアルミニウム(Ti(1-x)Al)をスパッタリング法やCVD法により下地層41上に成膜する手法を採用することができる。このような窒化チタンアルミニウムは結晶性に優れ、下地層41の結晶構造を反映して(111)面方位に配向を示すものとなる。以上の下地層41と配線主体層42との積層膜により配線44が構成される。そして、配線44をフォトリソグラフィ法等のパターニング技術により、所定パターンに形成して、本発明に係る強誘電体メモリ装置100が製造される。
以上説明したような本態様の強誘電体メモリ装置100の製造方法によれば、以下の作用効果を有する。
まず、配線44を形成する工程において、(111)面方位に配向を有する窒化チタンからなる下地層41(第1配線層)を形成した後、当該下地層41上に窒化チタンアルミニウムを成膜することで、当該窒化チタンアルミニウムが下地層41の結晶構造を反映して(111)面方位に配向性を具備することとなり、結晶配向性に優れた配線44を形成することが可能となる。このように結晶配向性に優れた配線44を形成すれば、窒化チタンアルミニウムにおいて窒素の含有量を大きくして配線44を十分に窒化した場合にも、抵抗値の増大を抑制することができるようになる。また、このように窒素の含有量を大きくして十分に窒化できるため、配線44(配線主体層42)の構成元素のAlが遊離して強誘電体キャパシタ30へ拡散することを防止でき、また当該配線44の耐酸化性が弱くなることを防止でき、さらに当該配線44に対して水素バリア性能を具備させることができるようになる。その結果、信頼性の高い強誘電体メモリ装置100を提供することが可能となる。
図2は、配線主体層42の窒素(N)含量yに対してシート抵抗値をプロットしたグラフである。グラフ中白丸は下地層41を形成せず窒化チタンアルミニウムのみから構成した配線の抵抗値を示したもので、×印は下地層41を形成し、その上に配線主体層42を形成した本実施の形態に係る構成の配線44の抵抗値を示したものである。このように下地層41を形成することにより抵抗値を大幅に抑えることが可能となった。
また、図6は本実施の形態に係る配線44のX線回折チャート、図7は下地層41を形成せずに窒化チタンアルミニウムのみから構成した配線のX線回折チャートである。ここで、窒化チタンアルミニウムのX線回折チャートにおいて2θ=37°付近の回折ピークは(111)面方位の配向を示すものである。これらから(111)面方位に配向した窒化チタンからなる下地層41上に、窒化チタンアルミニウムからなる配線主体層42を形成して配線44とした場合には、当該配線44が(111)面方位に高く配向することが分かる。そして、このように配線44の結晶配向性を高めることで、配線主体層42を十分に窒化した場合にも抵抗値の増大が生じないものとなるのである。
以上、本発明の実施の形態について説明したが、本発明は上記実施の形態に限られるものではない。例えば、本実施の形態では、下地層41の上に配線主体層42を積層するものとしているが、配向主体層42の結晶配向性を損なわない範囲で、当該下地層41と配線主体層42の間に中間層を介在させるものとしてもよい。
本発明の一実施の形態の強誘電体メモリ装置を模式的に示す断面図。 図1の強誘電体メモリ装置に形成される配線と比較例の配線についてN含量に対する抵抗値を示したグラフ。 図1の強誘電体メモリ装置の一製造工程を模式的に示す断面図。 図3に続く強誘電体メモリ装置の一製造工程を模式的に示す断面図。 図4に続く強誘電体メモリ装置の一製造工程を模式的に示す断面図。 図1の強誘電体メモリ装置に形成される配線についてのX線回折チャート。 比較例の配線についてのX線回折チャート。
符号の説明
30…強誘電体キャパシタ、32…第1電極(下部電極)、34…強誘電体層、36…第2電極(上部電極)、41…下地層(第1配線層)、42…配線主体層(第2配線層)、44…配線

Claims (6)

  1. 基板上に、第1電極と強誘電体層と第2電極とを前記基板側からこの順に積層してなる強誘電体キャパシタを備えた強誘電体メモリ装置であって、
    前記第2電極に接続される配線は、前記第2電極側から順に、(111)面方位に配向を有する窒化チタンからなる第1配線層と、当該第1配線層を配向制御の下地層として前記第1配線層上に形成され、(111)面方位に配向を有する窒化チタンアルミニウムからなる第2配線層と、を含み、
    前記第2配線層を構成する窒化チタンアルミニウムは、Ti(1−x)Al(0<x≦0.3、0.5≦y≦1.5)を満たすことを特徴とする強誘電体メモリ装置。
  2. 前記強誘電体キャパシタ上に形成された層間絶縁膜と、前記層間絶縁膜を厚さ方向に貫通して前記第2電極に達するコンタクトホールとを有し、
    前記配線が、前記コンタクトホール内を含む前記層間絶縁膜上に形成され、前記第2電極と接続されていることを特徴とする請求項1に記載の強誘電体メモリ装置。
  3. 前記配線が、平面視において前記強誘電体キャパシタを覆うように前記強誘電体キャパシタ上に形成されていることを特徴とする請求項1又は2に記載の強誘電体メモリ装置。
  4. 基板上に、第1電極と第2電極との間に強誘電体層を有してなる強誘電体キャパシタを形成する工程と、
    前記強誘電体キャパシタを含む基板上に層間絶縁膜を形成する工程と、
    前記層間絶縁膜に対して、前記第2電極まで開口するコンタクトホールを形成する工程と、
    前記コンタクトホール内を含む層間絶縁膜上に、(111)面方位に配向を有する窒化チタンからなる第1配線層を形成する工程と、
    前記第1配線層を配向制御の下地層として用い、前記第1配線層上に、Ti(1−x)Al(0<x≦0.3、0.5≦y≦1.5)なる組成を有するとともに(111)面方位に配向を有する窒化チタンアルミニウムからなる第2配線層を形成する工程と、
    を含むことを特徴とする強誘電体メモリ装置の製造方法。
  5. 前記第1配線層を形成する工程は、前記コンタクトホール内を含む層間絶縁膜上にチタン層を形成する工程と、前記チタン層を窒化処理して窒化チタン層とする工程と、を含むことを特徴とする請求項4に記載の強誘電体メモリ装置の製造方法。
  6. 前記第1配線層を形成する工程は、前記コンタクトホール内を含む層間絶縁膜上に対してアンモニアプラズマ処理を施す工程を含むことを特徴とする請求項4又は5に記載の強誘電体メモリ装置の製造方法。
JP2006069095A 2006-03-14 2006-03-14 強誘電体メモリ装置、強誘電体メモリ装置の製造方法 Expired - Fee Related JP4797717B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006069095A JP4797717B2 (ja) 2006-03-14 2006-03-14 強誘電体メモリ装置、強誘電体メモリ装置の製造方法
US11/685,360 US7781813B2 (en) 2006-03-14 2007-03-13 Ferroelectric memory device and method for manufacturing ferroelectric memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006069095A JP4797717B2 (ja) 2006-03-14 2006-03-14 強誘電体メモリ装置、強誘電体メモリ装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007250631A JP2007250631A (ja) 2007-09-27
JP4797717B2 true JP4797717B2 (ja) 2011-10-19

Family

ID=38516891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006069095A Expired - Fee Related JP4797717B2 (ja) 2006-03-14 2006-03-14 強誘電体メモリ装置、強誘電体メモリ装置の製造方法

Country Status (2)

Country Link
US (1) US7781813B2 (ja)
JP (1) JP4797717B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5323278A (en) * 1992-09-17 1994-06-21 International Business Machines Corporation Low noise amplifier circuit for magnetoresistive sensors for fast read-write switching in low supply voltage applications
US9231206B2 (en) 2013-09-13 2016-01-05 Micron Technology, Inc. Methods of forming a ferroelectric memory cell
US10242989B2 (en) 2014-05-20 2019-03-26 Micron Technology, Inc. Polar, chiral, and non-centro-symmetric ferroelectric materials, memory cells including such materials, and related devices and methods
US9460770B1 (en) 2015-09-01 2016-10-04 Micron Technology, Inc. Methods of operating ferroelectric memory cells, and related ferroelectric memory cells
US10319426B2 (en) 2017-05-09 2019-06-11 Micron Technology, Inc. Semiconductor structures, memory cells and devices comprising ferroelectric materials, systems including same, and related methods

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5242860A (en) * 1991-07-24 1993-09-07 Applied Materials, Inc. Method for the formation of tin barrier layer with preferential (111) crystallographic orientation
JP3328359B2 (ja) * 1993-03-26 2002-09-24 川崎マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP3395299B2 (ja) * 1993-11-08 2003-04-07 ソニー株式会社 半導体装置の配線構造及び配線形成方法
JPH1041383A (ja) * 1996-05-21 1998-02-13 Toyota Central Res & Dev Lab Inc 半導体装置の製造方法及び成膜装置
US6204525B1 (en) * 1997-09-22 2001-03-20 Murata Manufacturing Co., Ltd. Ferroelectric thin film device and method of producing the same
JPH11150240A (ja) 1997-11-19 1999-06-02 Fujitsu Ltd 半導体装置
JPH11222665A (ja) * 1998-01-30 1999-08-17 Nachi Fujikoshi Corp 強靱性複合多層被覆工具
KR100292819B1 (ko) * 1998-07-07 2001-09-17 윤종용 커패시터및그의제조방법
JP3435633B2 (ja) * 1999-09-13 2003-08-11 株式会社村田製作所 薄膜積層体、薄膜キャパシタ、およびその製造方法
US6635528B2 (en) * 1999-12-22 2003-10-21 Texas Instruments Incorporated Method of planarizing a conductive plug situated under a ferroelectric capacitor
JP3833887B2 (ja) * 2000-10-30 2006-10-18 株式会社東芝 強誘電体メモリ及びその製造方法
JP2002252336A (ja) * 2001-02-26 2002-09-06 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7358578B2 (en) * 2001-05-22 2008-04-15 Renesas Technology Corporation Field effect transistor on a substrate with (111) orientation having zirconium oxide gate insulation and cobalt or nickel silicide wiring
US6844583B2 (en) * 2001-06-26 2005-01-18 Samsung Electronics Co., Ltd. Ferroelectric memory devices having expanded plate lines
JP3961399B2 (ja) * 2002-10-30 2007-08-22 富士通株式会社 半導体装置の製造方法
JP4617227B2 (ja) * 2005-09-01 2011-01-19 富士通セミコンダクター株式会社 強誘電体メモリ装置およびその製造方法
JP4884104B2 (ja) * 2006-06-29 2012-02-29 富士通セミコンダクター株式会社 キャパシタを含む半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20070215923A1 (en) 2007-09-20
US7781813B2 (en) 2010-08-24
JP2007250631A (ja) 2007-09-27

Similar Documents

Publication Publication Date Title
JP4535076B2 (ja) 強誘電体キャパシタとその製造方法
JP4320679B2 (ja) 強誘電体メモリ装置の製造方法
WO2006134664A1 (ja) 半導体装置及びその製造方法
JP4600322B2 (ja) 強誘電体メモリ装置の製造方法
WO2006134663A1 (ja) 半導体装置及びその製造方法
JP4797717B2 (ja) 強誘電体メモリ装置、強誘電体メモリ装置の製造方法
US7407862B2 (en) Method for manufacturing ferroelectric memory device
JP5010121B2 (ja) 半導体装置の製造方法
JP4605056B2 (ja) 強誘電体メモリ装置の製造方法
JP4928098B2 (ja) 強誘電体キャパシタの製造方法
JP4671039B2 (ja) 半導体装置の製造方法
JP4761031B2 (ja) 強誘電体キャパシタおよびその製造方法、ならびに強誘電体メモリ装置
JP4730541B2 (ja) 強誘電体メモリおよびその製造方法
JP4613857B2 (ja) 強誘電体メモリ装置、強誘電体メモリ装置の製造方法
JP2008205114A (ja) 強誘電体メモリ装置の製造方法
JP4954614B2 (ja) 強誘電体メモリ装置の製造方法
JP4802780B2 (ja) 強誘電体メモリ装置、強誘電体メモリ装置の製造方法
JP4802781B2 (ja) 強誘電体メモリ装置の製造方法
JP2006024748A (ja) 強誘電体キャパシタをもつ半導体装置及びその製造方法
JP2009071141A (ja) 強誘電体メモリ装置の製造方法及び強誘電体メモリ装置
JP4816916B2 (ja) 強誘電体メモリおよびその製造方法
JP4858685B2 (ja) 強誘電体メモリおよびその製造方法
US20070063239A1 (en) Semiconductor device
JP2008227215A (ja) 強誘電体メモリ装置の製造方法及び強誘電体メモリ装置
JP2007258549A (ja) 強誘電体メモリおよびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20101019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110705

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110718

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees