JP4802780B2 - 強誘電体メモリ装置、強誘電体メモリ装置の製造方法 - Google Patents
強誘電体メモリ装置、強誘電体メモリ装置の製造方法 Download PDFInfo
- Publication number
- JP4802780B2 JP4802780B2 JP2006069096A JP2006069096A JP4802780B2 JP 4802780 B2 JP4802780 B2 JP 4802780B2 JP 2006069096 A JP2006069096 A JP 2006069096A JP 2006069096 A JP2006069096 A JP 2006069096A JP 4802780 B2 JP4802780 B2 JP 4802780B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- titanium
- forming
- orientation
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Description
上記課題を解決するために、本発明にかかるひとつの強誘電体メモリ装置は、基板上に形成された能動素子と、前記能動素子を含む基板上に形成された層間絶縁膜と、前記層間絶縁膜に形成され、前記能動素子に電気的に接続されたコンタクトプラグと、前記コンタクトプラグを含む層間絶縁膜上に形成された導電層と、前記導電層上に形成され、前記コンタクトプラグを平面視覆う位置に配設された非晶質材料層と、前記非晶質材料層上に形成され、当該非晶質材料層を覆うとともに前記導電層と導通してなる窒化チタン層と、前記窒化チタン層の上方に形成され、酸素に対するバリア性を示すバリア層と、前記バリア層の上方に配設された第1電極、強誘電体層、第2電極からなる積層部と、を含むことを特徴とする。
上記課題を解決するために、本発明の強誘電体メモリ装置の製造方法は、基板の上方に下地層を形成する工程と、前記下地層の上方に第1電極と、強誘電体層と、第2電極とを積層する工程とを含む強誘電体メモリ装置の製造方法であって、前記下地層を形成する工程に先立って、前記基板に能動素子を形成する工程と、前記基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜にコンタクトプラグを形成する工程と、を含む一方、前記下地層を形成する工程は、前記コンタクトプラグを含む前記層間絶縁膜上に導電層を形成する工程と、前記導電層上に、前記コンタクトプラグを平面視覆う形の非晶質材料層を形成する工程と、前記非晶質材料層上に、当該非晶質材料層を覆うとともに前記導電層と導通したチタン層を形成する工程と、を含むことを特徴とする。
具体的には、コンタクトプラグを含む層間絶縁膜上に導電層を形成した後、当該導電層上にコンタクトプラグを平面視覆う形の非晶質材料層を形成し、さらに非晶質材料層上に導電層と導通するチタン層を形成して下地層を構成するものとしたことで、チタン層がコンタクトプラグ上であっても高く配向することとなった。その結果、チタン層の結晶構造を反映して、当該チタン層上に形成される第1電極が高く配向し、さらには第1電極上の強誘電体層も高く配向するものとなった。
ここで、チタン層は自己配向性に優れているため、アモルファスな層間絶縁膜上では良好な配向を示すが、結晶性のあるコンタクトプラグ上では、直接チタン層を形成しても当該コンタクトプラグの結晶性の影響で自己配向性に欠ける場合がある。そこで本発明では、コンタクトプラグの結晶性の影響を解消するために、当該コンタクトプラグとチタン層との間に非晶質材料層を介在させるものとしたのである。これによりコンタクトプラグの影響を受けずにチタン層が好適に自己配向し、高い結晶性を示すこととなる。一方で、非晶質材料層は導電性に欠けるため、非晶質材料層とコンタクトプラグとの間に導電層を介在させ、非晶質材料層に形成するチタン層を導電層と導通させて、コンタクトプラグとチタン層、ひいては第1電極との導通性を確保するものとした。以上の構成により、コンタクトプラグと第1電極との間の導電性を確保しつつ、第1電極の下地層であるチタン層の良好な配向性を実現して、第1電極、ひいては強誘電体層の高い結晶配向性を確保することが可能となったのである。なお、上述の通り、コンタクトプラグが配設されていない層間絶縁膜上では、チタン層は自己配向性に起因して高い結晶配向性を示し、その上に配設される第1電極及び強誘電体層も高い結晶配向性を示すものとなる。
このように本発明によれば、所定の結晶配向を有する強誘電体層を得ることができるため、強誘電体特性に優れた強誘電体メモリ装置を提供することが可能となるのである。
ところが、上記チタンの自己配向性は表面構造をもたないアモルファスな層間絶縁膜(例えばSiO2)上で期待される現象であり、固有の結晶構造をもつコンタクトプラグ表面(例えばタングステンプラグ)上では状況が異なってしまう。このような固有の結晶構造をもつコンタクトプラグ表面では、この表面構造を反映してチタンは任意の面方位に配向してしまう。そうすると、チタンを(001)配向させることができないため、この上の第1電極を所定の面方位に配向制御できない場合がある。
そこで、本発明のようにコンタクトプラグの結晶構造をリセットするべく非晶質材料層を形成し、その非晶質材料層上にコンタクトプラグとの導通を確保したチタン層を形成することで、コンタクトプラグ上においても、下地層たるチタン層の自己配向性を発現させることができ、ひいては第1電極の配向性を向上させることができるのである。
また、強誘電体層としては、例えばチタン酸ジルコン酸鉛(Pb(Zr,Ti)O3、以下PZTと略記)をはじめとするペロブスカイト型酸化物や、SrBi2Ta2O9等のビスマス層状化合物を採用することができる。
図1は、本発明の一実施の形態の強誘電体メモリ装置100を模式的に示す断面図である。図1に示すように、強誘電体メモリ装置100は、半導体基板10の上方に、強誘電体キャパシタ30と、プラグ20と、強誘電体キャパシタ30のスイッチングトランジスタ18とを含んで構成されている。なお、本実施形態においては、1T/1C型のメモリセルについて説明するが、本発明が適用されるのは1T/1C型のメモリセルに限定されない。
また、成膜時に、バリア層14の結晶配向を反映した結晶配向を有する第1電極32をバリア層14の上方に形成するためには、バリア層14の膜厚は20nm〜200nmであることが好ましく、さらには50nm〜100nmであることがより好ましい。
なかでも、強誘電体層34の材料としてはPZTが好ましく、この場合、素子の信頼性の観点から、第1電極32はイリジウムであるのがより好ましい。
一方、例えば図6に示すように、酸化アルミニウム層31と第2窒化チタン層12bとの面積を同程度とすることもでき、この場合、互いに平面視重ならないように位置をずらして配設すれば、第1窒化チタン層12aと第2窒化チタン層12bとの導通を確保することが可能である。
次に、図1に示した強誘電体メモリ装置100の製造方法の一例について、図面を参照して説明する。図7(a)〜図7(e)および図8(a)〜図8(e)は、それぞれ図1の強誘電体メモリ装置100の一製造工程を模式的に示す断面図である。なお、図7および図8においては、図1の強誘電体メモリ装置100のうち、絶縁層26およびプラグ20の近傍のみを示している。
以上のアンモニアプラズマ処理により、プラグ導電層22がある程度アモルファス化される。このようなプラグ形成工程に引き続き、図7〜図8に示すような工程を行って強誘電体キャパシタ30を形成する。
具体的には、窒素を含む雰囲気下で熱処理(500℃〜650℃)を施すことで、第1チタン層112a及び第2チタン層112bを窒素化している。ここで、熱処理の温度が650℃を超えると、トランジスタ18の特性に影響を及ぼすことがあり、一方、熱処理の温度が500℃未満であると、第1チタン層112a及び第2チタン層112bの窒化に要する時間が長くなりすぎるため、好ましくない。なお、このような窒化工程により、図2に示したように、第2窒化チタン層12bにおいて、層間絶縁膜26上で(111)配向を示すとともに、プラグ20の上方においても第2チタン層112bが自己配向性に起因して(001)配向を有していたことから、(111)配向を示すこととなる。なお、このような窒化工程は、後述するバリア層14或いは第1電極32を形成した後に行うことも可能である。
つまり、基板10の上方に第1チタン層112aを形成し、この第1チタン層112aの上方であってプラグ20と平面視重なる位置に非晶質材料層たる酸化アルミニウム層31を形成した後、第2チタン層112bを形成するものとした。したがって、第2チタン層112bは、層間絶縁膜26の上方においては下地の第1チタン層112aの結晶構造を反映して(001)配向を示す一方、プラグ20の上方においても非晶質材料層たる酸化アルミニウム層31が介在するため、自己配向性に起因して(001)配向を示すこととなる。
このような第1チタン層112a及び第2チタン層112bを第1窒化チタン層12a及び第2窒化チタン層12bとした後、当該第2窒化チタン層12b上にバリア層14を形成することで、バリア層14においては、結晶配向性に優れた第2窒化チタン層12bの結晶配向を反映させることが可能となる。次いで、このバリア層14上に第1電極32および強誘電体層34を形成することにより、バリア層14の結晶配向を反映した結晶配向を有する第1電極32および強誘電体層34を得ることができる。これにより、ヒステリシス特性に優れた強誘電体メモリ装置100を得ることができる。
例えば、上記実施の形態では、下地層12のうちバリア層14の下層に配設される第2窒化チタン層12bについて、チタン層を形成した後の窒素化をバリア層14の形成前に行っているが、当該窒素化は第1電極32の形成後、強誘電体層34の形成前に行うものとすることができる。この場合、第1電極32に対してアニールの効果により、当該第1電極32の配向性を高めることができるとともに、強誘電体層34がアニールによりダメージを受け、強誘電体特性が低下する不具合を回避することが可能となる。
Claims (7)
- 基板の上方に下地層を形成する工程と、前記下地層の上方に第1電極と、強誘電体層と、第2電極とを積層する工程とを含む強誘電体メモリ装置の製造方法であって、
前記下地層を形成する工程に先立って、前記基板に能動素子を形成する工程と、前記基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜にコンタクトプラグを形成する工程と、を含む一方、
前記下地層を形成する工程は、前記コンタクトプラグを含む前記層間絶縁膜上に導電層を形成する工程と、前記導電層上に、前記コンタクトプラグを平面視覆う形の非晶質材料層を形成する工程と、前記非晶質材料層上に、当該非晶質材料層を覆うとともに前記導電層と導通したチタン層を形成する工程と、前記チタン層上に、酸素に対するバリア性を示すバリア層を形成する工程と、を含むことを特徴とする強誘電体メモリ装置の製造方法。 - 前記導電層を形成する前に、前記コンタクトプラグに対してアンモニアプラズマ処理を施すことを特徴とする請求項1に記載の強誘電体メモリ装置の製造方法。
- 前記非晶質材料層を形成する工程において、当該非晶質材料層として酸化アルミニウム層を形成することを特徴とする請求項1又は2に記載の強誘電体メモリ装置の製造方法。
- 前記非晶質材料層を形成した後に、当該非晶質材料層に対してアンモニアプラズマ処理を施すことを特徴とする請求項1ないし3のいずれか1項に記載の強誘電体メモリ装置の製造方法。
- 前記導電層を形成する工程において、当該導電層としてチタン層(以下、第1チタン層とする)を形成するものとし、
前記非晶質材料層上にチタン層(以下、第2チタン層とする)を形成した後、前記第1チタン層及び前記第2チタン層を窒素化して、それぞれ第1窒化チタン層及び第2窒化チタン層に変化させる工程を含むことを特徴とする請求項1ないし4のいずれか1項に記載の強誘電体メモリ装置の製造方法。 - 前記バリア層がTi(1-x)AlxNy(0<x≦0.3、0<y)で表される化合物よりなることを特徴とする請求項1ないし5のいずれか1項に記載の強誘電体メモリ装置の製造方法。
- 基板上に形成された能動素子と、
前記能動素子を含む基板上に形成された層間絶縁膜と、
前記層間絶縁膜に形成され、前記能動素子に電気的に接続されたコンタクトプラグと、
前記コンタクトプラグを含む層間絶縁膜上に形成された導電層と、
前記導電層上に形成され、前記コンタクトプラグを平面視覆う位置に配設された非晶質材料層と、
前記非晶質材料層上に形成され、当該非晶質材料層を覆うとともに前記導電層と導通してなる窒化チタン層と、
前記窒化チタン層の上方に形成され、酸素に対するバリア性を示すバリア層と、
前記バリア層の上方に配設された第1電極、強誘電体層、第2電極からなる積層部と、
を含むことを特徴とする強誘電体メモリ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006069096A JP4802780B2 (ja) | 2006-03-14 | 2006-03-14 | 強誘電体メモリ装置、強誘電体メモリ装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006069096A JP4802780B2 (ja) | 2006-03-14 | 2006-03-14 | 強誘電体メモリ装置、強誘電体メモリ装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007250632A JP2007250632A (ja) | 2007-09-27 |
JP4802780B2 true JP4802780B2 (ja) | 2011-10-26 |
Family
ID=38594639
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006069096A Expired - Fee Related JP4802780B2 (ja) | 2006-03-14 | 2006-03-14 | 強誘電体メモリ装置、強誘電体メモリ装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4802780B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI256420B (en) * | 2000-04-20 | 2006-06-11 | Toshiba Corp | Sputter target, barrier film and electronic component |
JP3961399B2 (ja) * | 2002-10-30 | 2007-08-22 | 富士通株式会社 | 半導体装置の製造方法 |
JP2004186517A (ja) * | 2002-12-05 | 2004-07-02 | Sony Corp | 強誘電体型不揮発性半導体メモリ及びその製造方法 |
JP2005268288A (ja) * | 2004-03-16 | 2005-09-29 | Toshiba Corp | 半導体装置及びその製造方法 |
JP5061902B2 (ja) * | 2005-09-01 | 2012-10-31 | 富士通セミコンダクター株式会社 | 強誘電体メモリ装置およびその製造方法、半導体装置の製造方法 |
-
2006
- 2006-03-14 JP JP2006069096A patent/JP4802780B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007250632A (ja) | 2007-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4535076B2 (ja) | 強誘電体キャパシタとその製造方法 | |
JP4320679B2 (ja) | 強誘電体メモリ装置の製造方法 | |
JP4600322B2 (ja) | 強誘電体メモリ装置の製造方法 | |
JP4124237B2 (ja) | 強誘電体メモリ装置の製造方法 | |
JP5010121B2 (ja) | 半導体装置の製造方法 | |
JP4797717B2 (ja) | 強誘電体メモリ装置、強誘電体メモリ装置の製造方法 | |
JP2007317765A (ja) | 強誘電体メモリおよびその製造方法 | |
JP4605056B2 (ja) | 強誘電体メモリ装置の製造方法 | |
JP2009071144A (ja) | 強誘電体メモリの製造方法 | |
JP4928098B2 (ja) | 強誘電体キャパシタの製造方法 | |
JP4761031B2 (ja) | 強誘電体キャパシタおよびその製造方法、ならびに強誘電体メモリ装置 | |
JP4802777B2 (ja) | 半導体装置及びその製造方法 | |
JP4802780B2 (ja) | 強誘電体メモリ装置、強誘電体メモリ装置の製造方法 | |
JP4613857B2 (ja) | 強誘電体メモリ装置、強誘電体メモリ装置の製造方法 | |
JP4802781B2 (ja) | 強誘電体メモリ装置の製造方法 | |
JP2008205114A (ja) | 強誘電体メモリ装置の製造方法 | |
JP4954614B2 (ja) | 強誘電体メモリ装置の製造方法 | |
JP2009076571A (ja) | 強誘電体キャパシタとその製造方法、及び強誘電体メモリ装置 | |
JP4702550B2 (ja) | 半導体装置の製造方法 | |
JP2008227217A (ja) | 強誘電体キャパシタの製造方法 | |
JP4816916B2 (ja) | 強誘電体メモリおよびその製造方法 | |
JP2009076573A (ja) | 強誘電体キャパシタ及び強誘電体メモリ装置 | |
JP2008227215A (ja) | 強誘電体メモリ装置の製造方法及び強誘電体メモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080612 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100708 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100903 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100906 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110712 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110725 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140819 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |