JP4802780B2 - 強誘電体メモリ装置、強誘電体メモリ装置の製造方法 - Google Patents

強誘電体メモリ装置、強誘電体メモリ装置の製造方法 Download PDF

Info

Publication number
JP4802780B2
JP4802780B2 JP2006069096A JP2006069096A JP4802780B2 JP 4802780 B2 JP4802780 B2 JP 4802780B2 JP 2006069096 A JP2006069096 A JP 2006069096A JP 2006069096 A JP2006069096 A JP 2006069096A JP 4802780 B2 JP4802780 B2 JP 4802780B2
Authority
JP
Japan
Prior art keywords
layer
titanium
forming
orientation
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006069096A
Other languages
English (en)
Other versions
JP2007250632A (ja
Inventor
博明 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006069096A priority Critical patent/JP4802780B2/ja
Publication of JP2007250632A publication Critical patent/JP2007250632A/ja
Application granted granted Critical
Publication of JP4802780B2 publication Critical patent/JP4802780B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Description

本発明は、強誘電体メモリ装置、強誘電体メモリ装置の製造方法に関する。
強誘電体メモリ装置(FeRAM)は、低電圧および高速動作が可能な不揮発性メモリであり、メモリセルが1トランジスタ/1キャパシタ(1T/1C)で構成できるため、DRAMなみの集積化が可能であることから、大容量不揮発性メモリとして期待されている。
強誘電体メモリ装置を構成する強誘電体キャパシタの強誘電体特性を最大限に発揮させるには、強誘電体キャパシタを構成する各層の結晶配向が極めて重要である。
特開2000−277701号公報
本発明の目的は、強誘電体キャパシタを構成する各層の結晶配向を良好に制御することができる強誘電体メモリ装置の製造方法を提供することである。
上記課題を解決するために、本発明にかかるひとつの強誘電体メモリ装置の製造方法は、基板の上方に下地層を形成する工程と、前記下地層の上方に第1電極と、強誘電体層と、第2電極とを積層する工程とを含む強誘電体メモリ装置の製造方法であって、前記下地層を形成する工程に先立って、前記基板に能動素子を形成する工程と、前記基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜にコンタクトプラグを形成する工程と、を含む一方、前記下地層を形成する工程は、前記コンタクトプラグを含む前記層間絶縁膜上に導電層を形成する工程と、前記導電層上に、前記コンタクトプラグを平面視覆う形の非晶質材料層を形成する工程と、前記非晶質材料層上に、当該非晶質材料層を覆うとともに前記導電層と導通したチタン層を形成する工程と、前記チタン層上に、酸素に対するバリア性を示すバリア層を形成する工程と、を含むことを特徴とする。
上記課題を解決するために、本発明にかかるひとつの強誘電体メモリ装置は、基板上に形成された能動素子と、前記能動素子を含む基板上に形成された層間絶縁膜と、前記層間絶縁膜に形成され、前記能動素子に電気的に接続されたコンタクトプラグと、前記コンタクトプラグを含む層間絶縁膜上に形成された導電層と、前記導電層上に形成され、前記コンタクトプラグを平面視覆う位置に配設された非晶質材料層と、前記非晶質材料層上に形成され、当該非晶質材料層を覆うとともに前記導電層と導通してなる窒化チタン層と、前記窒化チタン層の上方に形成され、酸素に対するバリア性を示すバリア層と、前記バリア層の上方に配設された第1電極、強誘電体層、第2電極からなる積層部と、を含むことを特徴とする。
上記課題を解決するために、本発明の強誘電体メモリ装置の製造方法は、基板の上方に下地層を形成する工程と、前記下地層の上方に第1電極と、強誘電体層と、第2電極とを積層する工程とを含む強誘電体メモリ装置の製造方法であって、前記下地層を形成する工程に先立って、前記基板に能動素子を形成する工程と、前記基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜にコンタクトプラグを形成する工程と、を含む一方、前記下地層を形成する工程は、前記コンタクトプラグを含む前記層間絶縁膜上に導電層を形成する工程と、前記導電層上に、前記コンタクトプラグを平面視覆う形の非晶質材料層を形成する工程と、前記非晶質材料層上に、当該非晶質材料層を覆うとともに前記導電層と導通したチタン層を形成する工程と、を含むことを特徴とする。
このような製造方法によれば、下地層を所定の手法により結晶配向化させることで、当該下地層上に形成される第1電極、及び第1電極上に形成される強誘電体層の結晶配向を良好に制御することが可能となる。
具体的には、コンタクトプラグを含む層間絶縁膜上に導電層を形成した後、当該導電層上にコンタクトプラグを平面視覆う形の非晶質材料層を形成し、さらに非晶質材料層上に導電層と導通するチタン層を形成して下地層を構成するものとしたことで、チタン層がコンタクトプラグ上であっても高く配向することとなった。その結果、チタン層の結晶構造を反映して、当該チタン層上に形成される第1電極が高く配向し、さらには第1電極上の強誘電体層も高く配向するものとなった。
ここで、チタン層は自己配向性に優れているため、アモルファスな層間絶縁膜上では良好な配向を示すが、結晶性のあるコンタクトプラグ上では、直接チタン層を形成しても当該コンタクトプラグの結晶性の影響で自己配向性に欠ける場合がある。そこで本発明では、コンタクトプラグの結晶性の影響を解消するために、当該コンタクトプラグとチタン層との間に非晶質材料層を介在させるものとしたのである。これによりコンタクトプラグの影響を受けずにチタン層が好適に自己配向し、高い結晶性を示すこととなる。一方で、非晶質材料層は導電性に欠けるため、非晶質材料層とコンタクトプラグとの間に導電層を介在させ、非晶質材料層に形成するチタン層を導電層と導通させて、コンタクトプラグとチタン層、ひいては第1電極との導通性を確保するものとした。以上の構成により、コンタクトプラグと第1電極との間の導電性を確保しつつ、第1電極の下地層であるチタン層の良好な配向性を実現して、第1電極、ひいては強誘電体層の高い結晶配向性を確保することが可能となったのである。なお、上述の通り、コンタクトプラグが配設されていない層間絶縁膜上では、チタン層は自己配向性に起因して高い結晶配向性を示し、その上に配設される第1電極及び強誘電体層も高い結晶配向性を示すものとなる。
このように本発明によれば、所定の結晶配向を有する強誘電体層を得ることができるため、強誘電体特性に優れた強誘電体メモリ装置を提供することが可能となるのである。
なお、チタンが自己配向する際の配向面は最密充填の面方位(001)であり、本発明はこれが第1電極の配向面(例えばIr電極では(111)面)とエピタキシャルライクに格子マッチングする現象を利用している。したがって、チタンの配向性をさらに積極的に上げると、その分、第1電極の配向性も向上するわけである。
ところが、上記チタンの自己配向性は表面構造をもたないアモルファスな層間絶縁膜(例えばSiO2)上で期待される現象であり、固有の結晶構造をもつコンタクトプラグ表面(例えばタングステンプラグ)上では状況が異なってしまう。このような固有の結晶構造をもつコンタクトプラグ表面では、この表面構造を反映してチタンは任意の面方位に配向してしまう。そうすると、チタンを(001)配向させることができないため、この上の第1電極を所定の面方位に配向制御できない場合がある。
そこで、本発明のようにコンタクトプラグの結晶構造をリセットするべく非晶質材料層を形成し、その非晶質材料層上にコンタクトプラグとの導通を確保したチタン層を形成することで、コンタクトプラグ上においても、下地層たるチタン層の自己配向性を発現させることができ、ひいては第1電極の配向性を向上させることができるのである。
なお、本発明の製造方法において、上記チタン層を窒化する処理を含むものとすることができる。このようにチタン層を窒化処理すれば、生成される窒化チタン層は(111)配向を示し、この上に配設される第1電極を好適に配向させ、ひいては強誘電体層をも好適に配向させることが可能となる。このような窒化処理は、窒素を含む雰囲気下での熱処理により行うことができる。
また、前記導電層を形成する前に、前記コンタクトプラグに対してアンモニアプラズマ処理を施すものとすることができる。このようにコンタクトプラグに対してアンモニアプラズマ処理を施すことで、当該コンタクトプラグの表面をある程度アモルファス化することが可能となり、その結果、当該コンタクトプラグ上においてもチタンの自己配向性を高めることが可能となる。
前記非晶質材料層を形成する工程において、当該非晶質材料層として酸化アルミニウム層を形成することができる。このような酸化アルミニウムは非晶質材料として好適で、成膜性にも優れて薄膜に形成することが可能となる。このように薄膜(例えば5nm〜10nm程度)にすることで、導電性の低下も抑制することが可能となる。
前記非晶質材料層を形成した後に、当該非晶質材料層に対してアンモニアプラズマ処理を施すものとすることができる。このように非晶質材料層に対してアンモニアプラズマ処理を施すことで、当該非晶質材料層上に形成するチタン層の自己配向性が高まることとなる。
前記導電層を形成する工程において、当該導電層としてチタン層(以下、第1チタン層とする)を形成するものとし、前記非晶質材料層上にチタン層(以下、第2チタン層とする)を形成した後、前記第1チタン層及び前記第2チタン層を窒素化して、それぞれ第1窒化チタン層及び第2窒化チタン層に変化させる工程を含むものとすることができる。このように自己配向したチタン層を窒化チタン層に変化させることで、チタン層を安定化できるとともに、(001)面方位を(111)面方位に変換することが可能となって、第1電極の結晶配向性を好適に制御可能となる。
前記下地層の最上面に、酸素に対するバリア性を示すバリア層を形成する工程を含むものとすることができる。このようなバリア層を形成することで、基板に形成されたコンタクトプラグが酸化されることを防止ないし抑制することが可能となる。なお、バリア層としては、例えばTi(1-x)Al(0<x≦0.3、0<y)で表される化合物よりなるものを採用することができる。このような化合物は、下層のチタン層又は窒化チタン層の配向を反映して(111)面配向をとり、その上方に形成される第1電極は、当該バリア層の配向を反映した所定の面配向をとることとなる。
なお、第1電極及び第2電極としては、例えばイリジウム、白金、ルテニウム、酸化イリジウム、酸化ルテニウム、白金合金のいずれかからなるものを採用することができる。
また、強誘電体層としては、例えばチタン酸ジルコン酸鉛(Pb(Zr,Ti)O、以下PZTと略記)をはじめとするペロブスカイト型酸化物や、SrBiTa等のビスマス層状化合物を採用することができる。
また、チタン層を形成した後、これを窒化する場合には、第1電極を形成した後であって、強誘電体層を形成する前に行うことが好ましい。窒化処理時のアニールの効果により、第1電極の配向性を高めることができるためであり、また強誘電体層の形成後に行うと当該強誘電体層がアニールによりダメージを受け、強誘電体特性が低下する惧れがあるからである。なお、チタン層を窒化しない場合には、当該チタン層の厚さを5nm以下とすることが好ましい。当該チタン層が酸化した場合にも、抵抗値を低く抑えることができるためである。
以下、本発明に好適な実施形態について、図面を参照しながら説明する。
[強誘電体メモリ装置]
図1は、本発明の一実施の形態の強誘電体メモリ装置100を模式的に示す断面図である。図1に示すように、強誘電体メモリ装置100は、半導体基板10の上方に、強誘電体キャパシタ30と、プラグ20と、強誘電体キャパシタ30のスイッチングトランジスタ18とを含んで構成されている。なお、本実施形態においては、1T/1C型のメモリセルについて説明するが、本発明が適用されるのは1T/1C型のメモリセルに限定されない。
トランジスタ18は、ゲート絶縁層11と、ゲート絶縁層11上に設けられたゲート導電層13と、ソース/ドレイン領域である第1および第2不純物領域17,19とを含んでいる。また、プラグ20はスイッチングトランジスタ18と電気的に接続されており、隣接するトランジスタ(図示略)とは、素子分離領域16で分離されている。
強誘電体キャパシタ30は、下地層12と、下地層12上に積層された第1電極32と、第1電極32上に積層された強誘電体層34と、強誘電体層34上に積層された第2電極36と、を含んでいる。また、この強誘電体キャパシタ30は、絶縁層26に設けられたプラグ20の上に設けられている。
プラグ20は、第2不純物領域19の上に形成されており、開口部(コンタクトホール)24と、開口部24内に設けられたプラグ導電層22とを含んで構成されている。プラグ導電層22は、例えばタングステン,モリブデン,タンタル,チタン,ニッケルなどの高融点金属からなり、タングステンからなることが好ましい。
下地層12は、プラグ20のプラグ導電層22と電気的に導通するように、当該プラグ20上に形成された第1窒化チタン層(導電層)12aと、酸化アルミニウム層31と、第2窒化チタン層(チタン誘導体層)12bと、バリア層14とを有して構成されている。
図2に示すように、下地層12のうち第1窒化チタン層(第1TiN層)12aは絶縁層26上において結晶質であり、(111)面方位に配向を有している。しかしながら、プラグ20上においては概ね非晶質であって、所定の面方位への配向は殆ど有していない。このような結晶配向を具備する第1窒化チタン層12aは、チタン層を成膜した後、これを窒化処理することにより得ることができ、その形成方法の詳細については後述する。
また、酸化アルミニウム層31は、第1窒化チタン層12aの上方(強誘電体層34側)に形成され、プラグ20を平面視覆う位置に配設されている。具体的には、図4に示すように、当該酸化アルミニウム層31の平面形状パターンが、略円形の平面形状を具備したプラグ20と同一パターンとされている。また、酸化アルミニウム層31は非晶質材料からなるもので、下層の第1窒化チタン層12aの結晶構造をリセットする機能を具備しているが、このような非晶質材料層としては酸化アルミニウム以外にも窒化珪素等を採用することも可能である。なお、図4は、第2窒化チタン層12bと、酸化アルミニウム層31と、プラグ20とを平面視した場合の位置関係を示す模式図である。
また、第2窒化チタン層12bはチタン誘導体層であって、酸化アルミニウム層31上に形成され、当該酸化アルミニウム層31を覆うとともに第1窒化チタン層12aと導通するように形成されている。具体的には、島状の酸化アルミニウム層31を覆う形で形成される一方、酸化アルミニウム層31が形成されていない領域で第1窒化チタン層12a上に配設することでプラグ20ないし第1窒化チタン層12aとの導通を確保している。
ところで、第2窒化チタン層(第2TiN層)12bは、図2に示すように、第1窒化チタン層12aの結晶構造を反映した結晶構造を有しており、絶縁層26の上方において(111)面方位に配向を有している。一方、プラグ20の上方においては、上述した通り非晶質材料層たる酸化アルミニウム層31上に形成されているため、プラグ20の結晶構造の影響を受けない形で自己配向性に従った結晶構造をとっており、ここでは(111)面方位に配向している。
この第2窒化チタン層12bについても、チタン層を成膜した後、これを窒化処理することにより得ることができ、その形成方法の詳細については後述する。なお、第2窒化チタン層12bの膜厚は5nm〜20nmであるのが好ましい。第2窒化チタン層12bの膜厚が5nm未満であると、バリア層14を(111)配向に制御するのが困難となり、一方、第2窒化チタン層12bの膜厚が20nmを超えると、製造工程において、チタン層からの窒化が進行しにくくなる場合がある。また、本実施形態では、チタン層を成膜した後に窒化処理することで第2窒化チタン層12bとするのであるが、バリア層14を配向制御するためには必ずしも窒化することは必須でなく、チタン層であってもバリア層14を配向制御することは可能である。
バリア層14は、第2窒化チタン層12bの上方に設けられている。バリア層14の材質は、結晶質を含み、導電性を有するとともに、酸素バリア性を有する材料からなるのであれば特に限定されないが、その結晶質が(111)配向を有することが好ましい。そのようなバリア層14の構成材料としては、例えば、TiAlN,TiAl,TiSiN,TiN,TaN,TaSiNを挙げることができ、なかでも、チタン、アルミニウム、および窒素を含む層(TiAlN)であることがより好ましい。
なお、バリア層14がTiAlNからなる場合、バリア層14におけるチタン,アルミニウム,窒素の組成(原子比)は、バリア層14の組成を化学式Ti(1−x)Alで表すとき、0<x≦0.3であり、且つ0<yであるのがより好ましい。
また、成膜時に、バリア層14の結晶配向を反映した結晶配向を有する第1電極32をバリア層14の上方に形成するためには、バリア層14の膜厚は20nm〜200nmであることが好ましく、さらには50nm〜100nmであることがより好ましい。
バリア層14が結晶質からなる場合、バリア層14は(111)配向を有することが好ましい。バリア層14の結晶配向が(111)配向であることにより、バリア層14の上方に、バリア層14の結晶配向を反映した結晶配向を有する第1電極32を形成することができるため、第1電極32の結晶配向を(111)配向にすることができる。
第1電極32は白金、ルテニウム、ロジウム、パラジウム、オスミウム、およびイリジウムから選ばれる少なくとも1種の金属、若しくはこれらの酸化物、或いは合金からなることができ、好ましくは白金またはイリジウムからなり、より好ましくはイリジウムからなる。また、第1電極32は、単層膜でもよいし、または積層した多層膜でもよい。第1電極32が結晶質である場合、第1電極32の結晶配向とバリア層14との結晶配向は互いに接する界面においてエピタキシャルの方位関係となることが好ましい。この場合、強誘電体層34の結晶配向と、第1電極32との結晶配向も互いに接する界面においてエピタキシャルの方位関係となることが好ましい。
例えば、バリア層14が立方晶系に属し、その結晶配向が(111)配向である場合、あるいはバリア層14が六方晶系に属し、その結晶配向が(001)配向である場合、第1電極32の結晶配向が(111)配向であることが好ましい。この構成によれば、第1電極32上に強誘電体層34を形成する際に、強誘電体層34の結晶配向を(111)配向にすることが容易になる。
強誘電体層34は、強誘電体材料を含んで構成されている。この強誘電体材料は、ペロブスカイト型の結晶構造を有し、A1−b1−aの一般式で示されることができる。Aは、Pbを含む。ここで、Pbの一部をLaに置換することもできる。Bは、ZrおよびTiのうちの少なくとも1つからなる。Xは、V、Nb、Ta、Cr、Mo、W、Ca、Sr、およびMgのうちの少なくとも1つからなる。強誘電体層34に含まれる強誘電体材料としては、強誘電体層として使用可能な公知の材料を使用することができ、例えば、(Pb(Zr,Ti)O)(PZT)、SrBiTa(SBT)、(Bi,La)Ti12(BLT)が挙げられる。
なかでも、強誘電体層34の材料としてはPZTが好ましく、この場合、素子の信頼性の観点から、第1電極32はイリジウムであるのがより好ましい。
また、強誘電体層34としてPZTを用いる場合、より大きな自発分極量を獲得するため、PZTにおけるチタンの含有量がジルコニウムの含有量より多いことがより好ましい。このような組成のPZTは正方晶に属し、その自発分極軸はc軸となる。この場合、c軸と直交するa軸配向成分が同時に存在するため、PZTをc軸配向させたときは、このa軸配向成分が分極反転に寄与しないため、強誘電特性が損なわれるおそれがある。これに対して、強誘電体層34に用いられるPZTの結晶配向を(111)配向にすることにより、a軸を基板法線から一定の角度だけオフした方向に向けることができる。すなわち分極軸が基板法線方向の成分をもつようになるため、分極反転に寄与させることができる。よって、強誘電体層34がPZTからなり、PZTにおけるチタンの含有量がジルコニウムの含有量より多い場合、ヒステリシス特性が良好である点で、PZTの結晶配向が(111)配向であるのが好ましい。
第2電極36は、第1電極32に使用可能な材料として例示した上記材料からなるものとすることができ、あるいは、アルミニウム,銀,ニッケル等からなるものとすることができる。また、第2電極36は、単層膜でもよいし、または積層した多層膜でもよい。好ましくは、第2電極36は、白金、あるいはイリジウムオキサイドとイリジウムとの積層膜からなる。
このような構成を具備した本実施の形態の強誘電体メモリ装置100の強誘電体キャパシタ30においては、第1電極32が下地層12(第1窒化チタン層12a、酸化アルミニウム層31、第2窒化チタン層12b、及びバリア層14)を介してプラグ20上に設けられていることにより、下層(プラグ20)の結晶構造が反映されていない第1電極32及び強誘電体層34とすることができる。すなわち、強誘電体キャパシタ30は、プラグ20上に設けられているが、第1電極32および強誘電体層34には、下層(プラグ20)の結晶構造が反映されていないものとなっており、下地層12の結晶構造が反映されている。
ここで、強誘電体キャパシタ30の第1電極32がプラグ20のプラグ導電層22上に直接配置されている場合を仮に想定する。この場合、プラグ導電層22が、結晶性が高い材料からなる場合、プラグ導電層22の結晶配向が第1電極32の結晶配向に影響を及ぼすことがある。例えば、プラグ20のプラグ導電層22がタングステンからなる場合、タングステンは結晶性が高いため、このタングステンからなるプラグ導電層22上に第1電極32が直接設けられると、プラグ導電層22の結晶構造が第1電極32の結晶構造に影響を及ぼし、第1電極32を所望の結晶構造にすることが困難となる。さらに、第1電極32上には強誘電体層34が設けられているため、第1電極32の結晶配向が、強誘電体層34の結晶配向に影響を及ぼすことがある。この場合、強誘電体層34の結晶配向は第1電極32の結晶配向を反映しているため、望まない方向に分極が生じる結果、強誘電体キャパシタ30のヒステリシス特性が低下することがある。
これに対して、本実施の形態の強誘電体キャパシタ30によれば、第1電極32が下地層12を介してプラグ20上に設けられていることにより、プラグ20のプラグ導電層22の結晶配向が、第1電極32および強誘電体層34の結晶配向に反映するのを防止することができる。これにより、ヒステリシス特性に優れた強誘電体キャパシタ30を得ることができる。
さらに具体的には、下地層12を少なくともプラグ20側から第1窒化チタン層12a、酸化アルミニウム層31、第2窒化チタン層12bを含む構成とし、特に酸化アルミニウム層31をプラグ20の結晶構造をリセットするべく、プラグ20を平面視覆う位置に配設した。したがって、酸化アルミニウム層31を含む第1窒化チタン層12a上に配設された第2窒化チタン層12bにおいては、プラグ20の結晶構造の影響を受けず、自己配向性に起因した(111)面方位に配向を具備することとなる。その結果、第1電極32の配向性が高まり、ひいては強誘電体層34の配向性を高めて強誘電体特性を最大限に発揮することが可能とされているのである。
なお、上述したように強誘電体層34がPZTからなり、PZTにおけるチタンの含有量がジルコニウムの含有量より多い場合、ヒステリシス特性が良好である点で、PZTの結晶配向が(111)配向であるのが好ましい。本実施の形態の強誘電体メモリ装置100が具備する強誘電体キャパシタ30によれば、結晶配向が(111)配向を有するバリア層14が設けられていることにより、第1電極32および強誘電体層34の結晶配向を(111)配向にすることが容易である。これにより、本実施の形態の強誘電体キャパシタ30はヒステリシス特性に優れたものとなる。
また、本実施形態では、バリア層14の下層を第2窒化チタン層12bにより構成したが、例えば図3に示すように、これをチタン層12dとすることも可能である。図3は、強誘電体メモリ装置の一変形例の要部を示す断面模式図であって、下地層12の構成を示すものである。当該下地層12は、第1窒化チタン層12a、酸化アルミニウム層(非晶質材料層)31、チタン層12d、及びバリア層14を含んで構成されている。
このように、図3に示した強誘電体メモリ装置では、下地層12のバリア層14と接する表層において、自己配向性に優れたチタン層12dを配している。これにより、少なくともチタン層12dは自己配向性に起因して所定の面方位(001)に配向し、勿論酸化アルミニウム層31上においてもプラグ20の結晶構造の影響を受けることなく配向する。その結果、バリア層14の結晶配向性も高まり、第1電極32および強誘電体層34の結晶配向性も高いものとなっている。
なお、図4に示したように、本実施形態では、酸化アルミニウム層31とプラグ20とが平面視重なるように、当該酸化アルミニウム層31及びプラグ20を配設しているが、例えば図5に示すようにプラグ20を覆うように、プラグ20の面積よりも酸化アルミニウム層31の面積が大きくなるように構成するものとしても良い。
一方、例えば図6に示すように、酸化アルミニウム層31と第2窒化チタン層12bとの面積を同程度とすることもでき、この場合、互いに平面視重ならないように位置をずらして配設すれば、第1窒化チタン層12aと第2窒化チタン層12bとの導通を確保することが可能である。
[強誘電体メモリ装置の製造方法]
次に、図1に示した強誘電体メモリ装置100の製造方法の一例について、図面を参照して説明する。図7(a)〜図7(e)および図8(a)〜図8(e)は、それぞれ図1の強誘電体メモリ装置100の一製造工程を模式的に示す断面図である。なお、図7および図8においては、図1の強誘電体メモリ装置100のうち、絶縁層26およびプラグ20の近傍のみを示している。
本態様の強誘電体メモリ装置100の製造方法は、基板10の上方に下地層12を形成する工程と、下地層12の上方に第1電極(下部電極)32と、強誘電体層34と、第2電極(上部電極)36とを積層する工程とを含むものである。特に、下地層12の形成工程においては、基板10の上方に第1チタン層112aを形成する工程と、第1チタン層112a上に酸化アルミニウム層31を形成する工程と、酸化アルミニウム層31を含む第1チタン層112a上に第2チタン層112bを形成する工程と、第1チタン層112a及び第2チタン層112bをそれぞれ第1窒化チタン層12a及び第2窒化チタン層12bに変化させる工程と、第2窒化チタン層上にバリア層14を形成する工程を含むものである。
まず、下地層12の形成工程に先立って、公知の方法により、基板10にトランジスタ(能動素子)18を形成し、該トランジスタ18を含む基板10上に層間絶縁膜26を形成するとともに、層間絶縁膜26にドライエッチング等により開口部(コンタクトホール)24を形成し、当該コンタクトホール24内にトランジスタ18と導通するプラグ導電層22を埋め込んでプラグ20を形成する(図1参照)。プラグ導電層22の埋め込みは、例えばCVD法またはスパッタリング法を用いて行なうことができ、絶縁層26の上面に積層されたプラグ導電層22を、例えば化学的機械研磨により除去して、プラグ20が形成される。なお、層間絶縁膜26はシリコン酸化膜からなるもので、プラグ導電層22はタングステンからなるものである。
また、本実施形態では、上記プラグ20を含む層間絶縁膜26に対して、アンモニアプラズマ処理を施すものとしている。具体的には、アンモニアガスのプラズマを励起して、これを上記プラグ20を含む層間絶縁膜26に照射するものとしている。このようなアンモニアプラズマ処理の条件としては、例えばチャンバ内に導入されるアンモニアのガス流量を350sccm、チャンバ内の圧力を1Torr、基板温度を400℃、基板に供給される13.56MHzの高周波電源のパワーを100W、プラズマ発生領域に供給される350kHzの高周波電源のパワーを55W、電極と層間絶縁膜間の距離を350mils、プラズマ照射時間を60秒に設定して行うものとした。
以上のアンモニアプラズマ処理により、プラグ導電層22がある程度アモルファス化される。このようなプラグ形成工程に引き続き、図7〜図8に示すような工程を行って強誘電体キャパシタ30を形成する。
まず、図7(a)に示すように、基板10の上方(具体的には、絶縁層26およびプラグ20上)に第1チタン層112aを成膜する。第1チタン層112aの成膜方法としては、例えば、スパッタリング法やCVD法が挙げられる。チタン層は一般に、自己配向性が高く、スパッタリング法やCVD法によって成膜されて、(001)配向を有する六方最密構造の層を構成する。したがって、第1チタン層112aは、アモルファスの層間絶縁膜26上では自己配向性により(001)配向を示す一方、アンモニアプラズマ処理を施しているものの、プラグ20上ではプラグ導電層22の結晶構造の影響を受けて良好な(001)配向を示すことなく、無秩序な配向を示すこととなる。
次に、図7(b)に示すように、形成した第1チタン層112a上に、酸化アルミニウム膜131を形成し、さらに図7(c)に示すように、当該酸化アルミニウム膜131上にプラグ20のパターンに対応したレジスト72を形成する。そして、レジスト72をマスクとして酸化アルミニウム膜131をウェットエッチングすることで、図7(d)に示すようなプラグ20を平面視にて覆う形の酸化アルミニウム層31が形成される。
なお、酸化アルミニウム層31に対しては、アンモニアプラズマ処理を施すものとしている。具体的には、アンモニアガスのプラズマを励起して、これを上記酸化アルミニウム層31に照射するものとしている。この場合のアンモニアプラズマ処理は、例えばチャンバ内に導入されるアンモニアのガス流量を350sccm、チャンバ内の圧力を1Torr、基板温度を400℃、基板に供給される13.56MHzの高周波電源のパワーを100W、プラズマ発生領域に供給される350kHzの高周波電源のパワーを55W、電極と層間絶縁膜間の距離を350mils、プラズマ照射時間を60秒に設定して行うものとした。
酸化アルミニウム層31を形成後、図7(e)に示すように、第2チタン層112bを形成する。第2チタン層112bの成膜方法としては、第1チタン層112aと同様、例えばスパッタリング法やCVD法が挙げられる。チタン層は一般に、自己配向性が高く、スパッタリング法やCVD法によって成膜されて、(001)配向を有する六方最密構造の層を構成する。したがって、第2チタン層112bは、アモルファスの層間絶縁膜26上に配設されて(001)配向を示す第1チタン層112a上では、その結晶構造を反映して(001)配向を示す一方、酸化アルミニウム層31上では、当該酸化アルミニウム層31が非晶質であるため、その自己配向性により(001)配向を示すこととなる。
次に、図8(a)に示すように、形成した第1チタン層112a及び第2チタン層112bに対して窒化処理を施すことで、当該第1チタン層112a及び第2チタン層112bを第1窒化チタン層12a及び第2窒化チタン層12bに変化させる。
具体的には、窒素を含む雰囲気下で熱処理(500℃〜650℃)を施すことで、第1チタン層112a及び第2チタン層112bを窒素化している。ここで、熱処理の温度が650℃を超えると、トランジスタ18の特性に影響を及ぼすことがあり、一方、熱処理の温度が500℃未満であると、第1チタン層112a及び第2チタン層112bの窒化に要する時間が長くなりすぎるため、好ましくない。なお、このような窒化工程により、図2に示したように、第2窒化チタン層12bにおいて、層間絶縁膜26上で(111)配向を示すとともに、プラグ20の上方においても第2チタン層112bが自己配向性に起因して(001)配向を有していたことから、(111)配向を示すこととなる。なお、このような窒化工程は、後述するバリア層14或いは第1電極32を形成した後に行うことも可能である。
ここで、後述する工程において第2窒化チタン層12bの上に成膜されるバリア層14を(111)配向にするためには、形成する第2チタン層112bの膜厚は5nm〜20nmであることが好ましい。第2チタン層112bの膜厚が5nm未満であると、バリア層14を(111)配向に制御するのが困難となり、一方、第2チタン層112bの膜厚が20nmを超えると、第2チタン層112bの窒化が進行しにくくなる場合がある。
次に、図8(b)に示すように、第2窒化チタン層12b上にバリア層14を形成する。これにより、第2窒化チタン層12bの(111)配向を反映した、(111)配向を有するバリア層14を形成することができる。すなわち、第2窒化チタン層12bとバリア層14との界面において、第2窒化チタン層12bの格子構造とバリア層14の格子構造とがマッチングすることにより、エピタキシャル様にバリア層14が第2窒化チタン層12b上に成膜される。
バリア層14の成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やCVD法が挙げられる。上述したように、バリア層14は結晶質であるのが好ましく、(111)配向であるのがより好ましい。例えば、チタン,アルミニウム,および窒素を含む層からなるバリア層14を形成する場合、バリア層14は、(111)配向を有するTiAlNからなることができる。バリア層14が(111)配向を有することにより、第1電極32の結晶配向を(111)配向にすることができる。これにより、第1電極32上に形成される強誘電体層34を(111)配向にすることができる。
次いで、図8(c)に示すように、バリア層14上に第1電極32を形成する。ここで、第1電極32を結晶質のバリア層14上に形成することにより、第1電極32の結晶性が著しく向上し、かつ、バリア層14の結晶配向を第1電極32に反映させることができる。例えば、バリア層14の結晶配向が(111)配向である場合、第1電極32を(111)配向に形成することができる。第1電極32の成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やCVD法が挙げられる。
次いで、図8(d)に示すように、第1電極32上に強誘電体層34を形成する。ここで、強誘電体層34を第1電極32上に形成することにより、第1電極32の結晶配向を強誘電体層34に反映させることができる。例えば、第1電極32の少なくとも一部が(111)配向を有する結晶質である場合、バリア層14の結晶配向を(111)配向に形成することができる。強誘電体層34の成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スピンオン法,スパッタリング法,MOCVD法が挙げられる。
次いで、図8(e)に示すように、強誘電体層34上に第2電極36を形成する。第2電極36の成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やCVD法が挙げられる。その後、所定のパターンのレジスト層を第2電極36上に形成し、このレジスト層をマスクとして、フォトリソグラフィ法によりパターニングを行なう。これにより、スタック型の強誘電体キャパシタ30を含む強誘電体メモリ装置100が得られる(図1参照)。この強誘電体メモリ装置100に含まれる強誘電体キャパシタ30は、バリア層14上に設けられた第1電極32と、第1電極32上に設けられた強誘電体層34と、強誘電体層34上に設けられた第2電極36とを有するものである。
以上説明したような本態様の強誘電体メモリ装置100の製造方法によれば、以下の作用効果を有する。
つまり、基板10の上方に第1チタン層112aを形成し、この第1チタン層112aの上方であってプラグ20と平面視重なる位置に非晶質材料層たる酸化アルミニウム層31を形成した後、第2チタン層112bを形成するものとした。したがって、第2チタン層112bは、層間絶縁膜26の上方においては下地の第1チタン層112aの結晶構造を反映して(001)配向を示す一方、プラグ20の上方においても非晶質材料層たる酸化アルミニウム層31が介在するため、自己配向性に起因して(001)配向を示すこととなる。
このような第1チタン層112a及び第2チタン層112bを第1窒化チタン層12a及び第2窒化チタン層12bとした後、当該第2窒化チタン層12b上にバリア層14を形成することで、バリア層14においては、結晶配向性に優れた第2窒化チタン層12bの結晶配向を反映させることが可能となる。次いで、このバリア層14上に第1電極32および強誘電体層34を形成することにより、バリア層14の結晶配向を反映した結晶配向を有する第1電極32および強誘電体層34を得ることができる。これにより、ヒステリシス特性に優れた強誘電体メモリ装置100を得ることができる。
特に、結晶配向が(111)配向を有するバリア層14が設けられていることにより、第1電極32および強誘電体層34の結晶配向を(111)配向にすることが容易である。これにより、ヒステリシス特性が非常に優れた強誘電体キャパシタ30を形成することができる。
このように本実施形態では、プラグ20の結晶構造の影響を酸化アルミニウム層(非晶質材料層)31によりリセットしているため、第2窒化チタン層12bにおいてはプラグ20の結晶構造が反映されていない。したがって、下地層12上に所定の結晶配向を有する第1電極32および強誘電体層34を形成することができるため、ヒステリシス特性に優れた強誘電体キャパシタ30を得ることができるのである。
なお、図4に示したようにチタン層12d上にバリア層14を形成する場合には、バリア層14の形成前に窒化工程を行わないものとすればよい。この場合、チタン層12dが自己配向性に起因してプラグ20の上方においても結晶化されるため、チタン層12dの格子構造とバリア層14の格子構造とがマッチングすることにより、エピタキシャル様にバリア層14が結晶配向することとなる。なお、チタン層12dは、膜厚5nm以下で構成することが好ましく、これにより後工程で行う酸化処理の影響、すなわち高抵抗化、体積変化による剥離等の発生を防止ないし抑制することが可能となる。なお、実際にはバリア層14の下層に位置するチタン層は窒素化することが好ましく、窒素化により酸化が生じることなく、抵抗値が上がる不具合発生も抑制することが可能となる。
以上、本発明の実施の形態について説明したが、本発明は上記実施の形態に限られるものではない。
例えば、上記実施の形態では、下地層12のうちバリア層14の下層に配設される第2窒化チタン層12bについて、チタン層を形成した後の窒素化をバリア層14の形成前に行っているが、当該窒素化は第1電極32の形成後、強誘電体層34の形成前に行うものとすることができる。この場合、第1電極32に対してアニールの効果により、当該第1電極32の配向性を高めることができるとともに、強誘電体層34がアニールによりダメージを受け、強誘電体特性が低下する不具合を回避することが可能となる。
また、本発明では、プラグ20上に第1チタン層112aを形成し、その上に酸化アルミニウム層31、第2チタン層112bを形成するものとしているが、第1チタン層112aはチタンであることに限られない。つまり、第2チタン層112bの結晶配向に影響を与えないもので、導電性を有しているものであれば、特にチタンで構成することに限定されない。
本発明の一実施の形態の強誘電体メモリ装置を模式的に示す断面図。 図1の強誘電体メモリ装置の要部について配向態様を模式的に示す断面図。 強誘電体メモリ装置の一変形例について配向態様を模式的に示す断面図。 図1の強誘電体メモリ装置の要部について断面構成を模式的に示す図。 強誘電体メモリ装置の一変形例について要部の断面構成を模式的に示す図。 強誘電体メモリ装置の異なる変形例について要部の断面構成を模式的に示す図。 図1の強誘電体メモリ装置の一製造工程を模式的に示す断面図。 図7に続く強誘電体メモリ装置の一製造工程を模式的に示す断面図。
符号の説明
10…半導体基板、12…下地層、18…能動素子、20…プラグ(コンタクトプラグ)、26…層間絶縁膜、31…酸化アルミニウム層(導電層)、32…第1電極(下部電極)、34…強誘電体層、36…第2電極(上部電極)、112a…第1チタン層(導電層)、112b…チタン層(第2チタン層)

Claims (7)

  1. 基板の上方に下地層を形成する工程と、前記下地層の上方に第1電極と、強誘電体層と、第2電極とを積層する工程とを含む強誘電体メモリ装置の製造方法であって、
    前記下地層を形成する工程に先立って、前記基板に能動素子を形成する工程と、前記基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜にコンタクトプラグを形成する工程と、を含む一方、
    前記下地層を形成する工程は、前記コンタクトプラグを含む前記層間絶縁膜上に導電層を形成する工程と、前記導電層上に、前記コンタクトプラグを平面視覆う形の非晶質材料層を形成する工程と、前記非晶質材料層上に、当該非晶質材料層を覆うとともに前記導電層と導通したチタン層を形成する工程と、前記チタン層上に、酸素に対するバリア性を示すバリア層を形成する工程と、を含むことを特徴とする強誘電体メモリ装置の製造方法。
  2. 前記導電層を形成する前に、前記コンタクトプラグに対してアンモニアプラズマ処理を施すことを特徴とする請求項1に記載の強誘電体メモリ装置の製造方法。
  3. 前記非晶質材料層を形成する工程において、当該非晶質材料層として酸化アルミニウム層を形成することを特徴とする請求項1又は2に記載の強誘電体メモリ装置の製造方法。
  4. 前記非晶質材料層を形成した後に、当該非晶質材料層に対してアンモニアプラズマ処理を施すことを特徴とする請求項1ないし3のいずれか1項に記載の強誘電体メモリ装置の製造方法。
  5. 前記導電層を形成する工程において、当該導電層としてチタン層(以下、第1チタン層とする)を形成するものとし、
    前記非晶質材料層上にチタン層(以下、第2チタン層とする)を形成した後、前記第1チタン層及び前記第2チタン層を窒素化して、それぞれ第1窒化チタン層及び第2窒化チタン層に変化させる工程を含むことを特徴とする請求項1ないし4のいずれか1項に記載の強誘電体メモリ装置の製造方法。
  6. 前記バリア層がTi(1-x)Al(0<x≦0.3、0<y)で表される化合物よりなることを特徴とする請求項1ないし5のいずれか1項に記載の強誘電体メモリ装置の製造方法。
  7. 基板上に形成された能動素子と、
    前記能動素子を含む基板上に形成された層間絶縁膜と、
    前記層間絶縁膜に形成され、前記能動素子に電気的に接続されたコンタクトプラグと、
    前記コンタクトプラグを含む層間絶縁膜上に形成された導電層と、
    前記導電層上に形成され、前記コンタクトプラグを平面視覆う位置に配設された非晶質材料層と、
    前記非晶質材料層上に形成され、当該非晶質材料層を覆うとともに前記導電層と導通してなる窒化チタン層と、
    前記窒化チタン層の上方に形成され、酸素に対するバリア性を示すバリア層と、
    前記バリア層の上方に配設された第1電極、強誘電体層、第2電極からなる積層部と、
    を含むことを特徴とする強誘電体メモリ装置。
JP2006069096A 2006-03-14 2006-03-14 強誘電体メモリ装置、強誘電体メモリ装置の製造方法 Expired - Fee Related JP4802780B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006069096A JP4802780B2 (ja) 2006-03-14 2006-03-14 強誘電体メモリ装置、強誘電体メモリ装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006069096A JP4802780B2 (ja) 2006-03-14 2006-03-14 強誘電体メモリ装置、強誘電体メモリ装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007250632A JP2007250632A (ja) 2007-09-27
JP4802780B2 true JP4802780B2 (ja) 2011-10-26

Family

ID=38594639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006069096A Expired - Fee Related JP4802780B2 (ja) 2006-03-14 2006-03-14 強誘電体メモリ装置、強誘電体メモリ装置の製造方法

Country Status (1)

Country Link
JP (1) JP4802780B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI256420B (en) * 2000-04-20 2006-06-11 Toshiba Corp Sputter target, barrier film and electronic component
JP3961399B2 (ja) * 2002-10-30 2007-08-22 富士通株式会社 半導体装置の製造方法
JP2004186517A (ja) * 2002-12-05 2004-07-02 Sony Corp 強誘電体型不揮発性半導体メモリ及びその製造方法
JP2005268288A (ja) * 2004-03-16 2005-09-29 Toshiba Corp 半導体装置及びその製造方法
JP5061902B2 (ja) * 2005-09-01 2012-10-31 富士通セミコンダクター株式会社 強誘電体メモリ装置およびその製造方法、半導体装置の製造方法

Also Published As

Publication number Publication date
JP2007250632A (ja) 2007-09-27

Similar Documents

Publication Publication Date Title
JP4535076B2 (ja) 強誘電体キャパシタとその製造方法
JP4320679B2 (ja) 強誘電体メモリ装置の製造方法
JP4600322B2 (ja) 強誘電体メモリ装置の製造方法
JP4124237B2 (ja) 強誘電体メモリ装置の製造方法
JP5010121B2 (ja) 半導体装置の製造方法
JP4797717B2 (ja) 強誘電体メモリ装置、強誘電体メモリ装置の製造方法
JP2007317765A (ja) 強誘電体メモリおよびその製造方法
JP4605056B2 (ja) 強誘電体メモリ装置の製造方法
JP2009071144A (ja) 強誘電体メモリの製造方法
JP4928098B2 (ja) 強誘電体キャパシタの製造方法
JP4761031B2 (ja) 強誘電体キャパシタおよびその製造方法、ならびに強誘電体メモリ装置
JP4802777B2 (ja) 半導体装置及びその製造方法
JP4802780B2 (ja) 強誘電体メモリ装置、強誘電体メモリ装置の製造方法
JP4613857B2 (ja) 強誘電体メモリ装置、強誘電体メモリ装置の製造方法
JP4802781B2 (ja) 強誘電体メモリ装置の製造方法
JP2008205114A (ja) 強誘電体メモリ装置の製造方法
JP4954614B2 (ja) 強誘電体メモリ装置の製造方法
JP2009076571A (ja) 強誘電体キャパシタとその製造方法、及び強誘電体メモリ装置
JP4702550B2 (ja) 半導体装置の製造方法
JP2008227217A (ja) 強誘電体キャパシタの製造方法
JP4816916B2 (ja) 強誘電体メモリおよびその製造方法
JP2009076573A (ja) 強誘電体キャパシタ及び強誘電体メモリ装置
JP2008227215A (ja) 強誘電体メモリ装置の製造方法及び強誘電体メモリ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110712

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110725

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees