JP4613857B2 - 強誘電体メモリ装置、強誘電体メモリ装置の製造方法 - Google Patents

強誘電体メモリ装置、強誘電体メモリ装置の製造方法 Download PDF

Info

Publication number
JP4613857B2
JP4613857B2 JP2006069098A JP2006069098A JP4613857B2 JP 4613857 B2 JP4613857 B2 JP 4613857B2 JP 2006069098 A JP2006069098 A JP 2006069098A JP 2006069098 A JP2006069098 A JP 2006069098A JP 4613857 B2 JP4613857 B2 JP 4613857B2
Authority
JP
Japan
Prior art keywords
layer
titanium
titanium nitride
orientation
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006069098A
Other languages
English (en)
Other versions
JP2007250634A (ja
Inventor
博明 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006069098A priority Critical patent/JP4613857B2/ja
Publication of JP2007250634A publication Critical patent/JP2007250634A/ja
Application granted granted Critical
Publication of JP4613857B2 publication Critical patent/JP4613857B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Description

本発明は、強誘電体メモリ装置、及び強誘電体メモリ装置の製造方法に関する。
強誘電体メモリ装置(FeRAM)は、低電圧および高速動作が可能な不揮発性メモリであり、メモリセルが1トランジスタ/1キャパシタ(1T/1C)で構成できるため、DRAMなみの集積化が可能であることから、大容量不揮発性メモリとして期待されている。
強誘電体メモリ装置を構成する強誘電体キャパシタの強誘電体特性を最大限に発揮させるには、強誘電体キャパシタを構成する各層の結晶配向が極めて重要である。
特開2000−277701号公報
本発明の目的は、強誘電体キャパシタを構成する各層の結晶配向を良好に制御することができる強誘電体メモリ装置の製造方法を提供すること、及び良好な結晶配向を具備した強誘電体メモリ装置を提供することである。
少なくともひとつの上記課題を解決するために、ひとつの本発明の強誘電体メモリ装置の製造方法は、基板の上方に下地層を形成する工程と、前記下地層の上方に第1電極と、強誘電体層と、第2電極とを積層する工程とを含む強誘電体メモリ装置の製造方法であって、前記下地層の形成工程は、前記基板の上方に第1チタン層を形成する第1チタン層形成工程と、前記第1チタン層を第1窒化チタン層に変化させる第1窒化工程と、第2窒化チタン層を形成する第2窒化チタン層形成工程と、を含み、前記第2窒化チタン層形成工程は、チタン層を形成する第2チタン層形成工程と、前記チタン層を窒化チタン層に変化させる第2窒化工程と、を含み、前記第2窒化チタン層は、前記第1窒化チタン層の上に形成されることを特徴とする。
上記のひとつの本発明の強誘電体メモリ装置の製造方法において、前記下地層を形成する工程に先立って、前記基板に能動素子を形成する工程と、前記基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜にコンタクトホールを形成し、当該コンタクトホール内に前記能動素子と導通するコンタクトプラグを形成する工程と、を含み、前記下地層の形成工程において、前記第1チタン層を、少なくとも前記コンタクトプラグ上に形成することが好ましい。
上記のひとつの本発明の強誘電体メモリ装置の製造方法において、前記第2チタン層形成工程と前記第2窒化工程とを繰り返し行うことも好ましい。
上記のひとつの本発明の強誘電体メモリ装置の製造方法において、前記第1窒化工程及び前記第2窒化工程は、前記第1チタン層若しくは前記チタン層に対して、窒素を含む雰囲気下で熱処理を行う工程を含むことが好ましい。
上記のひとつの本発明の強誘電体メモリ装置の製造方法において、前記第1チタン層を形成する前に、前記基板の表面に対してアンモニアプラズマ処理を施すことが好ましい。
上記のひとつの本発明の強誘電体メモリ装置の製造方法において、前記下地層の最上面に、酸素に対するバリア性を示すバリア層を形成する工程を含むことが好ましい。
上記のひとつの本発明の強誘電体メモリ装置の製造方法において、前記バリア層がTi (1−x) Al (0<x≦0.3、0<y)で表される化合物よりなることが好ましい。
少なくともひとつの上記課題を解決するために、ひとつの本発明の強誘電体メモリ装置は、基板の上方に配設された下地層と、前記下地層上に配設された第1電極、強誘電体層、第2電極からなる積層部とを含む強誘電体メモリ装置であって、前記下地層は、前記基板側から第1窒化チタン層と第2窒化チタン層とを有し、結晶の配向性が前記第1窒化チタン層よりも前記第2窒化チタン層において高いことを特徴とする。
上記課題を解決するために、本発明の強誘電体メモリ装置の製造方法は、基板の上方に下地層を形成する工程と、前記下地層の上方に第1電極と、強誘電体層と、第2電極とを積層する工程とを含む強誘電体メモリ装置の製造方法であって、前記下地層の形成工程は、前記基板の上方に第1チタン層を形成する第1チタン層形成工程と、前記第1チタン層を窒化チタン層に変化させる窒化工程と、前記窒化チタン層の上に第2チタン層を形成する第2チタン層形成工程と、を含むことを特徴とする。
本発明の製造方法によれば、下地層を所定の手法により結晶配向化させることで、当該下地層上に形成される第1電極、及び第1電極上に形成される強誘電体層の結晶配向を良好に制御することが可能となる。
具体的には、下地層の形成工程において、チタン層を形成し、これを窒素化して窒化チタン層とするとともに、当該窒化チタン層の上にさらにチタン層を形成することで下地層の好適な結晶配向を実現している。
つまり、チタン層は自己配向性に優れているため、アモルファスな基板上で良好な配向を示すが、例えば基板に結晶性のあるコンタクトプラグ等が形成される等、基板上の性質によってはチタンであっても、その自己配向性が十分に発揮できない場合がある。
そこで本発明では、第1チタン層を形成した後、これを窒素化し、さらに第2チタン層を形成するものとしており、この場合、第2チタン層の下地が窒化チタン層となることで、当該第2チタン層はその自己配向性が良好に発揮されることとなる。したがって、当該下地層の表面は、当該下地層を形成する基板の性質にかかわらず、つまり例えば結晶性のあるコンタクトプラグ等の上に当該下地層が形成された場合にも、高い結晶配向性を具備したものとなる。
その結果、このような方法により形成した下地層の上方に形成される第1電極は、第2チタン層の良好な結晶配向を反映した結晶配向を具備するものとなり、また第1電極上の強誘電体層についても同様に第1電極の結晶配向を反映した結晶配向が付与されることとなる。
このように本発明によれば、所定の結晶配向を有する強誘電体層を得ることができるため、強誘電体特性に優れた強誘電体メモリ装置を提供することが可能となる。
なお、チタンが自己配向する際の配向面は最密充填の面方位(001)であり、本発明はこれが第1電極の配向面(例えばIr電極では(111)面)とエピタキシャルライクに格子マッチングする現象を利用している。したがって、チタンの配向性をさらに積極的に上げると、その分、第1電極の配向性も向上するわけである。
ところが、上記チタンの自己配向性は表面構造をもたないアモルファスな基板(絶縁膜(SiO2))上で期待される現象であり、固有の結晶構造をもつ表面(例えばコンタクトプラグ(例えばタングステンプラグ))上では状況が異なってしまう。このような固有の結晶構造をもつ表面では(例えばプラグの上面はタングステン等の導電材料の結晶面が露出した状態である)、この表面構造を反映してチタンは任意の面方位に配向してしまう。そうすると、チタンを(001)配向させることができないため、この上の第1電極を所定の面方位に配向制御できない場合がある。
そこで、本発明のように第1チタン層を形成し、これを窒化チタン層に変化させた後、再び第2チタン層を形成する工程を採用することで、形成する基板面の性質にかかわらず、つまり固有の結晶構造をもつコンタクトプラグ上等においても、下地層のチタンの自己配向性を発現させることができ、ひいては第1電極の配向性を向上させることができるのである。
具体的には、第1チタン層のうち、(001)配向した領域では、これを窒化チタン層とすることで(111)配向になるが、(hkl)配向した領域では、これを窒化チタン層としても(111)配向にはならず、つまり無配向成分となる。このような窒化チタン層上に第2チタン層を形成すると、(111)配向した窒化チタン層上では、その表面構造を反映して当該第2チタン層は(001)配向する。一方、(111)配向していない窒化チタン層上では、基本的には第2チタン層は配向しないが、チタンが格子マッチングしないため、界面エネルギーが最小になるように自己配向する成分が現れ、すなわち(001)配向する成分が一定の割合で現れる。その結果、第1層目よりも所定の面方位に配向した成分が増加し、これにより第1電極の配向性も一層向上することとなるのである。勿論、2層目の第2チタン層を窒化チタン層として(111)配向とした場合にも、当該下地層上の第1電極の配向性を向上させることは可能である。
上記製造方法において、前記下地層を形成する工程に先立って、前記基板に能動素子を形成する工程と、前記基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜にコンタクトホールを形成し、当該コンタクトホール内に前記能動素子と導通するコンタクトプラグを形成する工程と、を含むものとし、前記下地層の形成工程において、前記第1チタン層を、前記コンタクトプラグを含む層間絶縁膜上に形成するものとすることができる。
このように基板上に層間絶縁膜を形成し、当該層間絶縁膜にコンタクトプラグを形成したような場合であって、コンタクトプラグを含む層間絶縁膜上に上記下地層を形成する場合には、上述のような本発明の工程を採用することで、コンタクトプラグ上においても所定の面方位での配向を効果的に得ることが可能となる。
また、上記製造方法において、前記第2チタン層を窒化チタン層に変化させた後、更にチタン層を形成し、これを窒化チタン層に変化させる工程を繰り返し行うものとすることができる。
このようにチタン層の形成工程と当該チタン層の窒化工程を繰り返すことで、上層ほど配向性が高まることとなり、ひいては第1電極、強誘電体層の配向性を一層高めることが可能となる。また、チタンは酸化され易いため、上層のチタン層を窒化することで、当該酸化の防止を図ることが可能で、抵抗の増大を防止ないし抑制することが可能となる。
前記窒化工程は、前記チタン層に対して、窒素を含む雰囲気下で熱処理を行う工程を含むものとすることができる。
このような熱処理工程によりチタン層を好適に窒化チタン層に変化させることが可能となる。
前記第1チタン層を形成する前に、前記基板の表面に対してアンモニアプラズマ処理を施す工程を含むものとすることができる。
このようなアンモニアプラズマ処理を施すことで、基板表面をアモルファス化することが可能となる。特に、層間絶縁膜にコンタクトプラグを形成したような場合には、当該コンタクトプラグをアモルファス化することができ、その結果、当該コンタクトプラグ上でのチタンの自己配向性を高めることが可能となる。
前記下地層の最上面に、酸素に対するバリア性を示すバリア層を形成する工程を含むものとすることができる。このようなバリア層を形成することで、基板に形成され得るコンタクトプラグ等が酸化されることを防止ないし抑制することが可能となる。なお、バリア層としては、例えばTi(1−x)Al(0<x≦0.3、0<y)で表される化合物よりなるものを採用することができる。このような化合物は、下層のチタン層又は窒化チタン層の配向を反映して(111)面配向をとり、その上方に形成される第1電極は、当該バリア層の配向を反映した所定の面配向をとることとなる。
なお、第1電極及び第2電極としては、例えばイリジウム、白金、ルテニウム、酸化イリジウム、酸化ルテニウム、白金合金のいずれかからなるものを採用することができる。
また、強誘電体層としては、例えばチタン酸ジルコン酸鉛(Pb(Zr,Ti)O、以下PZTと略記)をはじめとするペロブスカイト型酸化物や、SrBiTa等のビスマス層状化合物を採用することができる。
また、最上層となるチタン層を形成した後、これを窒化する場合には、第1電極を形成した後であって、強誘電体層を形成する前に行うことが好ましい。窒化処理時のアニールの効果により、第1電極の配向性を高めることができるためであり、また強誘電体層の形成後に行うと当該強誘電体層がアニールによりダメージを受け、強誘電体特性が低下する惧れがあるからである。なお、最上層となるチタン層を窒化しない場合には、当該チタン層の厚さを5nm以下とすることが好ましい。当該チタン層が酸化した場合にも、抵抗値を低く抑えることができるためである。
次に、上記課題を解決するために、本発明の強誘電体メモリ装置は、基板の上方に配設された下地層と、前記下地層上に配設された第1電極、強誘電体層、第2電極からなる積層部とを含む強誘電体メモリ装置であって、前記下地層は、前記基板側から第1窒化チタン層と第2窒化チタン層とを有し、結晶の配向性が前記第1窒化チタン層よりも前記第2窒化チタン層において高いことを特徴とする。
このような強誘電体メモリ装置によると、下地層のうち第1電極側の第2窒化チタン層が、基板側の第1窒化チタン層よりも相対的に結晶の配向性が高いものとされているため、第1電極の配向性が高まり、ひいては強誘電体層の配向性を高めて強誘電体特性を最大限に発揮することが可能となる。なお、このような下地層は、基板に形成したコンタクトプラグ等の結晶構造を具備した部分の上に配設することができる。つまり、結晶構造を具備した部分上であっても、上記下地層を介在させて第1電極を形成することで、当該結晶構造の影響を受けずに第1電極の結晶配向性を高めることが可能となる。
以下、本発明に好適な実施形態について、図面を参照しながら説明する。
[強誘電体メモリ装置]
図1は、本発明の一実施の形態の強誘電体メモリ装置100を模式的に示す断面図である。図1に示すように、強誘電体メモリ装置100は、半導体基板10の上方に、強誘電体キャパシタ30と、プラグ20と、強誘電体キャパシタ30のスイッチングトランジスタ18とを含んで構成されている。なお、本実施形態においては、1T/1C型のメモリセルについて説明するが、本発明が適用されるのは1T/1C型のメモリセルに限定されない。
トランジスタ18は、ゲート絶縁層11と、ゲート絶縁層11上に設けられたゲート導電層13と、ソース/ドレイン領域である第1および第2不純物領域17,19とを含んでいる。また、プラグ20はスイッチングトランジスタ18と電気的に接続されており、隣接するトランジスタ(図示略)とは、素子分離領域16で分離されている。
強誘電体キャパシタ30は、下地層12と、下地層12上に積層された第1電極32と、第1電極32上に積層された強誘電体層34と、強誘電体層34上に積層された第2電極36と、を含んでいる。また、この強誘電体キャパシタ30は、絶縁層26に設けられたプラグ20の上に設けられている。
プラグ20は、第2不純物領域19の上に形成されており、開口部(コンタクトホール)24と、開口部24内に設けられたプラグ導電層22とを含んで構成されている。プラグ導電層22は、例えばタングステン,モリブデン,タンタル,チタン,ニッケルなどの高融点金属からなり、タングステンからなることが好ましい。
下地層12は、プラグ20のプラグ導電層22と電気的に導通するように、当該プラグ20上に形成された第1窒化チタン層12aと、第1窒化チタン層12a上に積層された第2窒化チタン層12bと、第2窒化チタン層12b上に積層されたバリア層14とを含んで構成されている。
図2に示すように、下地層12のうち第1窒化チタン層(第1TiN層)12aは絶縁層26上において結晶質であり、(111)面方位に配向を有している。しかしながら、プラグ20上においては概ね非晶質であって、所定の面方位への配向は殆ど有していない。このような結晶配向を具備する第1窒化チタン層12aは、チタン層を成膜した後、これを窒化処理することにより得ることができ、その形成方法の詳細については後述する。
また、第1窒化チタン層12aの上方(強誘電体層34側)に配設される第2窒化チタン層(第2TiN層)12bは、第1窒化チタン層12aの結晶構造を反映した結晶構造を有しており、絶縁層26の上方において(111)面方位に配向を有している。ただし、プラグ20の上方においては概ね非晶質であり、所定の面方位への配向を殆ど有していない。しかしながら、第1窒化チタン層12aに比べると、その結晶配向性は高いものとされており、具体的には、プラグ20の上方において第1窒化チタン層12aよりも結晶配向性が高いものとされ、つまりプラグ20の上方において非晶質領域が第1窒化チタン層12aよりも相対的に小さいものとされている。
この第2窒化チタン層12bについても、チタン層を成膜した後、これを窒化処理することにより得ることができ、その形成方法の詳細については後述する。なお、第2窒化チタン層12bの膜厚は5nm〜20nmであるのが好ましい。第2窒化チタン層12bの膜厚が5nm未満であると、バリア層14を(111)配向に制御するのが困難となり、一方、第2窒化チタン層12bの膜厚が20nmを超えると、製造工程において、チタン層からの窒化が進行しにくくなる場合がある。
バリア層14は、第2窒化チタン層12bの上方に設けられている。バリア層14の材質は、結晶質を含み、導電性を有するとともに、酸素バリア性を有する材料からなるのであれば特に限定されないが、その結晶質が(111)配向を有することが好ましい。そのようなバリア層14の構成材料としては、例えば、TiAlN,TiAl,TiSiN,TiN,TaN,TaSiNを挙げることができ、なかでも、チタン、アルミニウム、および窒素を含む層(TiAlN)であることがより好ましい。
なお、バリア層14がTiAlNからなる場合、バリア層14におけるチタン,アルミニウム,窒素の組成(原子比)は、バリア層14の組成を化学式Ti(1−x)Alで表すとき、0<x≦0.3であり、且つ0<yであるのがより好ましい。
また、成膜時に、バリア層14の結晶配向を反映した結晶配向を有する第1電極32をバリア層14の上方に形成するためには、バリア層14の膜厚は20nm〜200nmであることが好ましく、さらには50nm〜100nmであることがより好ましい。
バリア層14が結晶質からなる場合、バリア層14は(111)配向を有することが好ましい。バリア層14の結晶配向が(111)配向であることにより、バリア層14の上方に、バリア層14の結晶配向を反映した結晶配向を有する第1電極32を形成することができるため、第1電極32の結晶配向を(111)配向にすることができる。
第1電極32は白金、ルテニウム、ロジウム、パラジウム、オスミウム、およびイリジウムから選ばれる少なくとも1種の金属、若しくはこれらの酸化物、或いは合金からなることができ、好ましくは白金またはイリジウムからなり、より好ましくはイリジウムからなる。また、第1電極32は、単層膜でもよいし、または積層した多層膜でもよい。第1電極32が結晶質である場合、第1電極32の結晶配向とバリア層14との結晶配向は互いに接する界面においてエピタキシャルの方位関係となることが好ましい。この場合、強誘電体層34の結晶配向と、第1電極32との結晶配向も互いに接する界面においてエピタキシャルの方位関係となることが好ましい。
例えば、バリア層14が立方晶系に属し、その結晶配向が(111)配向である場合、あるいはバリア層14が六方晶系に属し、その結晶配向が(001)配向である場合、第1電極32の結晶配向が(111)配向であることが好ましい。この構成によれば、第1電極32上に強誘電体層34を形成する際に、強誘電体層34の結晶配向を(111)配向にすることが容易になる。
強誘電体層34は、強誘電体材料を含んで構成されている。この強誘電体材料は、ペロブスカイト型の結晶構造を有し、A1−b1−aの一般式で示されることができる。Aは、Pbを含む。ここで、Pbの一部をLaに置換することもできる。Bは、ZrおよびTiのうちの少なくとも1つからなる。Xは、V、Nb、Ta、Cr、Mo、W、Ca、Sr、およびMgのうちの少なくとも1つからなる。強誘電体層34に含まれる強誘電体材料としては、強誘電体層として使用可能な公知の材料を使用することができ、例えば、(Pb(Zr,Ti)O)(PZT)、SrBiTa(SBT)、(Bi,La)Ti12(BLT)が挙げられる。
なかでも、強誘電体層34の材料としてはPZTが好ましく、この場合、素子の信頼性の観点から、第1電極32はイリジウムであるのがより好ましい。
また、強誘電体層34としてPZTを用いる場合、より大きな自発分極量を獲得するため、PZTにおけるチタンの含有量がジルコニウムの含有量より多いことがより好ましい。このような組成のPZTは正方晶に属し、その自発分極軸はc軸となる。この場合、c軸と直交するa軸配向成分が同時に存在するため、PZTをc軸配向させたときは、このa軸配向成分が分極反転に寄与しないため、強誘電特性が損なわれるおそれがある。これに対して、強誘電体層34に用いられるPZTの結晶配向を(111)配向にすることにより、a軸を基板法線から一定の角度だけオフした方向に向けることができる。すなわち分極軸が基板法線方向の成分をもつようになるため、分極反転に寄与させることができる。よって、強誘電体層34がPZTからなり、PZTにおけるチタンの含有量がジルコニウムの含有量より多い場合、ヒステリシス特性が良好である点で、PZTの結晶配向が(111)配向であるのが好ましい。
第2電極36は、第1電極32に使用可能な材料として例示した上記材料からなるものとすることができ、あるいは、アルミニウム,銀,ニッケル等からなるものとすることができる。また、第2電極36は、単層膜でもよいし、または積層した多層膜でもよい。好ましくは、第2電極36は、白金、あるいはイリジウムオキサイドとイリジウムとの積層膜からなる。
このような構成を具備した本実施の形態の強誘電体メモリ装置100の強誘電体キャパシタ30においては、第1電極32が下地層12(第1窒化チタン層12a、第2窒化チタン層12b、及びバリア層14)を介してプラグ20上に設けられていることにより、下層(プラグ20)の結晶構造が反映されていない第1電極32及び強誘電体層34とすることができる。すなわち、強誘電体キャパシタ30は、プラグ20上に設けられているが、第1電極32および強誘電体層34には、下層(プラグ20)の結晶構造が反映されていないものとなっており、下地層12の結晶構造が反映されている。
ここで、強誘電体キャパシタ30の第1電極32がプラグ20のプラグ導電層22上に直接配置されている場合を仮に想定する。この場合、プラグ導電層22が、結晶性が高い材料からなる場合、プラグ導電層22の結晶配向が第1電極32の結晶配向に影響を及ぼすことがある。例えば、プラグ20のプラグ導電層22がタングステンからなる場合、タングステンは結晶性が高いため、このタングステンからなるプラグ導電層22上に第1電極32が直接設けられると、プラグ導電層22の結晶構造が第1電極32の結晶構造に影響を及ぼし、第1電極32を所望の結晶構造にすることが困難となる。さらに、第1電極32上には強誘電体層34が設けられているため、第1電極32の結晶配向が、強誘電体層34の結晶配向に影響を及ぼすことがある。この場合、強誘電体層34の結晶配向は第1電極32の結晶配向を反映しているため、望まない方向に分極が生じる結果、強誘電体キャパシタ30のヒステリシス特性が低下することがある。
これに対して、本実施の形態の強誘電体キャパシタ30によれば、第1電極32が下地層12を介してプラグ20上に設けられていることにより、プラグ20のプラグ導電層22の結晶配向が、第1電極32および強誘電体層34の結晶配向に反映するのを防止することができる。これにより、ヒステリシス特性に優れた強誘電体キャパシタ30を得ることができる。
さらに具体的には、下地層12を少なくともプラグ20側から第1窒化チタン層12a、第2窒化チタン層12bを含む構成とし、また第2窒化チタン層12bの結晶配向性を第1窒化チタン層12aの結晶配向性よりも高いものと構成した。つまり、下地層12のうち第1電極32側の第2窒化チタン層12bが、プラグ20側の第1窒化チタン層12aよりも相対的に結晶の配向性が高いものとされているため、第1電極32の配向性が高まり、ひいては強誘電体層34の配向性を高めて強誘電体特性を最大限に発揮することが可能とされているのである。特に、第1窒化チタン層12aからなる単層により下地層12を構成した場合には、当該第1窒化チタン層12aの結晶配向がプラグ20の結晶構造に影響される場合があるが、本実施形態では窒化チタン層を積層し、しかも第1電極32側の第2窒化チタン層12bの結晶配向を相対的に高いものとしたため、プラグ20の結晶構造による影響は殆どないものとされている。
なお、プラグ20の断面積が同じである場合、強誘電体キャパシタ30の平面面積が小さくなるほど、プラグ20の断面積に対する強誘電体キャパシタ30の平面面積の割合が小さくなるため、プラグ導電層22の結晶配向に起因して、第1電極32および強誘電体層34に及ぼされる結晶配向の問題はより深刻化する。これに対して、本実施の強誘電体キャパシタ30によれば、上述した理由により、強誘電体キャパシタ30がより微細化された場合においても、ヒステリシス特性の低下を防止することができる点で有用である。
また、上述したように、強誘電体層34がPZTからなり、PZTにおけるチタンの含有量がジルコニウムの含有量より多い場合、ヒステリシス特性が良好である点で、PZTの結晶配向が(111)配向であるのが好ましい。本実施の形態の強誘電体メモリ装置100が具備する強誘電体キャパシタ30によれば、結晶配向が(111)配向を有するバリア層14が設けられていることにより、第1電極32および強誘電体層34の結晶配向を(111)配向にすることが容易である。これにより、本実施の形態の強誘電体キャパシタ30はヒステリシス特性に優れたものとなる。
なお、図1に示した強誘電体メモリ装置100については、図3又は図4に示すような構成とした場合にも、強誘電体特性の向上を図ることができる。
図3は、強誘電体メモリ装置の一変形例の要部を示す断面模式図であって、下地層12の構成を示すものである。当該下地層12は、第1窒化チタン層12a、第2窒化チタン層12b、第3窒化チタン層12c、及びバリア層14を含んで構成されている。つまり、図1及び図2に示した強誘電体メモリ装置100に比して窒化チタン層が更に一層積層された構成を具備しているのである。
この場合、第3窒化チタン層12cは、第1窒化チタン層12a及び第2窒化チタン層12bよりも高い結晶配向性を具備して構成されている。したがって、当該第3窒化チタン層12c上に形成されたバリア層14の結晶配向性が図1のものに比して高まり、その結果、第1電極32および強誘電体層34の結晶配向性は非常に高いものとなっている。
図4は、図3と同様、強誘電体メモリ装置の一変形例の要部を示す断面模式図であって、下地層12の構成を示すものである。当該下地層12は、第1窒化チタン層12a、チタン層12d、及びバリア層14を含んで構成されている。つまり、図1及び図2に示した強誘電体メモリ装置100に比して、第2窒化チタン層12bをチタン層12dとした点が異なっている。
このように、図4に示した下地層12では窒化チタン層が積層された構成ではないが、第1窒化チタン層12a上に、自己配向性に優れたチタン層12dを配している。これにより、少なくともチタン層12dは第1窒化チタン層12aよりも高い結晶配向性を具備し、したがってバリア層14の結晶配向性も高まり、その結果、第1電極32および強誘電体層34の結晶配向性も高いものとなっている。
[強誘電体メモリ装置の製造方法]
次に、図1に示した強誘電体メモリ装置100の製造方法の一例について、図面を参照して説明する。図5(a)〜図5(e)および図6(a)〜図6(c)は、それぞれ図1の強誘電体メモリ装置100の一製造工程を模式的に示す断面図である。なお、図5および図6においては、図1の強誘電体メモリ装置100のうち、絶縁層26およびプラグ20の近傍のみを示している。
本態様の強誘電体メモリ装置100の製造方法は、基板10の上方に下地層12を形成する工程と、下地層12の上方に第1電極(下部電極)32と、強誘電体層34と、第2電極(上部電極)36とを積層する工程とを含むものである。特に、下地層12の形成工程においては、基板10の上方に第1チタン層112aを形成する工程と、第1チタン層112aを窒化チタン層12aに変化させる工程と、窒化チタン層12aの上に第2チタン層112bを形成する工程と、第2チタン層112bを窒化チタン層12bに変化させる工程と、バリア層14を形成する工程とを含むものである。
まず、下地層12の形成工程に先立って、基板10にトランジスタ(能動素子)18を形成し、該トランジスタ18を含む基板10上に層間絶縁膜26を形成するとともに、層間絶縁膜26にドライエッチング等により開口部(コンタクトホール)24を形成し、当該コンタクトホール24内にトランジスタ18と導通するプラグ導電層22を埋め込んでプラグ20を形成する。プラグ導電層22の埋め込みは、例えばCVD法またはスパッタリング法を用いて行なうことができ、絶縁層26の上面に積層されたプラグ導電層22を、例えば化学的機械研磨により除去して、プラグ20が形成される。なお、層間絶縁膜26はシリコン酸化膜からなるもので、プラグ導電層22はタングステンからなるものである。
また、本実施形態では、上記プラグ20を含む層間絶縁膜26に対して、アンモニアプラズマ処理を施すものとしている。具体的には、アンモニアガスのプラズマを励起して、これを上記プラグ20を含む層間絶縁膜26に照射するものとしている。このようなアンモニアプラズマ処理の条件としては、例えばチャンバ内に導入されるアンモニアのガス流量を350sccm、チャンバ内の圧力を1Torr、基板温度を400℃、基板に供給される13.56MHzの高周波電源のパワーを100W、プラズマ発生領域に供給される350kHzの高周波電源のパワーを55W、電極と層間絶縁膜間の距離を350mils、プラズマ照射時間を60秒に設定して行うものとした。
以上のアンモニアプラズマ処理により、プラグ導電層22がある程度アモルファス化される。このようなプラグ形成工程に引き続き、図5〜図6に示すような工程を行って強誘電体キャパシタ30を形成する。
まず、図5(a)に示すように、基板10の上方(具体的には、絶縁層26およびプラグ20上)にチタン層112aを成膜する。チタン層112aの成膜方法としては、例えば、スパッタリング法やCVD法が挙げられる。チタン層は一般に、自己配向性が高く、スパッタリング法やCVD法によって成膜されて、(001)配向を有する六方最密構造の層を構成する。したがって、チタン層112aは、アモルファスの層間絶縁膜26上では自己配向性により(001)配向を示す一方、アンモニアプラズマ処理を施しているものの、プラグ20上ではプラグ導電層22の結晶構造の影響を受けて良好な(001)配向を示すことなく、無秩序な配向を示すこととなる。
次に、形成したチタン層112aに対して窒化処理を施すことで、当該チタン層112aを第1窒化チタン層12aに変化させる(図5(b))。具体的には、窒素を含む雰囲気下で熱処理(500℃〜650℃)を施すことで、チタン層112aを窒素化している。ここで、熱処理の温度が650℃を超えると、トランジスタ18の特性に影響を及ぼすことがあり、一方、熱処理の温度が500℃未満であると、チタン層112aの窒化に要する時間が長くなりすぎるため、好ましくない。なお、このような窒化工程により、層間絶縁膜26上で(001)配向した部分は、(111)配向に変化する一方、プラグ20上では無秩序な配向状態のままとなる。
続いて、図5(c)に示すように、形成した第1窒化チタン層12a上に、同様のスパッタリング法やCVD法等によりチタン層112bを形成する。この場合、チタン層112bは下地の第1窒化チタン層12aの結晶構造の影響を受けて、(111)配向した第1窒化チタン層12aの上では(001)配向する一方、無秩序な配向状態のプラグ20の上方では配向性に乏しい状態となる。ところが、チタン層112bは、最初のチタン層112aに比べると、その自己配向性によりプラグ20の上方であっても結晶配向性を示すものとなるため、当該チタン層形成の繰り返しにより、プラグ20の上方の結晶性向上を実現することができるのである。
このようなチタン層112bを形成した後、これを第2窒化チタン層12bに変化させる(図5(d))。この場合も、窒素を含む雰囲気下で熱処理(500℃〜650℃)を施すことで、チタン層112bを窒素化している。なお、このような窒化工程により、層間絶縁膜26の上方で(001)配向した部分は、第1窒化チタン層12aと同様に(111)配向に変化する一方、プラグ20上では第1窒化チタン層12aに比して結晶配向性が高く、部分的に(111)配向した状態となる。また、このような窒化工程は、後述するバリア層14或いは第1電極32を形成した後に行うことも可能である。
ここで、後述する工程において第2窒化チタン層12bの上に成膜されるバリア層14を(111)配向にするためには、形成するチタン層112bの膜厚は5nm〜20nmであることが好ましい。チタン層112bの膜厚が5nm未満であると、バリア層14を(111)配向に制御するのが困難となり、一方、チタン層112bの膜厚が20nmを超えると、チタン層112bの窒化が進行しにくくなる場合がある。
次に、図5(e)に示すように、第2窒化チタン層12b上にバリア層14を形成する。これにより、第2窒化チタン層12bの(111)配向を反映した、(111)配向を有するバリア層14を形成することができる。すなわち、第2窒化チタン層12bとバリア層14との界面において、第2窒化チタン層12bの格子構造とバリア層14の格子構造とがマッチングすることにより、エピタキシャル様にバリア層14が第2窒化チタン層12b上に成膜される。
バリア層14の成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やCVD法が挙げられる。上述したように、バリア層14は結晶質であるのが好ましく、(111)配向であるのがより好ましい。
例えば、チタン,アルミニウム,および窒素を含む層からなるバリア層14を形成する場合、バリア層14は、(111)配向を有するTiAlNからなることができる。バリア層14が(111)配向を有することにより、第1電極32の結晶配向を(111)配向にすることができる。これにより、第1電極32上に形成される強誘電体層34を(111)配向にすることができる。
上述したように、強誘電体層34がPZTからなり、PZTにおけるチタンの含有量がジルコニウムの含有量より多い場合、ヒステリシス特性が良好である点で、PZTの結晶配向は(111)配向であるのが好ましい。よって、バリア層14の結晶配向を(111)配向にすることにより、第1電極32および強誘電体層34ともに(111)配向にすることができるため、ヒステリシス特性に優れた強誘電体キャパシタ30を得ることができる。なお、バリア層14を成膜する際の基板温度は特に限定されず、例えば、室温から500℃の間で適宜選択可能である。
次いで、図6(a)に示すように、バリア層14上に第1電極32を形成する。ここで、第1電極32を結晶質のバリア層14上に形成することにより、第1電極32の結晶性が著しく向上し、かつ、バリア層14の結晶配向を第1電極32に反映させることができる。例えば、バリア層14の結晶配向が(111)配向である場合、第1電極32を(111)配向に形成することができる。第1電極32の成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やCVD法が挙げられる。
次いで、図6(b)に示すように、第1電極32上に強誘電体層34を形成する。ここで、強誘電体層34を第1電極32上に形成することにより、第1電極32の結晶配向を強誘電体層34に反映させることができる。例えば、第1電極32の少なくとも一部が(111)配向を有する結晶質である場合、バリア層14の結晶配向を(111)配向に形成することができる。強誘電体層34の成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スピンオン法,スパッタリング法,MOCVD法が挙げられる。
次いで、図6(c)に示すように、強誘電体層34上に第2電極36を形成する。第2電極36の成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やCVD法が挙げられる。その後、所定のパターンのレジスト層を第2電極36上に形成し、このレジスト層をマスクとして、フォトリソグラフィ法によりパターニングを行なう。これにより、スタック型の強誘電体キャパシタ30を含む強誘電体メモリ装置100が得られる(図1参照)。この強誘電体メモリ装置100に含まれる強誘電体キャパシタ30は、バリア層14上に設けられた第1電極32と、第1電極32上に設けられた強誘電体層34と、強誘電体層34上に設けられた第2電極36とを有するものである。
以上説明したような本態様の強誘電体メモリ装置100の製造方法によれば、以下の作用効果を有する。
つまり、基板10の上方にチタン層112aを形成し、このチタン層112aを窒化処理するとともに、その第1窒化チタン層12aの上方に再度チタン層112bを形成することで、チタン層112bの自己配向性に起因して、プラグ20の上方においても高い結晶配向性を得ることができるようになった。このような結晶配向性の高いチタン層112bを第2窒化チタン層12bとした後、当該第2窒化チタン層12b上にバリア層14を形成することで、バリア層14においては、結晶配向性に優れた第2窒化チタン層12bの結晶配向を反映させることが可能となる。次いで、このバリア層14上に第1電極32および強誘電体層34を形成することにより、バリア層14の結晶配向を反映した結晶配向を有する第1電極32および強誘電体層34を得ることができる。これにより、ヒステリシス特性に優れた強誘電体メモリ装置100を得ることができる。
特に、結晶配向が(111)配向を有するバリア層14が設けられていることにより、第1電極32および強誘電体層34の結晶配向を(111)配向にすることが容易である。これにより、ヒステリシス特性が非常に優れた強誘電体キャパシタ30を形成することができる。
このように本実施形態では、下地層12をチタン層形成工程と当該チタン層の窒化工程の繰り返しにより形成しているため、当該下地層12において下層(プラグ20)の結晶構造が反映されていない。したがって、下地層12上の所定の結晶配向を有する第1電極32および強誘電体層34を形成することができるため、ヒステリシス特性に優れた強誘電体キャパシタ30を得ることができるのである。
なお、図4に示したようにチタン層12d上にバリア層14を形成する場合には、バリア層14の形成前に窒化工程を行わないものとすればよい。この場合、チタン層12dが自己配向性に起因してプラグ20の上方においても結晶化されるため、チタン層12dの格子構造とバリア層14の格子構造とがマッチングすることにより、エピタキシャル様にバリア層14が結晶配向することとなる。なお、チタン層12dは、膜厚5nm以下で構成することが好ましく、これにより後工程で行う酸化処理の影響、すなわち高抵抗化、体積変化による剥離等の発生を防止ないし抑制することが可能となる。なお、実際にはバリア層14の下層に位置するチタン層は窒素化することが好ましく、窒素化により酸化が生じることなく、抵抗値が上がる不具合発生も抑制することが可能となる。
以上、本発明の実施の形態について説明したが、本発明は上記実施の形態に限られるものではない。
例えば、上記実施の形態では、下地層12のうちバリア層14の下層に配設される第2窒化チタン層12bについて、チタン層を形成した後の窒素化をバリア層14の形成前に行っているが、当該窒素化は第1電極32の形成後、強誘電体層34の形成前に行うものとすることができる。この場合、第1電極32に対してアニールの効果により、当該第1電極32の配向性を高めることができるとともに、強誘電体層34がアニールによりダメージを受け、強誘電体特性が低下する不具合を回避することが可能となる。
[実施例]
以下、実施例に基づいて本発明をさらに具体的に説明するが、本発明はこれらの実施例に限定されるものではない。ここでは、本発明に係る実施例を説明する前に、本発明に属さない比較例を説明して、比較検討するものとする。
(比較例)
比較例として、まず、半導体基板(シリコン基板)10にトランジスタ18を形成し、次いでトランジスタ18上に絶縁層26を積層した。次いで、ドライエッチング法により絶縁層26に開口部24を形成し、この開口部24にCVD法によりタングステンを充填した後、化学的機械的研磨により、絶縁層26および開口部24より上に存在するタングステンを除去して、プラグ導電層22を形成した。以上の工程により、プラグ20を形成した。
次に、プラグ導電層22が形成された基板表面をアンモニアプラズマに暴露した後、基板表面にチタン層を形成した。次に、チタン層を窒素雰囲気において加熱処理し、窒化チタン層に変化させた。この窒化チタン層上にバリア層14してTiAlNを形成し、さらに、このバリア層14の上に第1電極32としてイリジウムを形成した。ここで、バリア層14及び第1電極32について電子線回折像を撮影し、その結晶性を調べた。特に、絶縁層26上とプラグ導電層22上との双方について比較検討するものとした。
その結果、絶縁層26上では、バリア層14のTiAlN、第1電極32のイリジウムの回折は、それぞれ明瞭なスポットとして現れた。これは、下地層として形成した窒化チタン層が(111)配向しているため、この表面構造を反映してTiAlN/Irが(111)配向していることを示している。
一方、プラグ導電層22上では、絶縁層26上と比較してTiAlNおよびIrの回折パターンが不明瞭となり、ブロードになっていることが確認された。これは、プラグ導電層22上においては、TiAlN/Irの配向性が極端に悪くなっていることを示している。プラグ導電層22の表面が固有の結晶構造をもっているため、下地層のチタン層が所望の(001)の面方位に配向制御されなかったためと考えられる。
(実施例)
本実施例においては、図5および図6に示す工程に沿って、強誘電体メモリ装置100を製造した。
まず、半導体基板(シリコン基板)10にトランジスタ18を形成し、次いでトランジスタ18上に絶縁層26を積層した。次いで、ドライエッチング法により絶縁層26に開口部24を形成し、この開口部24にCVD法によりタングステンを充填した後、化学的機械的研磨により、絶縁層26および開口部24より上に存在するタングステンを除去して、プラグ導電層22を形成した。以上の工程により、プラグ20を形成した。
次に、プラグ導電層22が形成された基板表面をアンモニアプラズマに暴露した後、基板表面にチタン層112aを形成した。次に、チタン層112aを窒素雰囲気において加熱処理し、第1窒化チタン層12aに変化させた。この第1窒化チタン層12aの上にさらにチタン層112bを成膜した後、再び窒素雰囲気において基板加熱を行い、このチタン層112bを第2窒化チタン層12bに変化させた。
続いて、得られた第1窒化チタン層12a及び第2窒化チタン層12bの積層体上にバリア層14としてTiAlNを形成した。さらに、このバリア層14の上に第1電極32としてイリジウムを形成した。ここで、バリア層14及び第1電極32について電子線回折像を撮影し、その結晶性を調べた。特に、絶縁層26上とプラグ導電層22上との双方について比較検討するものとした。
その結果、絶縁層26上では、バリア層14のTiAlN、第1電極32のイリジウムの回折は、それぞれ明瞭なスポットとして現れた。これは、下地層として形成した第1及び第2の窒化チタン層が(111)配向しているため、これの表面構造を反映してTiAlN/Irが(111)配向した結果と考えられる。なお、この絶縁層26上では、比較例の絶縁層26上と同等の配向性であり、下地層の窒化チタン層を積層しても各層の窒化チタン層がそれぞれ(111)配向し、表面構造をTiAlNまで伝達していると考えられる。
一方、プラグ導電層22上では、TiAlNおよびIrの回折スポットはやや不明瞭になっていることが確認された。これは、絶縁層26上に比べて、若干結晶配向性に劣っていることを示している。しかしながら、比較例のプラグ導電層22上のTiAlNおよびIrの結晶配向性に比べ、回折スポットがはるかに明瞭であることが確認された。このことは、プラグ導電層22上では、本発明に係る製造方法の採用により、TiAlN/Irの配向性が劇的に向上したことを示している。ここで、比較例と実施例とにおいてTiAlN/Irの形成条件は共通であることから、下地層の窒化チタン層の形成方法の違いがTiAlN/Irの結晶配向性に大きな差を与えたと言える。
さらに、上記比較例と実施例の双方について、第1電極32上に強誘電体層34としてPZTを成膜した。そして、強誘電体層34の結晶性を調べるため電子線回折による調査を行い、特にプラグ導電層22上の強誘電体層34の結晶性について上記比較例と実施例とを比較検討した。
その結果、比較例においては強誘電体層34のPZTは殆ど配向性を示しておらず、稀に(111)配向成分も存在するが、その揺らぎは非常に大きいものであった。それに対し、実施例の強誘電体層34では、無配向成分は殆どなく、代わって(111)配向成分が支配的であった。また、その配向の揺らぎも格段に小さなものであった。これは、プラグ導電層22上における第1電極32の結晶配向性の差が、直上のPZTの結晶配向性の差となって現れたと考えられる。
以上から、比較例の下地層の形成方法では、チタン成膜の段階でチタンがプラグ上面の表面構造に影響されてしまい、(001)配向しない。これを窒化して得られた窒化チタン層も(111)配向にはならないため、TiAlN/Irも(111)配向が得られない。一方、実施例のように、チタン成膜とその窒化のプロセスを繰り返すと、1層目の窒化チタン層に関しては配向性に差が現れないが、2層目の窒化チタン層で配向性が向上した。
これはチタンの自己配向性に起因する。つまり、1層目の窒化チタン層の(111)配向成分上では、その表面構造を反映してチタンは(001)配向するが、(111)配向しない無配向成分の窒化チタン層上では、チタンが格子マッチングしないため、界面エネルギーが最小になるように自己配向する成分が現れる。すなわち、(001)配向する成分が一定の割合で現れ、これらは窒化によって(111)配向成分に変化する。その結果、積層された窒化チタン層の最表面は比較例に比べて(111)配向成分が大幅に増加することになる。これにより、実施例の強誘電体メモリ装置では、積層された窒化チタン層直上のバリア層及び第1電極の配向性が高く、ひいては強誘電体層の結晶配向性を高めることが可能となった。
本発明の一実施の形態の強誘電体メモリ装置を模式的に示す断面図。 図1の強誘電体メモリ装置の要部について配向態様を模式的に示す断面図。 強誘電体メモリ装置の一変形例について配向態様を模式的に示す断面図。 強誘電体メモリ装置の異なる変形例について配向態様を模式的に示す断面図。 図1の強誘電体メモリ装置の一製造工程を模式的に示す断面図。 図5に続く強誘電体メモリ装置の一製造工程を模式的に示す断面図。
符号の説明
10…半導体基板、12…下地層、12a…第1窒化チタン層、12b…第2窒化チタン層、32…第1電極(下部電極)、34…強誘電体層、36…第2電極(上部電極)

Claims (8)

  1. 基板の上方に下地層を形成する工程と、前記下地層の上方に第1電極と、強誘電体層と、第2電極とを積層する工程とを含む強誘電体メモリ装置の製造方法であって、
    前記下地層の形成工程は、
    前記基板の上方に第1チタン層を形成する第1チタン層形成工程と、
    前記第1チタン層を第1窒化チタン層に変化させる第1窒化工程と、
    第2窒化チタン層を形成する第2窒化チタン層形成工程と、を含み、
    前記第2窒化チタン層形成工程は、チタン層を形成する第2チタン層形成工程と、前記チタン層を窒化チタン層に変化させる第2窒化工程と、を含み、
    前記第2窒化チタン層は、前記第1窒化チタン層の上に形成されることを特徴とする強誘電体メモリ装置の製造方法。
  2. 前記下地層を形成する工程に先立って、前記基板に能動素子を形成する工程と、前記基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜にコンタクトホールを形成し、当該コンタクトホール内に前記能動素子と導通するコンタクトプラグを形成する工程と、を含み、
    前記下地層の形成工程において、前記第1チタン層を、少なくとも前記コンタクトプラグ上に形成することを特徴とする請求項1に記載の強誘電体メモリ装置の製造方法。
  3. 前記第2チタン層形成工程と前記第2窒化工程とを繰り返し行うことを特徴とする請求項1又は2に記載の強誘電体メモリ装置の製造方法。
  4. 前記第1窒化工程及び前記第2窒化工程は、前記第1チタン層若しくは前記チタン層に対して、窒素を含む雰囲気下で熱処理を行う工程を含むことを特徴とする請求項1ないしのいずれか1項に記載の強誘電体メモリ装置の製造方法。
  5. 前記第1チタン層を形成する前に、前記基板の表面に対してアンモニアプラズマ処理を施すことを特徴とする請求項1ないしのいずれか1項に記載の強誘電体メモリ装置の製造方法。
  6. 前記下地層の最上面に、酸素に対するバリア性を示すバリア層を形成する工程を含むことを特徴とする請求項1ないしのいずれか1項に記載の強誘電体メモリ装置の製造方法。
  7. 前記バリア層がTi(1−x)Al(0<x≦0.3、0<y)で表される化合物よりなることを特徴とする請求項に記載の強誘電体メモリ装置の製造方法。
  8. 基板の上方に配設された下地層と、前記下地層上に配設された第1電極、強誘電体層、第2電極からなる積層部とを含む強誘電体メモリ装置であって、
    前記下地層は、前記基板側から第1窒化チタン層と第2窒化チタン層とを有し、結晶の配向性が前記第1窒化チタン層よりも前記第2窒化チタン層において高いことを特徴とする強誘電体メモリ装置。
JP2006069098A 2006-03-14 2006-03-14 強誘電体メモリ装置、強誘電体メモリ装置の製造方法 Expired - Fee Related JP4613857B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006069098A JP4613857B2 (ja) 2006-03-14 2006-03-14 強誘電体メモリ装置、強誘電体メモリ装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006069098A JP4613857B2 (ja) 2006-03-14 2006-03-14 強誘電体メモリ装置、強誘電体メモリ装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007250634A JP2007250634A (ja) 2007-09-27
JP4613857B2 true JP4613857B2 (ja) 2011-01-19

Family

ID=38594641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006069098A Expired - Fee Related JP4613857B2 (ja) 2006-03-14 2006-03-14 強誘電体メモリ装置、強誘電体メモリ装置の製造方法

Country Status (1)

Country Link
JP (1) JP4613857B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266023A (ja) * 2006-03-27 2007-10-11 Fujitsu Ltd 半導体装置、及び半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001081650A1 (fr) * 2000-04-20 2001-11-01 Kabushiki Kaisha Toshiba Cible de pulverisation, film barriere et composant electronique
JP2002270787A (ja) * 2001-03-12 2002-09-20 Nec Corp 半導体装置とその製造方法
JP2003332539A (ja) * 2002-05-17 2003-11-21 Nec Electronics Corp 強誘電体キャパシタ及びその製造方法並びに半導体記憶装置
JP2004153031A (ja) * 2002-10-30 2004-05-27 Fujitsu Ltd 半導体装置の製造方法
JP2004186517A (ja) * 2002-12-05 2004-07-02 Sony Corp 強誘電体型不揮発性半導体メモリ及びその製造方法
JP2005150688A (ja) * 2003-10-22 2005-06-09 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001081650A1 (fr) * 2000-04-20 2001-11-01 Kabushiki Kaisha Toshiba Cible de pulverisation, film barriere et composant electronique
JP2002270787A (ja) * 2001-03-12 2002-09-20 Nec Corp 半導体装置とその製造方法
JP2003332539A (ja) * 2002-05-17 2003-11-21 Nec Electronics Corp 強誘電体キャパシタ及びその製造方法並びに半導体記憶装置
JP2004153031A (ja) * 2002-10-30 2004-05-27 Fujitsu Ltd 半導体装置の製造方法
JP2004186517A (ja) * 2002-12-05 2004-07-02 Sony Corp 強誘電体型不揮発性半導体メモリ及びその製造方法
JP2005150688A (ja) * 2003-10-22 2005-06-09 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2007250634A (ja) 2007-09-27

Similar Documents

Publication Publication Date Title
US8345461B2 (en) Ferroelectric capacitor and its manufacturing method
US7927889B2 (en) Method for manufacturing ferroelectric memory device and ferroelectric memory device
JP4600322B2 (ja) 強誘電体メモリ装置の製造方法
JP4124237B2 (ja) 強誘電体メモリ装置の製造方法
US7485473B2 (en) Methods for forming semiconducting device with titanium nitride orientation layer
JP4164700B2 (ja) 強誘電体メモリおよびその製造方法
JP4797717B2 (ja) 強誘電体メモリ装置、強誘電体メモリ装置の製造方法
JP4605056B2 (ja) 強誘電体メモリ装置の製造方法
JP4928098B2 (ja) 強誘電体キャパシタの製造方法
JP4613857B2 (ja) 強誘電体メモリ装置、強誘電体メモリ装置の製造方法
JP4761031B2 (ja) 強誘電体キャパシタおよびその製造方法、ならびに強誘電体メモリ装置
JP4671039B2 (ja) 半導体装置の製造方法
JP4730541B2 (ja) 強誘電体メモリおよびその製造方法
JP4802780B2 (ja) 強誘電体メモリ装置、強誘電体メモリ装置の製造方法
JP4802781B2 (ja) 強誘電体メモリ装置の製造方法
JP2008205114A (ja) 強誘電体メモリ装置の製造方法
JP4816916B2 (ja) 強誘電体メモリおよびその製造方法
JP4702550B2 (ja) 半導体装置の製造方法
JP4858685B2 (ja) 強誘電体メモリおよびその製造方法
JP2008227215A (ja) 強誘電体メモリ装置の製造方法及び強誘電体メモリ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100921

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101004

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees