JP4613857B2 - 強誘電体メモリ装置、強誘電体メモリ装置の製造方法 - Google Patents
強誘電体メモリ装置、強誘電体メモリ装置の製造方法 Download PDFInfo
- Publication number
- JP4613857B2 JP4613857B2 JP2006069098A JP2006069098A JP4613857B2 JP 4613857 B2 JP4613857 B2 JP 4613857B2 JP 2006069098 A JP2006069098 A JP 2006069098A JP 2006069098 A JP2006069098 A JP 2006069098A JP 4613857 B2 JP4613857 B2 JP 4613857B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- titanium
- titanium nitride
- orientation
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Description
上記のひとつの本発明の強誘電体メモリ装置の製造方法において、前記下地層を形成する工程に先立って、前記基板に能動素子を形成する工程と、前記基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜にコンタクトホールを形成し、当該コンタクトホール内に前記能動素子と導通するコンタクトプラグを形成する工程と、を含み、前記下地層の形成工程において、前記第1チタン層を、少なくとも前記コンタクトプラグ上に形成することが好ましい。
上記のひとつの本発明の強誘電体メモリ装置の製造方法において、前記第2チタン層形成工程と前記第2窒化工程とを繰り返し行うことも好ましい。
上記のひとつの本発明の強誘電体メモリ装置の製造方法において、前記第1窒化工程及び前記第2窒化工程は、前記第1チタン層若しくは前記チタン層に対して、窒素を含む雰囲気下で熱処理を行う工程を含むことが好ましい。
上記のひとつの本発明の強誘電体メモリ装置の製造方法において、前記第1チタン層を形成する前に、前記基板の表面に対してアンモニアプラズマ処理を施すことが好ましい。
上記のひとつの本発明の強誘電体メモリ装置の製造方法において、前記下地層の最上面に、酸素に対するバリア性を示すバリア層を形成する工程を含むことが好ましい。
上記のひとつの本発明の強誘電体メモリ装置の製造方法において、前記バリア層がTi (1−x) Al x N y (0<x≦0.3、0<y)で表される化合物よりなることが好ましい。
少なくともひとつの上記課題を解決するために、ひとつの本発明の強誘電体メモリ装置は、基板の上方に配設された下地層と、前記下地層上に配設された第1電極、強誘電体層、第2電極からなる積層部とを含む強誘電体メモリ装置であって、前記下地層は、前記基板側から第1窒化チタン層と第2窒化チタン層とを有し、結晶の配向性が前記第1窒化チタン層よりも前記第2窒化チタン層において高いことを特徴とする。
上記課題を解決するために、本発明の強誘電体メモリ装置の製造方法は、基板の上方に下地層を形成する工程と、前記下地層の上方に第1電極と、強誘電体層と、第2電極とを積層する工程とを含む強誘電体メモリ装置の製造方法であって、前記下地層の形成工程は、前記基板の上方に第1チタン層を形成する第1チタン層形成工程と、前記第1チタン層を窒化チタン層に変化させる窒化工程と、前記窒化チタン層の上に第2チタン層を形成する第2チタン層形成工程と、を含むことを特徴とする。
具体的には、下地層の形成工程において、チタン層を形成し、これを窒素化して窒化チタン層とするとともに、当該窒化チタン層の上にさらにチタン層を形成することで下地層の好適な結晶配向を実現している。
つまり、チタン層は自己配向性に優れているため、アモルファスな基板上で良好な配向を示すが、例えば基板に結晶性のあるコンタクトプラグ等が形成される等、基板上の性質によってはチタンであっても、その自己配向性が十分に発揮できない場合がある。
そこで本発明では、第1チタン層を形成した後、これを窒素化し、さらに第2チタン層を形成するものとしており、この場合、第2チタン層の下地が窒化チタン層となることで、当該第2チタン層はその自己配向性が良好に発揮されることとなる。したがって、当該下地層の表面は、当該下地層を形成する基板の性質にかかわらず、つまり例えば結晶性のあるコンタクトプラグ等の上に当該下地層が形成された場合にも、高い結晶配向性を具備したものとなる。
その結果、このような方法により形成した下地層の上方に形成される第1電極は、第2チタン層の良好な結晶配向を反映した結晶配向を具備するものとなり、また第1電極上の強誘電体層についても同様に第1電極の結晶配向を反映した結晶配向が付与されることとなる。
このように本発明によれば、所定の結晶配向を有する強誘電体層を得ることができるため、強誘電体特性に優れた強誘電体メモリ装置を提供することが可能となる。
ところが、上記チタンの自己配向性は表面構造をもたないアモルファスな基板(絶縁膜(SiO2))上で期待される現象であり、固有の結晶構造をもつ表面(例えばコンタクトプラグ(例えばタングステンプラグ))上では状況が異なってしまう。このような固有の結晶構造をもつ表面では(例えばプラグの上面はタングステン等の導電材料の結晶面が露出した状態である)、この表面構造を反映してチタンは任意の面方位に配向してしまう。そうすると、チタンを(001)配向させることができないため、この上の第1電極を所定の面方位に配向制御できない場合がある。
そこで、本発明のように第1チタン層を形成し、これを窒化チタン層に変化させた後、再び第2チタン層を形成する工程を採用することで、形成する基板面の性質にかかわらず、つまり固有の結晶構造をもつコンタクトプラグ上等においても、下地層のチタンの自己配向性を発現させることができ、ひいては第1電極の配向性を向上させることができるのである。
具体的には、第1チタン層のうち、(001)配向した領域では、これを窒化チタン層とすることで(111)配向になるが、(hkl)配向した領域では、これを窒化チタン層としても(111)配向にはならず、つまり無配向成分となる。このような窒化チタン層上に第2チタン層を形成すると、(111)配向した窒化チタン層上では、その表面構造を反映して当該第2チタン層は(001)配向する。一方、(111)配向していない窒化チタン層上では、基本的には第2チタン層は配向しないが、チタンが格子マッチングしないため、界面エネルギーが最小になるように自己配向する成分が現れ、すなわち(001)配向する成分が一定の割合で現れる。その結果、第1層目よりも所定の面方位に配向した成分が増加し、これにより第1電極の配向性も一層向上することとなるのである。勿論、2層目の第2チタン層を窒化チタン層として(111)配向とした場合にも、当該下地層上の第1電極の配向性を向上させることは可能である。
このように基板上に層間絶縁膜を形成し、当該層間絶縁膜にコンタクトプラグを形成したような場合であって、コンタクトプラグを含む層間絶縁膜上に上記下地層を形成する場合には、上述のような本発明の工程を採用することで、コンタクトプラグ上においても所定の面方位での配向を効果的に得ることが可能となる。
このようにチタン層の形成工程と当該チタン層の窒化工程を繰り返すことで、上層ほど配向性が高まることとなり、ひいては第1電極、強誘電体層の配向性を一層高めることが可能となる。また、チタンは酸化され易いため、上層のチタン層を窒化することで、当該酸化の防止を図ることが可能で、抵抗の増大を防止ないし抑制することが可能となる。
このような熱処理工程によりチタン層を好適に窒化チタン層に変化させることが可能となる。
このようなアンモニアプラズマ処理を施すことで、基板表面をアモルファス化することが可能となる。特に、層間絶縁膜にコンタクトプラグを形成したような場合には、当該コンタクトプラグをアモルファス化することができ、その結果、当該コンタクトプラグ上でのチタンの自己配向性を高めることが可能となる。
また、強誘電体層としては、例えばチタン酸ジルコン酸鉛(Pb(Zr,Ti)O3、以下PZTと略記)をはじめとするペロブスカイト型酸化物や、SrBi2Ta2O9等のビスマス層状化合物を採用することができる。
このような強誘電体メモリ装置によると、下地層のうち第1電極側の第2窒化チタン層が、基板側の第1窒化チタン層よりも相対的に結晶の配向性が高いものとされているため、第1電極の配向性が高まり、ひいては強誘電体層の配向性を高めて強誘電体特性を最大限に発揮することが可能となる。なお、このような下地層は、基板に形成したコンタクトプラグ等の結晶構造を具備した部分の上に配設することができる。つまり、結晶構造を具備した部分上であっても、上記下地層を介在させて第1電極を形成することで、当該結晶構造の影響を受けずに第1電極の結晶配向性を高めることが可能となる。
図1は、本発明の一実施の形態の強誘電体メモリ装置100を模式的に示す断面図である。図1に示すように、強誘電体メモリ装置100は、半導体基板10の上方に、強誘電体キャパシタ30と、プラグ20と、強誘電体キャパシタ30のスイッチングトランジスタ18とを含んで構成されている。なお、本実施形態においては、1T/1C型のメモリセルについて説明するが、本発明が適用されるのは1T/1C型のメモリセルに限定されない。
また、成膜時に、バリア層14の結晶配向を反映した結晶配向を有する第1電極32をバリア層14の上方に形成するためには、バリア層14の膜厚は20nm〜200nmであることが好ましく、さらには50nm〜100nmであることがより好ましい。
なかでも、強誘電体層34の材料としてはPZTが好ましく、この場合、素子の信頼性の観点から、第1電極32はイリジウムであるのがより好ましい。
図3は、強誘電体メモリ装置の一変形例の要部を示す断面模式図であって、下地層12の構成を示すものである。当該下地層12は、第1窒化チタン層12a、第2窒化チタン層12b、第3窒化チタン層12c、及びバリア層14を含んで構成されている。つまり、図1及び図2に示した強誘電体メモリ装置100に比して窒化チタン層が更に一層積層された構成を具備しているのである。
次に、図1に示した強誘電体メモリ装置100の製造方法の一例について、図面を参照して説明する。図5(a)〜図5(e)および図6(a)〜図6(c)は、それぞれ図1の強誘電体メモリ装置100の一製造工程を模式的に示す断面図である。なお、図5および図6においては、図1の強誘電体メモリ装置100のうち、絶縁層26およびプラグ20の近傍のみを示している。
以上のアンモニアプラズマ処理により、プラグ導電層22がある程度アモルファス化される。このようなプラグ形成工程に引き続き、図5〜図6に示すような工程を行って強誘電体キャパシタ30を形成する。
例えば、チタン,アルミニウム,および窒素を含む層からなるバリア層14を形成する場合、バリア層14は、(111)配向を有するTiAlNからなることができる。バリア層14が(111)配向を有することにより、第1電極32の結晶配向を(111)配向にすることができる。これにより、第1電極32上に形成される強誘電体層34を(111)配向にすることができる。
つまり、基板10の上方にチタン層112aを形成し、このチタン層112aを窒化処理するとともに、その第1窒化チタン層12aの上方に再度チタン層112bを形成することで、チタン層112bの自己配向性に起因して、プラグ20の上方においても高い結晶配向性を得ることができるようになった。このような結晶配向性の高いチタン層112bを第2窒化チタン層12bとした後、当該第2窒化チタン層12b上にバリア層14を形成することで、バリア層14においては、結晶配向性に優れた第2窒化チタン層12bの結晶配向を反映させることが可能となる。次いで、このバリア層14上に第1電極32および強誘電体層34を形成することにより、バリア層14の結晶配向を反映した結晶配向を有する第1電極32および強誘電体層34を得ることができる。これにより、ヒステリシス特性に優れた強誘電体メモリ装置100を得ることができる。
例えば、上記実施の形態では、下地層12のうちバリア層14の下層に配設される第2窒化チタン層12bについて、チタン層を形成した後の窒素化をバリア層14の形成前に行っているが、当該窒素化は第1電極32の形成後、強誘電体層34の形成前に行うものとすることができる。この場合、第1電極32に対してアニールの効果により、当該第1電極32の配向性を高めることができるとともに、強誘電体層34がアニールによりダメージを受け、強誘電体特性が低下する不具合を回避することが可能となる。
以下、実施例に基づいて本発明をさらに具体的に説明するが、本発明はこれらの実施例に限定されるものではない。ここでは、本発明に係る実施例を説明する前に、本発明に属さない比較例を説明して、比較検討するものとする。
比較例として、まず、半導体基板(シリコン基板)10にトランジスタ18を形成し、次いでトランジスタ18上に絶縁層26を積層した。次いで、ドライエッチング法により絶縁層26に開口部24を形成し、この開口部24にCVD法によりタングステンを充填した後、化学的機械的研磨により、絶縁層26および開口部24より上に存在するタングステンを除去して、プラグ導電層22を形成した。以上の工程により、プラグ20を形成した。
一方、プラグ導電層22上では、絶縁層26上と比較してTiAlNおよびIrの回折パターンが不明瞭となり、ブロードになっていることが確認された。これは、プラグ導電層22上においては、TiAlN/Irの配向性が極端に悪くなっていることを示している。プラグ導電層22の表面が固有の結晶構造をもっているため、下地層のチタン層が所望の(001)の面方位に配向制御されなかったためと考えられる。
本実施例においては、図5および図6に示す工程に沿って、強誘電体メモリ装置100を製造した。
まず、半導体基板(シリコン基板)10にトランジスタ18を形成し、次いでトランジスタ18上に絶縁層26を積層した。次いで、ドライエッチング法により絶縁層26に開口部24を形成し、この開口部24にCVD法によりタングステンを充填した後、化学的機械的研磨により、絶縁層26および開口部24より上に存在するタングステンを除去して、プラグ導電層22を形成した。以上の工程により、プラグ20を形成した。
Claims (8)
- 基板の上方に下地層を形成する工程と、前記下地層の上方に第1電極と、強誘電体層と、第2電極とを積層する工程とを含む強誘電体メモリ装置の製造方法であって、
前記下地層の形成工程は、
前記基板の上方に第1チタン層を形成する第1チタン層形成工程と、
前記第1チタン層を第1窒化チタン層に変化させる第1窒化工程と、
第2窒化チタン層を形成する第2窒化チタン層形成工程と、を含み、
前記第2窒化チタン層形成工程は、チタン層を形成する第2チタン層形成工程と、前記チタン層を窒化チタン層に変化させる第2窒化工程と、を含み、
前記第2窒化チタン層は、前記第1窒化チタン層の上に形成されることを特徴とする強誘電体メモリ装置の製造方法。 - 前記下地層を形成する工程に先立って、前記基板に能動素子を形成する工程と、前記基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜にコンタクトホールを形成し、当該コンタクトホール内に前記能動素子と導通するコンタクトプラグを形成する工程と、を含み、
前記下地層の形成工程において、前記第1チタン層を、少なくとも前記コンタクトプラグ上に形成することを特徴とする請求項1に記載の強誘電体メモリ装置の製造方法。 - 前記第2チタン層形成工程と前記第2窒化工程とを繰り返し行うことを特徴とする請求項1又は2に記載の強誘電体メモリ装置の製造方法。
- 前記第1窒化工程及び前記第2窒化工程は、前記第1チタン層若しくは前記チタン層に対して、窒素を含む雰囲気下で熱処理を行う工程を含むことを特徴とする請求項1ないし3のいずれか1項に記載の強誘電体メモリ装置の製造方法。
- 前記第1チタン層を形成する前に、前記基板の表面に対してアンモニアプラズマ処理を施すことを特徴とする請求項1ないし4のいずれか1項に記載の強誘電体メモリ装置の製造方法。
- 前記下地層の最上面に、酸素に対するバリア性を示すバリア層を形成する工程を含むことを特徴とする請求項1ないし5のいずれか1項に記載の強誘電体メモリ装置の製造方法。
- 前記バリア層がTi(1−x)AlxNy(0<x≦0.3、0<y)で表される化合物よりなることを特徴とする請求項6に記載の強誘電体メモリ装置の製造方法。
- 基板の上方に配設された下地層と、前記下地層上に配設された第1電極、強誘電体層、第2電極からなる積層部とを含む強誘電体メモリ装置であって、
前記下地層は、前記基板側から第1窒化チタン層と第2窒化チタン層とを有し、結晶の配向性が前記第1窒化チタン層よりも前記第2窒化チタン層において高いことを特徴とする強誘電体メモリ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006069098A JP4613857B2 (ja) | 2006-03-14 | 2006-03-14 | 強誘電体メモリ装置、強誘電体メモリ装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006069098A JP4613857B2 (ja) | 2006-03-14 | 2006-03-14 | 強誘電体メモリ装置、強誘電体メモリ装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007250634A JP2007250634A (ja) | 2007-09-27 |
JP4613857B2 true JP4613857B2 (ja) | 2011-01-19 |
Family
ID=38594641
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006069098A Expired - Fee Related JP4613857B2 (ja) | 2006-03-14 | 2006-03-14 | 強誘電体メモリ装置、強誘電体メモリ装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4613857B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007266023A (ja) * | 2006-03-27 | 2007-10-11 | Fujitsu Ltd | 半導体装置、及び半導体装置の製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001081650A1 (fr) * | 2000-04-20 | 2001-11-01 | Kabushiki Kaisha Toshiba | Cible de pulverisation, film barriere et composant electronique |
JP2002270787A (ja) * | 2001-03-12 | 2002-09-20 | Nec Corp | 半導体装置とその製造方法 |
JP2003332539A (ja) * | 2002-05-17 | 2003-11-21 | Nec Electronics Corp | 強誘電体キャパシタ及びその製造方法並びに半導体記憶装置 |
JP2004153031A (ja) * | 2002-10-30 | 2004-05-27 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2004186517A (ja) * | 2002-12-05 | 2004-07-02 | Sony Corp | 強誘電体型不揮発性半導体メモリ及びその製造方法 |
JP2005150688A (ja) * | 2003-10-22 | 2005-06-09 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
2006
- 2006-03-14 JP JP2006069098A patent/JP4613857B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001081650A1 (fr) * | 2000-04-20 | 2001-11-01 | Kabushiki Kaisha Toshiba | Cible de pulverisation, film barriere et composant electronique |
JP2002270787A (ja) * | 2001-03-12 | 2002-09-20 | Nec Corp | 半導体装置とその製造方法 |
JP2003332539A (ja) * | 2002-05-17 | 2003-11-21 | Nec Electronics Corp | 強誘電体キャパシタ及びその製造方法並びに半導体記憶装置 |
JP2004153031A (ja) * | 2002-10-30 | 2004-05-27 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2004186517A (ja) * | 2002-12-05 | 2004-07-02 | Sony Corp | 強誘電体型不揮発性半導体メモリ及びその製造方法 |
JP2005150688A (ja) * | 2003-10-22 | 2005-06-09 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2007250634A (ja) | 2007-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8345461B2 (en) | Ferroelectric capacitor and its manufacturing method | |
US7927889B2 (en) | Method for manufacturing ferroelectric memory device and ferroelectric memory device | |
JP4600322B2 (ja) | 強誘電体メモリ装置の製造方法 | |
JP4124237B2 (ja) | 強誘電体メモリ装置の製造方法 | |
US7485473B2 (en) | Methods for forming semiconducting device with titanium nitride orientation layer | |
JP4164700B2 (ja) | 強誘電体メモリおよびその製造方法 | |
JP4797717B2 (ja) | 強誘電体メモリ装置、強誘電体メモリ装置の製造方法 | |
JP4605056B2 (ja) | 強誘電体メモリ装置の製造方法 | |
JP4928098B2 (ja) | 強誘電体キャパシタの製造方法 | |
JP4613857B2 (ja) | 強誘電体メモリ装置、強誘電体メモリ装置の製造方法 | |
JP4761031B2 (ja) | 強誘電体キャパシタおよびその製造方法、ならびに強誘電体メモリ装置 | |
JP4671039B2 (ja) | 半導体装置の製造方法 | |
JP4730541B2 (ja) | 強誘電体メモリおよびその製造方法 | |
JP4802780B2 (ja) | 強誘電体メモリ装置、強誘電体メモリ装置の製造方法 | |
JP4802781B2 (ja) | 強誘電体メモリ装置の製造方法 | |
JP2008205114A (ja) | 強誘電体メモリ装置の製造方法 | |
JP4816916B2 (ja) | 強誘電体メモリおよびその製造方法 | |
JP4702550B2 (ja) | 半導体装置の製造方法 | |
JP4858685B2 (ja) | 強誘電体メモリおよびその製造方法 | |
JP2008227215A (ja) | 強誘電体メモリ装置の製造方法及び強誘電体メモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080612 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100708 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100831 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100921 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101004 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |