JP2003332539A - 強誘電体キャパシタ及びその製造方法並びに半導体記憶装置 - Google Patents

強誘電体キャパシタ及びその製造方法並びに半導体記憶装置

Info

Publication number
JP2003332539A
JP2003332539A JP2002142534A JP2002142534A JP2003332539A JP 2003332539 A JP2003332539 A JP 2003332539A JP 2002142534 A JP2002142534 A JP 2002142534A JP 2002142534 A JP2002142534 A JP 2002142534A JP 2003332539 A JP2003332539 A JP 2003332539A
Authority
JP
Japan
Prior art keywords
ferroelectric
thin film
ferroelectric capacitor
upper electrode
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002142534A
Other languages
English (en)
Inventor
Taku Hase
卓 長谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2002142534A priority Critical patent/JP2003332539A/ja
Priority to US10/423,974 priority patent/US6872995B2/en
Priority to EP03009629A priority patent/EP1363317A2/en
Priority to CNB031364322A priority patent/CN1249814C/zh
Priority to TW092113308A priority patent/TW588452B/zh
Priority to KR1020030031398A priority patent/KR100560024B1/ko
Publication of JP2003332539A publication Critical patent/JP2003332539A/ja
Priority to US11/055,177 priority patent/US7271054B2/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】強誘電体薄膜の分極反転が容易で分極反転電荷
を増大させることができる強誘電体キャパシタ及びその
製造方法を提供すること。 【解決手段】下部電極、強誘電体薄膜及び上部電極を有
する強誘電体キャパシタにおいて、前記上部電極は、R
1−X(Xは0.005以上かつ0.05以下;
Ru金属中の酸素含有量が0.5〜5atm%)からな
るとともにRu金属結晶相を有することを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、強誘電体キャパシ
タ及びその製造方法に関し、特に、強誘電体薄膜の分極
反転が容易で分極反転電荷を増大させることができる強
誘電体キャパシタ及びその製造方法に関する。
【0002】
【従来の技術】強誘電体は、一度電界を印加して分極さ
せるとそのヒステリシス特性は電源を切っても保持され
る。このような強誘電体の分極特性を利用して、金属−
強誘電体薄膜−金属の3層構造に形成された強誘電体キ
ャパシタは、不揮発性メモリに用いられている。強誘電
体キャパシタの性能を向上させる手法として、残留分極
値の拡大、分極書込み電圧の低電圧化、強誘電体薄膜の
成膜温度の低温化、分極反転の繰り返し動作に対する耐
久性の向上等が挙げられる。
【0003】強誘電体キャパシタの一般的な構成は、基
板101上に下部電極105、強誘電体薄膜106、上
部電極107の順に積層して形成されている(図12参
照)。強誘電体薄膜106には、PZT(PbZr
1−x)、PLZT(Pb1−yLaZr
1−x)、SBT(SrBiTa)など
のペロブスカイト構造を有する複合酸化膜が用いられて
いる。そして、従来の強誘電体キャパシタの下部電極1
05及び上部電極107には、高温での耐酸化性が高い
Ru、Rh、Pd、Os、Ir、Pt、Au及びAgの
群から選択される1つ以上からなる金属(合金)やRu
Ox、ReOx、RhOx、IrOx、及びOsOxの群か
ら選択される1つ以上からなる導電性酸化物が用いられ
ている。下部電極105及び上部電極107にこのよう
な金属や導電性酸化物を用いた場合に分極の劣化が抑制
されるのは、強誘電体と電極との界面における強誘電体
の酸素欠損を抑制できるからである。
【0004】
【発明が解決しようとする課題】しかしながら、従来の
強誘電体キャパシタのように、下部電極若しくは上部電
極に金属若しくは合金(酸素を含まないもの)を用いた
場合、強誘電体薄膜の表面に酸素欠陥が生じたときに、
酸素を補償することができず、強誘電体の残留分極が小
さくなったり、絶縁不良を起こしてリーク電流が増大し
てしまう。
【0005】また、下部電極若しくは上部電極に導電性
酸化物を用いた場合、強誘電体薄膜の表面に酸素欠陥が
生じたときに、上部電極から強誘電体薄膜へ酸素を補償
することができるものの、残留分極の絶対値が低下する
ことが多い。これは、強誘電体の構成元素(特にPb)
と電極における金属と酸素が反応しやすいため、電極と
強誘電体薄膜の界面付近で強誘電体以外の反応生成物が
できてしまうからである。その結果、強誘電体の残留分
極が小さくなるとともに、キャパシタの絶縁特性が劣化
してしまう。
【0006】本発明の目的は、強誘電体薄膜の分極反転
が容易で分極反転電荷を増大させることができる強誘電
体キャパシタ及びその製造方法を提供することである。
【0007】
【課題を解決するための手段】本発明の第1の視点にお
いては、下部電極、強誘電体薄膜及び上部電極を有する
強誘電体キャパシタにおいて、前記上部電極は、Ru
1−X(Xは0.005以上かつ0.05以下;R
u金属中の酸素含有量が0.5〜5atm%)からなる
とともにRu金属結晶相を有することを特徴とする。
【0008】本発明の第2の視点においては、下部電
極、強誘電体薄膜及び上部電極を有する強誘電体キャパ
シタにおいて、前記上部電極及び前記下部電極のいずれ
か一方又は両方の電極は、Ru1−X(Xは0.0
05以上かつ0.05以下)からなるとともにRu金属
結晶相を有することを特徴とする。
【0009】本発明の第3の視点においては、下部電
極、強誘電体薄膜及び上部電極を有する強誘電体キャパ
シタにおいて、前記上部電極は、金属結晶相を有すると
ともに、酸素を含有し、かつ、金属酸化物結晶相を有さ
ない金属であることを特徴とする。
【0010】本発明の第4の視点においては、下部電
極、強誘電体薄膜及び上部電極を有する強誘電体キャパ
シタにおいて、前記上部電極及び前記下部電極のいずれ
か一方又は両方の電極は、金属結晶相を有するととも
に、酸素を含有し、かつ、金属酸化物結晶相を有さない
金属であることを特徴とする。
【0011】また、本発明の前記強誘電体キャパシタに
おいて、前記金属の主成分は、白金族元素から選ばれる
1つ以上の元素であることが好ましく、より好ましくは
Ir及びRuから選ばれる1つ以上の元素である。
【0012】また、本発明の前記強誘電体キャパシタに
おいて、前記強誘電体は、ペロブスカイト構造を有する
複合酸化膜を主成分とするものが好ましく、より好まし
くはPb(ZrTi1−x)O若しくはこれにL
a、Ba、Ca、Nb、Ta、Mn等の添加物を加えた
組成の強誘電体を主成分とするものである。
【0013】また、本発明の前記強誘電体キャパシタに
おいて、前記下部電極、前記強誘電体薄膜及び前記上部
電極は、基板に形成された段差部若しくはトレンチを含
む領域上に積層されることが好ましい。
【0014】本発明の第5の視点においては、本発明の
前記強誘電体キャパシタを1又は2以上有する半導体記
憶装置とすることを特徴とする。
【0015】本発明の第6の視点においては、下部電
極、強誘電体薄膜及び上部電極を有する強誘電体キャパ
シタの製造方法において、酸素を含む雰囲気中でRu金
属ターゲットをスパッタリングすることにより電極層を
成膜する際に、不活性ガスと酸素ガスの流量比を制御す
ることにより、前記電極層として成膜されるRu1−X
におけるXを0.005以上かつ0.05以下(R
u金属中の酸素含有量が0.5〜5atm%)に制御す
ることを特徴とする。
【0016】本発明の第7の視点においては、下部電
極、強誘電体薄膜及び上部電極を有する強誘電体キャパ
シタの製造方法において、酸素を含む雰囲気中で金属タ
ーゲットをスパッタリングすることにより電極層を成膜
する際に、不活性ガスと酸素ガスの流量比を制御するこ
とにより、前記電極層として成膜される金属薄膜中の酸
素含有量を制御することを特徴とする。
【0017】本発明の第8の視点においては、下部電
極、強誘電体薄膜及び上部電極を有する強誘電体キャパ
シタの製造方法において、供給される有機金属原料及び
酸化ガスを気相反応させることにより電極層を成膜する
際に、前記酸化ガスの供給量を制御することにより、前
記電極層として成膜される金属薄膜中の酸素含有量を制
御することを特徴とする。
【0018】また、本発明の前記強誘電体キャパシタの
製造方法において、前記強誘電体薄膜は、500℃以下
の温度にて成膜されることが好ましく、より好ましくは
450℃以下である。
【0019】また、本発明の前記強誘電体キャパシタの
製造方法において、前記強誘電体薄膜は、MOCVD法
又はスパッタリング法にて成膜されることが好ましい。
【0020】
【発明の実施の形態】下部電極(図1の5)、強誘電体
薄膜(図1の6)及び上部電極(図1の7)を有する強
誘電体キャパシタにおいて、前記上部電極(図1の7)
は、Ru1− (Xは0.005以上かつ0.05
以下)からなるとともにRu金属結晶相を有する。この
ように上部電極に係るRu金属中の酸素含有量が0.5
atm%以上(Ru1−X中のXが0.005以
上)存在すると、強誘電体(例えば、PZT)表面の酸
素欠陥を補償することができるようになる。また、上部
電極に係るRu金属中の酸素含有量が5atm%以下
(Ru1−X中のXが0.05以下)である場合、
上部電極に係る金属、酸素、強誘電体構成元素間の反応
物の生成を抑制することができるとともに、反転電荷量
の低下やリーク電流の増大を招かない。
【0021】すなわち、上部電極に係るRu金属中の酸
素含有量が0.5〜5atm%(Ru1−X中のX
が0.005〜0.05)のとき、強誘電体は、補償さ
れる酸素によって界面付近の結晶としての完全性が向上
するため、分極が増大する。また、上部電極はRu金属
結晶相を有するため、界面のショットキー障壁が高くな
り、リーク電流を低いレベルに抑えることができる。
【0022】さらに、上部電極中の酸素は、金属結晶相
において格子間原子として存在しているため、結合が弱
く、金属酸化物中の酸素よりも酸素原子の移動が容易で
あり、容易に強誘電体中に供給され、強誘電体表面の酸
素欠陥を補償する効果が非常に高い。このような性質
は、強誘電体の成膜温度が低く、得られる分極値が小さ
い(分極書込み電圧が低い)場合に特に有効である。
【0023】
【実施例】本発明の実施例1について図面を用いて説明
する。図1は、本発明の実施例1に係る強誘電体キャパ
シタの構成を模式的に示した部分断面図である。
【0024】図1を参照すると、酸化物強誘電体キャパ
シタは、基板1(表面にシリコン酸化膜を有するもの)
上にバッファ層2、3、4、下部電極5、強誘電体薄膜
6、上部電極7を有する。バッファ層は、基板側からT
i層2、TiN層3、Ti層4の順に積層した層であ
る。Ti層2、4は、隣接する膜との密着性を高めるた
めのものである。下部電極5は、Ru金属からなり、バ
ッファ層(Ti層4)上に形成されるとともに強誘電体
薄膜6の下部側に形成された電極である。強誘電体薄膜
6は、下部電極5上に形成されたPZT(PbZr
0.37Ti0.63)である。上部電極7は、金
属結晶相を有するとともに酸素を0.5〜5atm%
(Ru1−X;X=0.005〜0.05)を含む
Ru金属からなり、強誘電体薄膜6の上部側に形成され
た電極である。
【0025】実施例1に係る強誘電体キャパシタの製造
方法について説明する。図2は、本発明の実施例1に係
る強誘電体キャパシタの製造方法を説明するための構成
を模式的に示した部分工程断面図である。
【0026】まず、表面にシリコン酸化膜を有する基板
1上にバッファ層2、3、4を成膜する(図2(B)参
照)。バッファ層は、Ti層2、TiN層3、Ti層4
の順に成膜されたものである。Ti層2の膜厚は20n
m程度、TiN層3の膜厚は50nm程度、Ti層4の
膜厚は20nm程度である。バッファ層の各層の成膜条
件・方法は、公知の成膜条件・方法(スパッタ法)であ
る。なお、Ti層2、TiN層3、Ti層4の各層は多
結晶である。
【0027】次に、バッファ層(Ti層4)上に下部電
極層5を成膜する(図2(C)参照)。下部電極層5
は、スパッタ法によりRu金属薄膜を作製することによ
り成膜される。下部電極層5の成膜条件は、表1の通り
である。なお、ここでのRu金属薄膜は多結晶である。
【0028】
【表1】
【0029】次に、下部電極層5の表面に強誘電体薄膜
6を成膜する(図2(D)参照)。強誘電体薄膜6は、
PZTを主成分とし、MOCVD法を用いて作製され
る。強誘電体薄膜の成膜条件は以下の通りである。
【0030】原料ガスは、180℃に加熱されたPb
(DPM)ガス、80℃に加熱されたZr(O−tB
u)ガス、及び、85℃に加熱されたTi(O−iP
r)ガスである。これらの原料ガスは、キャリアガス
を用いないで、加熱されたマスフローコントローラ及び
配管を介して成膜室に輸送され、200℃に加熱された
シャワーヘッドから基板板面上に供給される。原料ガス
を酸化する酸化ガスは、NOガスである。酸化ガス
は、原料ガスと同様にシャワーヘッドから基板板面上に
供給されるが、シャワーヘッド内では原料ガスと混合し
ないように隔てられている。成膜室の圧力は、約6.7
Paである。成膜温度(基板温度)は、450℃であ
る。ここで、PZTが450℃でも十分結晶化するよう
に、その成膜前にPbTiO(以下、PTO)シード
(種結晶)を作製している。
【0031】強誘電体薄膜の成膜工程を詳細に説明する
と、MOCVD装置の基板温度を450℃に設定し、基
板(下部電極層5が成膜されたもの)を成膜室内に輸送
した後、NOガスの流量を20sccm、Pb(DP
M)ガスの流量を0.18sccm、Ti(O−iP
r)ガスの流量を0.24sccmに設定し、同時に
供給して20秒間PTOシードを作製する。引き続き、
NOガスの流量を20sccm、Pb(DPM)
スの流量を0.18sccm、Zr(O−tBu)
スの流量を0.15sccm、Ti(O−iPr)
スの流量を0.14sccmに設定し、同時に供給して
膜厚約250nmのPZTを作製する。これにより、P
ZTを主成分とする強誘電体薄膜6が成膜される。
【0032】次に、強誘電体薄膜6を成膜した基板のア
ニールを行なう。アニール条件は表2の通りである。こ
れにより、強誘電体薄膜は、結晶としての完全性が向上
する。
【0033】
【表2】
【0034】次に、アニールされた基板の強誘電体薄膜
6の表面に上部電極層7を成膜する(図2(E)参
照)。上部電極層7は、酸素比が制御された雰囲気下で
スパッタ法によりRu金属薄膜を作製することにより成
膜される。上部電極層7の成膜条件は、表3の通りであ
る。
【0035】
【表3】
【0036】次に、上部電極層7のみを100μm角に
微細加工する(図2(F)参照)。この工程では、リソ
グラフィ技術によりレジストパターン(図示せず)を形
成し、このレジストパターンをエッチングマスクとして
上部電極層7をドライエッチング(エッチングガスAr
/Cl、温度80℃)し、レジストパターンをアッシ
ング(240℃、150秒)により除去する。これによ
り、キャパシタ面積10000μmとなる並行平板キ
ャパシタができる。
【0037】最後に、キャパシタが形成された基板のア
ニールを行なう。アニール条件は表4の通りである。こ
れにより、強誘電体薄膜は、結晶としての完全性が向上
する。
【0038】
【表4】
【0039】次に、実施例1の強誘電体キャパシタの分
極特性試験について説明する。
【0040】分極特性試験では、(1)初期状態特性試
験、(2)分極反転サイクル特性試験を行なった。
【0041】まず、初期状態特性試験について説明す
る。初期状態特性試験では、サンプル(強誘電体キャパ
シタ)の初期状態(分極反転サイクル)について、上
部電極中の酸素含有量(Ru1−X中のXの値)
と、分極反転時電荷(−3V印加後に+3Vを印加し
たときの電荷;図3のPsw参照)と分極反転時電荷
(+3V印加後に再度+3Vを印加したときの電荷;図
3のPnsw参照)の差(残留分極の2倍に相当)と、
3V印加時のリーク電流密度と、を測定し、X線回
折による結晶相の確認を行なった。なお、酸素含有量は
SIMSで測定した。
【0042】初期状態特性試験で用いたサンプルは、前
記実施例1の製造方法で作製された強誘電体キャパシタ
であるが、上部電極の成膜時における酸素流量を0、
2.5、5、10、15、20、25及び30sccm
(合計流量45sccm、残りはArガス)にしたとき
の8種類を用意した。なお、各サンプルは、上部電極の
成膜条件における雰囲気以外の他の条件(バッファ層、
下部電極、強誘電体キャパシタ面積についての条件)は
共通する。各サンプルに係る初期状態特性試験結果を表
5に示す。なお、酸素流量を0及び30sccmのサン
プルは比較例である。
【0043】
【表5】
【0044】初期状態特性試験におけるX線回折評価に
ついて、酸素流量0〜25sccmの範囲にあるサンプ
ル(表5参照)ではRu金属結晶相が観察され、RuO
結晶相は観察されなかった。酸素流量30sccmの
サンプルではRuO結晶相が観察された。
【0045】表5の酸素流量と酸素含有量の関係を示し
た図4を参照すると、酸素流量25sccmを超える流
量で上部電極の酸素含有量が急激に増加している。この
ことは、酸素流量が25sccmを超えたあたりから酸
素流量の制御によって上部電極の酸素含有量を制御する
ことが難しくなることを意味する。また、酸素流量5s
ccm前後からのところで上部電極の酸素含有量が急激
に減少している。これについても、酸素流量が5scc
mあたりから酸素流量の制御によって上部電極の酸素含
有量を制御することが難しくなることを意味する。よっ
て、酸素含有量の変動が小さい酸素流量5〜26scc
mの範囲では、酸素流量(若しくは酸素分圧)を制御す
ることにより酸素含有量を0.5〜5atm%(Ru
1−x;x=0.005〜0.05)に制御すること
が可能であるといえる。なお、温度や酸素分圧などの成
膜条件によっては、酸素流量の範囲をシフトさせる必要
がある。
【0046】表5の酸素流量と分極量の関係を示した図
5を参照すると、酸素流量15sccmより小さい範囲
のサンプルでは、酸素流量が小さくなるほど分極値が小
さくなる傾向がある(図3参照)。また、酸素流量30
sccmのサンプルでは、分極値が極端に小さいことが
わかる。
【0047】表5の酸素含有量と分極量の関係を示した
図6を参照すると、上部電極の酸素含有量が0.5〜5
atm%(Ru1−x;x=0.005〜0.0
5)の範囲では、残留分極値が10μC/cm以上の
良好な強誘電体キャパシタを得ることができることがわ
かる。
【0048】表5の酸素流量とリーク電流密度の関係を
示した図7を参照すると、RuO結晶相を有する酸素
流量30sccmのサンプルでは、リーク電流密度が大
きいことがわかる。このことは、上部電極においてRu
結晶相を有することに起因するものと考えられる。
【0049】表5の酸素含有量とリーク電流密度の関係
を示した図8を参照すると、上部電極の酸素含有量が
0.5〜5atm%(Ru1−x;x=0.005
〜0.05)の範囲では、リーク電流密度の増大のない
良好な強誘電体キャパシタを得ることができることがわ
かる。
【0050】次に、分極反転サイクル特性試験について
説明する。分極反転サイクル特性試験では、3.3Vで
の双極性パルスを10回まで連続印加したときの分極
反転時電荷(−3.3V印加後に+3.3Vを印加した
ときの電荷;図3のPsw参照)と分極反転時電荷(+
3.3V印加後に再度+3.3Vを印加したときの電
荷;図3のPnsw参照)を測定した。
【0051】分極反転サイクル特性試験で用いたサンプ
ルは、前記実施例1の製造方法で作製された強誘電体キ
ャパシタであるが、上部電極の成膜時における酸素流量
を10sccm(合計流量45sccm、残りはArガ
ス)にしたときのもの(酸素含有量2atm%)であ
る。このサンプル(実施例に係る強誘電体キャパシタ)
を用いたときの分極反転サイクル特性を図9に示す。
【0052】図9を参照すると、サイクル初期に残留分
極値(Psw−Pnsw)が増大した後はほぼ一定の値
を取り、サイクルの増大に伴う分極の劣化現象(いわゆ
る疲労現象)は見られないことがわかる。
【0053】その他の実施例について説明する。
【0054】実施例2として、強誘電体キャパシタにお
ける下部電極に用いる材料として実施例1のRu金属の
代わりに金属結晶相を有するとともに酸素を0.5〜5
atm%(Ru1−x;x=0.005〜0.0
5)を含むRu金属としてもよい。この場合にも、リー
ク電流密度の増大がなく、分極の劣化現象が見られず、
強誘電体薄膜の分極反転が容易で分極反転電荷を増大さ
せることができる強誘電体キャパシタを得ることができ
る。
【0055】実施例3として、強誘電体キャパシタにお
ける強誘電体薄膜に用いる材料として実施例1のPZT
の代わりにPZTを主成分とするペロブスカイト型強誘
電体、例えば、PZTにLa、Ba、Ca、Nb、T
a、Mn等の添加物を加えた組成の強誘電体にも適用で
きる。この場合には、誘電的性質を制御しつつ、強誘電
体薄膜の分極反転が容易で分極反転電荷を増大させるこ
とができる。
【0056】実施例4として、強誘電体キャパシタにお
ける上部電極若しくは下部電極に用いる材料として実施
例1のRuの代わりにIrを主成分とする薄膜にも適用
できる。Irの場合にも、金属結晶相を有するとともに
酸素を含有し、かつ、金属酸化物を有さない金属を得る
ことができる。
【0057】実施例5として、強誘電体キャパシタにお
ける上部電極若しくは下部電極は、実施例1のスパッタ
法の代わりにMOCVD法で成膜することもできる。成
膜条件は表6の通りである。
【0058】
【表6】
【0059】ここでは原料分解ガスとして酸素を用いて
いるため、Ru金属膜中に酸素を含めることができる。
Ru金属膜中の酸素の混入量(含有量)は、成膜の際の
酸素供給量(原料分解ガス供給量)を制御することによ
り、制御することができる。しかも、段差被覆性がスパ
ッタ法よりも優れているので、キャパシタ構造を平面構
造以外にもスタック構造、トレンチ構造、クラウン構
造、フィン構造などのように3次元構造化することも可
能である。
【0060】実施例6について図面を用いて説明する。
図10は、本発明の実施例6に係る強誘電体メモリセル
(平面構造型キャパシタ)の構成を模式的に示した部分
断面図である。この強誘電体メモリセルでは、多層配線
構造において上面が平坦な絶縁層23(第3ビアプラグ
15c)上にバリア層17を介して平面構造型(平行平
板型)の強誘電体キャパシタとなる下部電極18、強誘
電体薄膜19、上部電極20が形成されている。下部電
極18若しくは上部電極20には、0.5〜5atm%
(Ru1−x;x=0.005〜0.05)の酸素
を含むRu金属を用いることができる。
【0061】実施例7について図面を用いて説明する。
図11は、本発明の実施例7に係る強誘電体メモリセル
(立体構造型キャパシタ)の構成を模式的に示した部分
断面図である。この強誘電体メモリセルでは、多層配線
構造において第3ビアプラグ35c及び絶縁層43の一
部が露出するトレンチを有するような絶縁層44を有
し、そのトレンチの表面ないしその周辺の絶縁層44上
にバリア層37を介して立体構造型(トレンチ型)の強
誘電体キャパシタとなる下部電極38、強誘電体薄膜3
9、上部電極40が形成されている。
【0062】実施例7についての下部電極38若しくは
上部電極40にも、0.5〜5atm%(Ru
1−x;x=0.005〜0.05)の酸素を含むRu
金属を用いることができる(図11参照)。下部電極3
8及び上部電極40は、トレンチのように凹部があって
も、実施例5に示すようにMOCVD法により段差被覆
性を良好に保ちながら成膜することができ、しかもMO
CVD法によって下部電極38若しくは上部電極40に
おける酸素含有量を0.5〜5atm%(Ru
1−x;x=0.005〜0.05)の範囲で制御する
ことができる。強誘電体薄膜39についても、MOCV
D法によって段差被覆性を良好に保ちながら成膜でき
る。これにより、キャパシタの表面積を増大させ容量を
増大させることができるので、セルサイズを縮小させる
ことができる。
【0063】
【発明の効果】本発明によれば、強誘電体キャパシタに
おける電極に0.5〜5atm%(Ru1−x;x
=0.005〜0.05)の酸素を含むRu金属を用い
ているので、リーク電流密度の増大がなく、分極の劣化
現象が見られず、電極間の強誘電体薄膜の分極反転が容
易で分極反転電荷を増大させることができる強誘電体キ
ャパシタを得ることができる。
【0064】また、強誘電体キャパシタにおける電極の
酸素含有量が0.5〜5atm%(Ru1−x;x
=0.005〜0.05)の範囲であれば、強誘電体キ
ャパシタ形成時及びその後の加工、熱処理等のプロセス
に対する特性安定性を向上させることができる。
【0065】さらに、立体構造型キャパシタとすること
ができるので、キャパシタの表面積を増大させ容量を増
大させることができるので、セルサイズを縮小させるこ
とができる。
【図面の簡単な説明】
【図1】本発明の実施例1に係る強誘電体キャパシタの
構成を模式的に示した部分断面図である。
【図2】本発明の実施例1に係る強誘電体キャパシタの
製造方法を説明するための構成を模式的に示した部分工
程断面図である。
【図3】分極反転時電荷(Psw)及び分極反転時電荷
(Pnsw)を説明するためのヒステリシスループを示
した模式図である。
【図4】表5の酸素流量と酸素含有量の関係を示したグ
ラフである。
【図5】表5の酸素流量と分極量の関係を示したグラフ
である。
【図6】表5の酸素含有量と分極量の関係を示したグラ
フである。
【図7】表5の酸素流量とリーク電流密度の関係を示し
たグラフである。
【図8】表5の酸素含有量とリーク電流密度の関係を示
したグラフである。
【図9】本発明の実施例1に係る強誘電体キャパシタの
分極反転サイクル特性を示したグラフである。
【図10】本発明の実施例6に係る強誘電体メモリセル
(平面構造型キャパシタ)の構成を模式的に示した部分
断面図である。
【図11】本発明の実施例7に係る強誘電体メモリセル
(立体構造型キャパシタ)の構成を模式的に示した部分
断面図である。
【図12】従来の一例に係る強誘電体キャパシタの構成
を模式的に示した部分断面図である。
【符号の説明】
1、101 基板 2 Ti層 3 バリア層(TiN層) 4 Ti層 5、105 下部電極(下部電極層) 6、106 強誘電体薄膜 7、107 上部電極 11、31 ソース/ドレイン領域 12、32 ゲート電極 13、33 コンタクトプラグ 14a、34a 第1配線層 14b、34b 第2配線層 14c、34c 第3配線層 15a、35a 第1ビアプラグ 15b、35b 第2ビアプラグ 15c、35c 第3ビアプラグ 16、36 ビット線 17、37 バリア層(下部電極) 18、38 下部電極 19、39 強誘電体膜 20、40 上部電極 21、41 バリア層(プレート線) 22、42 プレート線 23、43 絶縁層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/88 S Fターム(参考) 4K029 AA06 BA43 BB02 BD02 CA06 DC03 EA04 EA05 GA01 4M104 BB04 BB14 BB18 DD37 DD43 DD65 GG16 GG19 5F033 HH07 HH09 HH18 HH33 HH35 JJ01 JJ09 JJ19 JJ33 KK01 KK09 KK33 KK35 MM05 MM08 MM12 MM13 MM17 NN06 NN07 PP02 PP11 PP15 PP16 QQ08 QQ11 QQ74 RR03 SS11 VV10 WW00 WW03 XX13 5F058 BA01 BA11 BC03 BF06 BF27 BF29 BH03 BH04 BJ02 5F083 AD26 FR02 GA06 GA21 JA15 JA17 JA38 JA43 KA19 MA06 MA17 MA20 PR21 PR22

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】下部電極、強誘電体薄膜及び上部電極を有
    する強誘電体キャパシタにおいて、前記上部電極は、R
    1−X(Xは0.005以上かつ0.05以下)
    からなるとともにRu金属結晶相を有することを特徴と
    する強誘電体キャパシタ。
  2. 【請求項2】下部電極、強誘電体薄膜及び上部電極を有
    する強誘電体キャパシタにおいて、前記上部電極及び前
    記下部電極のいずれか一方又は両方の電極は、Ru
    1−X(Xは0.005以上かつ0.05以下)か
    らなるとともにRu金属結晶相を有することを特徴とす
    る強誘電体キャパシタ。
  3. 【請求項3】下部電極、強誘電体薄膜及び上部電極を有
    する強誘電体キャパシタにおいて、前記上部電極は、金
    属結晶相を有するとともに、酸素を含有し、かつ、金属
    酸化物結晶相を有さない金属であることを特徴とする強
    誘電体キャパシタ。
  4. 【請求項4】下部電極、強誘電体薄膜及び上部電極を有
    する強誘電体キャパシタにおいて、前記上部電極及び前
    記下部電極のいずれか一方又は両方の電極は、金属結晶
    相を有するとともに、酸素を含有し、かつ、金属酸化物
    結晶相を有さない金属であることを特徴とする強誘電体
    キャパシタ。
  5. 【請求項5】前記金属の主成分は、Ir及びRuから選
    ばれる1つ以上の元素であることを特徴とする請求項3
    又は4に記載の強誘電体キャパシタ。
  6. 【請求項6】前記強誘電体は、Pb(Zr
    1−x)Oを主成分とすることを特徴とする請求項
    1乃至5のいずれか一に記載の強誘電体キャパシタ。
  7. 【請求項7】前記下部電極、前記強誘電体薄膜及び前記
    上部電極は、基板に形成された段差部若しくはトレンチ
    を含む領域上に積層されることを特徴とする請求項1乃
    至6のいずれか一に記載の強誘電体キャパシタ。
  8. 【請求項8】請求項1乃至7のいずれか一に記載の強誘
    電体キャパシタを1又は2以上有することを特徴とする
    半導体記憶装置。
  9. 【請求項9】下部電極、強誘電体薄膜及び上部電極を有
    する強誘電体キャパシタの製造方法において、 酸素を含む雰囲気中でRu金属ターゲットをスパッタリ
    ングすることにより電極層を成膜する際に、不活性ガス
    と酸素ガスの流量比を制御することにより、前記電極層
    として成膜されるRu1−XにおけるXを0.00
    5以上かつ0.05以下に制御することを特徴とする強
    誘電体キャパシタの製造方法。
  10. 【請求項10】下部電極、強誘電体薄膜及び上部電極を
    有する強誘電体キャパシタの製造方法において、 酸素を含む雰囲気中で金属ターゲットをスパッタリング
    することにより電極層を成膜する際に、不活性ガスと酸
    素ガスの流量比を制御することにより、前記電極層とし
    て成膜される金属薄膜中の酸素含有量を制御することを
    特徴とする強誘電体キャパシタの製造方法。
  11. 【請求項11】下部電極、強誘電体薄膜及び上部電極を
    有する強誘電体キャパシタの製造方法において、 供給される有機金属原料及び酸化ガスを気相反応させる
    ことにより電極層を成膜する際に、前記酸化ガスの供給
    量を制御することにより、前記電極層として成膜される
    金属薄膜中の酸素含有量を制御することを特徴とする強
    誘電体キャパシタの製造方法。
  12. 【請求項12】前記強誘電体薄膜は、500℃以下の温
    度にて成膜されることを特徴とする請求項9乃至11の
    いずれか一に記載の強誘電体キャパシタの製造方法。
  13. 【請求項13】前記強誘電体薄膜は、MOCVD法又は
    スパッタリング法にて成膜されることを特徴とする請求
    項9乃至12のいずれか一に記載の強誘電体キャパシタ
    の製造方法。
JP2002142534A 2002-05-17 2002-05-17 強誘電体キャパシタ及びその製造方法並びに半導体記憶装置 Pending JP2003332539A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2002142534A JP2003332539A (ja) 2002-05-17 2002-05-17 強誘電体キャパシタ及びその製造方法並びに半導体記憶装置
US10/423,974 US6872995B2 (en) 2002-05-17 2003-04-28 Ferroelectric capacitor, method of manufacturing same, and semiconductor memory device
EP03009629A EP1363317A2 (en) 2002-05-17 2003-04-29 Ferroelectric capacitor, method of manufacturing same, and semiconductor memory device
CNB031364322A CN1249814C (zh) 2002-05-17 2003-05-15 强电介质电容器及其制造方法以及半导体存储装置
TW092113308A TW588452B (en) 2002-05-17 2003-05-16 Ferroelectric capacitor, method of manufacturing same, and semiconductor memory device
KR1020030031398A KR100560024B1 (ko) 2002-05-17 2003-05-17 강유전체 캐패시터 및 그 제조 방법 및 반도체 기억 장치
US11/055,177 US7271054B2 (en) 2002-05-17 2005-02-11 Method of manufacturing a ferroelectric capacitor having RU1-XOX electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002142534A JP2003332539A (ja) 2002-05-17 2002-05-17 強誘電体キャパシタ及びその製造方法並びに半導体記憶装置

Publications (1)

Publication Number Publication Date
JP2003332539A true JP2003332539A (ja) 2003-11-21

Family

ID=29267829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002142534A Pending JP2003332539A (ja) 2002-05-17 2002-05-17 強誘電体キャパシタ及びその製造方法並びに半導体記憶装置

Country Status (6)

Country Link
US (2) US6872995B2 (ja)
EP (1) EP1363317A2 (ja)
JP (1) JP2003332539A (ja)
KR (1) KR100560024B1 (ja)
CN (1) CN1249814C (ja)
TW (1) TW588452B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278579A (ja) * 2005-03-28 2006-10-12 Fuji Xerox Co Ltd 圧電素子、液滴吐出ヘッド、液滴吐出装置
JP2007250634A (ja) * 2006-03-14 2007-09-27 Seiko Epson Corp 強誘電体メモリ装置、強誘電体メモリ装置の製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7002196B2 (en) * 2003-11-13 2006-02-21 Infineon Technologies Ag Ferroelectric capacitor devices and FeRAM devices
JP4791191B2 (ja) * 2006-01-24 2011-10-12 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2007266429A (ja) * 2006-03-29 2007-10-11 Fujitsu Ltd 半導体装置及びその製造方法
US8298909B2 (en) 2006-12-27 2012-10-30 Hynix Semiconductor Inc. Semiconductor device and method for fabricating the same
KR101086789B1 (ko) 2007-03-20 2011-11-25 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법
KR100869343B1 (ko) * 2007-08-31 2008-11-19 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
US9159551B2 (en) * 2009-07-02 2015-10-13 Micron Technology, Inc. Methods of forming capacitors
KR101006706B1 (ko) * 2009-10-13 2011-01-10 주식회사 머리디언 칠판용 지우개의 걸레장착수단
KR20110072921A (ko) * 2009-12-23 2011-06-29 삼성전자주식회사 메모리소자 및 그 동작방법
US10614868B2 (en) * 2018-04-16 2020-04-07 Samsung Electronics Co., Ltd. Memory device with strong polarization coupling

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4421007A1 (de) * 1994-06-18 1995-12-21 Philips Patentverwaltung Elektronisches Bauteil und Verfahren zu seiner Herstellung
JP3929513B2 (ja) * 1995-07-07 2007-06-13 ローム株式会社 誘電体キャパシタおよびその製造方法
JPH09102591A (ja) * 1995-07-28 1997-04-15 Toshiba Corp 半導体装置及びその製造方法
JP3587004B2 (ja) * 1996-11-05 2004-11-10 ソニー株式会社 半導体メモリセルのキャパシタ構造及びその作製方法
JP2000114245A (ja) * 1998-10-05 2000-04-21 Hitachi Ltd 半導体集積回路装置およびその製造方法
EP1145293A1 (en) * 1998-11-30 2001-10-17 Interuniversitair Micro-Elektronica Centrum Method of fabrication of a ferro-electric capacitor and method of growing a pzt layer on a substrate
KR100430324B1 (ko) * 1998-12-23 2004-05-03 인피니언 테크놀로지스 아게 커패시터 전극 구조물
KR100978614B1 (ko) 2008-05-14 2010-08-27 (주) 아모엘이디 엘이디 패키지 및 그의 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278579A (ja) * 2005-03-28 2006-10-12 Fuji Xerox Co Ltd 圧電素子、液滴吐出ヘッド、液滴吐出装置
JP2007250634A (ja) * 2006-03-14 2007-09-27 Seiko Epson Corp 強誘電体メモリ装置、強誘電体メモリ装置の製造方法
JP4613857B2 (ja) * 2006-03-14 2011-01-19 セイコーエプソン株式会社 強誘電体メモリ装置、強誘電体メモリ装置の製造方法

Also Published As

Publication number Publication date
US20030213985A1 (en) 2003-11-20
CN1461055A (zh) 2003-12-10
US7271054B2 (en) 2007-09-18
US6872995B2 (en) 2005-03-29
CN1249814C (zh) 2006-04-05
KR20030089647A (ko) 2003-11-22
TW588452B (en) 2004-05-21
US20050170534A1 (en) 2005-08-04
KR100560024B1 (ko) 2006-03-15
TW200307364A (en) 2003-12-01
EP1363317A2 (en) 2003-11-19

Similar Documents

Publication Publication Date Title
US7271054B2 (en) Method of manufacturing a ferroelectric capacitor having RU1-XOX electrode
JP3319994B2 (ja) 半導体記憶素子
JP4535076B2 (ja) 強誘電体キャパシタとその製造方法
US6288420B1 (en) Composite iridium-metal-oxygen barrier structure with refractory metal companion barrier
US7605007B2 (en) Semiconductor device and method of manufacturing the same
JP2000208725A (ja) 半導体装置及び半導体装置の製造方法
JP2003174146A (ja) 強誘電体キャパシタおよびその製造方法
KR100373079B1 (ko) 다층 전극을 갖는 납 게르마네이트 강유전성 구조 및 그의퇴적 방법
JP2005311385A (ja) 平滑電極および向上されたメモリ保持性を有する薄膜強誘電体キャパシタを製造するためのdcスパッタリングプロセス
JP2008010634A (ja) キャパシタを含む半導体装置及びその製造方法
US20070228431A1 (en) Semiconductor device and its manufacturing method
JP2008311564A (ja) 半導体装置の製造方法
JP2006073648A (ja) 半導体装置及びその製造方法
US6727156B2 (en) Semiconductor device including ferroelectric capacitor and method of manufacturing the same
JP2002151656A (ja) 半導体装置及びその製造方法
CN101636836B (zh) 半导体装置及其制造方法
US6479304B1 (en) Iridium composite barrier structure and method for same
JP2003218325A (ja) 強誘電体膜形成方法及び半導体装置製造方法
JP4315676B2 (ja) 半導体記憶装置およびその製造方法
JP5007723B2 (ja) キャパシタを含む半導体装置及びその製造方法
JP2001028426A (ja) 半導体装置およびその製造方法
US20010018132A1 (en) Method for producing very thin ferroelectric layers
JP2002124644A (ja) 半導体装置およびその製造方法
Lisoni et al. Stress evolution in integrated SrBi 2 Ta 2 O 9 ferroelectric layers
JP5360161B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090331