JP2000208725A - 半導体装置及び半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 酸化物誘電体をキャパシタに用いた半導体装
置において、キャパシタ特性の変動や劣化を抑制する電
極構造を得る。 【解決手段】 キャパシタの上部電極が、誘電体膜１５
に近い側に形成されたＳｒＲｕＯ₃ 膜１６と、誘電体膜
１５から遠い側にＳｒＲｕＯ₃ とは異なる導電材料を用
いて形成された導電膜１７とによって構成され、キャパ
シタの下部電極が、誘電体膜１５に近い側に形成された
ＳｒＲｕＯ₃ 膜１４と、誘電体膜から遠い側にＳｒＲｕ
Ｏ₃ とは異なる導電材料を用いて形成された導電膜１３
ｂとによって構成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置、特に強
誘電体を誘電体膜に用いたキャパシタを有する半導体装
置に関する。

【０００２】

【従来の技術】強誘電体薄膜をキャパシタの誘電体膜に
用いたメモリ素子（強誘電体メモリ：Ferroelectric Ra
ndom Access Memory）は、不揮発性メモリであること、
書き込みや消去が高速にできること、書き換え可能回数
を大きくとれること等の利点を有しており、次世代の半
導体メモリとして期待されている。

【０００３】強誘電体膜にはＰｂ（Ｚｒ_x Ｔｉ_1-x ）Ｏ
₃ 膜（ＰＺＴ膜）等が用いられ、これを上下の電極で挟
むことによりキャパシタを構成している。電極として
は、Ｐｔ、Ｉｒ、Ｒｕなどの貴金属が多く用いられる
が、疲労特性（書き込み・読み出しサイクルに対する耐
性）を改善させるためにＩｒＯ₂ 、ＲｕＯ₂ 等の導電性
酸化物を用いたものも知られている。また、ＩｒＯ₂ 、
ＲｕＯ₂ 等のみでは抵抗が高いために、これらの導電性
酸化物とＰｔ等の貴金属とを積層した構造も提案されて
いる。

【０００４】しかしながら、上述したような従来の電極
構造では、以下に述べるような問題を有しており、必ず
しも強誘電体キャパシタの電極構造として十分な性能を
備えているとは言えなかった。以下、上部電極の電極構
造の問題と下部電極の電極構造の問題に分けて問題点を
述べる。

【０００５】まず、上部電極の電極構造の問題点につい
て説明する。

【０００６】通常、強誘電体メモリ素子を作製する工程
としては、以下のようなものが一般的である。Ｓｉ基板
上にＣＭＯＳ構造を作製した後、Ｓｉ酸化膜等の絶縁層
を形成し、この絶縁膜上にＰｔ／ＰＺＴ／Ｐｔ／Ｔｉ構
造を形成する。ＰｔやＴｉなどの電極形成にはスパッタ
リング法が、ＰＺＴの形成にはスパッタリング法やゾル
ゲル法が使用される。このような積層構造形成後の主な
工程としては、積層構造をパターニングするためのドラ
イエッチング工程、シリコン酸化膜などの絶縁膜のＣＶ
Ｄ工程、ビアホール形成のＲＩＥ工程、配線層のスパッ
タリング工程、さらにトランジスタへのプロセスダメー
ジを回復させるためのフォーミングガス中でのアニール
工程等がある。

【０００７】上記工程の中で特に問題となるのが、ドラ
イエッチング工程と絶縁膜形成工程である。両者とも特
に還元性のガスの影響が大きい。ＰＺＴは還元性雰囲気
にさらされた場合に、熱的平衡状態を保つため或いは活
性水素などの存在によってペロブスカイト構造から酸素
が抜ける特徴がある。この酸素欠乏（酸素空孔の生成）
によって分極値の低下や電気伝導度の変化などが生じ、
キャパシタの強誘電特性の劣化をひき起こす。強誘電体
キャパシタの分極の保持特性、インプリント特性（一方
向へ書き込んだ性質がその後のキャパシタ特性に対して
履歴を生じさせる現象であり、例えば、一方向に書き込
んで長時間保持し、その後反対方向へ書き込むと、後に
書き込んだ方向での保持特性が著しく悪くなる現象など
がある。）の劣化なども、酸素空孔などによって生じる
空間電荷による分極が原因といわれている。

【０００８】Ｐｔなどの貴金属を上部電極に使用した場
合、還元性雰囲気ではＰｔの触媒作用によって活性水素
が発生し、Ｐｔ電極界面のＰＺＴが容易に還元されて酸
素空孔が生じ特性変動が引き起こされる。なお、下部電
極にＰｔを用いた場合には、ＰＺＴ結晶化の際にＰＺＴ
／Ｐｔ界面が高温（６００℃以上）にさらされるため、
Ｐｔの結晶粒界には下地との接着層に用いられるＴｉや
Ｐｂが拡散し、酸化物が形成されている。そのため、Ｐ
ｔの媒体作用が抑制されていると考えられ、下部電極側
では上部電極側に比べて還元性雰囲気によるダメージは
ある程度低減される。

【０００９】上部電極にＩｒＯ₂ やＲｕＯ₂ などの導電
性酸化物を用いた場合、或いはこれらの導電性酸化物上
にＰｔ等を積層した場合には、疲労特性改善の他に還元
性雰囲気によるプロセスダメージ低減にもある程度の効
果は期待できる。しかし、ＩｒＯ₂ やＲｕＯ₂ などの導
電性酸化物自体が還元されることがあり、還元された場
合にはＩｒやＲｕとなって触媒作用が生じ、やはり上述
したのと同様の問題が生じることになる。

【００１０】次に、下部電極の電極構造の問題点につい
て説明する。

【００１１】現状の強誘電体メモリ素子は、ほとんどが
トランジスタ領域とは別の領域にキャパシタを形成して
おり、高密度化には不向きな構成となっている。強誘電
体メモリ素子をさらに高集積化するためには、ＣＭＯＳ
領域とのコンタクトプラグ上に直接キャパシタを形成す
るいわゆるＣＯＰ（Ｃａｐａｃｉｔｏｒ Ｏｎ Ｐｌｕ
ｇ）構造が必要である。この場合、プラグ材料として用
いられるＷやＳｉとＰＺＴとの反応が問題となる。Ｗや
Ｓｉは、その酸化物が容易に形成され、コンタクト抵抗
の増加やモフォロジーの劣化を引き起こす。そのため、
プラグ材料として用いられるＷやＳｉ上にバリア層とし
て、ＴｉＮ，ＴｉＡｌＮ，ＴｉＳｉＮ，ＴａＮ，ＴａＳ
ｉＮなどを形成する必要がある。

【００１２】しかしながら、バリア層を形成した場合、
高温環境下ではバリア層自体に含まれる元素がＰＺＴ膜
に拡散するおそれがある。また、バリア層上にＩｒＯ₂
やＲｕＯ₂ などの導電性酸化物形成したとしても、Ｉｒ
Ｏ₂ やＲｕＯ₂ などはバリア層に含まれる元素のＰＺＴ
膜への拡散を抑制することは難しい。また、ＩｒＯ₂や
ＲｕＯ₂ などに含まれるＩｒやＲｕがＰＺＴ膜へ拡散し
てＰＺＴ膜中の元素等と反応するという問題もある。Ｉ
ｒ等が粒界部に拡散することにより、導電性の酸化物が
形成され、この導電性の酸化物によりＰＺＴ膜を通して
のリーク電流が増加することになる。

【００１３】このように、下部電極については、上述し
た下部電極材料に含まれる元素のＰＺＴ膜への拡散が大
きな問題となっている。

【００１４】

【発明が解決しようとする課題】以上述べたように、Ｐ
ＺＴ等の酸化物誘電体を用いたキャパシタは、半導体記
憶装置の構成要素として有望である。しかしながら、従
来のキャパシタ構造では、キャパシタの上部電極及び下
部電極が最適化されているとは言えず、そのためキャパ
シタ特性の変動や劣化の原因となっていた。

【００１５】本発明は上記従来の課題に対してなされた
ものであり、酸化物誘電体をキャパシタに用いた半導体
装置において、キャパシタ特性の変動や劣化を抑制する
ことが可能な半導体装置及びその製造方法を提供するこ
とを目的としている。

【００１６】

【課題を解決するための手段】本発明は、上部電極と下
部電極との間に酸化物誘電体（酸化物強誘電体が好まし
い）からなる誘電体膜を挟んで構成されたキャパシタを
有する半導体装置であって、前記上部電極が、前記誘電
体膜に近い側に形成されたＳｒＲｕＯ₃ 膜と、前記誘電
体膜から遠い側にＳｒＲｕＯ₃ とは異なる導電材料を用
いて形成された導電膜とによって構成されていることを
特徴とする。

【００１７】ＳｒＲｕＯ₃ （ＳＲＯ）はペロブスカイト
構造を示す導電性酸化物であり、ＩｒＯ₂ やＲｕＯ₂ な
どの導電性酸化物とは異なり、耐還元性に優れている。
したがって、ＳＲＯ膜上にＰｔ，Ｉｒ，Ｒｕといった触
媒作用の強い貴金属膜を形成した場合にも、ＰＺＴ等の
酸化物誘電体が還元されるという問題を防止することが
できる。

【００１８】例えば、酸化物誘電体としてＰＺＴを用
い、ＳＲＯ膜上にＰｔ膜を積層して上部電極とした場
合、４５０℃のフォーミングガス中（水素が１〜３％の
窒素雰囲気中）で熱処理しても、残留分極値は初期値か
ら２０〜３０％低下するだけであった。これに対して、
ＩｒＯ₂ 膜やＲｕＯ₂ 膜などの場合には、同様の条件で
熱処理を行うとほとんど強誘電性を示さなかった。

【００１９】このように、本発明では、酸化物誘電体か
らなる誘電体膜と所定の導電材料からなる導電膜との間
にＳＲＯ膜を設けることにより、ＩｒＯ₂ 膜やＲｕＯ₂
膜などでは得ることのできない優れた耐還元性を得るこ
とができ、還元性雰囲気においてＰＺＴが還元され、還
元で生じた酸素空孔によってキャパシタの特性が変動す
るといった問題を防止することができる。

【００２０】また、本発明は、上部電極と下部電極との
間に酸化物誘電体（酸化物強誘電体が好ましい）からな
る誘電体膜を挟んで構成されたキャパシタを有する半導
体装置であって、前記下部電極が、前記誘電体膜に近い
側に形成されたＳｒＲｕＯ₃膜と、前記誘電体膜から遠
い側にＳｒＲｕＯ₃ とは異なる導電材料を用いて形成さ
れた導電膜とによって構成されていることを特徴とす
る。

【００２１】ＳｒＲｕＯ₃ （ＳＲＯ）は、ＩｒＯ₂ やＲ
ｕＯ₂ などの導電性酸化物とは異なり、金属元素等に対
するバリア性に優れており、またＳＲＯ自体に含まれる
元素も拡散しにくい。したがって、ＳＲＯ膜下に導電膜
（下部電極としての機能の他に配線としての機能を有し
ていてもよい）を形成た場合に、導電膜中に含まれる金
属元素がＰＺＴ等の酸化物誘電体中に拡散して、キャパ
シタの特性を劣化させるといった問題を防止することが
できる。これにより、ＳＲＯ膜下の導電膜として種々の
材料を用いることが可能となり、従来電極材料として用
いられているＰｔ，Ｉｒ，Ｒｕ等の他に、例えばＴｉ
Ｎ，Ｗ，ＴａＮ，シリサイドといった導電材料を用いる
ことが可能となる。

【００２２】また、上部電極及び下部電極の双方を、前
記誘電体膜に近い側に形成されたＳｒＲｕＯ₃ 膜と、前
記誘電体膜から遠い側にＳｒＲｕＯ₃ とは異なる導電材
料を用いて形成された導電膜とによって構成することに
より、先に述べた効果、すなわち耐還元性の向上及びバ
リア性の向上といった効果を備えたキャパシタ構造を得
ることができる。

【００２３】前記半導体装置において、ＳｒＲｕＯ₃ 膜
の膜厚は、２．５ｎｍよりも厚く４０ｎｍよりも薄いこ
とが好ましい。

【００２４】また、本発明は、上部電極と下部電極との
間に酸化物誘電体（酸化物強誘電体が好ましい）からな
る誘電体膜を挟んで構成されたキャパシタを有する半導
体装置の製造方法であって、前記上部電極及び下部電極
の少なくとも一方が、前記誘電体膜に近い側に形成され
たＳｒＲｕＯ₃ 膜と、前記誘電体膜から遠い側にＳｒＲ
ｕＯ₃ とは異なる導電材料を用いて形成された導電膜と
によって構成され、前記誘電体膜を該誘電体膜を構成す
る物質の非晶質膜を結晶化することによって形成する工
程と、前記ＳｒＲｕＯ₃ 膜を該ＳｒＲｕＯ₃ 膜を構成す
る物質の非晶質膜を結晶化することによって形成する工
程とを有することを特徴とする。

【００２５】また、本発明は、上部電極と下部電極との
間に酸化物誘電体（酸化物強誘電体が好ましい）からな
る誘電体膜を挟んで構成されたキャパシタを有する半導
体装置の製造方法であって、前記上部電極及び下部電極
の少なくとも一方が、前記誘電体膜に近い側に形成され
たＳｒＲｕＯ₃ 膜と、前記誘電体膜から遠い側にＳｒＲ
ｕＯ₃ とは異なる導電材料を用いて形成された導電膜と
によって構成され、以下のいずれかの工程を有すること
を特徴とする。

【００２６】（Ａ）前記誘電体膜と前記ＳｒＲｕＯ₃ 膜
との間に、化学式がＡＢＯ₃ （Ａは１又は２以上のＡサ
イト元素、Ｂは１又は２以上のＢサイト元素、Ｏは酸
素）で表される誘電体のＢサイト元素を少なくとも１種
類含む膜を形成する工程。

【００２７】（Ｂ）前記誘電体膜と前記ＳｒＲｕＯ₃ 膜
との間に、化学式がＢｉ₂ Ａ_x-1 Ｂ _X Ｏ_3x+3（Ａは１又
は２以上のＡサイト元素、Ｂは１又は２以上のＢサイト
元素、Ｂｉはビスマス、Ｏは酸素）で表される誘電体の
Ｂサイト元素を少なくとも１種類含む膜を形成する工
程。

【００２８】

【発明の実施の形態】以下、本発明の実施形態を図面を
参照して説明する。

【００２９】（実施形態１）図１は、本発明の第１の実
施形態におけるキャパシタ部分の構成を示した断面図で
ある。本実施形態は、キャパシタの誘電体膜にペロブス
カイト型酸化物であるＰＺＴ薄膜を用いた強誘電体メモ
リ素子について示したものである。

【００３０】以下、図１に示した構造を作製するための
製造工程を説明する。

【００３１】まず、Ｓｉ基板１１上に通常のプロセスに
よってトランジスタ（図示せず）等を形成しＣＭＯＳ構
造を作製する。続いて、ＣＶＤ法にて層間絶縁膜１２と
してＳｉ酸化膜を形成する。

【００３２】次に、Ｓｉ酸化膜１２上にＴｉ接合層１３
ａを介してＰｔ膜１３ｂをＤＣマグネトロンスパッタ法
により形成する。このとき、Ｔｉが酸化しないように、
Ｔｉ及びＰｔを連続してスパッタリングする。Ｐｔ膜の
厚さは２００ｎｍであり、室温にて成膜を行うことによ
り、面心立方格子の（１１１）面が基板と平行となるよ
うに配向した膜が形成される。このようにして成膜され
たＰｔ／Ｔｉ積層膜は、キャパシタの下部電極の一部を
構成する配線層（プレート線）となるものである。

【００３３】次に、厚さ約１０〜２０ｎｍのＳＲＯ膜１
４を以下のようにして形成する。まず、ＤＣマグネトロ
ンスパッタ法により、室温でアモルファスＳＲＯ膜を約
１０〜２０ｎｍの厚さ成膜する。ターゲットには成膜さ
れるＳＲＯと同組成のものを使用し、Ａｒガス雰囲気に
て２００〜４００Ｗ程度の低パワーでアモルファスＳＲ
Ｏ膜の成膜を行う。酸素を導入する化成スパッタの場合
には、ウエハ面内における膜厚及び組成の均一性が低下
するため、Ａｒ単体によるスパッタリングが望ましい。

【００３４】ＳＲＯ膜がアモルファス状態のまま、アモ
ルファスＰＺＴ膜の成膜及び結晶化を行うと、ＳＲＯ膜
とＰＺＴ膜との界面で相互拡散が起こり、特性劣化が生
じる。そのため、酸素気流中、６５０℃、３０秒のＲＴ
Ａにより、Ｐｔ上のアモルファスＳＲＯ膜を結晶化させ
る。この時、アモルファスＳＲＯ膜中のＲｕ量を２〜３
％程度過剰にしておくと、結晶化が進行しやすい。同じ
工程にて膜厚がそれぞれ１００ｎｍ、２００ｎｍのＳＲ
Ｏ膜の結晶化を行なったところ、６５０℃、３０秒のＲ
ＴＡでは、Ｘ線回折におけるＳＲＯのピークが弱く、断
面構造も均一でなかった。これに対して、ＳＲＯの膜厚
を２０ｎｍ程度とした場合には、ＳＲＯの強いピークが
観測され、均一な断面構造であった。このように、ＳＲ
Ｏ膜の膜厚を薄くすることにより、結晶性に優れたＳＲ
Ｏ膜が得られる。

【００３５】なお、ＳＲＯ膜１４は少なくともキャパシ
タが形成される領域に形成すればよいが、ＳＲＯ膜及び
Ｐｔ／Ｔｉ膜を一括してパターニングする場合には、配
線部分にもＳＲＯ膜を形成してもよい。例えば、配線部
のＰｔと酸化シリコン、ＢＰＳＧ或いはＰＳＧなどの層
間絶縁膜との密着性が良くない場合には、ＳＲＯ膜を介
在させることにより密着性を向上させることができる。

【００３６】以上のようにして形成したＳＲＯ／Ｐｔ電
極上に、ＰＺＴ膜１５を以下のようにして形成する。ま
ず、ＲＦマグネトロンスパッタ法によりアモルファスＰ
ＺＴ膜を形成する。このアモルファスＰＺＴ膜の成膜に
は、Ｐｂの量を１０％程度多くしたＰＺＴセラミックタ
ーゲットを使用する。ターゲットの組成はＰｂ_1.1 Ｚｒ
_0.4 Ｔｉ_0.6 Ｏ₃ である。ＰＺＴセラミックターゲット
は、密度の高いものがスパッタリング速度が大きく水分
などに対する耐環境性も良好であるため、理論密度９８
％のセラミック焼結体を使用した。

【００３７】スパッタリング時にはプラズマによる基板
温度の上昇やスパッタ粒子によるボンバードメントがあ
るために、Ｐｂの蒸発や再スパッタが起こって膜中のＰ
ｂの欠損が生じやすい。ターゲット中の過剰Ｐｂはそれ
を補償するために加えるものである。Ｚｒ、ＴｉなどＰ
ｂ以外の元素は、ターゲット組成とほぼ同じ割合で膜中
に取り込まれるため、Ｐｂのように過剰に加える必要は
ない。

【００３８】スパッタリングは、ターゲット−基板間距
離を６０ｍｍとし、回転式のマグネットを用いて、１２
インチのセラミックＰＺＴターゲットに対し、１．０〜
１．５ｋＷで行った。このような条件の元、Ａｒガスを
使用して、ガス圧０．５〜２．０Ｐａにて約５分間、Ｒ
Ｆマグネトロンスパッタを行ない、膜厚２５０〜３００
ｎｍのアモルファスＰＺＴ膜を形成した。また、ＰＺＴ
成膜前に、ターゲット表面の状態及び温度、チャンバー
内環境を一定とするため、約１時間のプレスパッタを上
記のスパッタリング条件と同様の条件にて行なった。Ｐ
ＺＴ膜中のＰｂ量、結晶化後のＰＺＴ膜の構造や電気特
性は、このプレスパッタによって大きく変化する。

【００３９】スパッタリングによってアモルファスＰＺ
Ｔ膜を成膜した後、ＲＴＡを用いて、酸素気流中、６５
０℃で５秒の加熱を行い、アモルファスＰＺＴ膜を結晶
化させた。ＸＲＤにて結晶化したＰＺＴ膜の結晶構造を
調べたところ、ペロブスカイト相を有する無配向の膜が
得られた。微細構造の観察結果では、０．３〜０．６μ
ｍ径のＰＺＴ粒子がＳＲＯ膜上に形成されており、ＰＺ
Ｔ膜表面の平滑性も良好であった。

【００４０】次に、ＰＺＴ膜１５上に上部電極の一部と
なるＳＲＯ膜１６を１０〜２０ｎｍの膜厚で形成する。
このＳＲＯ膜１６の形成方法は、下部電極に用いるＳＲ
Ｏ膜の形成方法と同様である。まず、ＳＲＯセラミック
ターゲットを用い、ＤＣマグネトロンスパッタにより室
温でアモルファスＳＲＯ膜を形成する。スパッタリング
はＡｒ雰囲気にて２００〜４００Ｗ程度の低パワーにて
行なう。アモルファスＳＲＯ膜を形成した後、ＲＴＡを
用いて酸素気流中、６５０℃、３０秒の条件にてアモル
ファスＳＲＯを結晶化する。

【００４１】次に、ＳＲＯ膜１６上に上部電極の一部と
なるＰｔ膜１７を成膜する。成膜条件は下部電極のＰｔ
膜を成膜したときと同様であり、ＤＣマグネトロンスパ
ッタにより５０〜２００ｎｍの厚さのＰｔ膜を形成す
る。

【００４２】次に、キャパシタの上部電極のパターンを
形成するため、ＲＩＥ装置を用いて、Ａｒと塩素系ガス
を主体としたガス中でドライエッチングを行う。すなわ
ち、Ｐｔ膜１７上にポジレジストで電極パターンを形成
し、これをマスクとしてＰｔ膜１７及びＳＲＯ膜１６を
連続してエッチングする。ＳＲＯ膜１６の厚さが薄いた
め、同じエッチングガスを用いてＰｔ膜１７及びＳＲＯ
膜１６のエッチングが可能である。このＲＩＥの際に、
物理的エッチング作用により、一旦エッチングされたＰ
ｔがレジストの側壁に再付着し、フェンスを形成すると
いう問題がある。このフェンスはレジストを除去した後
にダストやショートの原因となる。そのため、ガス圧力
及びレジスト形状を調整してＰｔ電極の側壁をテーパー
状にし、Ｐｔの再付着を防止することが好ましい。

【００４３】次に、ＰＺＴ膜１５のパターニングを、先
に形成した上部のＰｔ膜／ＳＲＯ膜のパターンをマスク
としてＲＩＥにて行なう。ＰＺＴ膜のエッチングの際に
は残さがＰＺＴ膜の側壁に残る場合があるが、そのよう
な場合には希塩酸などのウエットエッチングによって残
さを除去する。

【００４４】次に下地電極及び配線のパターニングを、
上部電極の場合と同様、Ａｒと塩素系ガスの混合ガスを
用いたＲＩＥによって行う。ＳＲＯ膜１４を配線として
使用しない場合には、ＳＲＯ膜を先にパターニングした
上部電極／ＰＺＴ膜をマスクとしてエッチングする、或
いはＳＲＯ膜をＰＺＴ膜のエッチング時に続けてエッチ
ングする。

【００４５】以上のようにしてキャパシタ構造及び配線
層を形成した後、プラズマＣＶＤにより、層間絶縁膜２
０としてＳｉ酸化膜を形成する。この層間絶縁膜２０に
ＲＩＥによってコンタクトホールを形成し、さらにＴｉ
Ｎなどのバリアメタルからなるバリア層１８を形成した
後、Ａｌ配線１９を形成する。なお、下部電極に対する
コンタクトを形成する必要もあるため、ブランケットＷ
−ＣＶＤにより他のコンタクトホールを埋め込んだ後に
Ａｌ配線を形成するようにしてもよい。以降は、通常の
配線多層工程等を行えばよい。

【００４６】上述した方法と同様の方法によって作製し
た試料のキャパシタ構造（Ｐｔ／ＳＲＯ／ＰＺＴ／ＳＲ
Ｏ／Ｐｔ／Ｔｉ）について、各種の特性を調べた。な
お、ＲＩＥ時や絶縁膜成膜時のプラズマや雰囲気などに
よる強誘電特性の劣化を回復することと、電極との密着
性を向上させるために、Ａｌ配線プロセス前に６００℃
で酸素中１時間のアニール処理をほどこした。また、Ｐ
ＺＴの膜厚は２２０ｎｍとした。

【００４７】作製した試料のキャパシタのヒステリシス
特性について、その測定結果を図３（ａ）に示した。な
お、リファレンスとして、図３（ｂ）にＳＲＯ膜のない
キャパシタ構造（Ｐｔ／ＰＺＴ／Ｐｔ／Ｔｉ）の測定結
果についても示した。分極量２Ｐｒ（残留分極×２）が
約４０μＣ／ｃｍ² であり、Ｓｉウエハ全面においてほ
ぼ同程度の分極量と抗電界を持つＰＺＴ膜であることが
わかった。抗電圧も約１Ｖ程度と低い値が得られた。ま
た、スパッタリング条件（スパッタリング電力、ガス
圧）を変えた場合でも、飽和特性、分極量、抗電界の各
特性に優れたＰＺＴ膜が得られ、特性の再現性も良好で
あった。また、疲労サイクルを経た試料でも、初期の特
性に比べて大きな劣化はなかった。

【００４８】また、作製した試料の疲労特性を評価し
た。その結果を図４に示した（実線で示したもの）。ま
た、リファレンスとしてＳＲＯ膜のないキャパシタ構造
（Ｐｔ／ＰＺＴ／Ｐｔ）の測定結果についても図４に示
した（点線で示したもの）。評価は、ＰＺＴキャパシタ
に対して３Ｖの電圧を印加することで行った。図に示し
たデータは、マイナス方向に書き込んだ後にプラス方向
に電圧を印加したとき（Ａ）、プラス方向に書き込んだ
後にプラス方向に電圧を印加したとき（Ｂ）、プラス方
向に書き込んだ後にマイナス方向に電圧を印加したとき
（Ｃ）、マイナス方向に書き込んだ後にマイナス方向に
電圧を印加したとき（Ｄ）をそれぞれ示している。本発
明の試料では、少なくとも１０¹⁰サイクル程度まで分極
量の変化がほとんどない或いはごくわずかであり、リフ
ァレンスの試料に比べて劣化が大幅に低減されているこ
とがわかる。

【００４９】また、疲労特性について、ＳＲＯ膜の膜厚
を変えて、図４と同様の方法により試験を行った。その
結果を図５に示す。図５は、上部電極にのみＳＲＯ膜を
使用した場合のＰＺＴ膜の疲労特性を示したものであ
り、図５（ａ）はＳＲＯ膜の膜厚が２０ｎｍの場合、図
５（ｂ）はＳＲＯ膜の膜厚が２．５ｎｍの場合である。
ＰＺＴ膜の膜厚はいずれも１５０ｎｍであり、ＰＺＴキ
ャパシタに対して３Ｖの電圧を印加した。その結果、Ｓ
ＲＯ膜の膜厚が２０ｎｍの試料では、分極量の劣化が極
くわずかであるのに対し、ＳＲＯ膜の膜厚が２０ｎｍの
試料では、１０⁸サイクル程度から分極量の劣化が顕著
になっている。

【００５０】このように、ＳＲＯ膜の膜厚が薄くなると
（２．５ｎｍ程度よりも薄い）、疲労特性が悪化するの
は、以下の理由による。すなわち、ＳＲＯ膜の膜厚が薄
くなりすぎると、ＳＲＯ膜が連続膜とはならず、島状に
形成される。そのため、ＰＺＴ膜上或いはＰｔ膜上をＳ
ＲＯ膜によって完全に覆うことができず、ＳＲＯ膜が形
成されていない領域ではＰＺＴ膜とＰｔとが直接接触
し、その結果、疲労特性が悪化する。

【００５１】また、作製した試料のリーク電流のＳＲＯ
膜厚依存性を評価するため、一旦分極を行なった後に分
極方向に電圧をステップ状に印加し、電流値を測定し
た。その測定結果を図６に示す。ＳＲＯ膜の膜厚が４０
ｎｍ程度よりも薄い場合にはリーク電流は少ないが、Ｓ
ＲＯ膜の膜厚が４０ｎｍ程度よりも厚くなるとリーク電
流が急激に増加することがわかる。

【００５２】このように、ＳＲＯ膜の膜厚が厚くなる
と、リーク電流が急激に増加するのは、以下の理由によ
る。アモルファスＰＺＴ膜が結晶化する際に余剰のＰｂ
が析出し、析出したＰｂがアモルファスＳＲＯ膜の結晶
化の際に残留した未反応物質（Ｒｕ、ＲｕＯ、ＳｒＯ
等）と反応すると、Ｐｂ、Ｒｕ及びＯからなる化合物が
形成される。この化合物は導電性を有するため、この導
電性化合物がＰＺＴ膜中に形成されるとリークの原因に
なる。ＳＲＯ膜の膜厚が薄い場合には、Ｒｕ、ＲｕＯ₂
等の残留量が少ないため、導電性化合物の生成量も抑え
られる。ところが、ＳＲＯ膜の膜厚が厚くなると、Ｒ
ｕ、ＲｕＯ₂ 等の残留量が多くなるため、導電性化合物
の生成量も増大し、リーク電流が増大するものと考えら
れる。

【００５３】以上のことから、ＳＲＯ膜の膜厚は、２．
５ｎｍよりも厚く４０ｎｍよりも薄いことが好ましい。
また、以下の理由により、ＳＲＯ膜の膜厚は、１０ｎｍ
よりも厚く２０ｎｍよりも薄いことがより好ましい。

【００５４】下部電極を構成するＰｔ膜上に形成したア
モルファスＳＲＯ膜を結晶化する際に、熱処理によって
下部電極にヒロックが形成される場合がある。ＳＲＯ膜
の膜厚が１０ｎｍよりも薄いと、このヒロックによって
キャパシタ構造が破壊されるおそれがある。また、ＳＲ
Ｏ膜の膜厚が１０ｎｍよりも薄いと、アモルファスＰＺ
Ｔ膜を結晶化した後の構造ばらつき（ＳＲＯ膜の膜厚、
表面の凹凸等）が大きくなるという問題も生じ易くな
る。したがって、ＳＲＯ膜の膜厚は１０ｎｍよりも厚い
ことが好ましい。

【００５５】ＳＲＯ膜の膜厚が２０ｎｍよりも厚くなる
と、前述した未反応物質（Ｒｕ、ＲｕＯ、ＳｒＯ等）の
残留量が顕著になる。ＳＲＯ膜の膜厚が２０ｎｍ程度の
場合、成膜プロセスにおけるリーク電流の増加はほとん
ど観察されないが、インテグレーションプロセスにおけ
るさらなる熱処理（６５０℃、１時間、酸素雰囲気）に
よって、リーク電流の大幅な増加が起こり得る。したが
って、ＳＲＯ膜の膜厚は２０ｎｍよりも薄いことが好ま
しい。

【００５６】以上説明したように、下部電極及び上部電
極のＰＺＴ膜側にＳＲＯ膜を用いることにより、疲労特
性の改善、耐還元性の向上、バリア性の向上等をはかる
ことができる。また、ＳＲＯ膜の膜厚を所定の範囲に設
定することにより、リーク電流の低減をはかることがで
きる。また、ＳＲＯ膜の膜厚を薄くすることにより、Ｓ
ＲＯ膜の結晶性を向上させることができ、結晶性の向上
により耐還元性の向上をはかることができる。

【００５７】なお、ＳＲＯ膜の代わりに、（Ｌａ，Ｓ
ｒ）ＣｏＯ₃ 膜等を用いた場合、ＹＢａ₂ Ｃｕ₃ Ｏ
₇ （ＹＢＣＯ）等の超伝導膜を用いた場合、ＩｒＯ₂ 、
ＲｕＯ₂ 等の貴金属酸化物を用いた場合にも、疲労特性
の改善及び結晶性の向上について効果が期待できる。ま
た、ＹＢＣＯ、ＩｒＯ₂ 、ＲｕＯ₂ については、リーク
電流の低減についても効果が期待できる。

【００５８】（実施形態２）図２は、本発明の第２の実
施形態におけるキャパシタ部分の構成を示した断面図で
ある。本実施形態も第１の実施形態と同様、キャパシタ
の誘電体膜にペロブスカイト型酸化物であるＰＺＴ薄膜
を用いた強誘電体メモリ素子について示したものであ
る。

【００５９】以下、図２に示した構造を作製するための
製造工程を説明する。

【００６０】まず、Ｓｉ基板３１上に通常のプロセスに
よってトランジスタ（図示せず）等を形成しＣＭＯＳ構
造を作製する。続いて、ＣＶＤ法にて層間絶縁膜３２と
してＳｉ酸化膜を形成する。

【００６１】次に、Ｓｉ酸化膜３２上にＴｉ接合層３３
を介してＴｉＮ膜３４（膜厚１５０ｎｍ）をＤＣマグネ
トロンスパッタ法により形成する。これらのＴｉ接合層
３３及びＴｉＮ膜３４は、キャパシタの下部電極の一部
を構成する配線層（プレート線）となるものである。

【００６２】次に、厚さ約１０〜２０ｎｍのＳＲＯ膜３
５を以下のようにして形成する。まず、ＤＣマグネトロ
ンスパッタ法により、室温でアモルファスＳＲＯ膜を約
１０〜２０ｎｍの厚さ成膜する。ターゲットには成膜さ
れるＳＲＯと同組成のものを使用し、Ａｒガス雰囲気に
て２００〜４００Ｗ程度の低パワーでアモルファスＳＲ
Ｏ膜の成膜を行う。酸素を導入する化成スパッタの場合
には、ウエハ面内における膜厚及び組成の均一性が低下
するため、Ａｒ単体によるスパッタリングが望ましい。

【００６３】ＳＲＯ膜がアモルファス状態のまま、アモ
ルファスＰＺＴ膜の成膜及び結晶化を行うと、ＳＲＯ膜
とＰＺＴ膜との界面で相互拡散が起こり、特性劣化が生
じる。そのため、酸素気流中、６５０℃、３０秒のＲＴ
Ａにより、Ｐｔ上のアモルファスＳＲＯ膜を結晶化させ
る。この時、アモルファスＳＲＯ膜中のＲｕ量を２〜３
％程度過剰にしておくと、結晶化が進行しやすい。

【００６４】次に、ＳＲＯ膜３５をパターニングし、さ
らにＴｉＮ膜／Ｔｉ接合層をパターニングして配線層
（プレート線）を形成する。ＳＲＯ膜３５のパターン
は、キャパシタが形成される領域にのみを形成する。

【００６５】以上のようにして形成したＳＲＯ／ＴｉＮ
電極上に、ＲＦマグネトロンスパッタ法によりアモルフ
ァスＰＺＴ膜を形成する。このアモルファスＰＺＴ膜の
成膜には、第１の実施形態と同様、Ｐｂの量を１０％程
度多くしたＰＺＴセラミックターゲットを使用する。タ
ーゲットの組成等については、第１の実施形態と同様で
ある。スパッタリング条件も第１の実施形態と同様であ
り、２５０〜３００ｎｍの膜厚のアモルファスＰＺＴ膜
を成膜する。

【００６６】スパッタリングによってアモルファスＰＺ
Ｔ膜を成膜した後、ＲＴＡを用いて、酸素気流中、６５
０℃で５秒の加熱を行い、アモルファスＰＺＴ膜を結晶
化させた。ＸＲＤにて結晶構造を調べたところ、ＳＲＯ
膜３５上ではペロブスカイト相を有する無配向のＰＺＴ
膜３６が得られた。微細構造の観察結果では、０．３〜
０．６μｍ径のＰＺＴ粒子がＳＲＯ膜３５上に形成され
ており、ＰＺＴ膜表面の平滑性も良好であった。一方、
ＴｉＮ膜３４上のＰＺＴ膜３７は、ペロブスカイト相を
有する結晶構造ではなく、ＸＲＤにて結晶構造を調べた
ところ、アモルファス構造或いはパイロクロア構造を示
していた。パイロクロア相は、Ａ₂ Ｂ₂Ｏ₇ などの化学
式で表され、ＰＺＴの場合はＰｂ₂ （Ｚｒ，Ｔｉ）₂ Ｏ
₇ などで表される。パイロクロア相は、アモルファス或
いは合成材料を結晶化させる際に、特に低温で形成さ
れ、強誘電性を示さない。

【００６７】次に、ＰＺＴ膜３６及び３７上に上部電極
の一部となるＳＲＯ膜３８を１０〜２０ｎｍの膜厚で形
成する。このＳＲＯ膜３８の形成方法は、下部電極に用
いるＳＲＯ膜の形成方法と同様である。まず、ＳＲＯセ
ラミックターゲットを用い、ＤＣマグネトロンスパッタ
により室温でアモルファスＳＲＯ膜を形成する。アモル
ファスＳＲＯ膜を形成した後、ＲＴＡを用いて酸素気流
中、６５０℃、３０秒の条件にてアモルファスＳＲＯを
結晶化する。

【００６８】次に、ＳＲＯ膜３８上に上部電極の一部と
なるＴｉＮ膜３９をＤＣスパッタ法により成膜する。次
に、ＴｉＮ／ＳＲＯ積層膜上にポジレジストにてキャパ
シタの上部電極に対応したパターンを形成し、これをマ
スクとしてＴｉＮ膜３９及びＳＲＯ膜３８のエッチング
を行なう。エッチングは、ＲＩＥ装置を用いてＡｒと塩
素系を主体としたガス中で行う。これにより、ＴｉＮ／
ＳＲＯ積層膜からなる上部電極パターンが形成される。

【００６９】以上のようにしてキャパシタ構造が作製さ
れるが、本例では、隣り合ったキャパシタ間のＰＺＴ膜
３７はアモルファス或いはパイロクロア構造となってい
るため、ペロブスカイト構造のＰＺＴ膜に比較して誘電
率が低くなっている。そのため、配線間容量などの浮遊
容量が小さくなり、クロストークによるノイズを低減す
ることが可能となる。

【００７０】キャパシタ構造を形成した後、層間絶縁膜
４２となるシリコン酸化膜の成膜し、さらに層間絶縁膜
４２に対してコンタクト孔を形成するためのドライエッ
チング加工を行う。その後、バリアメタル層４０及びＡ
ｌ配線４１を形成し、図２に示すような構造を完成させ
る。

【００７１】上述した方法と同様の方法によって作製し
た試料のキャパシタ構造（ＴｉＮ／ＳＲＯ／ＰＺＴ／Ｓ
ＲＯ／ＴｉＮ／Ｔｉ構造）について、第１の実施形態と
同様に各種の特性を調べた。その結果、ヒステリシス特
性及び疲労特性とも第１の実施形態と同様、良好な結果
が得られた。また、実際にデバイス動作に用いる１００
ｎｓｅｃのパルス幅の方形波を入力すると、立ち上がり
／立ち下がり波形の乱れや遅延がなく、プレート線とし
て使用するのに十分耐え得るものであった。

【００７２】（実施形態３）図７は、本発明の第３の実
施形態におけるキャパシタ部分の構成を示した断面図で
ある。

【００７３】本実施形態も第１の実施形態と同様、キャ
パシタの誘電体膜にペロブスカイト型酸化物であるＰＺ
Ｔ薄膜を用いた強誘電体メモリ素子について示したもの
である。基本的な構成及び基本的な製造工程について
は、図１に示した第１の実施形態と同様である。

【００７４】本実施形態では、第１の実施形態におい
て、アモルファスＳＲＯ膜を結晶化させてＳＲＯ膜１４
を形成した後、ＳＲＯ膜１４上に薄いＴｉ膜（膜厚１〜
５ｎｍ程度）をスパッタリング等により形成する。その
後、ＰＺＴ膜１５を形成するが、ＰＺＴ膜を結晶化する
際の熱処理により、ＳＲＯ膜１４とＰＺＴ膜１５との界
面にＴｉリッチ層２１（主としてＰｂＴｉＯ₃ からなる
層）が形成される。また、第１の実施形態において、ア
モルファスＰＺＴ膜を結晶化させてＰＺＴ膜１５を形成
した後、ＰＺＴ膜１５上に薄いＴｉ膜（膜厚１〜５ｎｍ
程度）をスパッタリング等により形成する。その後、Ｓ
ＲＯ膜１６を形成するが、ＳＲＯ膜を結晶化する際の熱
処理により、ＳＲＯ膜１６とＰＺＴ膜１５との界面にＴ
ｉリッチ層２２（主としてＰｂＴｉＯ₃ からなる層）が
形成される。

【００７５】図８は、上述したＴｉリッチ層による効果
を示すために、ＳＩＭＳによって各元素のプロファイル
を測定した測定結果である。また、比較例として、図９
にＴｉリッチ層を設けない場合の測定結果も示した。測
定に用いた試料は、ＰＺＴ（１５０ｎｍ）／ＳＲＯ（５
０ｎｍ）／Ｐｔ（１７５ｎｍ）の積層膜をＳｉ基板上に
形成したものである。ＳＲＯの膜厚を５０ｎｍとしたの
は、ＰＺＴとＳＲＯとの界面における挙動を強調するた
めである。図８の試料では、ＳＲＯ膜上に厚さ２ｎｍの
Ｔｉ層を形成し、さらにその上にアモルファスＰＺＴ膜
を形成している。図９の試料では、ＳＲＯ膜上にＰＺＴ
膜を直接形成している。ＰＺＴ膜の結晶化温度は、いず
れも７００℃である。なお、ここでは、Ｓｉ及びＰｔの
プロファイルについては省略している。

【００７６】図８及び図９を比較した場合、Ｔｉリッチ
層を形成した試料（図８）では、Ｔｉリッチ層を形成し
ていない試料（図９）に比べて、以下のような特徴を有
していることがわかる。

【００７７】第１に、ＰＺＴ膜のＳＲＯ膜との界面近傍
においてＴｉ量の減少が見られないことがわかる。第２
に、ＰＺＴ膜のＳＲＯ膜との界面近傍においてＰｂ量の
減少が少ないことがわかる。第３に、ＳＲＯ膜からＰＺ
Ｔ膜へのＲｕの拡散が少ないことがわかる。

【００７８】上述したような特徴は、Ｔｉ層がＰｂと反
応してＰｂＴｉＯ₃ （或いはＰＺＴ）が形成されるため
と考えられる。すなわち、過剰なＰｂがＴｉと反応して
余剰のＰｂの拡散が抑制されるとともに、生成されたＰ
ｂＴｉＯ₃ 層によってＲｕの拡散が抑制されるものと考
えられる。

【００７９】このように、ＰＺＴ膜とＳＲＯ膜との間に
Ｔｉ層を形成することにより、ＰｂＴｉＯ₃ 層等の作用
によってＰｂ及びＲｕの拡散が抑制されるため、Ｐｂ、
Ｒｕ及びＯからなる導電性化合物の形成が抑制される。
その結果、ＰＺＴ膜のリーク電流を低減することができ
る。

【００８０】なお、ＰＺＴ膜の成膜前にＳＲＯ膜の表面
にＳｒＴｉＯ₃ 層（ＳＴＯ層）を形成することも有効で
ある。ＳＲＯ膜の表面にＳＴＯ層を形成する方法として
は、薄いＴｉ層をアモルファスＳＲＯ膜上に形成し、Ｓ
ＲＯ膜の結晶化と同時にＳＲＯ膜の表面をＳＴＯ層に変
える方法、ＳＲＯ結晶膜上にＴｉ層を形成し、熱処理に
よってＳＲＯ膜の表面をＳＴＯ層に変える方法、などが
あげられる。このように、ＳＲＯ膜の表面にＳＴＯ層を
形成することにより、以下に述べるような効果が期待で
きる。

【００８１】第１に、ＳＴＯは低温で結晶化するため、
ＳＲＯ表面におけるペロブスカイト構造の結晶性をあげ
ることができる。これにより、ＳＲＯ膜上に形成される
ＰＺＴ膜の結晶性の向上、ＰＺＴ膜と電極との界面にお
ける整合性の向上、などが期待できる。第２に、ＳＲＯ
を結晶化したときに生じる未反応物質（Ｒｕ、Ｒｕ
Ｏ ₂ 、ＳｒＯ等）とＰｂとの相互拡散及び相互反応が抑
制される。第３に、ＳＴＯ層がバリアとなり、還元性雰
囲気におけるＳＲＯ層の分解を抑制することができる。

【００８２】なお、本実施形態では、ＳＲＯ膜とＰＺＴ
膜との間にＴｉ層を形成するようにしたが、一般的には
以下の元素を用いることが可能である。

【００８３】第１に、化学式がＡＢＯ₃ で表されるペロ
ブスカイト型誘電体（代表的にはＰＺＴ）のＢサイト元
素を用いることが可能である。

【００８４】第２に、化学式がＢｉ₂ Ａ_x-1 Ｂ_X Ｏ_3x+3
で表される誘電体（代表的にはＳＢＴ（ＳｒＢｉ₂ Ｔａ
₂ Ｏ₉ ））のＢサイト元素を用いることが可能である。
この化学式で表される誘電体は、１層以上の疑似ペロブ
スカイト構造をＢｉ₂ Ｏ₂ 層で挟んだ結晶構造を有して
おり、この結晶構造のＢサイト元素はペロブスカイト構
造のＢサイト元素に対応している。この結晶構造を有す
る強誘電体には、上記ＳＢＴ以外にも、Ｂｉ₂ ＳｒＴａ
₂ Ｏ₉ 、Ｂｉ₂ Ｓｒ（Ｔａ，Ｎｂ）₂ Ｏ₉ 、Ｂｉ₄ Ｔｉ
₃ Ｏ₁₂、Ｂｉ₂ ＰｂＮｂ₂ Ｏ₉ 、Ｂｉ₄ ＢａＴｉ
₄ Ｏ₁₅、Ｂｉ₄ ＳｒＴｉ₄ Ｏ₁₅、などが知られている。

【００８５】上記ＡＢＯ₃ の化学式及び上記Ｂｉ₂ Ａ
_x-1 Ｂ_X Ｏ_3x+3の化学式で表される誘電体おいて、具体
的なＢサイト元素としては、Ｔｉ、Ｎｂ、Ｔａ、Ｗ、Ｃ
ｏ、Ｚｒ、Ｍｎ、Ｆｅ及びＮｉがあげられる。

【００８６】また、ＳＲＯ膜とＰＺＴ膜との間に極薄の
Ｐｔ層を形成することによっても、上述した効果と同様
の効果が期待できる。

【００８７】以上、本発明の各実施形態について説明し
たが、本発明は上述した各実施形態に限定されるもので
はなく、種々変形可能である。

【００８８】上記各実施形態では、キャパシタの上下両
電極にＳＲＯ膜と低抵抗材料膜（Ｐｔ膜或いはＴｉＮ
膜）との積層構造を採用したが、要求される特性に応じ
て一方の電極に対してのみＳＲＯ膜と低抵抗材料膜との
積層構造とすることも可能である。例えば、還元性雰囲
気によるＰＺＴの還元が問題となる場合には、上部電極
を低抵抗材料／ＳＲＯ構造とすることが望ましい。ま
た、下部電極からの金属の拡散が問題となるような場合
には、下部電極をＳＲＯ／低抵抗材料構造とすることが
望ましい。

【００８９】また、上部電極や下部電極に用いる材料と
しては、ＰｔやＴｉＮ以外にも、Ｗ、Ｉｒ、Ｒｕ、Ｍｏ
などの低抵抗金属や低抵抗金属化合物を用いることが可
能であり、さらにＷＳｉ₂ などのシリサイドを用いるこ
とも可能である。

【００９０】また、上記各実施形態では、スパッタリン
グ法によってアモルファスＳＲＯ膜及びアモルファスＰ
ＺＴ膜を形成するようにしたが、スパッタリング法以外
にも、ゾルゲル法、ＭＯＤ法、レーザアブレーション
法、蒸着法、熱ＣＶＤ法、ＭＯＣＶＤ法などを用いるこ
とも可能である。また、上記各実施形態では、アモルフ
ァスＳＲＯ膜を形成した後の熱処理及びアモルファスＰ
ＺＴ膜を形成した後の熱処理によって、ＳＲＯ膜及びＰ
ＺＴ膜をそれぞれ結晶化するようにしたが、ＳＲＯ膜及
びＰＺＴ膜をそれぞれ堆積した時点で、これらが結晶化
されているようにしてもよい。

【００９１】さらに、上記各実施形態では、誘電体膜と
して用いる酸化物誘電体にＰＺＴを用いたが、一般的に
化学式がＡＢＯ₃ で表されるペロブスカイト構造を有す
る誘電体を用いることが可能である。また、化学式がＢ
ｉ₂ Ａ_x-1 Ｂ_X Ｏ_3x+3で表される誘電体を用いることも
可能である。これらの構造において、Ａサイトには、Ｐ
ｂ，Ｂａ，Ｓｒ，Ｃａ，Ｌａから選択される少なくとも
一つの元素を用いることができ、Ｂサイトには、Ｔｉ，
Ｚｒ，Ｎｂ，Ｔａ，Ｆｅ，Ｗ，Ｃｏ，Ｎｉから選択され
る少なくとも一つの元素を用いることができる。

【００９２】その他、本発明は、その趣旨を逸脱しない
範囲内において種々変形して実施することが可能であ
る。

【００９３】

【発明の効果】本発明によれば、キャパシタの電極とし
てＳＲＯ膜と他の導電膜との積層構造を用いることによ
り、電極の低抵抗化及び疲労特性の改善は勿論のこと、
耐還元性やバリア性の向上、さらにはリーク電流の低減
等をはかることができ、キャパシタ特性の変動や劣化を
抑制することが可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る半導体装置の主
としてキャパシタ領域の構造を示した断面図。

【図２】本発明の第２の実施形態に係る半導体装置の主
としてキャパシタ領域の構造を示した断面図。

【図３】本発明によって得られるキャパシタのヒステリ
シス特性について従来技術と対比して示した図。

【図４】本発明によって得られるキャパシタの疲労特性
について従来技術と対比して示した図。

【図５】本発明によって得られるキャパシタの疲労特性
のＳＲＯ膜厚依存性について示した図。

【図６】本発明によって得られるキャパシタのリーク電
流特性のＳＲＯ膜厚依存性について示した図。

【図７】本発明の第３の実施形態に係る半導体装置の主
としてキャパシタ領域の構造を示した断面図。

【図８】本発明の第３の実施形態の効果を示す図であ
り、Ｔｉ層を形成した場合の各元素のプロファイルを示
した図。

【図９】本発明の第３の実施形態の比較例を示す図であ
り、Ｔｉ層を形成しない場合の各元素のプロファイルを
示した図。

【符号の説明】 １１、３１…Ｓｉ基板 １２、２０、３２、４２…層間絶縁膜 １３ａ、３３…Ｔｉ接合層 １３ｂ、１７…Ｐｔ膜 １４、１６、３５、３８…ＳＲＯ膜 １５、３６、３７…ＰＺＴ膜 １８、４０…バリア層 １９、４１…Ａｌ配線 ２１、２２…Ｔｉリッチ層 ３４、３９…ＴｉＮ膜

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/792 (72)発明者 金井 秀之 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内 (72)発明者 稗田 克彦 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 (72)発明者 有門 経敏 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内

Claims (7)

【特許請求の範囲】
1. 【請求項１】上部電極と下部電極との間に酸化物誘電体
   からなる誘電体膜を挟んで構成されたキャパシタを有す
   る半導体装置であって、 前記上部電極が、前記誘電体膜に近い側に形成されたＳ
   ｒＲｕＯ₃ 膜と、前記誘電体膜から遠い側にＳｒＲｕＯ
   ₃ とは異なる導電材料を用いて形成された導電膜とによ
   って構成されていることを特徴とする半導体装置。
2. 【請求項２】上部電極と下部電極との間に酸化物誘電体
   からなる誘電体膜を挟んで構成されたキャパシタを有す
   る半導体装置であって、 前記下部電極が、前記誘電体膜に近い側に形成されたＳ
   ｒＲｕＯ₃ 膜と、前記誘電体膜から遠い側にＳｒＲｕＯ
   ₃ とは異なる導電材料を用いて形成された導電膜とによ
   って構成されていることを特徴とする半導体装置。
3. 【請求項３】上部電極と下部電極との間に酸化物誘電体
   からなる誘電体膜を挟んで構成されたキャパシタを有す
   る半導体装置であって、 前記上部電極が、前記誘電体膜に近い側に形成されたＳ
   ｒＲｕＯ₃ 膜と、前記誘電体膜から遠い側にＳｒＲｕＯ
   ₃ とは異なる導電材料を用いて形成された導電膜とによ
   って構成され、前記下部電極が、前記誘電体膜に近い側
   に形成されたＳｒＲｕＯ₃ 膜と、前記誘電体膜から遠い
   側にＳｒＲｕＯ₃ とは異なる導電材料を用いて形成され
   た導電膜とによって構成されていることを特徴とする半
   導体装置。
4. 【請求項４】前記ＳｒＲｕＯ₃ 膜の膜厚は、２．５ｎｍ
   よりも厚く４０ｎｍよりも薄いことを特徴とする請求項
   １乃至３のいずれかに記載の半導体装置。
5. 【請求項５】上部電極と下部電極との間に酸化物誘電体
   からなる誘電体膜を挟んで構成されたキャパシタを有す
   る半導体装置の製造方法であって、 前記上部電極及び下部電極の少なくとも一方が、前記誘
   電体膜に近い側に形成されたＳｒＲｕＯ₃ 膜と、前記誘
   電体膜から遠い側にＳｒＲｕＯ₃ とは異なる導電材料を
   用いて形成された導電膜とによって構成され、 前記誘電体膜を該誘電体膜を構成する物質の非晶質膜を
   結晶化することによって形成する工程と、前記ＳｒＲｕ
   Ｏ₃ 膜を該ＳｒＲｕＯ₃ 膜を構成する物質の非晶質膜を
   結晶化することによって形成する工程とを有することを
   特徴とする半導体装置の製造方法。
6. 【請求項６】上部電極と下部電極との間に酸化物誘電体
   からなる誘電体膜を挟んで構成されたキャパシタを有す
   る半導体装置の製造方法であって、 前記上部電極及び下部電極の少なくとも一方が、前記誘
   電体膜に近い側に形成されたＳｒＲｕＯ₃ 膜と、前記誘
   電体膜から遠い側にＳｒＲｕＯ₃ とは異なる導電材料を
   用いて形成された導電膜とによって構成され、 前記誘電体膜と前記ＳｒＲｕＯ₃ 膜との間に、化学式が
   ＡＢＯ₃ （Ａは１又は２以上のＡサイト元素、Ｂは１又
   は２以上のＢサイト元素、Ｏは酸素）で表される誘電体
   のＢサイト元素を少なくとも１種類含む膜を形成する工
   程を有することを特徴とする半導体装置の製造方法。
7. 【請求項７】上部電極と下部電極との間に酸化物誘電体
   からなる誘電体膜を挟んで構成されたキャパシタを有す
   る半導体装置の製造方法であって、 前記上部電極及び下部電極の少なくとも一方が、前記誘
   電体膜に近い側に形成されたＳｒＲｕＯ₃ 膜と、前記誘
   電体膜から遠い側にＳｒＲｕＯ₃ とは異なる導電材料を
   用いて形成された導電膜とによって構成され、 前記誘電体膜と前記ＳｒＲｕＯ₃ 膜との間に、化学式が
   Ｂｉ₂ Ａ_x-1 Ｂ_X Ｏ_{3x +3}（Ａは１又は２以上のＡサイト
   元素、Ｂは１又は２以上のＢサイト元素、Ｂｉはビスマ
   ス、Ｏは酸素）で表される誘電体のＢサイト元素を少な
   くとも１種類含む膜を形成する工程を有することを特徴
   とする半導体装置の製造方法。