JP3468706B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3468706B2 JP3468706B2 JP32264198A JP32264198A JP3468706B2 JP 3468706 B2 JP3468706 B2 JP 3468706B2 JP 32264198 A JP32264198 A JP 32264198A JP 32264198 A JP32264198 A JP 32264198A JP 3468706 B2 JP3468706 B2 JP 3468706B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- semiconductor device
- electrode
- ferroelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関する。特に、本発明は、強誘電体膜を
用いたキャパシタを含む半導体装置およびその製造方法
に関する。
その製造方法に関する。特に、本発明は、強誘電体膜を
用いたキャパシタを含む半導体装置およびその製造方法
に関する。
【０００２】
【従来の技術】ＦＲＡＭ（Ferro-electric Random Acce
ss Memory 、強誘電体ＲＡＭ）は、キャパシタの誘電体
として強誘電体膜を用いた不揮発性の半導体メモリであ
る。ＦＲＡＭは、動作速度が高速で、消費電力が低いこ
とから、大きな注目を集めている。
ss Memory 、強誘電体ＲＡＭ）は、キャパシタの誘電体
として強誘電体膜を用いた不揮発性の半導体メモリであ
る。ＦＲＡＭは、動作速度が高速で、消費電力が低いこ
とから、大きな注目を集めている。
【０００３】このようなＦＲＡＭにおけるキャパシタの
構造を、図１６を用いて以下に説明する。図１６（ａ）
は、従来の半導体装置のキャパシタを示す概念図であ
る。図１６（ａ）に示すように、シリコン基板１１０上
にはシリコン酸化膜１２８が形成され、シリコン酸化膜
１２８上にはＩｒＯ2 膜１３０、Ｐｔ膜１３４が順に形
成されており、これらのＩｒＯ2 膜１３０およびＰｔ膜
１３４により下部電極１３６が構成されている。
構造を、図１６を用いて以下に説明する。図１６（ａ）
は、従来の半導体装置のキャパシタを示す概念図であ
る。図１６（ａ）に示すように、シリコン基板１１０上
にはシリコン酸化膜１２８が形成され、シリコン酸化膜
１２８上にはＩｒＯ2 膜１３０、Ｐｔ膜１３４が順に形
成されており、これらのＩｒＯ2 膜１３０およびＰｔ膜
１３４により下部電極１３６が構成されている。
【０００４】下部電極１３６上には強誘電体膜１３８が
形成され、強誘電体膜１３８上にはＰｔ膜１４４からな
る上部電極１４６が形成されており、こうして下部電極
１３６、強誘電体膜１３８および上部電極１４６により
キャパシタ１４８が構成されている。このようなキャパ
シタ１４８の強誘電体膜１３８には、ＰｂＺｒX Ｔｉ
1-X Ｏ 3 〔Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 〕（ＰＺＴ）膜やＳ
ｒＢｉ2 Ｔａ2 Ｏ9 （ＳＢＴ）膜等が広く用いられてい
る。強誘電体膜１３８は、一般に、強誘電性を有するペ
ロブスカイト構造に結晶化する必要があり、約６００℃
以上の高温の熱処理が行われる。従って、キャパシタ１
４８の下部電極１３６や上部電極１４６には、６００℃
以上の高温の熱処理に耐えられ、反応性が低く、抵抗率
も低い材料であるＰｔ膜１３４，１４４が広く用いられ
ていた。
形成され、強誘電体膜１３８上にはＰｔ膜１４４からな
る上部電極１４６が形成されており、こうして下部電極
１３６、強誘電体膜１３８および上部電極１４６により
キャパシタ１４８が構成されている。このようなキャパ
シタ１４８の強誘電体膜１３８には、ＰｂＺｒX Ｔｉ
1-X Ｏ 3 〔Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 〕（ＰＺＴ）膜やＳ
ｒＢｉ2 Ｔａ2 Ｏ9 （ＳＢＴ）膜等が広く用いられてい
る。強誘電体膜１３８は、一般に、強誘電性を有するペ
ロブスカイト構造に結晶化する必要があり、約６００℃
以上の高温の熱処理が行われる。従って、キャパシタ１
４８の下部電極１３６や上部電極１４６には、６００℃
以上の高温の熱処理に耐えられ、反応性が低く、抵抗率
も低い材料であるＰｔ膜１３４，１４４が広く用いられ
ていた。
【０００５】しかしながら、上記のような従来のＦＲＡ
Ｍでは、スイッチング波形を印加してキャパシタ１４８
の分極反転を繰り返すと、サイクル数の増加とともに強
誘電体膜１３８が疲労して、残留分極値が低下してしま
うという問題があった。強誘電体膜１３８に疲労が生じ
る原因は、キャパシタ１４８の分極反転を繰り返すこと
により、強誘電体膜１３８において酸素の空格子点が生
じてしまうことにあると考えられる。
Ｍでは、スイッチング波形を印加してキャパシタ１４８
の分極反転を繰り返すと、サイクル数の増加とともに強
誘電体膜１３８が疲労して、残留分極値が低下してしま
うという問題があった。強誘電体膜１３８に疲労が生じ
る原因は、キャパシタ１４８の分極反転を繰り返すこと
により、強誘電体膜１３８において酸素の空格子点が生
じてしまうことにあると考えられる。
【０００６】そこで、強誘電体膜１３８の疲労特性を改
善すべく、図１６（ｂ）に示すように、Ｐｔ／ＩｒＯ2
構造の上部電極１４６を用いることが提案されている。
Ｐｔ／ＩｒＯ2 構造の上部電極１４６を用いれば、強誘
電体膜１３８において生じる酸素の空格子点を、酸化膜
であるＩｒＯ2 膜１４０の酸素により補うことができる
ので、強誘電体膜１３８の疲労特性を改善することがで
きると考えられるからである。
善すべく、図１６（ｂ）に示すように、Ｐｔ／ＩｒＯ2
構造の上部電極１４６を用いることが提案されている。
Ｐｔ／ＩｒＯ2 構造の上部電極１４６を用いれば、強誘
電体膜１３８において生じる酸素の空格子点を、酸化膜
であるＩｒＯ2 膜１４０の酸素により補うことができる
ので、強誘電体膜１３８の疲労特性を改善することがで
きると考えられるからである。
【０００７】しかし、上部電極１４６にＩｒＯ2 膜１４
０を用いた上記提案の半導体装置では、強誘電体膜１３
８の耐疲労特性をわずかに改善することはできるもの
の、十分な信頼性を確保できるほどには耐疲労特性を改
善することはできなかった。また、従来の半導体装置で
は、キャパシタ１４８のＰｔ膜１４４が、製造プロセス
において高温の水素雰囲気にさらされる。本来、水素の
反応触媒としても用いられるＰｔ膜１４４は、水素と反
応して強誘電体膜１３８上から剥がれ始め、ひいてはキ
ャパシタ１４８の特性を劣化させることとなる。なお、
上記提案の半導体装置では、ＩｒＯ2 膜１４０が用いら
れているため、水素に対する耐性を若干向上させること
ができるが、水素に対する耐性を著しく向上させること
は困難であった。
０を用いた上記提案の半導体装置では、強誘電体膜１３
８の耐疲労特性をわずかに改善することはできるもの
の、十分な信頼性を確保できるほどには耐疲労特性を改
善することはできなかった。また、従来の半導体装置で
は、キャパシタ１４８のＰｔ膜１４４が、製造プロセス
において高温の水素雰囲気にさらされる。本来、水素の
反応触媒としても用いられるＰｔ膜１４４は、水素と反
応して強誘電体膜１３８上から剥がれ始め、ひいてはキ
ャパシタ１４８の特性を劣化させることとなる。なお、
上記提案の半導体装置では、ＩｒＯ2 膜１４０が用いら
れているため、水素に対する耐性を若干向上させること
ができるが、水素に対する耐性を著しく向上させること
は困難であった。
【０００８】また、従来の半導体装置では、インプリン
ト特性が必ずしも良好であるとは言えなかった。良好な
インプリント特性が見られない原因は、電極と強誘電体
膜１３８との界面において、強誘電体膜１３８に欠陥が
生じることにあると考えられる。また、従来の半導体装
置では動作電圧は５Ｖであったが、今日では低消費電力
化を実現するべく、動作電圧を３Ｖ以下とすることが求
められている。動作電圧を低くするためには、電気的特
性がより良好で、より薄い強誘電体膜を用いることが必
要である。しかし、従来の半導体装置では、強誘電体膜
１３８を薄くするに従い、強誘電体膜１３８の電気的特
性が悪くなってしまい、低電圧で動作させることは困難
であった。
ト特性が必ずしも良好であるとは言えなかった。良好な
インプリント特性が見られない原因は、電極と強誘電体
膜１３８との界面において、強誘電体膜１３８に欠陥が
生じることにあると考えられる。また、従来の半導体装
置では動作電圧は５Ｖであったが、今日では低消費電力
化を実現するべく、動作電圧を３Ｖ以下とすることが求
められている。動作電圧を低くするためには、電気的特
性がより良好で、より薄い強誘電体膜を用いることが必
要である。しかし、従来の半導体装置では、強誘電体膜
１３８を薄くするに従い、強誘電体膜１３８の電気的特
性が悪くなってしまい、低電圧で動作させることは困難
であった。
【０００９】
【発明が解決しようとする課題】従って、本発明の目的
は、良好な耐疲労特性を有し、信頼性が高く、低電圧で
の動作に適合しうるキャパシタを含む半導体装置および
その製造方法を提供することにある。
は、良好な耐疲労特性を有し、信頼性が高く、低電圧で
の動作に適合しうるキャパシタを含む半導体装置および
その製造方法を提供することにある。
【００１０】
【課題を解決するための手段】上記本発明の目的は、酸
化金属膜とこの酸化金属膜上に形成された金属膜とを含
む第１の電極と、前記第１の電極上に、この電極の金属
膜と接して形成された強誘電体膜と、前記強誘電体膜上
に、この強誘電体膜と接して形成された導電性ペロブス
カイト膜を含む第２の電極とを含む半導体装置により達
成される。
化金属膜とこの酸化金属膜上に形成された金属膜とを含
む第１の電極と、前記第１の電極上に、この電極の金属
膜と接して形成された強誘電体膜と、前記強誘電体膜上
に、この強誘電体膜と接して形成された導電性ペロブス
カイト膜を含む第２の電極とを含む半導体装置により達
成される。
【００１１】上記本発明の目的は、また、酸化金属膜と
この酸化金属膜上に形成された金属膜とを含む第１の
電極を形成する工程と、前記第１の電極上に強誘電体膜
を形成する工程と、前記強誘電体膜上にペロブスカイト
膜を含む第２の電極を形成する工程とを含む半導体装置
の製造方法により達成される。
この酸化金属膜上に形成された金属膜とを含む第１の
電極を形成する工程と、前記第１の電極上に強誘電体膜
を形成する工程と、前記強誘電体膜上にペロブスカイト
膜を含む第２の電極を形成する工程とを含む半導体装置
の製造方法により達成される。
【００１２】
【００１３】
【発明の実施の形態】本発明の半導体装置においては、
第２の電極に酸化膜であるペロブスカイト膜が用いられ
ているので、分極反転を繰り返すことにより強誘電体膜
に生じる酸素の空格子点がペロブスカイト膜の酸素によ
り補われ、強誘電体膜の膜疲労を抑制することができ
る。従って、本発明によれば、良好な疲労特性を有し、
信頼性が高く、低電圧での動作に適合しうるキャパシタ
を有する半導体装置を提供することができる。
第２の電極に酸化膜であるペロブスカイト膜が用いられ
ているので、分極反転を繰り返すことにより強誘電体膜
に生じる酸素の空格子点がペロブスカイト膜の酸素によ
り補われ、強誘電体膜の膜疲労を抑制することができ
る。従って、本発明によれば、良好な疲労特性を有し、
信頼性が高く、低電圧での動作に適合しうるキャパシタ
を有する半導体装置を提供することができる。
【００１４】本発明の半導体装置において、第１の電極
の酸化金属膜を構成する金属酸化物は、ＩｒＯx ，Ｒ
ｕＯx ，ＮｉＯx ，ＴｉＯx ，ＺｒＯx ，ＣｅＯx ，Ｃ
ｅＯx ／ＺｒＯx およびＰｔＯx からなる群から選ばれ
る。そして、この金属酸化物は、それに含まれる金属と
は異なる、Ｉｒ，Ｒｕ，Ｐｔ，Ｎｉ，Ｔｉ，Ｚｒ，Ｃ
ｅ，ＢｉおよびＰｂから選ばれる金属により５００ｐｐ
ｍ以上の濃度でドープされている。
の酸化金属膜を構成する金属酸化物は、ＩｒＯx ，Ｒ
ｕＯx ，ＮｉＯx ，ＴｉＯx ，ＺｒＯx ，ＣｅＯx ，Ｃ
ｅＯx ／ＺｒＯx およびＰｔＯx からなる群から選ばれ
る。そして、この金属酸化物は、それに含まれる金属と
は異なる、Ｉｒ，Ｒｕ，Ｐｔ，Ｎｉ，Ｔｉ，Ｚｒ，Ｃ
ｅ，ＢｉおよびＰｂから選ばれる金属により５００ｐｐ
ｍ以上の濃度でドープされている。
【００１５】また、第１の電極の金属膜を構成する金属
は、Ｐｔ，Ｉｒ，Ｎｉ，ＲｈおよびＲｕからなる群から
選ばれるのが好ましい。さらに、この金属は、Ｔｉ，Ｐ
ｂ，Ｂｉ，Ｌａ，Ｓｒ，Ｃａ，ＹおよびＮｂから選ばれ
る金属によりドープされているのが好ましい。また、強
誘電体膜を構成する材料は、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 ；
Ｌａ，Ｃａ，Ｓｒ，ＹもしくはＮｂによりドープされた
Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 ；（Ｂａ，Ｓｒ）ＴｉＯ3 ；Ｓ
ｒＢｉＴａＯx ；ＳｒＢｉＴａＮｂＯx およびＺｒ，Ｐ
ｂもしくはＢａによりドープされたＳｒＢｉＴａＮｂＯ
x からなる群から選ばれるのが好ましい。
は、Ｐｔ，Ｉｒ，Ｎｉ，ＲｈおよびＲｕからなる群から
選ばれるのが好ましい。さらに、この金属は、Ｔｉ，Ｐ
ｂ，Ｂｉ，Ｌａ，Ｓｒ，Ｃａ，ＹおよびＮｂから選ばれ
る金属によりドープされているのが好ましい。また、強
誘電体膜を構成する材料は、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 ；
Ｌａ，Ｃａ，Ｓｒ，ＹもしくはＮｂによりドープされた
Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 ；（Ｂａ，Ｓｒ）ＴｉＯ3 ；Ｓ
ｒＢｉＴａＯx ；ＳｒＢｉＴａＮｂＯx およびＺｒ，Ｐ
ｂもしくはＢａによりドープされたＳｒＢｉＴａＮｂＯ
x からなる群から選ばれるのが好ましい。
【００１６】また、第２の電極のペロブスカイト膜を構
成する材料は、ＳｒＲｕＯ3 ，（Ｌａ，Ｓｒ）Ｒｕ
Ｏ3 ，ＣａＲｕＯ3 ，（Ｃａ，Ｓｒ）ＲｕＯ3 ，ＬａＮ
ｉＯ3 および（Ｌａ，Ｓｒ）ＣｏＯ3 からなる群から選
ばれるのが好ましい。ここで、第２の電極はペロブスカ
イト膜上に形成された金属膜をさらに含むのがより好ま
しく、第２の電極の金属膜を構成する金属はＰｔ，Ｉ
ｒ，ＮｉおよびＲｕからなる群から選ばれるのがさらに
好ましく、この金属はＴｉ，Ｐｂ，Ｂｉ，Ｌａ，Ｓｒ，
Ｃａ，ＹおよびＮｂから選ばれる金属によりドープされ
ているのがさらに好ましい。
成する材料は、ＳｒＲｕＯ3 ，（Ｌａ，Ｓｒ）Ｒｕ
Ｏ3 ，ＣａＲｕＯ3 ，（Ｃａ，Ｓｒ）ＲｕＯ3 ，ＬａＮ
ｉＯ3 および（Ｌａ，Ｓｒ）ＣｏＯ3 からなる群から選
ばれるのが好ましい。ここで、第２の電極はペロブスカ
イト膜上に形成された金属膜をさらに含むのがより好ま
しく、第２の電極の金属膜を構成する金属はＰｔ，Ｉ
ｒ，ＮｉおよびＲｕからなる群から選ばれるのがさらに
好ましく、この金属はＴｉ，Ｐｂ，Ｂｉ，Ｌａ，Ｓｒ，
Ｃａ，ＹおよびＮｂから選ばれる金属によりドープされ
ているのがさらに好ましい。
【００１７】本発明の方法により得られる半導体装置に
おいては、上記した如く、第２の電極に酸化膜であるペ
ロブスカイト膜が用いられているので、分極反転を繰り
返すことにより強誘電体膜に生ずる酸素の空格子点がペ
ロブスカイト膜の酸素により補われ、強誘電体膜の膜疲
労を抑制することができる。従って、本発明の方法によ
れば、良好な疲労特性を有し、信頼性が高く、低電圧で
の動作に適合しうるキャパシタを有する半導体装置を製
造することができる。
おいては、上記した如く、第２の電極に酸化膜であるペ
ロブスカイト膜が用いられているので、分極反転を繰り
返すことにより強誘電体膜に生ずる酸素の空格子点がペ
ロブスカイト膜の酸素により補われ、強誘電体膜の膜疲
労を抑制することができる。従って、本発明の方法によ
れば、良好な疲労特性を有し、信頼性が高く、低電圧で
の動作に適合しうるキャパシタを有する半導体装置を製
造することができる。
【００１８】本発明の方法においては、第２の電極を形
成する工程において、ペロブスカイト膜の形成後に、こ
のペロブスカイト膜上にさらに金属膜を形成してもよ
い。この場合、ペロブスカイト膜は、金属膜の形成前
に、昇温においてベークされるのが好ましい。以下、本
発明の実施態様について具体的に説明する。
成する工程において、ペロブスカイト膜の形成後に、こ
のペロブスカイト膜上にさらに金属膜を形成してもよ
い。この場合、ペロブスカイト膜は、金属膜の形成前
に、昇温においてベークされるのが好ましい。以下、本
発明の実施態様について具体的に説明する。
【００１９】第１の実施態様
本発明の一実施態様に係る半導体装置およびその製造方
法を図１〜１１並びに表１および２を参照しながら説明
する。図１は、本実施態様に係る半導体装置を示す断面
図である。図２は、本実施態様に係る半導体装置の他の
例を示す断面図である。図３は、キャパシタの残留分極
の変化を示すグラフである。図４は、キャパシタの抗電
圧の変化を示すグラフである。図５は、実施例１のヒス
テリシス特性を示すグラフである。図６は、実施例２の
ヒステリシス特性を示すグラフである。図７は、比較例
２のヒステリシス特性を示すグラフである。図８〜１１
は、本実施態様に係る半導体装置の製造方法を説明する
ための断面図である。表１および２は、半導体装置の電
気的性能を示す。
法を図１〜１１並びに表１および２を参照しながら説明
する。図１は、本実施態様に係る半導体装置を示す断面
図である。図２は、本実施態様に係る半導体装置の他の
例を示す断面図である。図３は、キャパシタの残留分極
の変化を示すグラフである。図４は、キャパシタの抗電
圧の変化を示すグラフである。図５は、実施例１のヒス
テリシス特性を示すグラフである。図６は、実施例２の
ヒステリシス特性を示すグラフである。図７は、比較例
２のヒステリシス特性を示すグラフである。図８〜１１
は、本実施態様に係る半導体装置の製造方法を説明する
ための断面図である。表１および２は、半導体装置の電
気的性能を示す。
【００２０】〔半導体装置〕本実施態様に係る半導体装
置は、強誘電体ＲＡＭすなわちＲＦＡＭに本発明の技術
を適用したものである。図１に示すように、シリコン基
板１０上には素子領域１２を画定する素子分離膜１４が
形成されている。素子分離膜１４により画定された素子
領域１２には、側面にサイドウォール絶縁膜１６が形成
されたゲート電極１８と、ソース／ドレイン拡散層２０
とを有するトランジスタが形成されている。
置は、強誘電体ＲＡＭすなわちＲＦＡＭに本発明の技術
を適用したものである。図１に示すように、シリコン基
板１０上には素子領域１２を画定する素子分離膜１４が
形成されている。素子分離膜１４により画定された素子
領域１２には、側面にサイドウォール絶縁膜１６が形成
されたゲート電極１８と、ソース／ドレイン拡散層２０
とを有するトランジスタが形成されている。
【００２１】さらに、全面に膜厚６００ｎｍの層間絶縁
膜２２が形成されている。層間絶縁膜２２には、ソース
／ドレイン拡散層２０に達するコンタクトホール２３が
形成されており、コンタクトホール２３内には、導体プ
ラグ２４ａ，２４ｂが形成されている。層間絶縁膜２２
上には、膜厚１００ｎｍのシリコン酸化窒化膜からなる
ストッパ膜２６および膜厚１００ｎｍのシリコン酸化膜
２８が順に形成されている。
膜２２が形成されている。層間絶縁膜２２には、ソース
／ドレイン拡散層２０に達するコンタクトホール２３が
形成されており、コンタクトホール２３内には、導体プ
ラグ２４ａ，２４ｂが形成されている。層間絶縁膜２２
上には、膜厚１００ｎｍのシリコン酸化窒化膜からなる
ストッパ膜２６および膜厚１００ｎｍのシリコン酸化膜
２８が順に形成されている。
【００２２】シリコン酸化膜２８上には、膜厚２０〜１
００ｎｍのＩｒＯX 膜３０と、膜厚５０〜２００ｎｍの
Ｐｔ膜３４とからなるＰｔ／ＩｒＯX 構造の下部電極３
６が形成されている。下部電極３６上には、膜厚２３０
ｎｍのＰＺＴ（ＰｂＺｒX Ｔｉ1-X Ｏ3 ）膜より成る強
誘電体膜３８が形成されている。
００ｎｍのＩｒＯX 膜３０と、膜厚５０〜２００ｎｍの
Ｐｔ膜３４とからなるＰｔ／ＩｒＯX 構造の下部電極３
６が形成されている。下部電極３６上には、膜厚２３０
ｎｍのＰＺＴ（ＰｂＺｒX Ｔｉ1-X Ｏ3 ）膜より成る強
誘電体膜３８が形成されている。
【００２３】強誘電体膜３８上には、膜厚５０〜５００
ｎｍのＳＲＯ（ＳｒＲｕＯ3 ）膜４０および膜厚５〜２
００ｎｍのＰｔ膜４４からなる上部電極４６が形成され
ている。これらの下部電極３６、強誘電体膜３８および
上部電極４６により、メモリ用のキャパシタ４８が構成
されている。
ｎｍのＳＲＯ（ＳｒＲｕＯ3 ）膜４０および膜厚５〜２
００ｎｍのＰｔ膜４４からなる上部電極４６が形成され
ている。これらの下部電極３６、強誘電体膜３８および
上部電極４６により、メモリ用のキャパシタ４８が構成
されている。
【００２４】本実施態様に係る半導体装置は、キャパシ
タ４８の上部電極４６にＳＲＯからなるペロブスカイト
膜４０が用いられていることに特徴がある。このＳＲＯ
膜４０は、格子定数が約０．３９ｎｍとＰＺＴ膜の格子
定数に近似しており、従ってＰＺＴ膜からなる強誘電体
膜３８上に密着性のよい、良好なＳＲＯ膜４０を形成す
ることが可能となる。また、ＳＲＯ膜は、強誘電体膜３
８として用いられているＰＺＴ膜のＰｂと反応しにくい
ため、高温の製造プロセスにおいても劣化しにくい。上
部電極４６として酸化膜であるＳＲＯ膜４０が用いられ
ているので、分極反転を繰り返すことにより強誘電体膜
３８に生じる酸素の空格子点がＳＲＯ膜４０の酸素によ
り補われ、これにより膜疲労を抑制することができる。
従って、寿命の長い半導体装置を得ることが可能とな
る。
タ４８の上部電極４６にＳＲＯからなるペロブスカイト
膜４０が用いられていることに特徴がある。このＳＲＯ
膜４０は、格子定数が約０．３９ｎｍとＰＺＴ膜の格子
定数に近似しており、従ってＰＺＴ膜からなる強誘電体
膜３８上に密着性のよい、良好なＳＲＯ膜４０を形成す
ることが可能となる。また、ＳＲＯ膜は、強誘電体膜３
８として用いられているＰＺＴ膜のＰｂと反応しにくい
ため、高温の製造プロセスにおいても劣化しにくい。上
部電極４６として酸化膜であるＳＲＯ膜４０が用いられ
ているので、分極反転を繰り返すことにより強誘電体膜
３８に生じる酸素の空格子点がＳＲＯ膜４０の酸素によ
り補われ、これにより膜疲労を抑制することができる。
従って、寿命の長い半導体装置を得ることが可能とな
る。
【００２５】さらに、全面に、膜厚３００ｎｍのシリコ
ン酸化膜５０が形成されている。シリコン酸化膜５０に
は、上部電極４６に達するコンタクトホール５２と、導
体プラグ２４ａに達するコンタクトホール５４とが形成
されている。また、シリコン酸化膜５０上には、コンタ
クトホール５２，５４を介して上部電極４６と導体プラ
グ２４ａとを接続する局部配線５６が形成されている。
ン酸化膜５０が形成されている。シリコン酸化膜５０に
は、上部電極４６に達するコンタクトホール５２と、導
体プラグ２４ａに達するコンタクトホール５４とが形成
されている。また、シリコン酸化膜５０上には、コンタ
クトホール５２，５４を介して上部電極４６と導体プラ
グ２４ａとを接続する局部配線５６が形成されている。
【００２６】さらに、全面に、膜厚３００ｎｍのシリコ
ン酸化膜からなる層間絶縁膜５８が形成されており、層
間絶縁膜５８、シリコン酸化膜５０，２８およびストッ
パ膜２６には、導体プラグ２４ｂに達するコンタクトホ
ール６０が形成されている。そして、ビット線６２が、
コンタクトホール６０を介して導体プラグ２４ｂに接続
されている。
ン酸化膜からなる層間絶縁膜５８が形成されており、層
間絶縁膜５８、シリコン酸化膜５０，２８およびストッ
パ膜２６には、導体プラグ２４ｂに達するコンタクトホ
ール６０が形成されている。そして、ビット線６２が、
コンタクトホール６０を介して導体プラグ２４ｂに接続
されている。
【００２７】このような本実施態様に係る半導体装置で
は、上部電極として酸化膜であるＳＲＯ膜が用いられて
いるので、分極反転を繰り返すことにより強誘電体膜に
生じる酸素の空格子点がＳＲＯ膜の酸素により補われ、
これにより膜疲労を抑制することができる。従って、良
好な疲労特性を有し、信頼性が高く、低電圧での動作に
適合しうるキャパシタを有する半導体装置を得ることが
できる。
は、上部電極として酸化膜であるＳＲＯ膜が用いられて
いるので、分極反転を繰り返すことにより強誘電体膜に
生じる酸素の空格子点がＳＲＯ膜の酸素により補われ、
これにより膜疲労を抑制することができる。従って、良
好な疲労特性を有し、信頼性が高く、低電圧での動作に
適合しうるキャパシタを有する半導体装置を得ることが
できる。
【００２８】図２に、本実施態様に係る半導体装置の他
の例を示す。図２に示されているように、本実施態様の
他の例に係る半導体装置では、上部電極４６は、Ｐｔ膜
を用いることなく、ＳＲＯ膜４０により構成されてい
る。上部電極４６にＰｔ膜を用いていないので、製造プ
ロセスにおいて上部電極４６が水素雰囲気中にさらされ
ても上部電極４６が水素と反応しにくく、従ってキャパ
シタ４８の劣化を抑制することが可能となる。
の例を示す。図２に示されているように、本実施態様の
他の例に係る半導体装置では、上部電極４６は、Ｐｔ膜
を用いることなく、ＳＲＯ膜４０により構成されてい
る。上部電極４６にＰｔ膜を用いていないので、製造プ
ロセスにおいて上部電極４６が水素雰囲気中にさらされ
ても上部電極４６が水素と反応しにくく、従ってキャパ
シタ４８の劣化を抑制することが可能となる。
【００２９】このように、キャパシタの上部電極は必ず
しも金属／ペロブスカイト構造にする必要はなく、実現
すべき電気的特性を考慮して適宜設定すればよい。 〔電気的特性〕まず、本実施態様に係る半導体装置のキ
ャパシタの電気的特性の評価結果について表１および図
３を用いて説明する。なお、キャパシタの電気的特性
は、強誘電体試験装置やピコアンペアメータ等を用いて
測定した。
しも金属／ペロブスカイト構造にする必要はなく、実現
すべき電気的特性を考慮して適宜設定すればよい。 〔電気的特性〕まず、本実施態様に係る半導体装置のキ
ャパシタの電気的特性の評価結果について表１および図
３を用いて説明する。なお、キャパシタの電気的特性
は、強誘電体試験装置やピコアンペアメータ等を用いて
測定した。
【００３０】実施例１は、図１に示す半導体装置の例に
相当するものであって、上部電極がＰｔ／ＳＲＯ構造で
あり、６００℃で６０分の熱処理を行ったものである。
実施例２は、図２に示す半導体装置の例に相当するもの
であって、上部電極がＳＲＯ膜からなり、６００℃で６
０分の熱処理を行ったものである。実施例３は図１に示
す半導体装置の例に相当するものであって、上部電極が
Ｐｔ／ＳＲＯ構造であり、６５０℃で３０分の熱処理を
行ったものであり、実施例４は図２に示す半導体装置の
例に相当するものであって、上部電極がＳＲＯ膜からな
り、６５０℃で３０分の熱処理を行ったものである。
相当するものであって、上部電極がＰｔ／ＳＲＯ構造で
あり、６００℃で６０分の熱処理を行ったものである。
実施例２は、図２に示す半導体装置の例に相当するもの
であって、上部電極がＳＲＯ膜からなり、６００℃で６
０分の熱処理を行ったものである。実施例３は図１に示
す半導体装置の例に相当するものであって、上部電極が
Ｐｔ／ＳＲＯ構造であり、６５０℃で３０分の熱処理を
行ったものであり、実施例４は図２に示す半導体装置の
例に相当するものであって、上部電極がＳＲＯ膜からな
り、６５０℃で３０分の熱処理を行ったものである。
【００３１】一方、比較例１は図１６（ａ）に示した従
来の半導体装置に相当するものであって、上部電極がＰ
ｔ膜からなり、６００℃で６０分の熱処理を行ったもの
であり、比較例２は図１６（ｂ）に示した半導体装置に
相当するものであって、上部電極がＰｔ／ＩｒＯ2 構造
であり、６００℃で６０分の熱処理を行ったものであ
る。
来の半導体装置に相当するものであって、上部電極がＰ
ｔ膜からなり、６００℃で６０分の熱処理を行ったもの
であり、比較例２は図１６（ｂ）に示した半導体装置に
相当するものであって、上部電極がＰｔ／ＩｒＯ2 構造
であり、６００℃で６０分の熱処理を行ったものであ
る。
【００３２】なお、実施例１〜４および比較例１におけ
る強誘電体膜の厚さは２３０ｎｍであり、比較例２にお
ける強誘電体膜の厚さは２９５ｎｍであった。表１のリ
ーク電流の欄には、キャパシタに正の電圧、具体的は５
Ｖの電圧を加えた場合のリーク電流と、キャパシタに負
の電圧、具体的には−５Ｖの電圧を加えた場合のリーク
電流とが示されている。
る強誘電体膜の厚さは２３０ｎｍであり、比較例２にお
ける強誘電体膜の厚さは２９５ｎｍであった。表１のリ
ーク電流の欄には、キャパシタに正の電圧、具体的は５
Ｖの電圧を加えた場合のリーク電流と、キャパシタに負
の電圧、具体的には−５Ｖの電圧を加えた場合のリーク
電流とが示されている。
【００３３】
【表１】
表１から分かるように、実施例１〜４のリーク電流は、
比較例１および２とほぼ同等であり、望ましい特性が得
られている。
比較例１および２とほぼ同等であり、望ましい特性が得
られている。
【００３４】表２の抗電圧ＥC の欄には、キャパシタに
印加する電圧を負から正に徐々に変化させていったとき
に、残留分極が正に変化するときの抗電圧ＥC と、キャ
パシタに印加する電圧を正から負に徐々に変化させてい
ったときに、残留分極が負に変化するときの抗電圧ＥC
とが示されている。なお、ここで、抗電圧（抗電界）Ｅ
C とは、分極された強誘電体膜の残留分極を反転するた
めに必要とされる電圧のことをいう。
印加する電圧を負から正に徐々に変化させていったとき
に、残留分極が正に変化するときの抗電圧ＥC と、キャ
パシタに印加する電圧を正から負に徐々に変化させてい
ったときに、残留分極が負に変化するときの抗電圧ＥC
とが示されている。なお、ここで、抗電圧（抗電界）Ｅ
C とは、分極された強誘電体膜の残留分極を反転するた
めに必要とされる電圧のことをいう。
【００３５】
【表２】
表２から分かるように、キャパシタに正の電圧を加えた
ときは、実施例１〜４のいずれも、比較例１および２に
比べて抗電圧ＥC が低くなっている。このように、実施
例１〜４によれば、抗電圧ＥC すなわち残留分極が反転
する際の電圧を低くすることができるので、ひいては半
導体装置の動作電圧を３Ｖ以下にすることが可能になる
と考えられる。
ときは、実施例１〜４のいずれも、比較例１および２に
比べて抗電圧ＥC が低くなっている。このように、実施
例１〜４によれば、抗電圧ＥC すなわち残留分極が反転
する際の電圧を低くすることができるので、ひいては半
導体装置の動作電圧を３Ｖ以下にすることが可能になる
と考えられる。
【００３６】表２の反転電荷量ＱSWの欄には、キャパシ
タに３Ｖの電圧を印加した場合の反転電荷量ＱSWが示さ
れている。表２から分かるように、実施例１〜４のいず
れも、比較例１および２より高い反転電荷量ＱSWが得ら
れている。従って、実施例１〜４によれば、低い電圧を
印加した場合であっても従来に比べて高い反転電荷量Ｑ
SWを得ることができ、ひいては動作電圧を３Ｖ以下にす
ることも可能になると考えられる。
タに３Ｖの電圧を印加した場合の反転電荷量ＱSWが示さ
れている。表２から分かるように、実施例１〜４のいず
れも、比較例１および２より高い反転電荷量ＱSWが得ら
れている。従って、実施例１〜４によれば、低い電圧を
印加した場合であっても従来に比べて高い反転電荷量Ｑ
SWを得ることができ、ひいては動作電圧を３Ｖ以下にす
ることも可能になると考えられる。
【００３７】表２のＶ９０の欄には、キャパシタの残留
分極が飽和値の９０％に達するときの電圧であるＶ９０
が示されている。表２から分かるように、実施例１〜４
のいずれも、Ｖ９０の値は比較例１および２より小さ
く、良好な特性が得られている。表２の膜疲労の欄に
は、５Ｖのパルス波形を１０9 回印加した後における、
残留分極の減少率が示されている。また、図３には、５
Ｖのパルス波形を印加した場合の残留分極の変化が示さ
れている。図３において、横軸はキャパシタに印加され
たパルスのサイクル数を示しており、縦軸は初期状態に
おける残留分極を１として残留分極の変化を示してい
る。
分極が飽和値の９０％に達するときの電圧であるＶ９０
が示されている。表２から分かるように、実施例１〜４
のいずれも、Ｖ９０の値は比較例１および２より小さ
く、良好な特性が得られている。表２の膜疲労の欄に
は、５Ｖのパルス波形を１０9 回印加した後における、
残留分極の減少率が示されている。また、図３には、５
Ｖのパルス波形を印加した場合の残留分極の変化が示さ
れている。図３において、横軸はキャパシタに印加され
たパルスのサイクル数を示しており、縦軸は初期状態に
おける残留分極を１として残留分極の変化を示してい
る。
【００３８】表２および図３に示すように、実施例１〜
４のいずれも、残留分極の減少率はわずか３〜５％であ
り、比較例１の６０％および比較例２の２５％と比べて
著しく残留分極の減少が低減されている。換言すれば、
実施例１〜４では、比較例１および２に比べて著しく膜
疲労が低減されている。このように、実施例１〜４によ
れば、強誘電体膜として用いられるＰＺＴ膜のＰｂと反
応しにくいＳＲＯ膜が上部電極に用いられているので、
高温の製造プロセスにおいてキャパシタの特性が劣化す
るのを防止することができる。また、上部電極にＳＲＯ
膜が用いられているため、キャパシタの分極反転を繰り
返すことにより強誘電体膜に生じる酸素の空格子点を、
ＳＲＯ膜の酸素で補うことができ、これにより膜疲労を
抑制することができる。
４のいずれも、残留分極の減少率はわずか３〜５％であ
り、比較例１の６０％および比較例２の２５％と比べて
著しく残留分極の減少が低減されている。換言すれば、
実施例１〜４では、比較例１および２に比べて著しく膜
疲労が低減されている。このように、実施例１〜４によ
れば、強誘電体膜として用いられるＰＺＴ膜のＰｂと反
応しにくいＳＲＯ膜が上部電極に用いられているので、
高温の製造プロセスにおいてキャパシタの特性が劣化す
るのを防止することができる。また、上部電極にＳＲＯ
膜が用いられているため、キャパシタの分極反転を繰り
返すことにより強誘電体膜に生じる酸素の空格子点を、
ＳＲＯ膜の酸素で補うことができ、これにより膜疲労を
抑制することができる。
【００３９】〔インプリント特性〕次に、本実施態様に
係る半導体装置のインプリント特性について図４を用い
て説明する。図４は、１５０℃での加熱によるインプリ
ント特性を示したものであって、横軸には経過時間が示
されており、縦軸には初期状態におけるキャパシタの抗
電圧を１として、キャパシタの抗電圧の変化が示されて
いる。
係る半導体装置のインプリント特性について図４を用い
て説明する。図４は、１５０℃での加熱によるインプリ
ント特性を示したものであって、横軸には経過時間が示
されており、縦軸には初期状態におけるキャパシタの抗
電圧を１として、キャパシタの抗電圧の変化が示されて
いる。
【００４０】なお、図４は、１５０℃でキャパシタを加
熱し始めてから、１時間後、４時間後、２０時間後およ
び８８時間後の抗電圧の変化を測定したものである。図
４に示すように、実施例２では、比較例２とほぼ同様に
抗電圧が変化している。従って、上部電極にＳＲＯ膜の
みを用いた場合には、従来の半導体装置とほぼ同様の寿
命になると考えられる。
熱し始めてから、１時間後、４時間後、２０時間後およ
び８８時間後の抗電圧の変化を測定したものである。図
４に示すように、実施例２では、比較例２とほぼ同様に
抗電圧が変化している。従って、上部電極にＳＲＯ膜の
みを用いた場合には、従来の半導体装置とほぼ同様の寿
命になると考えられる。
【００４１】これに対し、実施例１では、実施例２や比
較例２に比べて抗電圧の変化が少ない。このことは、イ
ンプリントに対する耐性が高いことを示している。図４
において、抗電圧がほぼ直線的に変化していることから
推定すると、実施例１では、ほぼ確実に１０年を超える
寿命が確保できると考えられる。 〔水素による劣化〕次に、本実施態様に係る半導体装置
の水素による劣化特性について、図５〜７を用いて説明
する。図５〜７は、いずれも、初期状態と熱処理後のヒ
ステリシス特性を示したものであって、このときの熱処
理条件としてはＮ2 とＨ2 の雰囲気中で、３０分で１５
０℃としたものである。また、図５に示す実施例１につ
いては、φ２００ｎｍの上部電極とφ５００μｍの上部
電極とについて加熱後のヒステリシス特性を測定したも
のである。
較例２に比べて抗電圧の変化が少ない。このことは、イ
ンプリントに対する耐性が高いことを示している。図４
において、抗電圧がほぼ直線的に変化していることから
推定すると、実施例１では、ほぼ確実に１０年を超える
寿命が確保できると考えられる。 〔水素による劣化〕次に、本実施態様に係る半導体装置
の水素による劣化特性について、図５〜７を用いて説明
する。図５〜７は、いずれも、初期状態と熱処理後のヒ
ステリシス特性を示したものであって、このときの熱処
理条件としてはＮ2 とＨ2 の雰囲気中で、３０分で１５
０℃としたものである。また、図５に示す実施例１につ
いては、φ２００ｎｍの上部電極とφ５００μｍの上部
電極とについて加熱後のヒステリシス特性を測定したも
のである。
【００４２】図７に示すように、比較例２では、加熱後
のヒステリシス特性が初期状態に比べて大きく変化して
いる。また、加熱後には、Ｐｔからなる上部電極が、強
誘電体膜上から剥離してしまっていた。このことから、
比較例２の半導体装置では、水素による劣化の影響を受
けやすいと考えられる。これに対し、図５に示す実施例
１では、初期状態に対して、加熱後はわずかにヒステリ
シス特性が変化しているが、図７に示す比較例２と比べ
て大きく改善されている。なお、ヒステリシス特性の変
化は、φ５００μｍの上部電極を用いた場合の方が、φ
２００μｍの上部電極を用いた場合より大きい。このよ
うに、図５に示す実施例１によれば、図７に示す比較例
２に比べて、水素による劣化の影響を低減することがで
きると考えられる。
のヒステリシス特性が初期状態に比べて大きく変化して
いる。また、加熱後には、Ｐｔからなる上部電極が、強
誘電体膜上から剥離してしまっていた。このことから、
比較例２の半導体装置では、水素による劣化の影響を受
けやすいと考えられる。これに対し、図５に示す実施例
１では、初期状態に対して、加熱後はわずかにヒステリ
シス特性が変化しているが、図７に示す比較例２と比べ
て大きく改善されている。なお、ヒステリシス特性の変
化は、φ５００μｍの上部電極を用いた場合の方が、φ
２００μｍの上部電極を用いた場合より大きい。このよ
うに、図５に示す実施例１によれば、図７に示す比較例
２に比べて、水素による劣化の影響を低減することがで
きると考えられる。
【００４３】また、図６に示すように、実施例２では、
初期状態も加熱後もヒステリシス特性はほとんど変化し
ていない。この結果から、図６に示す実施例２では、上
部電極がＳＲＯ膜からなり、水素に対して触媒として機
能するＰｔ膜が用いられていないので、水素によりキャ
パシタが劣化するのを抑制することができると考えられ
る。
初期状態も加熱後もヒステリシス特性はほとんど変化し
ていない。この結果から、図６に示す実施例２では、上
部電極がＳＲＯ膜からなり、水素に対して触媒として機
能するＰｔ膜が用いられていないので、水素によりキャ
パシタが劣化するのを抑制することができると考えられ
る。
【００４４】また、この上部電極を観測したところ、上
部電極は強誘電体膜上から剥離していなかった。このこ
とから、ＳＲＯ膜からなる上部電極では、強誘電体膜に
対して強い密着性が確保できていることが分かる。この
ように本実施態様によれば、上部電極にＳＲＯ膜を用い
たので、良好な疲労特性を有し、信頼性が高く、低電圧
での動作に適用しうるキャパシタを有する半導体装置を
提供することができる。
部電極は強誘電体膜上から剥離していなかった。このこ
とから、ＳＲＯ膜からなる上部電極では、強誘電体膜に
対して強い密着性が確保できていることが分かる。この
ように本実施態様によれば、上部電極にＳＲＯ膜を用い
たので、良好な疲労特性を有し、信頼性が高く、低電圧
での動作に適用しうるキャパシタを有する半導体装置を
提供することができる。
【００４５】〔半導体装置の製造方法〕次に、本実施態
様に係る半導体装置の製造方法を、図８〜１１を用いて
説明する。まず、図８（ａ）に示すように、ＬＯＣＯＳ
（LOCal Oxidation of Silicon)法により、シリコン基
板１０の表面に素子領域１２を画定する素子分離膜１４
を形成する。
様に係る半導体装置の製造方法を、図８〜１１を用いて
説明する。まず、図８（ａ）に示すように、ＬＯＣＯＳ
（LOCal Oxidation of Silicon)法により、シリコン基
板１０の表面に素子領域１２を画定する素子分離膜１４
を形成する。
【００４６】次に、素子領域１２に、側面にサイドウォ
ール絶縁膜１６が形成されたゲート電極１８とソース／
ドレイン拡散層２０とを有するトランジスタを形成す
る。次に、全面に、ＣＶＤ（Chemical Vapor Depositio
n ) 法により、シリコン酸化膜より成る膜厚６００ｎｍ
の層間絶縁膜２２を形成し、その後ＣＭＰ（Chemical M
echanical Polishing ) 法により層間絶縁膜２２の表面
を平坦化する。
ール絶縁膜１６が形成されたゲート電極１８とソース／
ドレイン拡散層２０とを有するトランジスタを形成す
る。次に、全面に、ＣＶＤ（Chemical Vapor Depositio
n ) 法により、シリコン酸化膜より成る膜厚６００ｎｍ
の層間絶縁膜２２を形成し、その後ＣＭＰ（Chemical M
echanical Polishing ) 法により層間絶縁膜２２の表面
を平坦化する。
【００４７】次に、フォトリソグラフィ技術により、層
間絶縁膜２２に、ソース／ドレイン拡散層２０に達する
コンタクトホール２３を形成する。次に、全面に、スパ
ッタ法により、膜厚２０ｎｍのＴｉ膜と膜厚５０ｎｍの
ＴｉＮ膜とを順次形成することにより、Ｔｉ膜とＴｉＮ
膜とからなる密着層を形成する。次に、全面に、ＣＶＤ
法により、厚さ６００ｎｍのタングステン層を形成す
る。
間絶縁膜２２に、ソース／ドレイン拡散層２０に達する
コンタクトホール２３を形成する。次に、全面に、スパ
ッタ法により、膜厚２０ｎｍのＴｉ膜と膜厚５０ｎｍの
ＴｉＮ膜とを順次形成することにより、Ｔｉ膜とＴｉＮ
膜とからなる密着層を形成する。次に、全面に、ＣＶＤ
法により、厚さ６００ｎｍのタングステン層を形成す
る。
【００４８】次に、ＣＭＰ法により、層間絶縁膜２２の
表面が露出するまで、タングステン層と密着層とを研磨
し、これによりコンタクトホール２３内に密着層とタン
グステン層とからなる導電プラグ２４ａ，２４ｂを形成
する（図８（ｂ）参照）。次に、全面に、ＣＶＤ法によ
り、膜厚１００ｎｍのシリコン酸化窒化膜からなるスト
ッパ膜２６および膜厚１００ｎｍのシリコン酸化膜２８
を順に形成する（図８（ｃ）参照）。
表面が露出するまで、タングステン層と密着層とを研磨
し、これによりコンタクトホール２３内に密着層とタン
グステン層とからなる導電プラグ２４ａ，２４ｂを形成
する（図８（ｂ）参照）。次に、全面に、ＣＶＤ法によ
り、膜厚１００ｎｍのシリコン酸化窒化膜からなるスト
ッパ膜２６および膜厚１００ｎｍのシリコン酸化膜２８
を順に形成する（図８（ｃ）参照）。
【００４９】次に、全面に、反応性スパッタ法により、
ＡｒとＯ2 の雰囲気中にて、膜厚５０ｎｍのＩｒＯX 膜
３０を形成する。スパッタ装置としては、例えば、平板
マグネトロンスパッタ装置を用いることができる。成膜
条件は、例えば、ターゲットとしてＩｒを用い、ＤＣパ
ワーを２ｋＷ（２．８Ｗｃｍ-2）、成膜室内の圧力を
０．７Ｐａ、Ａｒ流量を１００ｓｃｃｍ、Ｏ2 流量を１
００ｓｃｃｍ、基板温度を例えば室温とすることができ
る。
ＡｒとＯ2 の雰囲気中にて、膜厚５０ｎｍのＩｒＯX 膜
３０を形成する。スパッタ装置としては、例えば、平板
マグネトロンスパッタ装置を用いることができる。成膜
条件は、例えば、ターゲットとしてＩｒを用い、ＤＣパ
ワーを２ｋＷ（２．８Ｗｃｍ-2）、成膜室内の圧力を
０．７Ｐａ、Ａｒ流量を１００ｓｃｃｍ、Ｏ2 流量を１
００ｓｃｃｍ、基板温度を例えば室温とすることができ
る。
【００５０】次に、全面に、スパッタ法により、Ａｒ雰
囲気中で、膜厚１００〜２００ｎｍのＰｔ膜３４を形成
する。成膜条件は、例えば、ターゲットとしてＰｔを用
い、パワーを０．５〜５．０Ｗ、Ａｒ流量を５０〜２０
０ｓｃｃｍ、基板温度を室温〜５００℃とすることがで
きる。次に、全面に、スパッタ法またはＣＳＤ（Chemic
al Solution Decomposition) 法により、膜厚２３０ｎ
ｍのＰｂＺｒX Ｔｉ1-X Ｏ3 （ＰＺＴ）膜を形成する。
その後、５５０℃〜７５０℃の熱処理を行うことによ
り、ＰＺＴ膜をペロブスカイト構造に結晶化する。こう
して、ＰＺＴ膜より成る強誘電体膜３８が形成されるこ
ととなる（図９（ａ）参照）。
囲気中で、膜厚１００〜２００ｎｍのＰｔ膜３４を形成
する。成膜条件は、例えば、ターゲットとしてＰｔを用
い、パワーを０．５〜５．０Ｗ、Ａｒ流量を５０〜２０
０ｓｃｃｍ、基板温度を室温〜５００℃とすることがで
きる。次に、全面に、スパッタ法またはＣＳＤ（Chemic
al Solution Decomposition) 法により、膜厚２３０ｎ
ｍのＰｂＺｒX Ｔｉ1-X Ｏ3 （ＰＺＴ）膜を形成する。
その後、５５０℃〜７５０℃の熱処理を行うことによ
り、ＰＺＴ膜をペロブスカイト構造に結晶化する。こう
して、ＰＺＴ膜より成る強誘電体膜３８が形成されるこ
ととなる（図９（ａ）参照）。
【００５１】次に、スパッタ法により膜厚１０〜２００
ｎｍのＳＲＯ膜４０を形成する。ＳＲＯ膜４０の成膜条
件としては、例えば、ターゲットとして、焼結されたＳ
ＲＯを用いることができる。ＳＲＯすなわちＳｒの組成
比をｘとするＳｒX ＲｕＯ3 からなるターゲットは、例
えば、組成比ｘを１．０〜１．２５の範囲で適宜設定す
ることができる。また、ターゲットの相対密度を例えば
５０〜９９％とすることができる。
ｎｍのＳＲＯ膜４０を形成する。ＳＲＯ膜４０の成膜条
件としては、例えば、ターゲットとして、焼結されたＳ
ＲＯを用いることができる。ＳＲＯすなわちＳｒの組成
比をｘとするＳｒX ＲｕＯ3 からなるターゲットは、例
えば、組成比ｘを１．０〜１．２５の範囲で適宜設定す
ることができる。また、ターゲットの相対密度を例えば
５０〜９９％とすることができる。
【００５２】また、スパッタパワーとしては、ＤＣまた
はＲＦのいずれを用いてもよく、例えば０．３〜３．０
Ｗｃｍ-2の範囲で適宜設定することができる。また、Ａ
ｒガスとＯ2 ガスとの流量比は９９：１〜５０：５０の
範囲内で適宜設定することができ、成膜室内の圧力は、
例えば０．５〜４．０Ｐａの範囲で適宜設定することが
できる。また、基板温度は、例えば、室温から７００℃
の範囲で適宜設定することができる。
はＲＦのいずれを用いてもよく、例えば０．３〜３．０
Ｗｃｍ-2の範囲で適宜設定することができる。また、Ａ
ｒガスとＯ2 ガスとの流量比は９９：１〜５０：５０の
範囲内で適宜設定することができ、成膜室内の圧力は、
例えば０．５〜４．０Ｐａの範囲で適宜設定することが
できる。また、基板温度は、例えば、室温から７００℃
の範囲で適宜設定することができる。
【００５３】スパッタパワー、ターゲットの組成比、ガ
スの流量比および成膜室内の圧力を適宜設定した場合
の、ＳＲＯ膜の密度、ＳＲＯ膜の組成比およびＳＲＯ膜
の成膜レートについて表３を用いて説明する。
スの流量比および成膜室内の圧力を適宜設定した場合
の、ＳＲＯ膜の密度、ＳＲＯ膜の組成比およびＳＲＯ膜
の成膜レートについて表３を用いて説明する。
【００５４】
【表３】
表３からわかるように、実施例５〜１３のいずれの場合
も、良好なＳＲＯ膜が得られている。
も、良好なＳＲＯ膜が得られている。
【００５５】表３の実施例５と７とを比較してわかるよ
うに、ＡｒガスとＯ2 ガスとの流量比を変化させること
により、異なる密度のＳＲＯ膜が得られる。また、実施
例１２および１３からわかるように、スパッタパワーを
１．５Ｗｃｍ-2と高くした場合には、スパッタパワーが
０．５Ｗｃｍ-2である実施例５〜１１に比べて高い成膜
レートでＳＲＯ膜を成膜することができる。
うに、ＡｒガスとＯ2 ガスとの流量比を変化させること
により、異なる密度のＳＲＯ膜が得られる。また、実施
例１２および１３からわかるように、スパッタパワーを
１．５Ｗｃｍ-2と高くした場合には、スパッタパワーが
０．５Ｗｃｍ-2である実施例５〜１１に比べて高い成膜
レートでＳＲＯ膜を成膜することができる。
【００５６】また、実施例７，９および１１と実施例
５，６，８および１０とを比較してわかるように、Ｏ2
ガスに対するＡｒガスの流量比を高くすることにより、
ＳＲＯ膜の成膜レートを高くすることができる。また、
ＳＲＯ膜４０を形成する際に、例えば、０．１〜３０ｒ
ｐｍの回転数で基板を回転させながら、ＳＲＯ膜４０を
形成してもよい。基板を回転させながらＳＲＯ膜４０を
形成した場合の、ＳＲＯ膜の組成比およびＳＲＯ膜の成
膜レートについて表４を用いて説明する。
５，６，８および１０とを比較してわかるように、Ｏ2
ガスに対するＡｒガスの流量比を高くすることにより、
ＳＲＯ膜の成膜レートを高くすることができる。また、
ＳＲＯ膜４０を形成する際に、例えば、０．１〜３０ｒ
ｐｍの回転数で基板を回転させながら、ＳＲＯ膜４０を
形成してもよい。基板を回転させながらＳＲＯ膜４０を
形成した場合の、ＳＲＯ膜の組成比およびＳＲＯ膜の成
膜レートについて表４を用いて説明する。
【００５７】
【表４】
表４からわかるように、実施例１４〜２４のいずれの場
合も、良好なＳＲＯ膜が得られている。
合も、良好なＳＲＯ膜が得られている。
【００５８】次に、全面に、Ｐｔ膜３４を形成する場合
と同様にして、膜厚５０〜１５０ｎｍのＰｔ膜４４を形
成する。次に、キャパシタの特性改善のため、５５０℃
〜７００℃の熱処理を行う（図９（ｂ）参照）。次に、
フォトリソグラフィ技術により、Ｐｔ膜４４、ＳＲＯ膜
４０、強誘電体膜３８、Ｐｔ膜３４およびＩｒＯX 膜３
０をパターニングする。これにより、ＩｒＯX 膜３０お
よびＰｔ膜３４により、Ｐｔ／ＩｒＯX 構造の下部電極
３６が構成され、ＳＲＯ膜４０およびＰｔ膜４４により
Ｐｔ／ＳＲＯ構造の上部電極４６が構成され、下部電極
３６、強誘電体膜３８および上部電極４６によりキャパ
シタ４８が構成されることとなる（図１０（ａ）参
照）。パターニングには、ドライエッチングを用いるこ
とができ、エッチングガスとしては、例えばＣｌ2 とＯ
2 とＡｒとを含むガスを用いることができる。
と同様にして、膜厚５０〜１５０ｎｍのＰｔ膜４４を形
成する。次に、キャパシタの特性改善のため、５５０℃
〜７００℃の熱処理を行う（図９（ｂ）参照）。次に、
フォトリソグラフィ技術により、Ｐｔ膜４４、ＳＲＯ膜
４０、強誘電体膜３８、Ｐｔ膜３４およびＩｒＯX 膜３
０をパターニングする。これにより、ＩｒＯX 膜３０お
よびＰｔ膜３４により、Ｐｔ／ＩｒＯX 構造の下部電極
３６が構成され、ＳＲＯ膜４０およびＰｔ膜４４により
Ｐｔ／ＳＲＯ構造の上部電極４６が構成され、下部電極
３６、強誘電体膜３８および上部電極４６によりキャパ
シタ４８が構成されることとなる（図１０（ａ）参
照）。パターニングには、ドライエッチングを用いるこ
とができ、エッチングガスとしては、例えばＣｌ2 とＯ
2 とＡｒとを含むガスを用いることができる。
【００５９】なお、強誘電体膜３８の膜質の評価にあた
っては、試料に吸着した不純物を熱脱着により放出さ
せ、このときに放出されるガスの同定を行うサーマルデ
ィソープション分析法（ＴＤＳ、Thermal Desorption S
pectroscopy ）や、試料にＸ線を照射し、散乱Ｘ線の回
折像を記録することにより試料の結晶構造を解析するＸ
線回折法（ＸＲＤ、X-Ray Diffraction ）等を用いるこ
とができる。
っては、試料に吸着した不純物を熱脱着により放出さ
せ、このときに放出されるガスの同定を行うサーマルデ
ィソープション分析法（ＴＤＳ、Thermal Desorption S
pectroscopy ）や、試料にＸ線を照射し、散乱Ｘ線の回
折像を記録することにより試料の結晶構造を解析するＸ
線回折法（ＸＲＤ、X-Ray Diffraction ）等を用いるこ
とができる。
【００６０】次に、全面に、膜厚３００ｎｍのシリコン
酸化膜を形成する。次に、フォトリソグラフィ技術によ
り、シリコン酸化膜５０に上部電極４６に達するコンタ
クトホール５２を形成し、またシリコン酸化膜５０，２
８およびストッパ膜２６に導体プラグ２４ａに達するコ
ンタクトホール５４を形成する。次に、全面に、ＴｉＮ
膜を形成する。その後、フォトリソグラフィ技術を用い
てＴｉＮ膜をパターニングすることにより、コンタクト
ホール５２，５４を介して上部電極４６と導体プラグ２
４ａとを接続する局部配線５６を形成する（図１０
（ｂ）参照）。
酸化膜を形成する。次に、フォトリソグラフィ技術によ
り、シリコン酸化膜５０に上部電極４６に達するコンタ
クトホール５２を形成し、またシリコン酸化膜５０，２
８およびストッパ膜２６に導体プラグ２４ａに達するコ
ンタクトホール５４を形成する。次に、全面に、ＴｉＮ
膜を形成する。その後、フォトリソグラフィ技術を用い
てＴｉＮ膜をパターニングすることにより、コンタクト
ホール５２，５４を介して上部電極４６と導体プラグ２
４ａとを接続する局部配線５６を形成する（図１０
（ｂ）参照）。
【００６１】次に、全面に、膜厚３００ｎｍのシリコン
酸化膜より成る層間絶縁膜５８を形成する。次に、フォ
トリソグラフィ技術により、層間絶縁膜５８、シリコン
酸化膜５０，２８およびストッパ膜２６に、導体プラグ
２４ｂの上面に達するコンタクトホール６０を形成す
る。
酸化膜より成る層間絶縁膜５８を形成する。次に、フォ
トリソグラフィ技術により、層間絶縁膜５８、シリコン
酸化膜５０，２８およびストッパ膜２６に、導体プラグ
２４ｂの上面に達するコンタクトホール６０を形成す
る。
【００６２】次に、全面に、膜厚６００ｎｍのＡｌ膜を
形成する。その後、Ａｌ膜をパターニングすることによ
り、コンタクトホール６０を介して導体プラグ２４ｂに
接続されるビット線６２を形成する（図１１参照）。こ
うして本実施態様に係る半導体装置が製造されることと
なる。他の実施態様 本発明の他の実施態様を下記に具体的に説明する。
形成する。その後、Ａｌ膜をパターニングすることによ
り、コンタクトホール６０を介して導体プラグ２４ｂに
接続されるビット線６２を形成する（図１１参照）。こ
うして本実施態様に係る半導体装置が製造されることと
なる。他の実施態様 本発明の他の実施態様を下記に具体的に説明する。
【００６３】図１および図２に示す半導体装置におい
て、上部電極４６、強誘電体膜３８および下部電極３６
を表５に示す構成を用いて、形成する。すなわち、図１
および図２に示されているように、シリコン酸化膜２８
上に、ＩｒＯx ，ＣｅＯx またはＣｅＯx ／ＺｒＯx を
スパッタ法、ＣＶＤ法またはＣＳＤ法により、約５０ｎ
ｍの厚さに形成する。次に、所望により、ＣＶＤによ
り，Ｐｔ膜またはＴｉドープＰｔ膜を約１５０ｎｍの厚
さに形成する。
て、上部電極４６、強誘電体膜３８および下部電極３６
を表５に示す構成を用いて、形成する。すなわち、図１
および図２に示されているように、シリコン酸化膜２８
上に、ＩｒＯx ，ＣｅＯx またはＣｅＯx ／ＺｒＯx を
スパッタ法、ＣＶＤ法またはＣＳＤ法により、約５０ｎ
ｍの厚さに形成する。次に、所望により、ＣＶＤによ
り，Ｐｔ膜またはＴｉドープＰｔ膜を約１５０ｎｍの厚
さに形成する。
【００６４】このようにして得られた下部電極３６上
に、次いで例えばＬａを０．１％ドープしたＰＺＴ（Ｐ
ＬＺＴ）膜をスパッタ法、ＣＳＤ法またはＣＶＤ法によ
り厚さ５０〜４００ｎｍに形成し、次に５５０〜７５０
℃で熱処理して、ペロブスカイト構造に結晶化させる。
次に、上記により得られた強誘電体膜３８上に、スパッ
タ法、ＣＳＤ法またはＣＶＤ法により、ＳｒＲｕＯ
3 （ＳＲＯ）膜、ＬａＮｉＯ3 （ＬＮＯ）膜または（Ｌ
ａ，Ｓｒ）ＣｏＯ3 （ＬＳＣＯ）膜を５〜１５０ｎｍの
厚さに形成し、次いで全体を１５０〜６００℃でベーク
した後、所望によりＣＶＤ法によりＰｔ膜を３０〜２０
０ｎｍの厚さに形成し、５５０〜７００℃でアニールす
る。これにより、強誘電体膜上に上部電極４８が形成さ
れる。
に、次いで例えばＬａを０．１％ドープしたＰＺＴ（Ｐ
ＬＺＴ）膜をスパッタ法、ＣＳＤ法またはＣＶＤ法によ
り厚さ５０〜４００ｎｍに形成し、次に５５０〜７５０
℃で熱処理して、ペロブスカイト構造に結晶化させる。
次に、上記により得られた強誘電体膜３８上に、スパッ
タ法、ＣＳＤ法またはＣＶＤ法により、ＳｒＲｕＯ
3 （ＳＲＯ）膜、ＬａＮｉＯ3 （ＬＮＯ）膜または（Ｌ
ａ，Ｓｒ）ＣｏＯ3 （ＬＳＣＯ）膜を５〜１５０ｎｍの
厚さに形成し、次いで全体を１５０〜６００℃でベーク
した後、所望によりＣＶＤ法によりＰｔ膜を３０〜２０
０ｎｍの厚さに形成し、５５０〜７００℃でアニールす
る。これにより、強誘電体膜上に上部電極４８が形成さ
れる。
【００６５】〔電気的特性〕表５に、上記の操作によ
り、上部電極のアニールを６００℃で６０分間行い、Ｐ
ＬＺＴ膜の厚さを２２５ｎｍとして得られた種々の強誘
電体キャパシタの電気的特性を示す。
り、上部電極のアニールを６００℃で６０分間行い、Ｐ
ＬＺＴ膜の厚さを２２５ｎｍとして得られた種々の強誘
電体キャパシタの電気的特性を示す。
【００６６】
【表５】
インプリント、Ｖ９０および膜疲労値に関しては、値が
小さいほど望ましいものであることを示している。一
方、ＱSW値に関しては、値が大きいほど好ましい。Ｐｔ
／ＩｒＯ2 構造の下部電極を有する装置（表５、実施例
２５〜３０）では、いずれの上部電極に対しても同等の
インプリント、ＱSW、Ｖ９０および膜疲労値を示してい
る。
小さいほど望ましいものであることを示している。一
方、ＱSW値に関しては、値が大きいほど好ましい。Ｐｔ
／ＩｒＯ2 構造の下部電極を有する装置（表５、実施例
２５〜３０）では、いずれの上部電極に対しても同等の
インプリント、ＱSW、Ｖ９０および膜疲労値を示してい
る。
【００６７】低温でのＰＬＺＴの核形成を行うために５
００ｐｐｍのＴｉをドープしたＰｔ膜を有する下部電極
を用いた装置（表５、実施例３１〜３６）においては、
下部電極のＩｒＯ2 膜とＰｔ膜との接着性が向上する。
これは、下部電極の電子顕微鏡写真により確認すること
ができる。ＴｉはまたＰＬＺＴの低温における核形成を
助けるので、ＰＬＺＴ膜の厚さを２２５ｎｍから１７０
ｎｍに減少させることができ、またＶ９０値を低下させ
ることができた。従って、これらの装置は、３Ｖ以下で
動作可能であることを示している。
００ｐｐｍのＴｉをドープしたＰｔ膜を有する下部電極
を用いた装置（表５、実施例３１〜３６）においては、
下部電極のＩｒＯ2 膜とＰｔ膜との接着性が向上する。
これは、下部電極の電子顕微鏡写真により確認すること
ができる。ＴｉはまたＰＬＺＴの低温における核形成を
助けるので、ＰＬＺＴ膜の厚さを２２５ｎｍから１７０
ｎｍに減少させることができ、またＶ９０値を低下させ
ることができた。従って、これらの装置は、３Ｖ以下で
動作可能であることを示している。
【００６８】第３の変形として、上記装置において、下
部電極のＩｒＯ2 膜の代わりにＣｅＯ2 またはＣｅＯ2
／ＺｒＯ2 を用いた（表５、実施例３７〜４８）。下部
電極中のＩｒＯ2 は、緩衝層および接着層として作用す
るが、また酸素源としても作用する。これは、ＴＤＳに
より確認された。すなわち、図１２に示すように、Ｉｒ
Ｏ2 を４００℃以上に加熱すると、Ｏ2 が放散され、従
ってＩｒＯ2 を他の材料で置き換えることができる。表
５の結果は、接着／拡散バリア兼酸素貯蔵層として、Ｉ
ｒＯ2 の代わりにＣｅＯ2 またはＣｅＯ2 ／ＺｒＯ2 を
用いることができることを示している。ＴＤＳスペクト
ルは、ＣｅＯ2 もまた酸素源として作用し、５００℃以
上に加熱したときにＯ2 を放散する（図１３参照）。
部電極のＩｒＯ2 膜の代わりにＣｅＯ2 またはＣｅＯ2
／ＺｒＯ2 を用いた（表５、実施例３７〜４８）。下部
電極中のＩｒＯ2 は、緩衝層および接着層として作用す
るが、また酸素源としても作用する。これは、ＴＤＳに
より確認された。すなわち、図１２に示すように、Ｉｒ
Ｏ2 を４００℃以上に加熱すると、Ｏ2 が放散され、従
ってＩｒＯ2 を他の材料で置き換えることができる。表
５の結果は、接着／拡散バリア兼酸素貯蔵層として、Ｉ
ｒＯ2 の代わりにＣｅＯ2 またはＣｅＯ2 ／ＺｒＯ2 を
用いることができることを示している。ＴＤＳスペクト
ルは、ＣｅＯ2 もまた酸素源として作用し、５００℃以
上に加熱したときにＯ2 を放散する（図１３参照）。
【００６９】〔接着性〕アモルファスＳＲＯ膜の如きア
モルファス金属酸化物膜は、ＳＲＯのＴＤＳ分析（図１
４）に示されるように、空気中で貯蔵される間に、空気
中のＣＯ2 およびＨ2 Ｏに対してかなりの反応性を有す
る。Ｈ2 Ｏ（１８Ｍ／ｅ）およびＣＯ2（４４Ｍ／ｅ）
は、いずれも、ＴＤＳの間に膜から脱着される。ベーク
やアニールは、金属酸化物膜と金属膜との間の接着性を
増大させ、Ｈ2 ＯおよびＣＯ2 の吸着量を減少させ、か
つ、膜の酸素含有量を増加させるのに有効であること
が、ＴＤＳ分析（図１５）から分かる。
モルファス金属酸化物膜は、ＳＲＯのＴＤＳ分析（図１
４）に示されるように、空気中で貯蔵される間に、空気
中のＣＯ2 およびＨ2 Ｏに対してかなりの反応性を有す
る。Ｈ2 Ｏ（１８Ｍ／ｅ）およびＣＯ2（４４Ｍ／ｅ）
は、いずれも、ＴＤＳの間に膜から脱着される。ベーク
やアニールは、金属酸化物膜と金属膜との間の接着性を
増大させ、Ｈ2 ＯおよびＣＯ2 の吸着量を減少させ、か
つ、膜の酸素含有量を増加させるのに有効であること
が、ＴＤＳ分析（図１５）から分かる。
【００７０】また、表６に示す結果から、スパッタガス
も接着性に影響を与えることが分かる。すなわち、Ａｒ
ガス中でのスパッタにより得られた膜は、Ａｒ／Ｏ2 中
でのスパッタにより得られた膜よりも良好な接着性を示
す。
も接着性に影響を与えることが分かる。すなわち、Ａｒ
ガス中でのスパッタにより得られた膜は、Ａｒ／Ｏ2 中
でのスパッタにより得られた膜よりも良好な接着性を示
す。
【００７１】
【表６】
さらに、金属酸化物を含む上部電極は、製造処理の間
に、ウエーハ裏側から汚れを除去するために、水に浸漬
されることがときどきある。水は、金属酸化物と反応
し、接着性を低下させる。従って、金属酸化物膜上に金
属層をスパッタする前に、この膜を乾燥することが必要
である。表６に示すように、金属酸化物膜を１５０℃で
ベークするとわずかに接着性が増すけれども、４００℃
でベークすると接着性はより顕著に増大する。ベーキン
グ温度が高ければ高いほど、吸着物を除去するのに有効
であるからである。
に、ウエーハ裏側から汚れを除去するために、水に浸漬
されることがときどきある。水は、金属酸化物と反応
し、接着性を低下させる。従って、金属酸化物膜上に金
属層をスパッタする前に、この膜を乾燥することが必要
である。表６に示すように、金属酸化物膜を１５０℃で
ベークするとわずかに接着性が増すけれども、４００℃
でベークすると接着性はより顕著に増大する。ベーキン
グ温度が高ければ高いほど、吸着物を除去するのに有効
であるからである。
【００７２】
【発明の効果】以上の通り、本発明によれば、上部電極
に酸化膜であるペロブスカイト膜が用いられているの
で、分極反転を繰り返すことにより強誘電体膜に生ずる
酸素の空格子点がペロブスカイト膜の酸素により補わ
れ、強誘電体膜の膜疲労を抑制することができる。従っ
て、良好な疲労特性を有し、信頼性が高く、低電圧での
動作に適用しうるキャパシタを有する半導体装置を提供
することができる。
に酸化膜であるペロブスカイト膜が用いられているの
で、分極反転を繰り返すことにより強誘電体膜に生ずる
酸素の空格子点がペロブスカイト膜の酸素により補わ
れ、強誘電体膜の膜疲労を抑制することができる。従っ
て、良好な疲労特性を有し、信頼性が高く、低電圧での
動作に適用しうるキャパシタを有する半導体装置を提供
することができる。
【図１】本発明の一実施形態による半導体装置を示す断
面図である。
面図である。
【図２】本発明の一実施形態による半導体装置の他の例
を示す断面図である。
を示す断面図である。
【図３】キャパシタの残留分極の変化を示すグラフであ
る。
る。
【図４】キャパシタの抗電圧の変化を示すグラフであ
る。
る。
【図５】実施例１によるキャパシタのヒステリシス特性
を示すグラフである。
を示すグラフである。
【図６】実施例２によるキャパシタのヒステリシス特性
を示すグラフである。
を示すグラフである。
【図７】比較例２によるキャパシタのヒステリシス特性
を示すグラフである。
を示すグラフである。
【図８】本発明の一実施形態による半導体装置の製造方
法を示す工程断面図（その１）である。
法を示す工程断面図（その１）である。
【図９】本発明の一実施形態による半導体装置の製造方
法を示す工程断面図（その２））である。
法を示す工程断面図（その２））である。
【図１０】本発明の一実施形態による半導体装置の製造
方法を示す工程断面図（その３）である。
方法を示す工程断面図（その３）である。
【図１１】本発明の一実施形態による半導体装置の製造
方法を示す工程断面図（その４）である。
方法を示す工程断面図（その４）である。
【図１２】ＩｒＯ2 のＴＤＳスペクトル図である。
【図１３】ＺｒドープＣｅＯ2 のＴＤＳスペクトル図で
ある。
ある。
【図１４】アモルファスＳＲＯのＴＤＳスペクトル図で
ある。
ある。
【図１５】アニールＳＲＯのＴＤＳスペクトル図であ
る。
る。
【図１６】従来の半導体装置のキャパシタの構成を示す
模式断面図である。
模式断面図である。
１０…シリコン基板
１２…素子領域
１４…素子分離膜
１６…サイドウォール絶縁膜
１８…ゲート電極
２０…ソース／ドレイン拡散層
２２…層間絶縁膜
２３…コンタクトホール
２４ａ，２４ｂ…導体プラグ
２６…ストッパ膜
２８…シリコン酸化膜
３０…ＩｒＯX 膜
３４…Ｐｔ膜
３６…下部電極
３８…強誘電体膜
４０…ＳＲＯ膜
４４…Ｐｔ膜
４６…上部電極
４８…キャパシタ
５０…シリコン酸化膜
５２…コンタクトホール
５４…コンタクトホール
５６…局部配線
５８…層間絶縁膜
６０…コンタクトホール
６２…ビット線
１１０…シリコン基板
１２８…シリコン酸化膜
１３０…ＩｒＯ2 膜
１３４…Ｐｔ膜
１３６…下部電極
１３８…強誘電体膜
１４０…ＩｒＯ2 膜
１４４…Ｐｔ膜
１４６…上部電極
１４８…キャパシタ
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｈ０１Ｌ 27/04
27/108
(72)発明者 塚田 峰春
神奈川県川崎市中原区上小田中４丁目１
番１号 富士通株式会社内
(72)発明者 坂井 強志
神奈川県川崎市中原区上小田中４丁目１
番１号 富士通株式会社内
(72)発明者 田村 哲朗
神奈川県川崎市中原区上小田中４丁目１
番１号 富士通株式会社内
(56)参考文献 特開 平10−27888（ＪＰ，Ａ)
特開 平８−274270（ＪＰ，Ａ)
特開 平10−135430（ＪＰ，Ａ)
特開 平５−343616（ＪＰ，Ａ)
Claims (9)
- 【請求項１】 酸化金属膜とこの酸化金属膜上に形成さ
れた金属膜とを含む第１の電極と、 前記第１の電極上に、この電極の金属膜と接して形成さ
れた強誘電体膜と、 前記強誘電体膜上に、この強誘電体膜と接して形成され
た導電性ペロブスカイト膜を含む第２の電極とを含み、 前記第１の電極の酸化金属膜を構成する金属酸化物が、
ＩｒＯ x ，ＲｕＯ x ，ＮｉＯ x ，ＴｉＯ x ，ＺｒＯ x ，
ＣｅＯ x ，ＣｅＯ x ／ＺｒＯ x およびＰｔＯ x からなる
群から選ばれ、 前記金属酸化物が、それに含まれる金属とは異なる、Ｉ
ｒ，Ｒｕ，Ｐｔ，Ｎｉ，Ｔｉ，Ｚｒ，Ｃｅ，Ｂｉおよび
Ｐｂから選ばれる金属により５００ｐｐｍ以上の濃度で
ドープされている 半導体装置。 - 【請求項２】 前記第１の電極の金属膜を構成する金属
が、Ｐｔ，Ｉｒ，Ｎｉ，ＲｈおよびＲｕからなる群から
選ばれる、請求項１記載の半導体装置。 - 【請求項３】 前記金属が、Ｔｉ，Ｐｂ，Ｂｉ，Ｌａ，
Ｓｒ，Ｃａ，ＹおよびＮｂから選ばれる金属によりドー
プされている、請求項２記載の半導体装置。 - 【請求項４】 前記強誘電体膜を構成する材料が、Ｐｂ
（Ｚｒ，Ｔｉ）Ｏ3；Ｌａ，Ｃａ，Ｓｒ，ＹもしくはＮ
ｂによりドープされたＰｂ（Ｚｒ，Ｔｉ）Ｏ3 ；（Ｂ
ａ，Ｓｒ）ＴｉＯ3 ；ＳｒＢｉＴａＯx ；ＳｒＢｉＴａ
ＮｂＯx およびＺｒ，ＰｂもしくはＢａによりドープさ
れたＳｒＢｉＴａＮｂＯx からなる群から選ばれる、請
求項１記載の半導体装置。 - 【請求項５】 前記第２の電極のペロブスカイト膜を構
成する材料が、ＳｒＲｕＯ3 ，（Ｌａ，Ｓｒ）ＲｕＯ
3 ，ＣａＲｕＯ3 ，（Ｃａ，Ｓｒ）ＲｕＯ3 ，ＬａＮｉ
Ｏ3 および（Ｌａ，Ｓｒ）ＣｏＯ3 からなる群から選ば
れる、請求項１記載の半導体装置。 - 【請求項６】 前記第２の電極が、前記ペロブスカイト
膜上に形成された金属膜をさらに含む、請求項１記載の
半導体装置。 - 【請求項７】 前記第２の電極の金属膜を構成する金属
が、Ｐｔ，Ｉｒ，ＮｉおよびＲｕからなる群から選ばれ
る、請求項６記載の半導体装置。 - 【請求項８】 前記金属が、Ｔｉ，Ｐｂ，Ｂｉ，Ｌａ，
Ｓｒ，Ｃａ，ＹおよびＮｂから選ばれる金属によりドー
プされている、請求項７記載の半導体装置。 - 【請求項９】 酸化金属膜とこの酸化金属膜上に形成さ
れた金属膜とを含む第１の電極を形成する工程と、 前記第１の電極上に、この電極の金属膜と接して強誘電
体膜を形成する工程と、 前記強誘電体膜上に、この強誘電体膜と接して形成され
た導電性ペロブスカイト膜を含む第２の電極を形成する
工程とを含み、 前記第２の電極を形成する工程において、ペロブスカイ
ト膜の形成後、このペロブスカイト膜上にさらに金属膜
が形成され、 前記金属膜の形成の前に、前記ペロブスカイト膜が昇温
においてベークされる半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32264198A JP3468706B2 (ja) | 1998-09-17 | 1998-11-12 | 半導体装置およびその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10-263622 | 1998-09-17 | ||
| JP26362298 | 1998-09-17 | ||
| JP32264198A JP3468706B2 (ja) | 1998-09-17 | 1998-11-12 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000156471A JP2000156471A (ja) | 2000-06-06 |
| JP3468706B2 true JP3468706B2 (ja) | 2003-11-17 |
Family
ID=26546112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32264198A Expired - Fee Related JP3468706B2 (ja) | 1998-09-17 | 1998-11-12 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3468706B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100389032B1 (ko) * | 2000-11-21 | 2003-06-25 | 삼성전자주식회사 | 강유전체 메모리 장치 및 그의 제조 방법 |
| JP2002208678A (ja) * | 2001-01-11 | 2002-07-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP3661850B2 (ja) * | 2001-04-25 | 2005-06-22 | 富士通株式会社 | 半導体装置およびその製造方法 |
| JP4011334B2 (ja) | 2001-12-04 | 2007-11-21 | 富士通株式会社 | 強誘電体キャパシタの製造方法およびターゲット |
| JP2004296923A (ja) * | 2003-03-27 | 2004-10-21 | Seiko Epson Corp | 強誘電体キャパシタの製造方法、強誘電体キャパシタ、記憶素子、電子素子、メモリ装置及び電子機器 |
| JP4831562B2 (ja) * | 2005-06-23 | 2011-12-07 | 富士通株式会社 | 強誘電体メモリ装置 |
-
1998
- 1998-11-12 JP JP32264198A patent/JP3468706B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000156471A (ja) | 2000-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3249496B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP5845866B2 (ja) | 半導体装置の製造方法 | |
| US6194228B1 (en) | Electronic device having perovskite-type oxide film, production thereof, and ferroelectric capacitor | |
| JP3319994B2 (ja) | 半導体記憶素子 | |
| KR100306198B1 (ko) | 활성 수소에 의한 열화를 방지한 반도체 메모리 소자 | |
| JP4011334B2 (ja) | 強誘電体キャパシタの製造方法およびターゲット | |
| JP3636900B2 (ja) | 強誘電体集積回路の製造方法 | |
| US6171934B1 (en) | Recovery of electronic properties in process-damaged ferroelectrics by voltage-cycling | |
| JP2007043166A (ja) | 多層下部電極及び多層上部電極を含む強誘電体構造物及びそれの製造方法 | |
| JP5668303B2 (ja) | 半導体装置及びその製造方法 | |
| EP0821415A2 (en) | A capacitor and method of manufacture thereof | |
| JPH10173142A (ja) | 強誘電体キャパシタデバイスおよびその製造方法 | |
| JP5672832B2 (ja) | 半導体装置とその製造方法 | |
| JP2002530862A (ja) | 水素ダメージを受けた強誘電体膜の不活性ガス回復アニーリング | |
| JP4050004B2 (ja) | 半導体装置及びその製造方法 | |
| JP2007088147A (ja) | 半導体装置およびその製造方法 | |
| EP1560265B1 (en) | Method of manufacturing a semiconductor device | |
| KR100382719B1 (ko) | 강유전체 커패시터를 포함하는 반도체 장치 및 그 제조방법 | |
| JP2003007984A (ja) | 拡散防止膜およびその製造方法および半導体記憶素子およびその製造方法 | |
| US6297085B1 (en) | Method for manufacturing ferroelectric capacitor and method for manufacturing ferroelectric memory | |
| JP3468706B2 (ja) | 半導体装置およびその製造方法 | |
| JPH10173140A (ja) | 強誘電体キャパシタの製造方法及び強誘電体メモリ装置の製造方法 | |
| JP2007081443A (ja) | 半導体装置およびその製造方法 | |
| JP3937033B2 (ja) | 強誘電体材料、その製造方法及び強誘電体メモリ | |
| JP2003243628A (ja) | 強誘電体薄膜、強誘電体キャパシタ、及び強誘電体メモリ素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001212 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |