JP2002530862A - 水素ダメージを受けた強誘電体膜の不活性ガス回復アニーリング - Google Patents

水素ダメージを受けた強誘電体膜の不活性ガス回復アニーリング

Info

Publication number
JP2002530862A
JP2002530862A JP2000583076A JP2000583076A JP2002530862A JP 2002530862 A JP2002530862 A JP 2002530862A JP 2000583076 A JP2000583076 A JP 2000583076A JP 2000583076 A JP2000583076 A JP 2000583076A JP 2002530862 A JP2002530862 A JP 2002530862A
Authority
JP
Japan
Prior art keywords
ferroelectric
annealing
inert gas
anneal
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000583076A
Other languages
English (en)
Inventor
ヴィクラム ジョシ，
ナラヤン ソラヤッパン，
ウォルター ハートナー，
グンザー シンドラー，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Symetrix Corp
Original Assignee
Symetrix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Symetrix Corp filed Critical Symetrix Corp
Publication of JP2002530862A publication Critical patent/JP2002530862A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 強誘電体層状超格子材料薄膜（１００，２００，３００，６０１）を含む不揮発性集積回路メモリが形成される。不活性ガス回復アニール（４３４）は、水素により起こる強誘電特性の劣化をなくすために行われる。不活性ガスアニールは、１分〜２時間の時間で３００℃〜１０００℃の温度範囲において行われる。層状超格子材料は、ストロンチウムビスマスタンタレートまたはストロンチウムビスマスタンタルニオベートを含む。集積回路の製造工程が、形成ガスアニール（４３２）を含み、不活性ガス回復アニールが形成ガスアニール後に形成ガスアニールと同じ温度で、またはその近傍で、同じ時間で行われる。不活性ガス回復アニールは、酸素回復アニーリングを不要にし、強誘電体薄膜への損傷のリスクなく水素リッチプラズマプロセスおよび形成ガスアニールを可能にする。不活性ガス雰囲気は、純不活性ガスまたは不活性ガスの混合物を含み得る。

Description

【発明の詳細な説明】
【０００１】 （発明の背景） （１．発明の分野） 本発明は、水素にさらすことに起因する電気特性の劣化を減少するかまたはな
くす、強誘電体集積回路を製造する方法に関する。
【０００２】 （２．問題の提示） 強誘電体化合物は、不揮発性集積回路メモリで使用する際に有利な特性を有す
る。Ｍｉｌｌｅｒによる米国特許第５，０４６，０４３号を参照されたい。キャ
パシタのような強誘電体デバイスは、強誘電体デバイスが所望の電気特性（例え
ば、高い残留分極、良好な抗電界、高い疲労耐性、および低いリーク電流）を有
する場合、不揮発性メモリとして有用である。ＰＺＴ（ジルコン酸チタン酸鉛）
およびＰＬＺＴ（ジルコン酸チタン酸鉛ランタン）のようなＡＢＯ3型の強誘電
体酸化物は、集積回路の実用に向けて研究されている。層状超格子酸化物はまた
、集積回路で使用するために研究されている。Ｗａｔａｎａｂｅによる米国特許
第５，４３４，１０２号を参照されたい。層状超格子材料は、ＰＺＴおよびＰＬ
ＺＴ化合物の特性より何桁も大きな強誘電体メモリにける特性を示す。強誘電体
素子を含む集積回路デバイスが、現在製造されている。それにも関わらず、生産
工程中の水素の劣化というい未だに残る問題により、所望の電気特性を有するＡ
ＢＯ3型酸化物または層状超格子材料化合物のいずれかを用いる強誘電体メモリ
および他のＩＣデバイスの市販量の安価な生産を妨害する。
【０００３】 集積回路における典型的な強誘電体メモリは、半導体基板および強誘電体デバ
イス、通常強誘電体キャパシタとの電気接続した金属酸化物半導体電界効果型ト
ランジスタ（ＭＯＳＦＥＴ）を含む。通常、強誘電体キャパシタは、第１または
下部電極と第２または上部電極との間に配置された強誘電体薄膜を含み、通常、
電極は白金を含む。回路の製造中、ＭＯＳＦＥＴはシリコン基板に欠陥を生じる
状態になる。例えば、ＣＭＯＳ／ＭＯＳＦＥＴ製造プロセスは通常、イオンミリ
ングエッチングおよびプラズマエッチングのような高エネルギー工程を含む。欠
陥はまた、比較的高温（５００°〜９００℃の領域が多い）において、強誘電体
薄膜の結晶化のための熱処理中に生じる。結果として、多数の欠陥が半導体シリ
コン基板の単結晶構造中に発生して、それによりＭＯＳＦＥＴの電気特性におけ
る劣化をもたらす。
【０００４】 ＭＯＳＦＥＴ／ＣＭＯＳのシリコン特性を回復するため、製造プロセスは典型
的には、形成ガスまたは水素アニーリング（「ＦＧＡ」）工程を含み、この工程
でダングリングボンドのような欠陥が水素の還元特性を利用することにより除去
される。大気条件のＨ2ガス熱処理のような水素アニーリングを達成するために
、多様な技術が開発されている。従来より、水素処理は３５０°〜５５０℃、典
型的には４００°〜４５０℃付近で約３０分の間行われる。加えて、ＣＭＯＳ／
ＭＯＳＦＥＴ製造プロセスは、集積回路を水素にさらす他の製造工程を必要とす
る。例えばこの工程は、高温で行われる場合が多く、金属および誘電体を堆積し
、シランまたはＴＥＯＳソースから二酸化シリコンを成長させる水素−リッチプ
ラズマＣＶＤプロセス、および水素または水素プラズマを用いるエッチングプロ
セスである。水素を伴うプロセスの間、水素は、上部電極およびキャパシタの側
面を通って強誘電体薄膜に拡散し、強誘電材料中に含まれる酸化物を還元する。
金属酸化物を還元することにより、吸収された水素はまた強誘電体層表面を金属
化する。これらの影響の結果、キャパシタの電気特性は低下する。この問題は層
状超格子材料化合物を含む強誘電体メモリにおいて深刻である。なぜなら、それ
らの酸化物化合物は特に複雑で、水素還元により劣化し易いためである。形成ガ
スアニール（ＦＧＡ）後、強誘電体の残留分極は非常に低く、情報の記憶に対し
て、もはや適さない。また、リーク電流は増加する。
【０００５】 当該分野において、強誘電体酸化物材料における所望の電気特性の水素劣化を
防ぐまたはなくすためのいくつかの方法が報告されている。約１時間の高温（８
００℃）での酸素アニーリングは、水素処理により劣化した強誘電体特性の実質
的に完全な回復を結果としてもたらす。しかし、高温酸化アニール自体はシリコ
ン結晶構造中に欠陥を生成し得、そしてＣＭＯＳ特性に関するいずれの先行する
形成ガスアニールのプラス効果をも幾分か相殺し得る。特別なメタライゼーショ
ン層および拡散バリア層もまた、高エネルギープロセス工程および形成ガスアニ
ーリング工程における水素の影響を最小化するように調べられてきた。メタライ
ゼーションスキームは典型的に、４００℃以上の温度における酸素含有環境で酸
化する傾向のある材料の使用を含む。アルミニウム（主要なメタライゼーション
材料）は低融点を有し、４５０℃以上の温度に耐えることは不可能である。水素
拡散バリア層を有する強誘電体材料のカプセル化は、実質的に、完全に効果的で
はなく、バリア材料を堆積および除去する工程を含む複雑なプロセススキームを
必要とする。
【０００６】 従って、水素含有処理工程に起因した電気特性の劣化をなくす強誘電体集積回
路の製造方法を見出すことが望ましい。しかし、この製造方法は、実質的な変化
を従来のＣＭＯＳプロセスに加えず、または複雑なプロセススキームを導入しな
い（例えば、水素拡散バリアを有する強誘電体材料のカプセル化等）。
【０００７】 （３．問題の解決） 本発明は、集積回路における強誘電体材料の製造方法を提供する。この製造方
法は、強誘電体酸化物材料における水素の有害な影響をなくし、複雑かつ高価な
処理スキームの付加を避け、酸化アニーリングの逆効果を未然に防ぐ。以前より
水素劣化を最小化するのに不可欠であると考えられた、高温Ｏ2回復アニーリン
グおよび他の複雑な処理工程（例えば、拡散バリアを有する強誘電体のカプセル
化等）を除去することにより、本発明の方法は、ＦｅＲＡＭ製造業者が、強誘電
体素子への永続的損傷のリスクを有することなく従来の水素リッチプラズマプロ
セスおよび形成ガスアニールの（表面状態の回復のための）使用を続けることを
可能にする。
【０００８】 本発明の主要な特徴は、水素劣化の影響をなくす不活性ガス回復アニールを行
なうことであり、それにより、強誘電体素子の所望の電気特性および強誘電体特
性を回復させる。不活性ガス回復アニールは、好適には、水素プラズマプロセス
、形成ガスアニール工程、ならびに還元状態を引き起こす集積回路形成の他の高
エネルギー工程の後に行われる。
【０００９】 不活性ガス回復アニールに用いられるガスは、任意の比較的に不活性なガスで
有り得る（例えば、窒素ならびに希ガス、特にアルゴンおよびヘリウム）。純不
活性ガスまたは不活性ガスの混合物が使用され得る。典型的に不活性ガス回復ア
ニールに使用されるガスは窒素ならびにアルゴンである。
【００１０】 本発明の他の特徴は、強誘電体素子が金属酸化物を含むことである。金属酸化
物材料は、例えば、ＰＺＴ（ジルコン酸チタン酸鉛）およびＰＬＺＴ（ジルコン
酸チタン酸鉛ランタン）等のＡＢＯ3型のペロブスカイト化合物であり得る。好
適には、金属酸化物は、ストロンチウムビスマスタンタレート（ＳＢＴ）または
ストロンチウムビスマスタンタルニオベート（ＳＢＴＮ）等の強誘電体層状超格
子材料である。
【００１１】 不活性ガス回復アニールは、典型的に、１分またはそれ以上の時間期間で３０
０℃〜１０００℃の温度範囲で行われる。集積回路製造プロセスが形成ガスアニ
ールを含む場合、その形成ガスアニールは典型的には、１分〜２時間の時間期間
で３００℃〜１０００℃の温度範囲で行われる。集積回路製造プロセスが形成ガ
スアニールを含む場合、好適には、不活性ガス回復アニールは、形成ガスアニー
ルが行われるのとほぼ同じ温度および時間間隔で行なわれる。実験結果によれば
、形成ガスアニールが、約３０分間、約４００℃〜４５０℃の温度範囲で行われ
る場合、強誘電体素子の強誘電体特性および電気特性は、不活性ガス回復アニー
ルが約３０分間約４００℃〜４５０℃の温度範囲で行われたときに、実質的に完
全に回復される。
【００１２】 好適には、本発明のプロセスは３つのアニールを含む。すなわち、強誘電体材
料を形成するために用いられる強誘電体アニール、形成ガスアニール、ならびに
不活性ガス雰囲気中の回復アニールである。最も好適には、この３つのアニール
が、丁度上述した順序で実行される。
【００１３】 本発明の多数の他の特徴、目的、ならびに利点は、以下の説明から添付図面と
共に読むことで明らかとなる。
【００１４】 （好適な実施形態の詳細な説明） （１．概要） 強誘電体集積回路デバイスを示す図１〜３、５〜６は、実際の集積回路デバイ
スの任意の特定の部分の実際の平面図または断面図であるように意図されないこ
とを理解すべきである。実際のデバイスでは、層は一定ではなく、それらの厚さ
は異なる特性を有するかもしれない。実際のデバイスにおいて種々の層は、曲が
っており重なるエッジを有する場合が多い。その代わりに、実際の図面を用いた
場合に可能であるよりも本発明をより明瞭かつ完全に示すために用いられる理想
的な表示を示す。また、図面は、本発明の方法を用いて製造され得る強誘電体デ
バイスの多数の変形のうち１つのみを示す。図１は、強誘電体キャパシタと電気
的に接続した電界効果トランジスタの形態のスイッチを含む強誘電体メモリを示
す。図２は、プラグを介して以下のスイッチ素子に接続されたスタック型強誘電
体キャパシタを含む強誘電体メモリを示す。しかし、本発明の方法を用いて、図
３に示すように、強誘電体素子をスイッチ素子に組み込んだ強誘電体ＦＥＴメモ
リを製造することもまた企図される。このような強誘電体ＦＥＴは、ＭｃＭｉｌ
ｌａｎの米国特許第５，５２３，９６４号に記載される。同様に、本発明の方法
を用いて製造されたほかの集積回路は、材料の他の元素および他の組成を含み得
る。
【００１５】 図１に注目すると、本発明の方法に従って製造され得る例示的な不揮発性強誘
電体メモリセル部（１００）の断面図を示す。ＭＯＳＦＥＴおよび強誘電体キャ
パシタ素子を含む集積回路を製造する一般的な製造工程は、当該分野で公知であ
り、種々の参考文献（例えば、Ｙｏｓｈｉｍｏｒｉの米国特許第５，５６１，３
０７号）に記載される。従って、図１の回路の素子は、本明細書中では単に示す
だけである。
【００１６】 図１において、電界酸化物領域１０４は、シリコン基板１０２の表面上に形成
される。ソース領域１０６およびドレイン領域１０８は、シリコン基板１０２内
で互いに離れて形成される。ゲート絶縁層１１２は、ソース領域１０６とドレイ
ン領域１０８との間でシリコン基板１０２上に形成される。さらに、ゲート電極
１１０がゲート絶縁層１１２上に形成される。ソース領域１０６、ドレイン領域
１０８、ゲート絶縁層１１２、およびゲート電極１１０を合わせてＭＯＳＦＥＴ
スイッチ１１３を形成する。
【００１７】 ＢＰＳＧ（ボロンリンガラス）から作製される中間誘電体層（ＩＬＤ）１１４
が、基板１０２および電界酸化物領域１０４上に形成される。接着層１１６はＩ
ＬＤ１１４の一部に形成され、次いで強誘電体薄膜キャパシタ１１８が接着層１
１６上に形成さえる。接着層１１６は、例えば、チタンから作製され、典型的に
は２００ｎｍの厚さを有する。
【００１８】 強誘電体キャパシタ１１８は、好ましくは、シリコン、ガリウムヒ素、あるい
は他の半導体、または二酸化シリコン、ガラス、あるいは酸化マグネシウム（Ｍ
ｇＯ）のような絶縁体を含み得る従来のウェハ１４０上に形成される。強誘電体
キャパシタの上部電極および下部電極は、従来よりプラチナを含む。下部電極は
、プラチナ、パラジウム、銀、および金のような非酸化貴金属を含む。貴金属に
加えて、アルミニウム、アルミニウム合金、アルミニウムシリコン、アルミニウ
ムニッケル、ニッケル合金、銅合金、およびアルミニウム銅のような金属が、強
誘電体メモリの電極として用いられ得る。チタンのような接着層は、電極を隣接
するその下にある回路の層またはその上にある回路の層との接着を促進する。
【００１９】 図１において、強誘電体キャパシタ１１８は、プラチナから作製され、２００
ｎｍの厚さを有する下部電極１２０、下部電極１２０上に形成される強誘電体薄
膜１２２、および強誘電体膜１２２上に形成されるプラチナから作製され２００
ｎｍの厚さを有する上部電極１２４を含む。強誘電体薄膜１２２の組成および構
造は、以下でより詳細に述べられる。
【００２０】 ＮＳＧ（ノンドープシリケートガラス）から作製される第２の中間誘電体層（
ＩＬＤ）１２８は、ＩＬＤ１１４上に形成される。ＰＳＧ（リン酸シリケートガ
ラス）膜またはＢＰＳＧ膜もまた、ＩＬＤ１２８に用いられ得る。開口部１１４
Ａは、ＩＬＤ１１４およびＩＬＤ１２８を通じて選択的に開口され、ソース領域
１０６およびゲート領域１０８を露出させる。ソース電極ワイヤリング１３０お
よびドレイン電極ワイヤリング１３２は、開口部１１４Ａを埋めるように形成さ
れる。他の開口部１２８Ａは、ＩＬＤ１２８を通じて選択的に開口されて、上部
電極１２４および可部電極１２０を露出させる。上部電極ワイヤリング１３４お
よび下部電極ワイヤリング１３６が、これら開口部１２８Ａを埋めるように形成
される。ドレイン電極ワイヤリング１３２は、上部電極ワイヤリング１３４に電
気的に接続される。これらのワイヤリング１３０、１３２、１３４、および１３
６の各々は、約３０００Åの厚さを有してＡｌ−Ｓｉから作製される。
【００２１】 図２において、本発明の方法に従って製造され得る例示的な不揮発性強誘電体
メモリセル部（２００）の別の実施形態の断面図を示す。図２のメモリは、キャ
パシタがスイッチ上に配置されたスタック型不揮発性強誘電体メモリセルである
。図２は、電界酸化物領域２０４、ソース領域２０６、ドレイン領域２０８、お
よびゲート領域２１０を示し、これらはＭＯＳＦＥＴスイッチ２１３を形成する
。ソース領域２０６は、ワイヤリングすることによりバイア２３０を介して金属
被膜された回路接続層２３１に接続される。ドレイン領域２０８は、ワイヤリン
グすることによりバイア２３６を介してＩＬＤ２１４を通じて下部電極２２０に
接続される。強誘電体薄膜２２４は、下部電極２２０上に配置され、上部電極２
２４は，薄膜２２２上にある。パターニング後、層２２０、２２２、および２２
４は、ＩＬＤ２２８によって覆われたキャパシタ２１８を形成する。
【００２２】 図３において、本発明の方法に従って製造され得る例示的な不揮発性強誘電体
トランジスタ部（３００）の断面図を示す。ソース領域３０６、ドレイン領域３
０８がシリコン半導体基板３０２に配置される。強誘電体薄膜３２２は、その薄
膜３２２の一部３２１がソース領域３０６に接触し、薄膜３２２の一部３２３が
ドレイン領域３０８に接触するように、基板３０２上に配置される。上部電極層
３２４は、集積回路の残りと電気的に接触する。
【００２３】 強誘電体薄膜１２２、２２２、３２２の組成は、チタン酸塩（例えば、ＢａＴ
ｉＯ3、ＳｒＴｉＯ3、ＰｂＴｉＯ3（ＰＴ）、（ＰｂＬａ）（ＺｒＴｉ）Ｏ3（Ｐ
ＬＺＴ）、Ｐｂ（ＺｒＴｉ）Ｏ3（ＰＺＴ））、またはニオブ酸塩（例えば、Ｋ
ＮｂＯ3）のようなＡＢＯ3型のペロブスカイト、そして好ましくは層状超格子材
料を含む適切な強誘電体材料からなる群から選択され得るが、これらに限定され
ない。
【００２４】 １９９６年５月２１日に発行された米国特許第５，５１９，２３４号は、スト
ロンチウムビスマスタンタレート（ＳＢＴ）のような層状超格子化合物が、従来
の最良とされる材料と比較して強誘電体アプリケーションにおける優れた特性を
有し、高い誘電率および低いリーク電流を有する。１９９５年７月１８日に発行
された米国特許第５，４３４，１０２号および１９９５年１１月２１日に発行さ
れた米国特許第５，４６８，６８４号は、これらの材料を実際の集積回路に組み
込むためのプロセスを記載する。金属酸化物であるＳｒＢｉ2Ｔａ2Ｏ9（ＳＢＴ
）およびＳｒＢｉ2（Ｔａ1-xＮｂx）2Ｏ9（ＳＢＴＮ）（ここで０≦ｘ≦１）の
ような強誘電体層状超格子材料は、現在、不揮発性メモリアプリケーション（Ｆ
ｅＲＡＭ）におけるキャパシタ誘電体として使用するために開発中である。
【００２５】 層状超格子材料は、以下の式で一般にまとめられ得る。
【００２６】
【数１】 ここでＡ１，Ａ２，．．．Ａｊは、ペロブスカイト型構造におけるＡサイト元素
を表す。Ａサイト元素は、ストロンチウム、カルシウム、バリウム、ビスマス、
鉛等の元素であり得る。Ｓ１，Ｓ２．．．Ｓｋは超格子ジェネレータ元素を表し
、この超格子ジェネレータ元素は、通常ビスマスであるが、＋３の価数を有する
イットリウム、スカンジウム、ランタン、アンチモン、クロム、タリウム等の材
料もまた可能である。Ｂ１，Ｂ２．．．Ｂｌは、ペロブスカイト型構造のＢサイ
ト元素を表し、このＢサイト元素は、チタン、タンタル、ハフニウム、タングス
テン、ニオブ、ジルコニウム等の元素であり得る。Ｑはアニオンを表し、一般に
酸素であるが、フッ素、塩素のような他の元素、ならびに酸化フッ素、酸化塩素
等のこれらの元素の混成体もまた可能である。式（１）の上付き文字は、各元素
の価数を示す。例えば、Ｑは酸素のＯであり、そしてｑは２である。下付き文字
は、化合物１モル中の材料のモル数、すなわち単位格子に関して言えば、単位格
子中の平均の元素の原子数を示す。下付き文字は、整数または分数であり得る。
つまり、式（１）は、単位格子が結晶材料（例えば、ＳｒＢｉ2（Ｔａ0.75Ｎｂ0 .25 ）2Ｏ9）全体にわたって変化し得る場合、Ｂサイトの７５％がタンタル原子
で占められ、Ｂサイトの２５％がニオブ原子で占められる。化合物中に１つのＡ
サイト元素しか存在しない場合、Ａサイトは「Ａ１」元素で表され、ｗ２．．．
ｗｊすべてゼロに等しくなる。化合物中に１つのＢサイト元素しか存在しない場
合、Ｂサイトは「Ｂ１」元素で表され、ｙ２．．．ｙｌはすべてゼロに等しくな
る。超格子ジェネレータ元素の場合も同様である。通常の場合、１つのＡサイト
元素、１つの超格子ジェネレータ元素、そして１つまたは２つのＢサイト元素が
存在するが、本発明がそれらのサイトおよび超格子ジェネレータのいずれもが複
数の元素を有することができる場合を含むように意図されているため、式（１）
はより一般的な形式で書かれている。ｚの値は、以下の等式から見出される。
【００２７】
【数２】 式（１）は、１９９６年５月２１日に発行された米国特許第５，５１９，２３４
号に記載の３つすべてのスモレンスキータイプの化合物を含む。層状超格子材料
は、式（１）に合うことが可能なすべての材料を含むわけではないが、自身を異
なる交互層を有する結晶構造に自発的に形成する材料をのみを含む。
【００２８】 以前に用いられた用語「化合物」は、理想的な分子すべてが、同じ化学元素お
よび構造を含む均一な物質を指す。用語「材料」は、異なる組成の分子を含み得
る。例えば、層状超格子材料のストロンチウムビスマスタンタルニオベートは、
２つの異なる種類の原子（タンタルおよびニオブ）が結晶構造のＢサイト位置を
様々な占める、相互結合した結晶格子を含む。にもかかわらず、用語「層状超格
子材料」「層状超格子化合物」および「層状超格子材料化合物」は、本明細書中
では実質的に（ｖｉｒｔｕａｌｌｙ）置き換え可能に用いられ、それらの意味す
るところは、文脈から明らかである。
【００２９】 用語「基板」は、集積回路が形成されるその下にあるウェハ１０２、およびＢ
ＰＳＧ層１１４のような薄膜層が堆積される任意の物体を意味し得る。本開示内
容において、「基板」は対象となる層が付与される物体を意味し、例えば、本出
願人らが１２０のような下部電極について述べている場合には、基板は電極１２
０が形成される層１１６および１１４を含む。
【００３０】 用語「薄膜」は、集積回路の分野で用いられる場合のように本明細書中で用い
られる。概して、薄膜とは、１ミクロン未満の厚さの膜を意味する。本明細書中
で開示される薄膜は、全ての場合において０．５ミクロン未満の厚さである。好
ましくは、強誘電体薄膜１２２は、２０ｎｍ〜３００ｎｍの厚さであり、最も好
ましくは１２０ｎｍ〜２５０ｎｍの厚さである。集積回路技術によるこれらの薄
膜を、全体的に異なるプロセスによって形成される巨視的なキャパシタ技術の層
状キャパシタと混同すべきでない。この巨視的なキャパシタ技術は、集積回路技
術と一致しない。
【００３１】 本明細書中の用語「化学量論的」は、層状超格子材料のような材料の固体膜、
またはある材料を形成するための前駆体の両方に適用され得る。固体膜に適用さ
れる場合には、最終的な固体膜の各元素の実際の相対量を示す式を指す。前駆体
を指す場合には、前駆体中の材料のモル比を指す。「平衡」化学量論式は、結晶
格子のすべてのサイトが占められた状態の材料の完全な結晶構造を形成するため
に、各元素がちょうど十分なだけある式であるが、実際には通常室温で、結晶中
にはいくつかの欠陥がある。例えば、ＳｒＢｉ2（ＴａＮｂ）Ｏ9およびＳｒＢｉ 2 （Ｔａ1.44Ｎｂ0.56）Ｏ9は、平衡化学量論式である。これとは逆に、ストロン
チウム、ビスマス、タンタル、ニオブのモル比が、それぞれ１、２．１８、１．
４４、および０．５６であるストロンチウムビスマスタンタルニオベートの前駆
体は、完全な結晶性材料を形成するために必要な量を越える過剰ビスマスを含む
ため、本明細書中において非平衡「化学量論」式ＳｒＢｉ2.18（Ｔａ1.44Ｎｂ0. 56 ）Ｏ9によって表される。本開示内容において、金属元素の「過剰」量は、す
べての原子サイトが占められており、いずれの金属量も全く残らない状態の所望
の材料を作製するために存在する他の金属と結合するために必要な量よりも多い
量を意味する。しかし、当該分野で知られているように、酸化ビスマスは、非常
に揮発しやすく、本発明に従って電子デバイスを製造する際に多くの熱が用いら
れるので、本発明のプロセスにしたがって作製された固体強誘電体層１２２、２
２２、３２２中のビスマスのモル比は、前駆体の化学量論式におけるビスマスの
モル比よりも概して少ない。しかし、本発明のプロセスに従って作製された強誘
電体層１２２、２２、３２２中のストロンチウム、タンタル、およびニオブのモ
ル比は、前駆体の化学量論式の所与のモル比に極めて近いかまたは一致する。Ｗ
ａｔａｎａｂｅらに付与された米国特許第５，４３４，１０２を参照されたい。
【００３２】 化学量論的平衡量を越える超格子ジェネレータ元素またはＢサイト元素量を有
する前駆体から作製された層状超格子材料が、水素による劣化に対して平衡化学
量論式に対応する金属量を含む前駆体から作製される材料よりも耐性があること
もまた、当該分野で公知である。例えば、平衡式に存在する量よりも多く、また
はそれに加えてビスマスおよびニオブのような少なくとも１つの金属の前駆体中
の量によって、水素劣化が妨げられる。
【００３３】 図４に示す図は、強誘電体メモリを作製するために、本発明の方法を含むプロ
セス４１０の製造工程のフローシートである。工程４１２では、半導体基板が提
供されて、その基板上に工程４１４でスイッチが形成される。スイッチは典型的
にはＭＯＳＦＥＴである。工程４１６において、絶縁層を形成して、形成される
べき強誘電体素子とスイッチ素子を分離する。工程４１８において、下部電極が
形成される。好ましくは、下部電極はプラチナから作製され、スパッタリング堆
積して約２００ｎｍの厚さを有する層を形成する。好適な方法において、約２０
ｎｍのチタンまたは窒化チタンから作製される接着層は、下部電極を堆積する前
にこの工程で形成される。強誘電体薄膜は、工程４２２で下部電極に付与される
。好適な方法において、強誘電体薄膜は、層状超格子材料を含む。ＭＯＣＶＤ法
は、強誘電体薄膜を形成するために最も好適な方法である。強誘電体薄膜はまた
、スピンコーティング、または米国特許第５，４５６，９４５号に記載されるミ
スト化堆積法のような液体堆積技術を用いて、付与され得る。工程４２０におい
て、所望の強誘電体薄膜を形成する層上超格子材料の化学前駆体が調製される。
通常、前駆体溶液は、化学前駆体化合物を含む市販の溶液から調製される。好適
な実施形態は、式ＳｒＢｉ2Ｔａ2Ｏ9にほぼ相当するストロンチウム、ビスマス
、およびタンタル元素の相対モル比を含む前駆体溶液を利用する。別の好適な実
施形態は、式ＳｒＢｉ2（Ｔａ1-xＮｂx）2Ｏ9（ここでｘは約０．５）にほぼ相
当するストロンチウム、ビスマス、タンタル、およびニオブ元素の相対モル比を
含む前駆体溶液を利用する。好ましくは、市販の溶液に供給される様々な前駆体
の濃度は、工程４２０で調製され、特定の製造または動作条件に適応させる。例
えば、層状超格子薄膜用の市販の溶液中の様々な元素の化学量論量は、式ＳｒＢ
ｉ2.18（Ｔａ1.44Ｎｂ0.56）Ｏ9であり得る。しかし、この溶液に過剰なニオブ
またはビスマスを添加して、水素アニーリングによる劣化から強誘電体化合物を
保護する過剰酸化物を生成することが、望ましくあり得る。好ましくは、付与工
程４２２に処置工程４２４が続き、この工程４２４は、好ましくは、液体堆積の
場合には乾燥工程、高速熱プロセス（ＲＴＰ）のような高温での結晶化副工程を
含み、付与工程４２２の間、またはその後紫外線照射による処置を含みうる。例
えば、典型的なスピンオン手順では、前駆体のコーティングが付与されそして乾
燥される。次いで、別の前駆体のコーティングが付与されそして乾燥される。付
与工程４２２および処置工程４２４は、数回繰り返され得る。次いで処置された
膜は、工程４２６において、結果的に得られる強誘電体薄膜を形成するために酸
素中でアニーリングされる。工程４２２〜４２６に続いて、工程４２８で上部電
極が形成される。工程４２８および他の工程は、典型的には、ターゲットのスパ
ッタリング、イオンミリングまたはＲＩＥエッチング、およびアッシング等の高
エネルギーの材料堆積およびパターニングの副工程を含む。
【００３４】 回路は、概して、多くの副工程（例えば、ＩＬＤの堆積、パターニングならび
にミリング、およびワイヤリング層の堆積）を含み得る工程４３０で完了する。
【００３５】 工程４３２において、ワークピースの水素アニーリングが、酸素熱処置および
他の高エネルギー処理工程によって、シリコン基板中に生じる欠陥を十分になく
すために選択された温度およびアニーリング時間で行われる。他の代替工程より
も複雑でないため、水素アニーリング工程は、好ましくは、大気条件下でＨ2ガ
スの混合物（例えばＮ2中に１〜５％Ｈ2）を用いた形成ガスアニーリング（ＦＧ
Ａ）で行われる。好ましくは、形成ガスアニーリングは、約３０分間４００〜４
５０℃の範囲の温度で行われる。
【００３６】 工程４３４において、本発明の不活性ガス回復アニーリングは、水素化条件ま
たは還元条件を引き起こす水素アニーリングおよび他のプロセス工程の結果とし
て劣化した強誘電体素子の電気的特性を回復するために行われる。１分〜２時間
の期間３００〜１０００℃の範囲の温度で行われる不活性ガス回復アニーリング
は、強誘電体において水素還元によって生じた電気的特性の劣化を効果的になく
す（ｒｅｖｅｒｓｅ）。不活性ガスアニーリング温度が上昇するにつれて、そし
てアニーリング期間が増加するにつれて、不活性ガス回復アニーリングの有益な
効果は増大する。好ましくは、集積回路の不活性ガス回復アニーリングは、形成
ガスアニーリングと同じ温度またはそれに近い温度、そして形成ガスアニーリン
グとほぼ同じ期間で不活性ガス雰囲気の環境条件下で行われる。従って、プロセ
ス４１０の好適な実施形態の不活性ガスアニーリング工程４３４において、集積
回路の一部が、約３０分間４００〜４５０℃の範囲の温度で不活性ガス雰囲気内
に置かれる。
【００３７】 集積回路製造の分野では、窒素ガスが一般に反応しないまたは不活性であると
みなされる。不活性ガス雰囲気は、純Ｎ2または希ガス（例えばアルゴン）のよ
うな他の不活性ガスであり得るか、または不活性ガスの混合物であり得る。
【００３８】 本発明の不可性ガス回復アニーリングは、ＡＢＯ3タイプのペロブスカイトお
よび層状超格子材料を含む金属酸化物強誘電体材料の電気特性を保護する際に有
効である。特に、実験結果は、不活性ガス回復アニーリングの処置は、一般的な
化学量論式ＳｒＢｉ2Ｔａ2Ｏ9にほぼ相当する組成を有する前駆体溶液から作製
される層状超格子材料中の所望の強誘電体特性を回復する際に有効であることを
示す。
【００３９】 図５は、例示的なウェハの上面図であり、本発明に従って基板５００上に製造
された薄膜キャパシタ５９６、５９８、および６００が大きく拡大されて示され
る。図６は、線６−６にそって取られた図５の断面の一部（６０１）であり、こ
の図は、本発明に従って製造された薄膜キャパシタデバイス（６００）を示す。
二酸化シリコン層６０４は、シリコン結晶基板６０２上に形成される。チタン接
着層６１６が二酸化シリコン層６０４上に形成される。次いで、プラチナから作
製される下部電極６２０が、接着層６１６上にスパッタリング堆積される。層６
２２は強誘電体薄膜であり、層６２４はプラチナから作製される上部電極を示す
。
【００４０】 （実施例１） ３０分間の４３０℃の温度での形成ガスアニーリング前後の、ストロンチウム
ビスマスタンタルキャパシタの電気的特性を調べた。次いで、３０分間の４３０
℃で純Ｎ2ガスを用いて不活性ガス回復アニーリングでそのキャパシタを処置し
、電気的特性を再度測定した。
【００４１】 Ｋｏｊｕｎｄｏ Ｃｈｅｍｉｃａｌ Ｃｏｒｐｏｒａｔｉｏｎから市販される
ストロンチウムビスマスタンタレート（ＳＢＴ）前駆体溶液からキャパシタを製
造した。その溶液は、化学量論式ＳｒＢｉ2Ｔａ2Ｏ9に相当する化学前駆体の量
を含んだ。０．２ｍｏｌ／ｌ前駆体市販溶液は、ビスマス２−エチルヘキサノエ
ート、ストロンチウム２−エチルヘキサノエート、およびタンタル２−エチルヘ
キサノエートを含んだ。概して、Ｗａｔａｎａｂｅの米国特許第５，４３４，１
０２号に記載される方法に従って、層状超格子化合物を含む強誘電体キャパシタ
を前駆体溶液から形成した。
【００４２】 一連のｐ型１００Ｓｉウェハ基板６０２を酸化して、二酸化シリコン層６０４
を形成した。１０〜２０ｎｍの範囲の厚さを有するチタン接着層６１６を基板上
にスパッタリングし、その後１００〜３００ｎｍの範囲の厚さを有する下部プラ
チナ電極６２０を接着層６１６上にスパッタリング堆積した。６５０℃でＯ2中
３０分間アニーリングし、低真空中で１８０℃３０分間脱水した。堆積前に、ｎ
ブチルアセテートを用いて０．２モル濃度のＳＢＴ前駆体溶液を０．１２モル濃
度まで希釈した。ＳＢＴ前駆体の０．１２モル濃度溶液のスピンコーティングを
下部電極６２０上に３０秒間１８００ｒｐｍで堆積した。この堆積したスピンコ
ーティングを１６０℃１分間、２６０℃まで温度を上げて４分間脱水した。スピ
ンコーティング工程および脱水工程のシーケンスを繰り返した。高速熱アニーリ
ング（ＲＴＡ７２５℃で３０秒、１００℃／秒）を用いてコーティングを結晶化
した。１７０ｎｍの厚さを有する強誘電体薄膜６２２をこれらの工程により形成
した。ウェハおよび堆積された層にＯ2ガスまたはＮ2ガス中で８００℃６０分間
の第１のアニーリングを施した。プラチナをスパッタリング堆積し、１００〜２
００ｎｍの範囲の厚さを有する上部電極層６２４を作製した。プラチナおよびス
トロンチウムビスマスタンタレート層をミリングして、キャパシタを形成し、そ
の後アッシングを行い、続いてＯ2ガスまたはＮ2ガス中で８００℃３０分間の第
２のアニーリングを施した。
【００４３】 キャパシタを水素ガス中でアニーリングする前に、５個のキャパシタの電気的
特性（各キャパシタは７８５４μｍ2の面積を有する）を測定した。
【００４４】 次いで、３０分間４３０℃の環境条件下でＨ2−Ｎ2（Ｈ2５％）混合気体中で
、キャパシタに形成ガスアニーリング（ＦＧＡ）を行った。
【００４５】 最終的に、ＦＧＡを受けたキャパシタサンプルについて、不活性ガス回復アニ
ーリングを行った。３０分間４３０℃の温度で５ｌ／ｍの流量で純Ｎ2ガス中、
サンプルをアニーリングした。残留分極および抗電界を３ボルトで測定し、電流
密度を０〜１０ボルトの間で測定した。
【００４６】 図７は、３ボルトで測定したヒステリシス曲線のグラフであり、図中ストロン
チウムビスマスタンタレート薄膜キャパシタの、形成ガスアニーリング前、３０
分間４３０℃の形成ガスアニーリング後、そして３０分間４３０℃のＮ2ガス回
復アニーリング後について、分極（μＣ／ｃｍ2）を電界（ｋＶ／ｃｍ）の関数
としてプロットした。図８は、形成ガスアニーリング前、３０分間４３０℃の形
成ガスアニーリング後、そして３０分間４３０℃のＮ2ガス回復アニーリング後
のストロンチウムビスマスタンタレート薄膜キャパシタにおける、リーク電流（
Ａ／ｃｍ2）対印加電圧（ボルト）のグラフである。
【００４７】 図７に示される測定結果に基づいて、テストされたサンプルは、形成ガスアニ
ーリング前、±３ボルトで測定された１９．０６（μＣ／ｃｍ2）の残留分極（
２Ｐｒ）を有した。形成ガスアニーリング後、分極は、１０．２４μＣ／ｃｍ2
まで減少した。純窒素中での回復アニーリング後、分極は１８．１１μＣ／ｃｍ 2 まで増加し、この値は初期値の９５％である。図８は、形成ガスアニーリング
の結果、テストトランジスタのリーク電流は約５倍だけ増加したということを示
す。しかしＮ2ガス回復アニーリング後、リーク電流はもとのサンプルと同じか
またはそれよりも低くさえなった。
【００４８】 （実施例２） トランジスタチップの電気的特性についてＦＧＡ後の窒素回復アニーリングの
効果を調べた。３０分間４３０℃での形成ガスアニーリング後に、ゲート電圧の
関数としてドレイン電流を測定した。次いで、Ｎ2ガス回復アニーリングを３０
分間４３０℃で行い、同じタイプの電流対電圧の測定を行った。図９は、形成ガ
スアニーリング、続いてＮ2ガス回復アニーリング後、３つの異なるバルク電圧
Ｖbulkについて、ドレイン電流のｌｏｇ10Ｉdrain（アンペア）をテストキャパ
シタのＶgate（ボルト）の関数としてプロットしたグラフである。図１０は、形
成ガスアニーリング、続いてＮ2ガス回復アニーリング後、３つの異なるバルク
電圧Ｖbulkについて、ドレイン電流のＩdrain（アンペア）をテストキャパシタ
のＶgate（ボルト）の関数としてプロットしたグラフである。図９および１０は
、トランジスタの電気的特性の変化が生じなかったことを示す。
【００４９】 従って、実施例１および２の結果は、不活性ガス回復アニーリングが、強誘電
体金属酸化物薄膜の強誘電性特性を効果的に回復させ、一方でシリコン基板およ
びＣＭＯＳ／ＭＯＳＦＥＴ素子の表面の状態に対するダメージを最小化するとい
うことを示す。
【００５０】 本発明の方法を単独で、または他の方法、デバイスおよび水素劣化による有害
な影響を防ぐまたは回復するために意図された組成とを組み合わせて用いること
ができる。本発明はこのような他の手段の必要性を取り除くために意図されてさ
えいるが、にもかかわらず、例えば水素バリア層とともに用いることができる。
本発明の方法は、どのように生じるかに関わらず、水素劣化を回復することに有
効である。還元条件は、集積回路の製造中の多くの環境で起こり得、ウェハのル
ーチン処理でさえ水素劣化を生じ得ることになる。従って、不活性ガス回復アニ
ーリングは、集積回路が形成ガスアニーリングによる影響を受けてなくても、有
効である。
【００５１】 水素にさらすことを可能にし、それにも関わらず良好な電気的特性を有した強
誘電体デバイスとなる強誘電体集積回路を製造するための方法を記載してきた。
図面に示され、かつ本明細書内に記載される特定の実施形態は例示目的であり、
そして上記の特許請求の範囲に記載される本発明を限定するように構成されるべ
きでないことを理解されたい。さらに、当業者が、発明の概念から逸脱すること
なく記載される特定の実施形態の多くの使用および改変をなし得ることは、明ら
かである。例えば、集積回路の不活性ガス回復アニーリングは、強誘電体メモリ
デバイスを製造するためのプロセスの重要な一部であると認められるため、本方
法は、他のプロセスと組み合わされて、記載される方法について変形例を提供す
ることが可能である。また、いくつかの例では記載される工程を異なる順番で行
ってもよく、または等価な構造およびプロセスが記載される様々な構造およびプ
ロセスと置換されてもよいことが明らかである。従って、本発明は、記載される
製造プロセス、電子デバイス、および電子デバイス製造方法において、および／
または記載される製造プロセス、電子デバイス、および電子デバイス製造方法に
よって備えられるすべての新規な特徴および新規な特徴の組合せを包含するよう
き構築されるべきである。
【図面の簡単な説明】
【図１】 図１は、本発明の方法によって製造され得る集積回路の一部の断面図であり、
キャパシタがスイッチから横方向にオフセットした不揮発性強誘電体メモリセル
を示す。
【図２】 図２は、本発明の方法によって製造され得る集積回路の一部の模式的断面図で
あり、キャパシタがスイッチの上部に位置したスタック型不揮発性強誘電体メモ
リセルを示す。
【図３】 図３は、本発明の方法によって製造され得る集積回路の一部の模式的断面図で
あり、強誘電体トランジスタを示す。
【図４】 図４は、本発明に従う不揮発性強誘電体メモリデバイスを製造するプロセスの
好適な実施形態を示すフローチャートである。
【図５】 図５は、例示的なウェハの平面図であり、このウェハ上に、本発明に従って製
造された薄膜キャパシタが大きく拡大されて示されている。
【図６】 図６は、ライン６〜６に沿って取られた図５の断面の一部であり、本発明に従
って製造された薄膜キャパシタデバイスを示す。
【図７】 図７は、３ボルトで測定されたヒステリシス曲線であり、このヒステリシス曲
線において分極（μＣ／ｃｍ2）が、形成ガスアニール前、３０分間４３０℃の
形成ガスアニール後、ならびに３０分間４３０℃のＮ2ガス回復アニール後のス
トロンチウムビスマスタンタレート薄膜キャパシタに対する電界（ｋＶ／ｃｍ）
の関数としてプロットされている。
【図８】 図８は、形成ガスアニール前、３０分間４３０℃の形成ガスアニール後、なら
びに３０分間４３０℃のＮ2ガス回復アニール後のストロンチウムビスマスタン
タレートキャパシタにおけるリーク電流（Ａ／ｃｍ2）対印加電圧（ボルト）の
グラフである。
【図９】 図９は、テストトランジスタにおけるドレイン電流Ｉdrain（アンペア）の対
数ｌｏｇ10が、形成ガスアニール（ＦＧＡ）後、次いで続くＮ2ガス回復アニー
ル後に測定された３つの異なるバルク電圧（Ｖbulk）についてＶgate（ボルト）
の関数としてプロットされたグラフである。
【図１０】 図１０は、テストトランジスタにおけるドレイン電流Ｉdrain（アンペア）が
、形成ガスアニール（ＦＧＡ）後、次いで続くＮ2ガス回復アニール後に測定さ
れた３つの異なるバルク電圧（Ｖbulk）についてＶgate（ボルト）の関数として
プロットされたグラフである。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年１１月２２日（２０００．１１．２２）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正内容】
【０００５】 当該分野において、強誘電体酸化物材料における所望の電気特性の水素劣化を
防ぐまたはなくすためのいくつかの方法が報告されている。約１時間の高温（８
００℃）での酸素アニーリングは、水素処理により劣化した強誘電体特性の実質
的に完全な回復を結果としてもたらす。しかし、高温酸化アニール自体はシリコ
ン結晶構造中に欠陥を生成し得、そしてＣＭＯＳ特性に関するいずれの先行する
形成ガスアニールのプラス効果をも幾分か相殺し得る。特別なメタライゼーショ
ン層および拡散バリア層もまた、高エネルギープロセス工程および形成ガスアニ
ーリング工程における水素の影響を最小化するように調べられてきた。メタライ
ゼーションスキームは典型的に、４００℃以上の温度における酸素含有環境で酸
化する傾向のある材料の使用を含む。アルミニウム（主要なメタライゼーション
材料）は低融点を有し、４５０℃以上の温度に耐えることは不可能である。水素
拡散バリア層を有する強誘電体材料のカプセル化は、実質的に、完全に効果的で
はなく、バリア材料を堆積および除去する工程を含む複雑なプロセススキームを
必要とする。従来技術はまた、ＡＢＯ3タイプの材料において、不活性ガス回復
アニールも示す。Ｋｈａｍａｎｋａｒ，Ｒ．らの「Ｉｍｐａｃｔ ｏｆ ｐｏｓ
ｔ ｐｒｏｃｅｓｓｉｎｇ ｄａｍａｇｅ ｏｎ ｔｈｅ ｐｅｒｆｏｒｍａｎ
ｃｅ ｏｆ ｈｉｇｈ ｄｉｅｌｅｃｔｒｉｃ ｃｏｎｓｔａｎｔ ＰＬＺＴ
ｔｈｉｎ ｆｉｌｍ ｃａｐａｃｉｔｏｒｓ ｆｏｒ ＵＬＳＩ ＤＲＡＭ ａ
ｐｐｌｉｃａｔｉｏｎｓ」Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ ｏｆ Ｔｈｅ
Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉ
ｎｇ １９９４、Ｓａｎ Ｆｒａｎｃｉｓｃｏ、ＣＡ、ＵＳＡ、１９９４年１２
月１１〜１４日、３３７〜３４０頁、ＸＰ０００５８５５０２、１９９４、Ｎｅ
ｗ Ｙｏｒｋ、ＵＳＡ、ＩＥＥＥ、ＩＳＢＮ：０−７８０３−２１１１−１；Ｈ
ａｄａｄ Ｄ．らの「Ｔｈｅ ｅｆｆｅｃｔｓ ｏｆ ｆｏｒｍｉｎｇ ｇａｓ
ａｎｎｅａｌ ｏｎ ｔｈｅ ｅｌｅｃｔｒｉｃａｌ ｃｈａｒａｃｔｅｒｉ
ｓｔｉｃｓ ｏｆ Ｉｒ−ｅｌｅｃｔｒｏｄｅｄ ＢＳＴ ｔｈｉｎ ｆｉｌｍ
ｃａｐａｃｉｔｏｒｓ」Ｎｉｎｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐ
ｏｓｉｕｍ ｏｎ Ｉｎｔｅｇｒａｔｅｄ Ｆｅｒｒｏｅｌｅｃｔｒｉｃｓ、Ｓ
ａｎｔａ Ｆｅ、ＮＭ、ＵＳＡ、１９９７年３月３〜５日、ｖｏｌ．１７、ｎｏ
．１〜４、４６１〜４６９頁、ＸＰ０００８６３０１１ Ｉｎｔｅｇｒａｔｅｄ
Ｆｅｒｒｏｅｌｅｃｔｒｉｃｓ、１９９７、Ｇｏｒｄｏｎ ＆ Ｂｒｅａｃｈ
、Ｎｅｔｈｅｒｌａｎｄｓ、ＩＳＳＮ：１０５８−４５８７；ＥＰ−Ａ−０６６
９６５５（Ｒａｍｔｒｏｎ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｒｐ．）１９９
５年８月３０日（１９９５−０８−３０）；およびＥｖａｎｓ，Ｊ Ｔ Ｊｒ．
らの「Ｅｆｆｅｃｔ ｏｆ ｈｙｄｒｏｇｅｎ ａｎｎｅａｌｓ ｏｎ ｎｉｏ
ｂｉｕｍ−ｄｏｐｅｄ ｌｅａｄ ｚｉｒｃｏｎａｔｅ ｔｉｔａｎａｔｅ ｃ
ａｐａｃｉｔｏｒｓ ｗｉｔｈ ｌａｎｔｈａｎｕｍ ｓｔｒｏｎｔｉｕｍ ｃ
ｏｂａｌｔ ｏｘｉｄｅ／ｐｌａｔｉｎｕｍ ｅｌｅｃｔｒｏｄｅｓ」１６th
Ｍｅｅｔｉｎｇ ｏｎ Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｍａｔｅｒｉａｌｓ ａ
ｎｄ ｔｈｅｉｒ Ａｐｐｌｉｃａｔｉｏｎｓ（ＦＭＡ−１６）、Ｋｙｏｔｏ、
Ｊａｐａｎ、１９９９年５月２６〜２９日、ｖｏｌ．３８、ｎｏ．９Ｂ、１９９
９年９月（１９９９−０９）、５３６１〜５３６３頁、ＸＰ０００８６３１５０
Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ
、Ｐａｒｔ １（Ｒｅｇｕｌａｒ Ｐａｐｅｒｓ、Ｓｈｏｒｔ Ｎｏｔｅｓ ＆
Ｒｅｖｉｅｗ Ｐａｐｅｒｓ）ＩＳＳＮ：００２１−４９２２を参照されたい
。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正内容】
【０００７】 （３．問題の解決） 本発明は、集積回路における不揮発性集積回路メモリの製造方法を提供する。
この製造方法は、強誘電体層状超格子材料における水素の有害な影響をなくし、
複雑かつ高価な処理スキームの付加を避け、酸化アニーリングの逆効果を未然に
防ぐ。以前より水素劣化を最小化するのに不可欠であると考えられた、高温Ｏ2
回復アニーリングおよび他の複雑な処理工程（例えば、拡散バリアを有する強誘
電体のカプセル化等）を除去することにより、本発明の方法は、ＦｅＲＡＭ製造
業者が、強誘電体素子への永続的損傷のリスクを有することなく従来の水素リッ
チプラズマプロセスおよび形成ガスアニールの（表面状態の回復のための）使用
を続けることを可能にする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正内容】
【００１０】 好ましくは、層状超格子材料は、ストロンチウムビスマスタンタレート（ＳＢ
Ｔ）またはストロンチウムビスマスタンタルニオベート（ＳＢＴＮ）である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョシ， ヴィクラム アメリカ合衆国 コロラド 80919， コ ロラド スプリングス， オーバーランド ドライブ 6719 (72)発明者 ソラヤッパン， ナラヤン アメリカ合衆国 コロラド 80919， コ ロラド スプリングス， ナンバー206， メルディス ハイツ 1410 (72)発明者 ハートナー， ウォルター ドイツ国 ディー−81829 ミュニック， サルツメッセルストラッセ ６ (72)発明者 シンドラー， グンザー ドイツ国 ディー−80802 ミュニック， ウンゲレルストラッセ 19 Ｆターム(参考） 5F083 FR01 GA27 GA30 JA13 JA14 JA15 JA17 JA36 JA37 JA38 JA39 JA56 PR33

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 強誘電体層状超格子材料の薄膜を有する集積回路不揮発性メ
    モリの一部（１００、２００、３００、６０１）を形成する工程を包含する集積
    回路を製造するための方法（４１０）であって、 １分以上の期間３００℃〜１０００℃の温度範囲で不活性ガス雰囲気中に該集
    積回路の一部を配置して、不活性ガス回復アニーリングを行うことによって特徴
    付けられる方法。
  2. 【請求項２】 前記強誘電体層状超格子材料が、ストロンチウムビスマスタ
    ンタレートおよびストロンチウムビスマスタンタルニオベートからなる群から選
    択される材料を含むことによってさらに特徴付けられる、請求項１に記載の方法
    。
  3. 【請求項３】 前記不活性ガス雰囲気が、窒素ガス、アルゴンガス、および
    ヘリウムガスからなる群から選択されるガスを含むことによってさらに特徴付け
    られる、請求項１に記載の方法。
  4. 【請求項４】 前記不活性ガス雰囲気が複数の不活性ガスの混合気を含むこ
    とによってさらに特徴付けられる、請求項１に記載の方法。
  5. 【請求項５】 前記不活性ガス回復アニーリング（４３４）を行う前に、形
    成ガスアニーリング（４３２）を行う工程によってさらに特徴付けられる、請求
    項１〜４のいずれかに記載の方法。
  6. 【請求項６】 前記形成ガスアニーリング（４３２）が、１分〜２時間の期
    間３００℃〜１０００℃の温度範囲で行われることによってさらに特徴付けられ
    る、請求項５に記載の方法。
  7. 【請求項７】 前記不活性ガス回復アニーリング（４３４）が、前記形成ガ
    スアニーリング（４３２）が行われるの実質的に同じ温度および同じ期間で行わ
    れることによってさらに特徴付けられる、請求項６に記載の方法。
  8. 【請求項８】 前記形成ガスアニーリング（４３２）が、約３０分間約４０
    ０℃〜４５０℃のの温度範囲で行われ、前記不活性ガス回復アニーリング（４３
    ４）が、実質的に３０分間約４００℃〜４５０℃の温度範囲で行われることによ
    ってさらに特徴付けられる、請求項７に記載の方法。
JP2000583076A 1998-11-13 1999-10-07 水素ダメージを受けた強誘電体膜の不活性ガス回復アニーリング Pending JP2002530862A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/191,634 1998-11-13
US09/191,634 US6322849B2 (en) 1998-11-13 1998-11-13 Recovery of electronic properties in hydrogen-damaged ferroelectrics by low-temperature annealing in an inert gas
PCT/US1999/023437 WO2000030161A1 (en) 1998-11-13 1999-10-07 Inert gas recovery annealing of hydrogen-damaged ferroelectric films

Publications (1)

Publication Number Publication Date
JP2002530862A true JP2002530862A (ja) 2002-09-17

Family

ID=22706277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000583076A Pending JP2002530862A (ja) 1998-11-13 1999-10-07 水素ダメージを受けた強誘電体膜の不活性ガス回復アニーリング

Country Status (7)

Country Link
US (1) US6322849B2 (ja)
EP (1) EP1133787A1 (ja)
JP (1) JP2002530862A (ja)
KR (1) KR100553230B1 (ja)
CN (1) CN1169194C (ja)
TW (1) TW434750B (ja)
WO (1) WO2000030161A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6388285B1 (en) * 1999-06-04 2002-05-14 International Business Machines Corporation Feram cell with internal oxygen source and method of oxygen release
TW456027B (en) * 1999-08-18 2001-09-21 Matsushita Electronics Corp Method of making ferroelectric thin film, ferroelectric capacitor, ferroelectric memory and method for fabricating ferroelectric memory
US6333202B1 (en) * 1999-08-26 2001-12-25 International Business Machines Corporation Flip FERAM cell and method to form same
DE10008617A1 (de) * 2000-02-24 2001-09-06 Infineon Technologies Ag Verfahren zur Herstellung einer ferroelektrischen Schicht
US6562678B1 (en) * 2000-03-07 2003-05-13 Symetrix Corporation Chemical vapor deposition process for fabricating layered superlattice materials
JP3623427B2 (ja) * 2000-04-21 2005-02-23 Ｎｅｃエレクトロニクス株式会社 強誘電体容量を有する半導体装置の製造方法
WO2002082510A1 (en) * 2000-08-24 2002-10-17 Cova Technologies Incorporated Single transistor rare earth manganite ferroelectric nonvolatile memory cell
JP3526266B2 (ja) * 2000-10-12 2004-05-10 沖電気工業株式会社 フォトレジスト現像ノズル、フォトレジスト現像装置、およびフォトレジスト現像方法
US6887716B2 (en) * 2000-12-20 2005-05-03 Fujitsu Limited Process for producing high quality PZT films for ferroelectric memory integrated circuits
WO2002071477A1 (en) 2001-03-02 2002-09-12 Cova Technologies Incorporated Single transistor rare earth manganite ferroelectric nonvolatile memory cell
KR100420117B1 (ko) * 2001-03-12 2004-03-02 삼성전자주식회사 수소 확산방지막을 포함하는 반도체 장치 및 그 제조 방법
US6376259B1 (en) * 2001-03-21 2002-04-23 Ramtron International Corporation Method for manufacturing a ferroelectric memory cell including co-annealing
US6511872B1 (en) * 2001-07-10 2003-01-28 Agere Systems Inc. Device having a high dielectric constant material and a method of manufacture thereof
EP1516355A2 (en) * 2002-05-28 2005-03-23 Kabushiki Kaisha Toshiba Ferroelectric capacitor and method of manufacturing the same
JP3833580B2 (ja) * 2002-06-20 2006-10-11 富士通株式会社 半導体装置の製造方法
US6825517B2 (en) * 2002-08-28 2004-11-30 Cova Technologies, Inc. Ferroelectric transistor with enhanced data retention
US6714435B1 (en) 2002-09-19 2004-03-30 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US6888736B2 (en) 2002-09-19 2005-05-03 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
KR100715860B1 (ko) * 2005-03-08 2007-05-11 광주과학기술원 Ｍｏｓｆｅｔ 반도체 소자용 고압수소열처리 방법
US8318986B2 (en) * 2008-09-25 2012-11-27 Albemarle Corporation Methods for improving syngas-to-alcohol catalyst activity and selectivity
US9419146B2 (en) 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN116686074A (zh) * 2021-12-17 2023-09-01 华为技术有限公司 一种退火装置及退火方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5057463A (en) 1990-02-28 1991-10-15 Sgs-Thomson Microelectronics, Inc. Thin oxide structure and method
US5166095A (en) 1990-12-14 1992-11-24 Samsung Semiconductor, Inc. Low contact resistance process
WO1993012542A1 (en) * 1991-12-13 1993-06-24 Symetrix Corporation Layered superlattice material applications
US5525528A (en) 1994-02-23 1996-06-11 Ramtron International Corporation Ferroelectric capacitor renewal method
JP3119997B2 (ja) * 1994-06-21 2000-12-25 松下電子工業株式会社 半導体装置の製造方法
US6115281A (en) * 1997-06-09 2000-09-05 Telcordia Technologies, Inc. Methods and structures to cure the effects of hydrogen annealing on ferroelectric capacitors
US6130103A (en) * 1998-04-17 2000-10-10 Symetrix Corporation Method for fabricating ferroelectric integrated circuits
US6165802A (en) * 1998-04-17 2000-12-26 Symetrix Corporation Method of fabricating ferroelectric integrated circuit using oxygen to inhibit and repair hydrogen degradation
US6171934B1 (en) * 1998-08-31 2001-01-09 Symetrix Corporation Recovery of electronic properties in process-damaged ferroelectrics by voltage-cycling

Also Published As

Publication number Publication date
TW434750B (en) 2001-05-16
US20010002273A1 (en) 2001-05-31
CN1326589A (zh) 2001-12-12
EP1133787A1 (en) 2001-09-19
CN1169194C (zh) 2004-09-29
KR100553230B1 (ko) 2006-02-22
US6322849B2 (en) 2001-11-27
WO2000030161A1 (en) 2000-05-25
KR20010081004A (ko) 2001-08-25

Similar Documents

Publication Publication Date Title
KR100334353B1 (ko) 수소의 저감을 억제하고 회복하기 위해 산소를 사용한 강유전체집적회로의 제조방법
KR100351025B1 (ko) 산소함유보호층을 지닌 강유전체집적회로 및 그의 제조방법
JP3636900B2 (ja) 強誘電体集積回路の製造方法
US6781184B2 (en) Barrier layers for protecting metal oxides from hydrogen degradation
US6171934B1 (en) Recovery of electronic properties in process-damaged ferroelectrics by voltage-cycling
JP2002530862A (ja) 水素ダメージを受けた強誘電体膜の不活性ガス回復アニーリング
US6365927B1 (en) Ferroelectric integrated circuit having hydrogen barrier layer
JPH10189881A (ja) 高温電極バリアを備えるキャパシタおよびその製造方法
KR100334354B1 (ko) 강유전체집적회로의 제조방법
KR20000035034A (ko) 자체정렬된 수소배리어층을 갖는 집적회로 및 그의 제조방법
US6312567B1 (en) Method of forming a (200)-oriented platinum layer
JP2003282830A (ja) 強誘電体薄膜メモリ
JPH11307733A (ja) 強誘電体集積回路の製造方法
JP2002124644A (ja) 半導体装置およびその製造方法
JP2000068465A (ja) 半導体装置及びその形成方法
JP2001332549A (ja) 結晶性酸化物膜の形成方法および半導体装置
JP2004519856A (ja) 改良された微細構造を有する積層超格子材料の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101025