KR100715860B1 - Ｍｏｓｆｅｔ 반도체 소자용 고압수소열처리 방법 - Google Patents

Ｍｏｓｆｅｔ 반도체 소자용 고압수소열처리 방법 Download PDF

Info

Publication number
KR100715860B1
KR100715860B1 KR1020050019192A KR20050019192A KR100715860B1 KR 100715860 B1 KR100715860 B1 KR 100715860B1 KR 1020050019192 A KR1020050019192 A KR 1020050019192A KR 20050019192 A KR20050019192 A KR 20050019192A KR 100715860 B1 KR100715860 B1 KR 100715860B1
Authority
KR
South Korea
Prior art keywords
hydrogen
heat treatment
insulating film
high pressure
pressure hydrogen
Prior art date
Application number
KR1020050019192A
Other languages
English (en)
Other versions
KR20060098864A (ko
Inventor
황현상
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Priority to KR1020050019192A priority Critical patent/KR100715860B1/ko
Priority to PCT/KR2006/000817 priority patent/WO2006096009A1/en
Priority to US11/885,834 priority patent/US20080166890A1/en
Publication of KR20060098864A publication Critical patent/KR20060098864A/ko
Application granted granted Critical
Publication of KR100715860B1 publication Critical patent/KR100715860B1/ko

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02F—DREDGING; SOIL-SHIFTING
    • E02F3/00—Dredgers; Soil-shifting machines
    • E02F3/04—Dredgers; Soil-shifting machines mechanically-driven
    • E02F3/28—Dredgers; Soil-shifting machines mechanically-driven with digging tools mounted on a dipper- or bucket-arm, i.e. there is either one arm or a pair of arms, e.g. dippers, buckets
    • E02F3/36—Component parts
    • E02F3/40—Dippers; Buckets ; Grab devices, e.g. manufacturing processes for buckets, form, geometry or material of buckets
    • E02F3/413—Dippers; Buckets ; Grab devices, e.g. manufacturing processes for buckets, form, geometry or material of buckets with grabbing device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Civil Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Mining & Mineral Resources (AREA)
  • Structural Engineering (AREA)
  • General Engineering & Computer Science (AREA)

Abstract

본 발명은 MOSFET 반도체 소자용 고압수소열처리 방법에 관한 것으로써, 고압 수소 처리를 적용한 고유전율 절연막 소자에 과포화로 존재하는 수소를 효과적으로 제거함으로써, 소자의 신뢰성을 개선하는 것을 특징으로 한다.
즉, 계면 전하를 줄여주기 위해서는 고농도, 고압의 수소 처리가 필수적이지만, 이 경우 수소가 고유전율 절연막의 계면과 벌크에 같이 함유되어서, 결과적으로 소자의 초기 동작특성은 계면에 존재하는 수소의 계면전하 패시베이션(passivation)으로 인해 개선되나, 소자의 신뢰성은 절연막 bulk에 남아있는 수소로 인해 악화되는 문제점이 발생한다.
따라서 본 발명에서는 이를 해결하기 위하여, 고압의 수소 처리 후, 후속열처리를 비활성 기체 분위기에서 장시간 실시함으로써, 벌크에 남아있는 수소분자를 효과적으로 제거하는 것을 특징으로 한다.
고유전율 절연막, 고압수소 열처리, 중수소, forming gas

Description

ＭＯＳＦＥＴ 반도체 소자용 고압수소열처리 방법{High Pressure Hydrogen Annealing for MOSFET}
도 1은 본 발명의 일 실시예에 따른 고압 수소 처리와 후속 질소 처리를 한 MOSFET 소자의 전기적 특성을 나타낸 그래프이다.
도 2는 본 발명의 일 실시예에 따른 차지펌핑으로 측정한 공정에 따른 계면전하밀도를 나타낸 그래프이다.
도 3은 본 발명의 일 실시예에 따른 FN 스트레스하에서의 공정에 따른 문턱전압의 변화를 나타낸 그래프이다.
도 4는 본 발명의 일 실시예에 따른 Hot electron 스트레스하에서의 공정에 따른 문턱전압의 변화를 나타낸 그래프이다.
도 5는 본 발명의 일 실시예에 따른 후속처리에 따른 소자의 신뢰성 개선 모델을 나타낸 것이다.
본 발명은 MOSFET 반도체 소자용 고압수소열처리 방법에 관한 것으로써, 고압 수소 처리를 적용한 고유전율 절연막 소자에 과포화로 존재하는 수소를 효과적으로 제거함으로써, 소자의 신뢰성을 개선하는 것을 특징으로 한다.
기존 SiO2를 게이트 절연막으로 이용하는 반도체 소자의 제조 공정에 있어서 금속화(Metallization) 공정을 마치고, 약3-4%의 수소를 포함하는 forming gas 분위기에서 약 400-450℃에서 10-30분간 열처리를 함으로써, 계면에 존재하는 interface state를 수소에 의해 패시베이션 함으로써 계면 전하의 밀도를 약 1011/cm2-eV 이하로 낮추어 줌으로서 우수한 전하 이동도 특성을 확보할 수 있다. 그러나 고유전율 게이트 절연막을 이용하는 경우, SiO2보다 열처리 전에 매우 높은(약 10-100배 이상) 계면전하 및 고정전하가 존재하게 되는데, 이를 해결하기 위해서는 상대적으로 고농도 및 고온의 수소 분위기에서 열처리하는 것이 필요하다. 2002년 12월에 미국 Univ. of Texas at Austin의 Jack Lee교수에 의해 IEDM에 발표된 논문 (p. 613)에 의하면, 고유전율 절연막의 계면 전하 특성을 개선하기 위해, 절연막 형성 후, 600-700℃정도의 고온에서 약 4%의 수소/중수소 분위기에서 열처리를 하고, 금속화를 실시한다. 이 경우, 고온 열처리를 금속화 전에 실시하는 것은 Al의 녹는 온도가 상대적으로 낮아서 금속화 후에는 450℃이상은 올릴 수 없기 때문이다. 또한 수소의 농도가 4%인 것을 사용하는 이유는 5%이상의 수소는 폭발성이 있어서 위험하여, 일반적으로 대기압 분위기에서 열처리를 하는 경우, 4%이하의 낮은 농도의 수소를 사용한다.
그러나 이 공정은 아래와 같은 문제점을 가지고 있다.
첫째, 금속화 이전에 고유전율 절연막에 적용하는 고온 forming gas 열처리 공정은, 비록 계면 및 고정 전하의 패시베이션은 가능하지만, 고온 공정에 의해 유효두께가 증가하고, 결정화되어 누설전류 특성이 악화되는 등의 많은 문제점을 가지고 있어서, 저온 공정을 유지하는 것이 필수적이다.
둘째, 금속화 이전에 패시베이션을 실시하더라도, 금속화 공정이, 또다시 플라즈마 결함을 발생시켜서, 이로 인해 계면전하가 다시 증가하는 문제가 발생한다.
그러므로 가장 이상적인 방법은 금속화 이후에 효과적으로 high-k 절연막의 계면을 저온에서 패시베이션 시키는 것이다.
즉, 기존 SiO2 절연막을 이용하는 표준 반도체 공정의 경우, 반도체 소자의 최종 단계에 forming gas (수소 3%/Ar 97%) 분위기에서 약 450C/30분의 열처리를 이용하여 절연막의 계면 전하를 줄여서, MOSFET소자의 이동도 특성을 개선한다. 그러나, 고유전율 게이트 절연막의 경우 이 정도의 낮은 온도에서의 열처리로는 고정 전하, 인터페이스 상태(interface state)가 충분히 낮아지지 않으며, 만일 온도를 올릴 경우, 열적으로 불안정한 high-k 가 반응하고 막 두께가 증가하는 문제가 발생한다. 즉 기존의 상압공정에서 낮은 수소 분압 분위기에서는 충분한 패시베이션 효과를 확보할 수 없다. 이를 해결하기 위해 고압 100%수소분위기에서 열처리를 진행할 경우, 충분한 패시베이션이 가능하여, 소자의 전기적 특성 개선이 가능함을 본 발명자가 발표하였다(한국특허출원번호 2003-43709호). 그러나, 이 경우, 소자의 신뢰성특성이 악화되는 문제가 발생한다.
즉, 계면 전하를 줄여주기 위해서는 고농도, 고압의 수소 처리가 필수적이지만, 이 경우 수소가 고유전율 절연막의 계면과 벌크에 같이 함유되어서, 결과적으로 소자의 초기 동작특성은 계면에 존재하는 수소의 계면전하 패시베이션으로 인해 개선되나, 소자의 신뢰성은 절연막 벌크에 남아있는 수소로 인해 악화되는 문제점이 발생한다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로써, 그 목적은 고유전율 게이트 절연막을 이용한 MOSFET소자의 전기적 특성과 신뢰성 특성을 동시에 개선하기 위하여, 고압 수소 열처리와 후속 비활성 기체 분위기의 열처리를 동시에 실시하는 방법을 제공하는 데 있다.
상기의 목적을 달성하기 위하여 본 발명의 MOSFET 반도체 소자용 고압수소열처리 방법은, 상기 반도체 소자를 두 단계의 다른 분위기 가스의 열처리 공정을 적용하여, 전기적 특성을 개선하는 것을 특징으로 한다.
본 발명에서 상기 두 단계 중 첫 번째 단계의 열처리 압력은 2 내지 50 기압인 것이 바람직하다.
본 발명에서 상기 두 단계 중 첫 번째 단계의 열처리 온도는 400℃ 내지 500℃ 인 것이 바람직하다.
본 발명에서 상기 두 단계 중 첫 번째 단계의 가스 분위기는 100% 수소인 것이 바람직하다.
본 발명에서 상기 두 단계 중 첫 번째 단계의 가스 분위기는 100% 중수소인 것이 바람직하다.
본 발명에서 상기 두 단계 중 두 번째 단계의 열처리 압력은 1 내지 10 기압인 것이 바람직하다.
본 발명에서 상기 두 단계 중 두 번째 단계의 열처리 온도는 400℃ 내지 500℃ 인 것이 바람직하다.
본 발명에서 상기 두 단계 중 두 번째 단계의 가스 분위기는 100% 질소인 것이 바람직하다.
본 발명에서 상기 두 단계 중 두 번째 단계의 가스 분위기는 100% 아르곤인 것이 바람직하다.
본 발명은 고압 수소 처리를 적용한 고유전율 절연막 소자에 과포화로 존재하는 수소를 효과적으로 제거함으로써, 소자의 신뢰성을 개선하는 것을 특징으로 한다.
본 발명은 고압의 수소 처리를 실시하여, 계면과 벌크에 다량의 수소를 함유시킨 후, 후속열처리를 비활성 기체 분위기에서 장시간 실시함으로써, 소자의 초기특성을 결정하는 계면에 존재하는 수소는 가능한 영향을 미치지 않은 상태에서, 벌 크에 남아있는 수소분자를 효과적으로 제거하는 것을 특징으로 한다.
본 발명은 고유전율 절연막의 계면/고정 전하를 금속화 이후에 효과적으로 패시베이션 시키기 위해, 상대적으로 낮은 온도인 450℃ 이하에서 고농도 (100%) 및 고압 (>10기압)의 수소 및 중수소 분위기에서 실시하여, 다량의 수소/중수소를 절연막에 공급하여 계면 전하 및 고정전하를 패시베이션 시킴으로써, 소자 특성을 개선하는 것이 특징이다. 특히 수소보다 중수소를 이용함으로써, 중수소의 헤비 메스효과로 인해 전기적인 스트레스 하에서의 소자 신뢰성의 개선을 꾀한다. 그후, 불활성 기체인 아르곤, 질소 분위기에서 열처리를 실시하여 잔존하는 수소 분자를 제거한다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다. 하기의 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하며, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
<실시예 1>
아래와 같은 공정 순서를 이용하여 MOS 소자를 제작한다.
① HfO2 게이트 절연막을 원자층 증착공정 (ALD)을 이용하여 형성한다.
② 최종 금속화(metallization) 공정까지를 적용하여 MOS 소자를 제작한다.
③ 밀폐된 용기에, 시편을 넣고, 100% 수소 또는 중수소 분위기에서 공정 온도 450℃, 공정 압력 20기압, 공정 시간 30분간 열처리를 실시한다.
④ 밀폐된 용기에, 시편을 넣고, 질소 또는 아르곤 분위기에서 공정 온도 450℃, 공정 압력 10기압, 공정 시간 30분간 열처리를 실시한다.
<실시예 2>
아래와 같은 공정 순서를 이용하여 MOS 소자를 제작한다.
① HfO2 게이트 절연막을 원자층 증착공정 (ALD)을 이용하여 형성한다.
② 최종 금속화(metallization) 공정까지를 적용하여 MOS 소자를 제작한다.
③ 밀폐된 용기에, 시편을 넣고, 100% 수소 또는 중수소 분위기에서 공정 온도 450℃, 공정 압력 20기압, 공정 시간 30분간 열처리를 실시한다.
④ 시편을 open tube-furnace 넣고, 질소 또는 아르곤 분위기에서 공정 온도 450℃, 공정 압력 1기압, 공정 시간 30분간 열처리를 실시한다.
기존의 고압 수소 열처리만 진행한 시편과, 본 후속 열처리 공정을 적용한 소자를 비교한 결과 아래와 같은 개선된 특성을 확인하였다.
① MOSFET 소자의 초기 동작 특성은 후속 열처리에 의해 변화가 없음을 확인 하였다(도 1).
② 계면 전하 밀도는 차지-펌핑방법으로 확인한 결과 기존 forming 개스 처리를 한 시편보다 고압 수소처리에 의해 개선되고, 후속 열처리에 의해서는 변화하지 않음을 확인하였다(도 2).
③ FN 스트레스 의해 문턱전압의 변화를 비교해 보면, 고압 수소 및 후속 열처리를 한 시편이 가장 높은 신뢰성 (낮은 문턱전압 변화)를 보여준다(도 3).
④ Hot electron 스트레스에 의해 문턱전압의 변화를 비교해 보면, 고압 수소 및 후속 열처리를 한 시편이 가장 높은 신뢰성 (낮은 문턱전압 변화)를 보여준다(도 4).
상기와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명에 의하면, 고압의 수소 처리를 실시하여, 계면과 벌크에 다량의 수소를 함유시킨 후, 후속열처리를 비활성 기체 분위기에서 장시간 실시함으로써, 소자의 초기특성을 결정하는 계면에 존재하는 수소는 가능한 영향을 미치지 않은 상태에서, 벌크에 남아있는 수소분자를 효과적으로 제거할 수 있다.

Claims (9)

  1. MOSFET 반도체 소자용 고압수소열처리 방법에 있어서,
    상기 반도체 소자를 가스 분위기 하에서 20 내지 50기압 하에서 열처리하는 첫 번째 단계;
    상기 단계에서 열처리된 반도체 소자를 상기 단계의 가스와 다른 가스의 분위기 하에서 1 내지 10기압 하에서 열처리하는 두 번째 단계;를 포함하여 반도체의 전기적 특성을 개선하는 것을 특징으로 하는 MOSFET 반도체 소자용 고압수소열처리 방법.
  2. 삭제
  3. 삭제
  4. 제 1항에 있어서, 상기 첫 번째 단계에서 가스 분위기는 100% 수소인 것을 특징으로 하는 MOSFET 반도체 소자용 고압수소열처리 방법.
  5. 제 1항에 있어서, 상기 첫 번째 단계에서 가스 분위기는 100% 중수소인 것을 특징으로 하는 MOSFET 반도체 소자용 고압수소열처리 방법.
  6. 삭제
  7. 삭제
  8. 제 1항에 있어서, 상기 두 번째 단계에서 가스 분위기는 100% 질소인 것을 특징으로 하는 MOSFET 반도체 소자용 고압수소열처리 방법.
  9. 제 1항에 있어서, 상기 두 번째 단계에서 가스 분위기는 100% 아르곤인 것을 특징으로 하는 MOSFET 반도체 소자용 고압수소열처리 방법.
KR1020050019192A 2005-03-08 2005-03-08 Ｍｏｓｆｅｔ 반도체 소자용 고압수소열처리 방법 KR100715860B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050019192A KR100715860B1 (ko) 2005-03-08 2005-03-08 Ｍｏｓｆｅｔ 반도체 소자용 고압수소열처리 방법
PCT/KR2006/000817 WO2006096009A1 (en) 2005-03-08 2006-03-08 High-pressure hydrogen annealing for mosfet
US11/885,834 US20080166890A1 (en) 2005-03-08 2006-03-08 High Pressure Hydrogen Annealing for Mosfet

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050019192A KR100715860B1 (ko) 2005-03-08 2005-03-08 Ｍｏｓｆｅｔ 반도체 소자용 고압수소열처리 방법

Publications (2)

Publication Number Publication Date
KR20060098864A KR20060098864A (ko) 2006-09-19
KR100715860B1 true KR100715860B1 (ko) 2007-05-11

Family

ID=36953574

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050019192A KR100715860B1 (ko) 2005-03-08 2005-03-08 Ｍｏｓｆｅｔ 반도체 소자용 고압수소열처리 방법

Country Status (3)

Country Link
US (1) US20080166890A1 (ko)
KR (1) KR100715860B1 (ko)
WO (1) WO2006096009A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9257314B1 (en) * 2014-07-31 2016-02-09 Poongsan Corporation Methods and apparatuses for deuterium recovery
KR102293862B1 (ko) * 2014-09-15 2021-08-25 삼성전자주식회사 반도체 소자의 제조 방법
KR20210154622A (ko) 2020-06-12 2021-12-21 삼성전자주식회사 3차원 반도체 장치 및 반도체 장치의 제조방법
KR20240011098A (ko) * 2022-07-18 2024-01-25 주식회사 에이치피에스피 반도체 소자의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62196870A (ja) * 1986-02-24 1987-08-31 Seiko Epson Corp 半導体装置の製造方法
KR20050002333A (ko) * 2003-06-30 2005-01-07 광주과학기술원 고압 수소 열처리를 이용한 고유전율 절연막 제조공정

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6279628A (ja) * 1985-10-02 1987-04-13 Seiko Epson Corp 界面準位密度の減少法
JPH0964194A (ja) * 1995-08-22 1997-03-07 Nippon Steel Corp 半導体装置の製造方法
US6204203B1 (en) * 1998-10-14 2001-03-20 Applied Materials, Inc. Post deposition treatment of dielectric films for interface control
US6322849B2 (en) * 1998-11-13 2001-11-27 Symetrix Corporation Recovery of electronic properties in hydrogen-damaged ferroelectrics by low-temperature annealing in an inert gas
JP3623427B2 (ja) * 2000-04-21 2005-02-23 Ｎｅｃエレクトロニクス株式会社 強誘電体容量を有する半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62196870A (ja) * 1986-02-24 1987-08-31 Seiko Epson Corp 半導体装置の製造方法
KR20050002333A (ko) * 2003-06-30 2005-01-07 광주과학기술원 고압 수소 열처리를 이용한 고유전율 절연막 제조공정

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1020050002333 *
62196870 *

Also Published As

Publication number Publication date
US20080166890A1 (en) 2008-07-10
WO2006096009A1 (en) 2006-09-14
KR20060098864A (ko) 2006-09-19

Similar Documents

Publication Publication Date Title
KR100520433B1 (ko) 고압 수소 열처리를 이용한 고유전율 절연막 제조공정
Bhat et al. Effects of chemical composition on the electrical properties of NO‐nitrided SiO2
US7429538B2 (en) Manufacturing method for two-step post nitridation annealing of plasma nitrided gate dielectric
JP2001502115A (ja) 信頼できる極薄酸窒化物形成のための新規なプロセス
JPH11121453A (ja) 半導体装置を形成する方法
WO2007118031A2 (en) Silicon oxynitride gate dielectric formation using multiple annealing steps
KR20080066880A (ko) 감소된 게이트 산화물 누설을 갖는 대체 금속 게이트트랜지스터
KR20070112783A (ko) 질화 게이트 유전체의 제조 방법
US6017806A (en) Method to enhance deuterium anneal/implant to reduce channel-hot carrier degradation
KR100715860B1 (ko) Ｍｏｓｆｅｔ 반도체 소자용 고압수소열처리 방법
KR100788361B1 (ko) 모스펫 소자의 형성 방법
Chen et al. Advanced low-temperature–high-pressure hydrogen treatment for interface defect passivation in Si-and SiGe-channel MOSCAPs
JP5166136B2 (ja) 半導体装置のゲート酸化膜上に窒化珪素層を形成し、窒化物層を熱処理する方法
JPH0218934A (ja) 半導体装置の製造方法
JP2004186567A (ja) 半導体装置および半導体装置の製造方法
US6576522B2 (en) Methods for deuterium sintering
KR100336230B1 (ko) 프로그램화가능한반도체디바이스와그제조방법
US8334220B2 (en) Method of selectively forming a silicon nitride layer
KR100543209B1 (ko) Ｓｏｎｏｓ 구조를 갖는 트랜지스터 제조 방법
USH2128H1 (en) Radiation hardened microcircuits
US7459403B1 (en) Method for reducing device and circuit sensitivity to electrical stress and radiation induced aging
KR100324822B1 (ko) 반도체소자의 게이트 산화막 제조방법
KR20000003915A (ko) 반도체 소자의 게이트 절연막 형성방법
KR100312017B1 (ko) Ｎｄ₃을 이용한 반도체 소자용 극박막 절연막의 형성공정
CN110634803B (zh) Cmos器件中栅介质层界面态缺陷修复的方法及栅介质层

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130410

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140326

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160705

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 13