KR20000003915A - 반도체 소자의 게이트 절연막 형성방법 - Google Patents
반도체 소자의 게이트 절연막 형성방법 Download PDFInfo
- Publication number
- KR20000003915A KR20000003915A KR1019980025222A KR19980025222A KR20000003915A KR 20000003915 A KR20000003915 A KR 20000003915A KR 1019980025222 A KR1019980025222 A KR 1019980025222A KR 19980025222 A KR19980025222 A KR 19980025222A KR 20000003915 A KR20000003915 A KR 20000003915A
- Authority
- KR
- South Korea
- Prior art keywords
- annealing
- oxide film
- forming
- torr
- gate insulating
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 239000012212 insulator Substances 0.000 title abstract 5
- 238000000137 annealing Methods 0.000 claims abstract description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 12
- 239000010703 silicon Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000005121 nitriding Methods 0.000 claims abstract description 7
- 150000004767 nitrides Chemical class 0.000 claims description 17
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000011946 reduction process Methods 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 39
- 229910052757 nitrogen Inorganic materials 0.000 abstract description 20
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 230000007547 defect Effects 0.000 abstract description 5
- 229910001873 dinitrogen Inorganic materials 0.000 abstract 1
- 230000008569 process Effects 0.000 description 17
- 239000007789 gas Substances 0.000 description 12
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- 230000036962 time dependent Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910018557 Si O Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000006837 decompression Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004611 spectroscopical analysis Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Ceramic Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 기술에 관한 것으로, 특히 반도체 장치의 게이트 절연막 형성방법에 관한 것이며, 질소에 의래 유발되는 결함을 최소화하여 게이트 절연막의 시간 의존성 절연 파괴(TDDB) 특성을 향상시킬 수 있는 반도체 소자의 게이트 절연막 형성방법을 제공하는데 그 목적이 있다. 본 발명은 10∼100Torr의 낮은 압력에서 N2O(또는 NO) 어닐링 공정을 진행하여 게이트 질화산화막을 성장시키거나, 어닐링 전에 기성장된 열산화막을 질화시킨다. 이 정도의 낮은 압력하에서 N2O 어닐링을 실시할 경우, 종전과 같이 상압에서 N2O 어닐링을 진행한 경우에 비해 산화막 내에 결합된 질소(N)의 양이 상대적으로 적은 대신에, Si/SiO2계면에 주로 축적(pile-up) 되기 때문에, Si/SiO2계면에 존재하는 실리콘 댕글링 본드(silicon dangling bond), 스트레인드 Si-O 본드(strained Si-O bond) 등과 효과적으로 결합하고, 산화막 내에서 과잉의 질소에 의해 야기될 수 있는 브릿징 나이트로젠 센터와 같이 질소에 의해 유발되는 결함의 형성이 억제된다.
Description
본 발명은 반도체 기술에 관한 것으로, 특히 반도체 장치의 게이트 절연막 형성방법에 관한 것이다.
게이트 절연막은 소자의 신뢰도 및 동작 특성에 지대한 영향을 미치기 때문에 그 형성 공정의 난이도가 높다. 종래에는 주로 습식 및 건식 산화 공정을 통한 게이트 산화막이 주종을 이루어 왔는데, 이러한 열산화막은 얇게 형성하는 것이 곤란하여 충분한 게이트 산화막의 충실도(gate oxide integrity, GOI)를 확보하기가 어렵기 때문에 질화된 산화막 즉, 질화산화막(SiOxNy)을 사용한 게이트 절연막 공정이 대두되고 있다.
질화산화막으로 게이트 절연막을 형성하는 방법 중에서도 N2O 가스를 사용한 질화산화막을 형성하는 방법이 많이 연구되어 오고 있다. 이와 같이 N2O 가스를 사용하는 질화산화막을 형성 기술로서 900℃ 이상의 고온 및 상압에서 게이트 질화산화막을 성장시키거나, 이미 성장되어 있는 열산화막을 N2O 분위기에서 어닐링(annealing) 하는 기술이 많이 사용하고 있다.
그러나, 이러한 종래기술은 핫 캐리어 신뢰도(hot carrier reliability)를 증가시키고, 붕소의 침투(boron penetration)에 대한 확산 장벽(diffusion barrier) 특성을 증가시키는 장점이 있는 반면, 특히 게이트 측면 주입(gate side injection)에 대한 게이트 절연막의 시간 의존성 절연 파괴(time dependent dielectric breakdown, TDDB) 특성을 열화시키거나, 심할 경우 게이트 절연막의 수율을 감소시키는 단점이 있다. 이는 질소(nitrogen)가 Si/SiO2계면에서 실리콘 댕글링 본드(silicon dangling bond) 등과 결합하기도 하지만, 실리콘 산화막 내에 결합된 과잉의 질소에 의해 야기될 수 있는 브릿징 나이트로젠 센터(bridging nitrogen center)와 같이 질소에 의해 유발되는 결함(defect)에 따른 것이다.
첨부된 도면 도 1은 N20 어닐링 압력에 따른 열산화막 내에 포함된 질소(N)의 농도를 도시한 그래프로서, 게이트 산화막에서 실리콘 기판으로의 깊이에 따라 결합되어 있는, XPS(X-ray photoelectron spectroscopy)에 의해 측정된 질소의 원자 조성비를 나타내고 있다. 이때, 스퍼터링 시간(sputtering time)이 120초인 경우가 Si/SiO2계면에 해당한다.
도시된 바와 같이 상압에 가까운 600Torr에서 N2O 어닐링을 실시한 경우, 질소가 Si/SiO2계면에 축적될 뿐만 아니라 열산화막 내에서도 많은 양의 질소가 결합하게 됨을 알 수 있다.
전술한 문제점들은 NO 가스를 질화 분위기 가스로 사용하는 경우에도 유발되고 있다.
본 발명은 질소에 의래 유발되는 결함을 최소화하여 게이트 절연막의 시간 의존성 절연 파괴(TDDB) 특성을 향상시킬 수 있는 반도체 소자의 게이트 절연막 형성방법을 제공하는데 그 목적이 있다.
도 1은 N20 어닐링 압력에 따른 열산화막 내에 포함된 질소(N)의 농도를 도시한 그래프.
도 2는 본 발명의 일 실시예에 따른 게이트 질화산화막 형성 공정도.
도 3은 본 발명의 일 실시예에 따른 저압 N2O 열처리의 상세 공정 처리도.
도 4는 열산화막의 N2O 어닐링 압력에 따른 게이트 절연막의 시간 의존성 절연 파괴(TDDB) 특성을 도시한 그래프.
* 도면의 주요 부분에 대한 부호의 설명
10 : 실리콘 기판
11 : 필드 산화막
12 : 열산화막
상기의 기술적 과제를 달성하기 위하여 본 발명으로부터 제공되는 특징적인 반도체 소자의 게이트 절연막 형성방법은 실리콘 기판 상에 열산화막을 형성하는 제1 단계와, 10Torr 내지 100Torr의 압력의 질화 가스 분위기에서 어닐링을 실시하여 상기 열산화막을 질화시키는 제2 단계를 포함하여 이루어진다.
또한, 본 발명으로부터 제공되는 특징적인 반도체 소자의 게이트 절연막 형성방법은 10Torr 내지 100Torr의 압력의 질화 가스 분위기에서 어닐링을 실시하여 실리콘 기판 상에 질화된 열산화막을 형성하는 것을 특징으로 한다.
본 발명은 10∼100Torr의 낮은 압력에서 N2O(또는 NO) 어닐링 공정을 진행하여 게이트 질화산화막을 성장시키거나, 어닐링 전에 기성장된 열산화막을 질화시킨다. 이 정도의 낮은 압력하에서 N2O 어닐링을 실시할 경우, 종전과 같이 상압에서 N2O 어닐링을 진행한 경우에 비해 산화막 내에 결합된 질소(N)의 양이 상대적으로 적은 대신에, Si/SiO2계면에 주로 축적(pile-up) 되기 때문에, Si/SiO2계면에 존재하는 실리콘 댕글링 본드(silicon dangling bond), 스트레인드 Si-O 본드(strained Si-O bond) 등과 효과적으로 결합하고, 산화막 내에서 과잉의 질소에 의해 야기될 수 있는 브릿징 나이트로젠 센터와 같이 질소에 의해 유발되는 결함의 형성이 억제된다.
이하, 본 발명의 용이한 실시를 도모하기 위하여 그 바람직한 실시예를 소개한다.
첨부된 도면 도 2는 본 발명의 일 실시예에 따른 게이트 질화산화막 형성 공정을 도시한 것으로, 이하 이를 참조하여 그 공정을 살펴본다.
도 2에 도시된 바와 같이 우선, 실리콘 기판(10) 상에 필드 산화막(11)을 성장시켜 활성 영역을 정의하고, 활성 영역 상에 열산화막(12)을 성장시킨 후, 10∼100Torr의 낮은 압력에서 N2O 가스 분위기로 어닐링을 실시하여 질화산화막을 형성한다.
첨부된 도면 도 3은 상기 저압 N2O 열처리의 상세 공정 조건(recipe)을 나타낸 것으로, 이를 참조하여 본 발명의 일 실시예에 따른 N2O 어닐링 공정을 살펴본다.
도시된 바와 같이 우선, 600∼800℃ 근처의 온도에서 웨이퍼를 감압이 가능한 뱃치형(batch type) 퍼니스(furnace)에 로딩(loading)한 다음, 온도 안정화 단계를 거쳐 800∼1000℃까지 온도를 올린다. 계속하여, 다시 온도 안정화 단계를 거친 다음, O2분위기에서 3∼5분 정도 산화시켜 열산화막을 어느 정도 성장시킨다. 그리고 감압 공정을 실시하여 퍼니스 내부를 빠른 속도로 진공으로 만들어 산화를 중지시킨 다음, 퍼니스 내에 N2O 가스를 유입한다. 이때, 압력이 10∼100Torr가 되도록 조절하며, 어닐링 시간은 열에 의한 응집(thermal budget)이 크게 유발되지 않도록 1시간 이내(20분∼60분)로 한다. 이어서, N2O 가스 퍼지(purge)를 실시하여 퍼니스 내부를 진공 상태를 만들고, 온도를 600∼800℃로 냉각시킨 후, N2백-필(back-fill) 단계를 거쳐 웨이퍼를 언로딩(unloading)한다. 상기와 같은 N2O 어닐링시, N2O 어닐링 전에 성장된 열산화막을 추가로 성장시킴으로써 전체 산화막의 두께를 조절할 수 있으며, 그 두께를 100Å 이내로 조절할 수 있다.
위에서 언급한 도 1을 참조하면, 종래와 같이 600Torr의 압력하에서 N2O 어닐링을 실시하는 경우와 비교할 때, 40Torr의 압력하에서 N2O 어닐링을 실시한 경우 열산화막 내에 결합되어 있는 질소의 양에 비해 Si/SiO2계면에 결합되어 있는 질소의 양이 상대적으로 증가함을 알 수 있다.
또한, 첨부된 도면 도 4는 열산화막의 N2O 어닐링 압력에 따른 게이트 절연막의 시간 의존성 절연 파괴(TDDB) 특성을 도시한 그래프로서, TDDB 특성은 일정 전류를 게이트 절연막에 인가하여 절연 파괴가 일어날 때의 문턱 전하량(charge-to-breakdown)으로 측정하였다.
도시된 바와 같이 100Torr 이상의 압력에서는 기존의 열산화막(N2O 어닐링을 실시하지 않음)에 비해 오히려 TDDB 특성이 열화되기 시작하여 상압에 가까운 600Torr에 이르면 크게 열화됨을 알 수 있다. 한편 40Torr에서는 TDDB 특성이 크게 향상됨을 보여주고 있다. 이와 같은 게이트 절연막의 전기적 특성 향상은 Si/SiO2계면에 있는 실리콘 댕글링 본드, 스트레인드 SI-O 본드 등에 질소가 효과적으로 결합하여 게이트 절연막의 특성을 향상시킬 뿐만 아니라, 산화막 내의 질소에 의한 결함의 생성이 억제되기 때문이다. 한편 10Torr 이하의 압력에서는 질화가 잘 일어나지 않아 실리콘 댕글링 본드, 스트레인드 Si-O 본드 등에 질소가 충분히 결합하지 못하여 게이트 절연막의 특성을 향상시키지 못하기 때문에 최소한 10Torr 이상의 압력에서 N2O 어닐링 공정을 진행해야 한다.
본 발명의 다른 실시예는 별도의 열산화 공정을 거치지 않고 저압 N2O 어닐링만으로 질화산화막을 성장시키는 것이다.
또한, 본 발명의 또 다른 실시예는 전술한 일 실시예 및 다른 실시예에서 질화 분위기 가스로서 N2O 가스를 대신하여 NO 가스를 사용하는 것이다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
예를 들어, 전술한 실시예에서는 감압 공정이 가능한 뱃치형 퍼니스 내에서 공정을 진행하는 경우를 일례로 하여 설명하였으나, 본 발명은 급속 열처리 챔버(rapid thermal process chamber)나 싱글 웨이퍼형 화학기상증착 챔버(single wafer type CVD chamber)에서 감압 공정을 수행하여 실시할 수 있다.
전술한 본 발명은 기존의 질화 방법에 의해 생길 수 있는 게이트 절연막의 질소에 의해 유발되는 결함의 생성을 억제하여 게이트 절연막의 열화를 방지함으로써 게이트 절연막의 신뢰도를 높이고 수율을 증가시킬 수 있기 때문에, 고신뢰도의 게이트 절연막을 요하는 1기가 DRAM급 이상의 고집적 메모리 소자의 게이트 절연막 및 플래시 EEPROM(electrically erasable programmable read only memory) 등의 터널 산화막(tunnel oxide) 등에 적용할 수 있다.
Claims (11)
- 실리콘 기판 상에 열산화막을 형성하는 제1 단계와,10Torr 내지 100Torr의 압력의 질화 가스 분위기에서 어닐링을 실시하여 상기 열산화막을 질화시키는 제2 단계를 포함하여 이루어진 반도체 소자의 게이트 절연막 형성방법.
- 제 1 항에 있어서,상기 질화 가스가 N2O 가스 또는 NO 가스인 것을 특징으로 하는 반도체 소자의 게이트 절연막 형성방법.
- 제 1 항 또는 제 2 항에 있어서,상기 어닐링이 800℃ 내지 1000℃의 온도에서 실시되는 것을 특징으로 하는 반도체 소자의 게이트 절연막 형성방법.
- 제 1 항 또는 제 2 항에 있어서,상기 어닐링이 20분 내지 60분 동안 실시되는 것을 특징으로 하는 반도체 소자의 게이트 절연막 형성방법.
- 제 3 항에 있어서,상기 제1 단계가 800℃ 내지 1000℃의 온도에서 실시되는 것을 특징으로 하는 반도체 소자의 게이트 절연막 형성방법.
- 제 1 항 또는 제 2 항에 있어서,상기 제1 및 제2 단계가 감압 공정이 가능한 뱃치형 퍼니스, 급속 열처리 챔버, 싱글 웨이퍼형 화학기상증착 챔버 중 어느 하나의 장비 내에서 이루어지는 것을 특징으로 하는 반도체 소자의 게이트 절연막 형성방법.
- 10Torr 내지 100Torr의 압력의 질화 가스 분위기에서 어닐링을 실시하여 실리콘 기판 상에 질화된 열산화막을 형성하는 것을 특징으로 하는 반도체 소자의 게이트 절연막 형성방법.
- 제 7 항에 있어서,상기 질화 가스가 N2O 가스 또는 NO 가스인 것을 특징으로 하는 반도체 소자의 게이트 절연막 형성방법.
- 제 7 항 또는 제 8 항에 있어서,상기 어닐링이 800℃ 내지 1000℃의 온도에서 실시되는 것을 특징으로 하는 반도체 소자의 게이트 절연막 형성방법.
- 제 7 항 또는 제 8 항에 있어서,상기 어닐링이 20분 내지 60분 동안 실시되는 것을 특징으로 하는 반도체 소자의 게이트 절연막 형성방법.
- 제 7 항 또는 제 8 항에 있어서,상기 어닐링이 감압 공정이 가능한 뱃치형 퍼니스, 급속 열처리 챔버, 싱글 웨이퍼형 화학기상증착 챔버 중 어느 하나의 장비 내에서 이루어지는 것을 특징으로 하는 반도체 소자의 게이트 절연막 형성방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980025222A KR20000003915A (ko) | 1998-06-30 | 1998-06-30 | 반도체 소자의 게이트 절연막 형성방법 |
| US09/345,297 US20010034090A1 (en) | 1998-06-30 | 1999-06-30 | Methods for forming a gate dielectric film of a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980025222A KR20000003915A (ko) | 1998-06-30 | 1998-06-30 | 반도체 소자의 게이트 절연막 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000003915A true KR20000003915A (ko) | 2000-01-25 |
Family
ID=19541709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980025222A KR20000003915A (ko) | 1998-06-30 | 1998-06-30 | 반도체 소자의 게이트 절연막 형성방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20010034090A1 (ko) |
| KR (1) | KR20000003915A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101037688B1 (ko) * | 2003-11-21 | 2011-05-30 | 매그나칩 반도체 유한회사 | 반도체소자의 제조방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100682190B1 (ko) * | 1999-09-07 | 2007-02-12 | 동경 엘렉트론 주식회사 | 실리콘 산질화물을 포함하는 절연막의 형성 방법 및 장치 |
| KR100765681B1 (ko) * | 2003-09-19 | 2007-10-12 | 가부시키가이샤 히다치 고쿠사이 덴키 | 반도체 장치의 제조 방법 및 기판 처리 장치 |
-
1998
- 1998-06-30 KR KR1019980025222A patent/KR20000003915A/ko active Search and Examination
-
1999
- 1999-06-30 US US09/345,297 patent/US20010034090A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101037688B1 (ko) * | 2003-11-21 | 2011-05-30 | 매그나칩 반도체 유한회사 | 반도체소자의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010034090A1 (en) | 2001-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5072837B2 (ja) | プラズマ窒化したゲート誘電体を２段階式で窒化後アニーリングするための改善された製造方法 | |
| US6245616B1 (en) | Method of forming oxynitride gate dielectric | |
| JP3976282B2 (ja) | 信頼できる極薄酸窒化物形成のための新規なプロセス | |
| US20070169696A1 (en) | Two-step post nitridation annealing for lower eot plasma nitrided gate dielectrics | |
| JP3566705B2 (ja) | ゲート誘電体を形成する方法 | |
| JPH09116104A (ja) | 半導体素子のキャパシタ製造方法 | |
| JPH06204496A (ja) | 高品質の酸化膜を成長させるための方法 | |
| US6365467B1 (en) | Method of forming gate oxide layer in semiconductor device | |
| US7192887B2 (en) | Semiconductor device with nitrogen in oxide film on semiconductor substrate and method of manufacturing the same | |
| JP3805825B2 (ja) | 絶縁膜の形成方法 | |
| KR20000003915A (ko) | 반도체 소자의 게이트 절연막 형성방법 | |
| US20080128833A1 (en) | High-Dielectric-Constant Film, Field-Effect Transistor and Semiconductor Integrated Circuit Device Using the Same, and Method for Producing High-Dielectric-Constant Film | |
| JP3041066B2 (ja) | 絶縁膜形成方法 | |
| Fukuda et al. | Effect of oxynitridation on charge trapping properties of ultrathin silicon dioxide films | |
| US20050064109A1 (en) | Method of forming an ultrathin nitride/oxide stack as a gate dielectric | |
| KR100274351B1 (ko) | 반도체소자의게이트산화막형성방법 | |
| KR0119965B1 (ko) | 반도체 소자의 산화막 형성방법 | |
| KR100324822B1 (ko) | 반도체소자의 게이트 산화막 제조방법 | |
| KR100799057B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR100380275B1 (ko) | 반도체 소자의 게이트 절연막 형성방법 | |
| JP2000208645A (ja) | シリコン系誘電体膜の形成方法および不揮発性半導体記憶装置の製造方法 | |
| KR100332129B1 (ko) | 반도체소자의산화막형성방법 | |
| KR100334524B1 (ko) | 반도체소자의게이트산화막제조방법 | |
| Lai et al. | Quality improvement of low-pressure chemical-vapor-deposited oxide by N2O nitridation | |
| KR100332132B1 (ko) | 반도체소자의옥시나이트라이드막형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B601 | Maintenance of original decision after re-examination before a trial | ||
| B601 | Maintenance of original decision after re-examination before a trial | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20010625 Effective date: 20021030 |