CN110634803B - Cmos器件中栅介质层界面态缺陷修复的方法及栅介质层 - Google Patents
Cmos器件中栅介质层界面态缺陷修复的方法及栅介质层 Download PDFInfo
- Publication number
- CN110634803B CN110634803B CN201910842528.6A CN201910842528A CN110634803B CN 110634803 B CN110634803 B CN 110634803B CN 201910842528 A CN201910842528 A CN 201910842528A CN 110634803 B CN110634803 B CN 110634803B
- Authority
- CN
- China
- Prior art keywords
- layer
- bonds
- gate dielectric
- dielectric layer
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 230000007547 defect Effects 0.000 title claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 48
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 31
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 26
- 235000012239 silicon dioxide Nutrition 0.000 claims description 24
- 239000000377 silicon dioxide Substances 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 22
- 229910052681 coesite Inorganic materials 0.000 claims description 16
- 229910052906 cristobalite Inorganic materials 0.000 claims description 16
- 229910052757 nitrogen Inorganic materials 0.000 claims description 16
- 229910052682 stishovite Inorganic materials 0.000 claims description 16
- 229910052905 tridymite Inorganic materials 0.000 claims description 16
- 238000000137 annealing Methods 0.000 claims description 14
- 229910021529 ammonia Inorganic materials 0.000 claims description 13
- 238000005224 laser annealing Methods 0.000 claims description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 13
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 238000005121 nitriding Methods 0.000 claims description 5
- 238000011065 in-situ storage Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 239000000463 material Substances 0.000 description 5
- 229910006360 Si—O—N Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 230000034655 secondary growth Effects 0.000 description 3
- 230000008719 thickening Effects 0.000 description 3
- 229910006283 Si—O—H Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- -1 nitrogen ions Chemical class 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及CMOS器件中栅介质层界面态缺陷修复的方法及栅介质层，涉及半导体集成电路制造技术，在栅介质层的制作过程中，在形成掺杂氮的氧化层界面层后采用高温氨气气氛下退火处理及高温激光退火处理，可以达到防止掺杂氮的氧化层界面层(SION)与衬底界面处SiO2的二次生长，防止EOT变厚，并且充分修复掺杂氮的氧化层界面层(SION)材料中断裂键及缺失键，使其补充为稳定的Si‑O‑N结构，而且对掺杂氮的氧化层界面层(SION)具有更好的固氮作用，进而提高掺杂氮的氧化层界面层(SION)的性质，界面态缺陷明显降低，提高器件性能。
Description
技术领域
本发明涉及半导体集成电路制造技术，尤其涉及一种CMOS器件中栅介质层界面态缺陷修复的方法及栅介质层。
背景技术
在半导体集成电路制造技术领域，随着半导体技术的发展，对半导体器件性能的要求越来越高。
随着大规模的集成电路技术的不断发展，常用的CMOS器件的尺寸不断地减小。这就对CMOS器件的栅氧区电特性提出更为严格的要求。目前，主要采用原位水蒸气(ISSG)氧化方法生长二氧化层SiO2，随后使用等离子氮化(DPN)法对氧化层界面进行掺杂形成SiON，最后采用高温小氧退火工艺(PNA)稳定N掺杂以及修复栅氧区的断裂键或缺失键形成栅介质层。但是，由于高温小氧退火工艺中，氧气会穿透SiON，与硅基底发生反应形成SiO2，进而栅氧介质层增厚，EOT增大，影响器件性能。
发明内容
本发明的目的在于提供一种CMOS器件中栅介质层界面态缺陷修复的方法，以使栅介质层界面态缺陷明显降低，提高器件性能。
本发明提供的CMOS器件中栅介质层界面态缺陷修复的方法，包括：S1：提供一半导体衬底；S2：在半导体衬底上生长一层氧化层界面层；S3：在氧化层界面层采用等离子氮化法掺杂氮元素，形成掺杂氮的氧化层界面层；S4：对掺杂氮的氧化层界面层进行高温氨气气氛下退火处理；以及S5：对掺杂氮的氧化层界面层进行高温激光退火处理，形成栅介质层。
更进一步的，步骤S3中形成的掺杂氮的氧化层界面层中包括断裂键或缺失键。
更进一步的，步骤S5中形成的所述栅介质层不包括断裂键或缺失键。
更进一步的，所述断裂键或缺失键为Si-H键、Si-O-H键以及Si/SiO2界面的悬键。
更进一步的，所述断裂键或缺失键为Si-H键、Si-O-H键以及Si/SiO2界面的悬键。
更进一步的，所述半导体衬底为硅衬底。
更进一步的，步骤S2中生成的所述氧化层界面层为二氧化硅界面层。
更进一步的，步骤S2中采用热氧化法生长所述氧化层界面层。
更进一步的，步骤S2中采用原位水蒸气氧化方法生长所述氧化层界面层。
更进一步的，步骤S3中形成的所述掺杂氮的氧化层界面层为SiON界面层。
更进一步的，步骤S4中以700℃-1150℃之间的氨气气氛退火，时间约为10秒-20秒。
更进一步的，以1100℃-1200℃之间的温度进行高温激光退火工艺。
更进一步的，在步骤S1中提供一硅衬底；在步骤S2中在硅衬底上采用热氧化法生长一层二氧化硅界面层；在步骤S3中在二氧化硅界面层采用等离子氮化法掺杂氮元素，形成SiON界面层，其中SiON界面层中包括断裂键或缺失键；在步骤S4中对SiON界面层进行以700℃-1150℃之间的氨气气氛退火，时间约为10秒-20秒；以及然后在步骤S5中对SiON界面层进行以1100℃-1200℃之间的温度进行高温激光退火工艺，形成栅介质层，其中栅介质层不包括断裂键或缺失键。
本发明还提供一种CMOS器件中的栅介质层，所述栅介质层采用上述的CMOS器件中栅介质层界面态缺陷修复的方法形成。
更进一步的，所述栅介质层不包括断裂键或缺失键。
更进一步的，所述断裂键或缺失键为Si-H键、Si-O-H键以及Si/SiO2界面的悬键。
本发明提供的CMOS器件中栅介质层界面态缺陷修复的方法及栅介质层，在栅介质层的制作过程中，在形成掺杂氮的氧化层界面层后采用高温氨气气氛下退火处理及高温激光退火处理，可以达到防止掺杂氮的氧化层界面层(SION)与衬底界面处SiO2的二次生长，防止EOT变厚，并且充分修复掺杂氮的氧化层界面层(SION)材料中断裂键及缺失键，使其补充为稳定的Si-O-N结构，而且对掺杂氮的氧化层界面层(SION)具有更好的固氮作用，进而提高掺杂氮的氧化层界面层(SION)的性质，界面态缺陷明显降低，提高器件性能。
附图说明
图1为本发明一实施例的CMOS器件中栅介质层界面态缺陷修复的方法的流程图。
图2为本发明一实施例的CMOS器件中栅介质层界面态缺陷修复的过程示意图。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
为了降低CMOS器件中栅介质层界面态缺陷，提高器件性能。在本发明一实施例中，提供一种CMOS器件中栅介质层界面态缺陷修复的方法，具体的，请参阅图1，图1为本发明一实施例的CMOS器件中栅介质层界面态缺陷修复的方法的流程图。本发明一实施例的CMOS器件中栅介质层界面态缺陷修复的方法，包括：S1：提供一半导体衬底；S2：在半导体衬底上生长一层氧化层界面层；S3：在氧化层界面层采用等离子氮化法掺杂氮元素，形成掺杂氮的氧化层界面层；S4：对掺杂氮的氧化层界面层进行高温氨气气氛下退火处理；以及S5：对掺杂氮的氧化层界面层进行高温激光退火处理，形成栅介质层。
如此可以达到防止掺杂氮的氧化层界面层(SION)与衬底界面处SiO2的二次生长，防止EOT变厚，并且充分修复掺杂氮的氧化层界面层(SION)材料中断裂键及缺失键，使其补充为稳定的Si-O-N结构，而且对掺杂氮的氧化层界面层(SION)具有更好的固氮作用，进而提高掺杂氮的氧化层界面层(SION)的性质，界面态缺陷明显降低，提高器件性能。
具体的，请参阅图1，并请参阅图2，图2为本发明一实施例的CMOS器件中栅介质层界面态缺陷修复的过程示意图。本发明一实施例的CMOS器件中栅介质层界面态缺陷修复的方法，包括：
S1：提供一半导体衬底100。
在本发明一实施例中，所述半导体衬底100为硅衬底。
S2：在半导体衬底上生长一层氧化层界面层200。
在本发明一实施例中，所述氧化层界面层200为二氧化硅界面层SiO2。在本发明一实施例中，采用热氧化法生长所述氧化层界面层200。更具体的，在本发明一实施例中，采用原位水蒸气(ISSG)氧化方法生长所述氧化层界面层200。
S3：在氧化层界面层采用等离子氮化法(DPN)掺杂氮元素，形成掺杂氮的氧化层界面层300。
具体的，在本发明一实施例中，所述氧化层界面层200为二氧化硅界面层SiO2，则所述掺杂氮的氧化层界面层300为SiON界面层。
在本发明一实施例中，掺杂氮的氧化层界面层300中包括断裂键或缺失键。更具体的，在本发明一实施例中，所述断裂键或缺失键为Si-H键、Si-O-H键以及Si/SiO2界面的悬键。
S4：对掺杂氮的氧化层界面层300进行高温氨气气氛下退火处理。
在本发明一实施例中，以700℃-1150℃之间的氨气气氛退火，时间约为10秒-20秒。进行高温氨气气氛下退火处理主要实现氮离子进一步掺杂。
S5：对掺杂氮的氧化层界面层300进行高温激光退火处理，形成栅介质层400。
在本发明一实施例中，以1100℃-1200℃之间的温度进行高温激光退火工艺。进行高温激光退火处理起到固氮及修复SION材料中断裂键及缺失键的作用。
具体的，在本发明一实施例中，经步骤S4的高温氨气气氛下退火处理及步骤S5的高温激光退火处理后，所述栅介质层400不包括断裂键或缺失键，在本发明一实施例中，所述断裂键或缺失键为Si-H键、Si-O-H键以及Si/SiO2界面的悬键。
在本发明一实施例中，还提供一种CMOS器件中的栅介质层，其中所述栅介质层采用上述的CMOS器件中栅介质层界面态缺陷修复的方法形成。
在本发明一实施例中，所述栅介质层400不包括断裂键或缺失键，在本发明一实施例中，所述断裂键或缺失键为Si-H键、Si-O-H键以及Si/SiO2界面的悬键。
综上所述，在栅介质层的制作过程中，在形成掺杂氮的氧化层界面层后采用高温氨气气氛下退火处理及高温激光退火处理，可以达到防止掺杂氮的氧化层界面层(SION)与衬底界面处SiO2的二次生长，防止EOT变厚，并且充分修复掺杂氮的氧化层界面层(SION)材料中断裂键及缺失键，使其补充为稳定的Si-O-N结构，而且对掺杂氮的氧化层界面层(SION)具有更好的固氮作用，进而提高掺杂氮的氧化层界面层(SION)的性质，界面态缺陷明显降低，提高器件性能。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (12)
1.一种CMOS器件中栅介质层界面态缺陷修复的方法，其特征在于，包括：
S1：提供一半导体衬底；
S2：在半导体衬底上生长一层氧化层界面层；
S3：在氧化层界面层采用等离子氮化法掺杂氮元素，形成掺杂氮的氧化层界面层；
S4：对掺杂氮的氧化层界面层进行高温氨气气氛下退火处理；以及
S5：对掺杂氮的氧化层界面层进行高温激光退火处理，形成栅介质层；
其中，步骤S3中形成的掺杂氮的氧化层界面层中包括断裂键或缺失键，所述断裂键或缺失键为Si-H键、Si-O-H键以及Si/SiO2界面的悬键；步骤S5中形成的所述栅介质层不包括断裂键或缺失键，所述断裂键或缺失键为Si-H键、Si-O-H键以及Si/SiO2界面的悬键。
2.根据权利要求1所述的CMOS器件中栅介质层界面态缺陷修复的方法，其特征在于，所述半导体衬底为硅衬底。
3.根据权利要求2所述的CMOS器件中栅介质层界面态缺陷修复的方法，其特征在于，步骤S2中生成的所述氧化层界面层为二氧化硅界面层。
4.根据权利要求3所述的CMOS器件中栅介质层界面态缺陷修复的方法，其特征在于，步骤S3中形成的所述掺杂氮的氧化层界面层为SiON界面层。
5.根据权利要求1所述的CMOS器件中栅介质层界面态缺陷修复的方法，其特征在于，步骤S2中采用热氧化法生长所述氧化层界面层。
6.根据权利要求1所述的CMOS器件中栅介质层界面态缺陷修复的方法，其特征在于，步骤S2中采用原位水蒸气氧化方法生长所述氧化层界面层。
7.根据权利要求1所述的CMOS器件中栅介质层界面态缺陷修复的方法，其特征在于，步骤S4中以700℃-1150℃之间的氨气气氛退火，时间为10秒-20秒。
8.根据权利要求1所述的CMOS器件中栅介质层界面态缺陷修复的方法，其特征在于，以1100℃-1200℃之间的温度进行高温激光退火工艺。
9.根据权利要求1所述的CMOS器件中栅介质层界面态缺陷修复的方法，其特征在于，在步骤S1中提供一硅衬底；在步骤S2中在硅衬底上采用热氧化法生长一层二氧化硅界面层；在步骤S3中在二氧化硅界面层采用等离子氮化法掺杂氮元素，形成SiON界面层，其中SiON界面层中包括断裂键或缺失键；在步骤S4中对SiON界面层进行以700℃-1150℃之间的氨气气氛退火，时间为10秒-20秒；以及然后在步骤S5中对SiON界面层进行以1100℃-1200℃之间的温度进行高温激光退火工艺，形成栅介质层，其中栅介质层不包括断裂键或缺失键。
10.一种CMOS器件中的栅介质层，其特征在于，所述栅介质层采用权利要求1-9任一项所述的CMOS器件中栅介质层界面态缺陷修复的方法形成。
11.根据权利要求10所述的CMOS器件中的栅介质层，其特征在于，所述栅介质层不包括断裂键或缺失键。
12.根据权利要求11所述的CMOS器件中的栅介质层，其特征在于，所述断裂键或缺失键为Si-H键、Si-O-H键以及Si/SiO2界面的悬键。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910842528.6A CN110634803B (zh) | 2019-09-06 | 2019-09-06 | Cmos器件中栅介质层界面态缺陷修复的方法及栅介质层 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910842528.6A CN110634803B (zh) | 2019-09-06 | 2019-09-06 | Cmos器件中栅介质层界面态缺陷修复的方法及栅介质层 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110634803A CN110634803A (zh) | 2019-12-31 |
| CN110634803B true CN110634803B (zh) | 2022-11-29 |
Family
ID=68971559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910842528.6A Active CN110634803B (zh) | 2019-09-06 | 2019-09-06 | Cmos器件中栅介质层界面态缺陷修复的方法及栅介质层 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110634803B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1894778A (zh) * | 2003-12-15 | 2007-01-10 | 应有材料公司 | 一种形成硅氧氮化物层的方法 |
| CN103972070A (zh) * | 2014-04-22 | 2014-08-06 | 上海华力微电子有限公司 | 栅氧化层的制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040067631A1 (en) * | 2002-10-03 | 2004-04-08 | Haowen Bu | Reduction of seed layer roughness for use in forming SiGe gate electrode |
-
2019
- 2019-09-06 CN CN201910842528.6A patent/CN110634803B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1894778A (zh) * | 2003-12-15 | 2007-01-10 | 应有材料公司 | 一种形成硅氧氮化物层的方法 |
| CN103972070A (zh) * | 2014-04-22 | 2014-08-06 | 上海华力微电子有限公司 | 栅氧化层的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110634803A (zh) | 2019-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3898770B2 (ja) | 高品質の酸化膜を成長させるための方法 | |
| US20040175961A1 (en) | Two-step post nitridation annealing for lower EOT plasma nitrided gate dielectrics | |
| CA2243170A1 (en) | Semiconductor devices, and methods for same | |
| US20150017814A1 (en) | Method of forming gate oxide layer | |
| US6017806A (en) | Method to enhance deuterium anneal/implant to reduce channel-hot carrier degradation | |
| JP2911476B2 (ja) | サブストレート上に酸化物層を製作する方法 | |
| JP3593340B2 (ja) | 集積回路デバイスの製造方法 | |
| KR100788361B1 (ko) | 모스펫 소자의 형성 방법 | |
| JP2000286258A (ja) | 半導体デバイスの製造方法、ｍｏｓデバイス、半導体製造装置 | |
| CN110634803B (zh) | Cmos器件中栅介质层界面态缺陷修复的方法及栅介质层 | |
| CN105161525B (zh) | 一种栅介质层的制备方法 | |
| CN115588612B (zh) | 一种碳化硅栅极氧化层的制备方法以及相应的器件 | |
| CN108807165A (zh) | 氧化层的制造方法 | |
| CN103943479A (zh) | 栅氧化层的制备方法 | |
| CN103887162A (zh) | 一种高介电SiON栅介质的制备方法 | |
| CN104810263B (zh) | 栅氧化层的制造方法 | |
| JP4609026B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| JP2000164868A (ja) | ゲート膜形成方法及び半導体装置 | |
| KR100280105B1 (ko) | 반도체 장치의 제조방법 | |
| KR0137550B1 (ko) | 게이트 산화막 형성 방법 | |
| KR0162900B1 (ko) | 산화물 형성 방법 | |
| KR960013152B1 (ko) | 반도체소자의 게이트 산화막 형성방법 | |
| KR970009864B1 (ko) | 반도체 소자의 게이트 산화막 형성방법 | |
| TWI487028B (zh) | 二氧化矽薄膜製作方法 | |
| KR20000008022A (ko) | 게이트 산화막의 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |