CN108807165A - 氧化层的制造方法 - Google Patents

氧化层的制造方法 Download PDF

Info

Publication number
CN108807165A
CN108807165A CN201810612008.1A CN201810612008A CN108807165A CN 108807165 A CN108807165 A CN 108807165A CN 201810612008 A CN201810612008 A CN 201810612008A CN 108807165 A CN108807165 A CN 108807165A
Authority
CN
China
Prior art keywords
oxide layer
manufacturing
silicon
layer
silicon chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810612008.1A
Other languages
English (en)
Other versions
CN108807165B (zh
Inventor
成鑫华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201810612008.1A priority Critical patent/CN108807165B/zh
Publication of CN108807165A publication Critical patent/CN108807165A/zh
Application granted granted Critical
Publication of CN108807165B publication Critical patent/CN108807165B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • H01L21/28167Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • H01L21/28167Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种氧化层的制造方法,包括步骤:步骤一、提供一硅片,对硅片表面进行预处理;步骤二、进行氧化层生长,包括分步骤:步骤21、进行饱压工艺,饱压气体采用惰性气体或氮气;在升温过程中,硅片表面的Si‑H键断裂并产生H2,通过饱压气体将H2吹出;步骤22、进行二氧化硅沉积工艺,在稳定的温度和气压下,氧源气体和硅反应形成二氧化硅层。本发明能提高氧化层的质量以及氧化层和硅表面的界面质量,减少氧化层和硅的界面缺陷,改善器件的闪烁噪声。

Description

氧化层的制造方法
技术领域
本发明涉及一种半导体集成电路制造方法,特别是涉及一种氧化层的制造方法。
背景技术
随着器件沟道长度和栅氧化层厚度的不断缩小,尤其是采用了低电压供电和氮化栅介质层工艺,负偏压不稳定性(negative bias temperature instability,NBTI)效应逐渐成为影响40纳米器件可靠性的主要因素之一。NBTI效应是由于在通常为大于100℃的高温下对PMOS管的栅极加大的负栅压偏置所造成的,表现为阈值电压漂移值即ΔVth不断增大.这种变化是由于在负栅压和高温应力作用下在Si-SiO2栅界面处形成了界面态和氧化层正电荷所造成的,Si-SiO2栅界面中的Si是指栅氧化层底部的硅衬底的硅,SiO2是组成栅氧化层的二氧化硅。实验表明NBTI发生的条件是在Si-SiO2栅界面处有空穴的存在。
SION的K值即介电常数值达到了7左右,大概是SiO2所具有的大小为3.9的K值的1.79倍,从而在相同电学厚度下大大提升了物理厚度,减少了漏电流,提高了栅介质层的可靠性。另一方面,氮的引入还增强了栅介质层的致密度,从而提高了对PMOS硼扩散的阻挡能力。但是,氮的引入增强了沟道中载流子在沟道中的散射,加剧了沟道电流在低频条件下的抖动,从而增大了低频条件下的闪烁噪声(Flicker Noise)。
闪烁噪声的增加对于器件在低频方面造成了横向干扰,从而影响了低频下的灵敏度。目前业界的逻辑器件尤其是手机芯片逐渐往SOC方向发展,把CPU、IO控制器、Ram控制器、音频电路甚至是基带芯片都集成在一颗SOC上,闪烁噪声的存在将影响基带在杂波下的过滤能力,从而导致手机的弱信号下通话不流畅,影响效果。同时对于集成的音频电路,将严重影响其信噪比(db),影响手机的体验度,因此业界对于闪烁噪声的控制也越来越高。
在CMOS晶体管的栅氧化层和硅衬底的界面处是硅单晶的边界,研究表明Si-SiO2界面并不是一个几何平面,在界面处存在约为的过渡层。过渡层的材料结构为SiOx,x介于1~2之间,因而出现许多硅的“悬挂”键,这些悬挂键在禁带中产生额外的能带。当电荷载流子运动到这个界面时,有一些被随机俘获,随后又被这些能带释放,Si-SiO2界面界面电荷填充的变化引起了衬底表面电势的变化,从而调制了沟道表面载流子的浓度,并且随着频率产生波动,结果在漏源电流中产生“闪烁”噪声。
发明内容
本发明所要解决的技术问题是提供一种氧化层的制造方法,能提高氧化层的质量以及氧化层和硅表面的界面质量,减少氧化层和硅的界面缺陷,改善器件的闪烁噪声。
为解决上述技术问题,本发明提供的氧化层的制造方法包括如下步骤:
步骤一、提供一硅片,对所述硅片表面进行预处理且预处理后在所述硅片表面残留有Si-H键。
步骤二、进行氧化层生长,包括如下分步骤:
步骤21、进行饱压工艺,在所述饱压工艺中对进行氧化层生长的反应腔体进行升温以及通入饱压气体使所述反应腔体的气压稳定,所述饱压气体采用惰性气体或氮气;在升温过程中,所述硅片表面的Si-H键断裂并产生H2,通过所述饱压气体将产生的H2吹出。
步骤22、进行二氧化硅沉积工艺,在所述二氧化硅沉积工艺中通入氧源气体;在稳定的温度和气压下,所述氧源气体和所述硅片的硅反应并在所述硅片表面形成二氧化硅层;利用所述二氧化硅层都是在稳定的温度和气压下形成的特点提高所述二氧化硅层的质量以及提高所述二氧化硅层和所述硅片的界面质量。
进一步的改进是,步骤21中所述饱压气体对应的惰性气体包括氦气和氩气。
进一步的改进是,步骤二中采用原位水汽氧化法进行氧化层生长。
进一步的改进是,步骤21中的所述反应腔体采用快速热反应腔体。
进一步的改进是,步骤22中所述氧源气体包括N2O或氧气。
进一步的改进是,步骤22中在通入所述氧源气体的同时关闭所述饱压气体。
进一步的改进是,步骤22中在通入所述氧源气体的同时还包括通入氢气的步骤,所述氢气使所述氧源气体分解出原子氧,通过所述原子氧和所述硅片的硅反应形成所述二氧化硅层。
进一步的改进是,通入的所述氧源气体的温度小于所述氧源气体产生热分解形成原子氧的温度。
进一步的改进是,通入的所述氧源气体的温度小于550℃。
进一步的改进是,步骤二中,在步骤22之后还包括步骤:
步骤23、对所述二氧化硅层进行氮化工艺和热退火工艺,所述氮化工艺使所述二氧化硅层中掺入氮元素并形成由氮氧化硅组成的氧化层。
进一步的改进是,所述氧化层为栅氧化层。
进一步的改进是,所述栅氧化层用于形成MOS晶体管,在所述MOS晶体管中,栅极结构由所述栅氧化层以及形成于所述栅氧化层表面的栅极导电材料层组成。
进一步的改进是,所述栅极导电材料层由多晶硅组成。
进一步的改进是,所述MOS晶体管包括PMOS管和NMOS管;所述MOS晶体管的工艺节点为40纳米以下。
进一步的改进是,步骤一中所述预处理包括干法工艺、湿法工艺和等离子体工艺,通过所述预处理使所述硅片表面的杂质和自然氧化层去除。
本发明根据氧化层生长的特点,利用在温度和气压完全稳定控制之前的过渡阶段中设置饱压工艺,且饱压工艺的饱压气体采用惰性气体或氮气,这样利用饱压工艺实现压力稳定和温度增加的同时,能够将饱压过程中由于温度增加使硅片表面的Si-H键断裂后形成的氢气都吹出;且由于饱压气体不再采用氧源气体,而是采用惰性气体或氮气,故在饱压过程中能避免发生氢气和氧源气体反应形成原子氧并进而形成质量较差的SiO2的缺陷,并减少由于较差的SiO2所产生的界面缺陷,所以本发明能提高氧化层和硅片表面之间的Si-SiO2界面的质量。另外,在饱压工艺之后,二氧化硅沉积工艺中,由于温度和气压都温度,故最后形成的二氧化硅层的质量较佳且稳定,最后提高述二氧化硅层的质量以及提高二氧化硅层和所述硅片的界面质量。
本发明在形成较佳质量的二氧化硅层的基础上能进一步对二氧化硅层进行氮化并形成由氮氧化硅组成的氧化层,这这种氧化层组成栅氧化层时能提高栅氧化层的介电常数,从而能在相同电学厚度的条件下增加栅氧化层的物理厚度,减少器件的漏电流并在PMOS管中提高对硼扩散的阻挡能力。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是本发明实施例氧化层的制造方法的流程图。
具体实施方式
本发明实施例方法是在对现有方法的技术问题进行分析的基础上得到的,在详细介绍本发明实施例方法之前先介绍一下现有方法:
现有方法中会采用到采用原位水汽氧化(In Situ Steam Generation,ISSG)形成氧化层如栅氧化层。ISSG的氧化反应的气体通常采用氢气和氧源气体如氧气和N2O,在高温下,氧源气体和氢气产生类似于燃烧的化学反应并产生大量气相活性自由基,气相活性自由基主要是由原子氧组成,通过具有较强氧化性的原子氧和硅反应形成二氧化硅,所以,ISSG工艺通常也称为原子氧工艺。
随着器件的尺寸等比例缩小,器件的沟道长度和栅氧化层的厚度会减少,这时,采用原位水汽氧化(In Situ Steam Generation,ISSG)的氮化工艺能保证在氧化膜较薄的情况下仍可以获得较好的电学特性。
纯粹使用SiO2材料的栅氧化层,随着厚度的降低栅极漏电流会增加。因此,氮化工艺就是对SiO2材料进行氮掺杂,使之转变为SiON的氮氧化物,从而提高材料的介电常数K,降低栅极漏电流。
随着工艺节点的降低,ISSG的厚度要求越来越高。为了得到更好的工艺稳定性,氧源气体从O2逐渐向N2O过渡。在反应过程中,在达到设定的工艺压力之前,用氧源气体进行饱压是ISSG工艺通常的一种手段。但是,由于集成上的特殊性,栅氧化层形成工艺对应的硅片的前一工艺站点通常为湿刻,不可避免的在硅片上会有一些Si-H的键合形态,而Si-H是一种极不稳定的存在方式,在高温时,Si-H的键合会断裂,从而产生H2。另一方面,原子氧工艺在硅片传输到反应腔体中时,是一种常温状态,但是在饱压的过程中,腔体的温度,即硅片的温度会逐步升高,当达到一定温度时,会产生一定量的H2。饱压过程中产生的H2会直接和氧源发生反应,生成H2O以及产生原子氧,原子氧会和硅片的硅反应从而在硅片表面形成SiO2,由于这个SiO2是在饱压过程中形成的,饱压过程中的气压和温度都不稳定,故饱压过程中形成的SiO2的质量较差。饱压过程中形成的较差质量的SiO2对于Si-SiO2界面的质量是致命的,很大程度上降低了Si-SiO2界面的性能。
本发明实施例氧化层的制造方法包括如下步骤:
步骤一、提供一硅片,对所述硅片表面进行预处理且预处理后在所述硅片表面残留有Si-H键。
本发明实施例中,所述预处理包括干法工艺、湿法工艺和等离子体工艺,通过所述预处理使所述硅片表面的杂质和自然氧化层去除。
步骤二、进行氧化层生长,包括如下分步骤:
步骤21、进行饱压工艺,在所述饱压工艺中对进行氧化层生长的反应腔体进行升温以及通入饱压气体使所述反应腔体的气压稳定,所述饱压气体采用惰性气体或氮气;在升温过程中,所述硅片表面的Si-H键断裂并产生H2,通过所述饱压气体将产生的H2吹出。
所述饱压气体对应的惰性气体包括氦气和氩气。
本发明实施例中,采用原位水汽氧化法进行氧化层生长。步骤21中的所述反应腔体采用快速热反应腔体。后续步骤22为步骤21的连续步骤,也在快速热反应腔体中进行。
步骤22、进行二氧化硅沉积工艺,在所述二氧化硅沉积工艺中通入氧源气体;在稳定的温度和气压下,所述氧源气体和所述硅片的硅反应并在所述硅片表面形成二氧化硅层;利用所述二氧化硅层都是在稳定的温度和气压下形成的特点提高所述二氧化硅层的质量以及提高所述二氧化硅层和所述硅片的界面质量。
所述氧源气体包括N2O或氧气。在通入所述氧源气体的同时关闭所述饱压气体。
在通入所述氧源气体的同时还包括通入氢气的步骤,所述氢气使所述氧源气体分解出原子氧,通过所述原子氧和所述硅片的硅反应形成所述二氧化硅层。
通入的所述氧源气体的温度小于所述氧源气体产生热分解形成原子氧的温度。较佳为,通入的所述氧源气体的温度小于550℃。
步骤二中,在步骤22之后还包括步骤:
步骤23、对所述二氧化硅层进行氮化工艺和热退火工艺,所述氮化工艺使所述二氧化硅层中掺入氮元素并形成由氮氧化硅组成的氧化层。所述氮化工艺过程中,通入氮气和氧气,关闭氢气的通入,氮气和氧气能在步骤22中形成的所述二氧化硅层的基础上继续生长氮氧化硅,使得整个氧化层的厚度较厚且掺入氮元素。
本发明实施例中,所述氧化层为栅氧化层。所述栅氧化层用于形成MOS晶体管,在所述MOS晶体管中,栅极结构由所述栅氧化层以及形成于所述栅氧化层表面的栅极导电材料层组成。较佳为,所述栅极导电材料层由多晶硅组成。
所述MOS晶体管包括PMOS管和NMOS管;所述MOS晶体管的工艺节点即沟道长度为40纳米以下。
本发明实施例根据氧化层生长的特点,利用在温度和气压完全稳定控制之前的过渡阶段中设置饱压工艺,且饱压工艺的饱压气体采用惰性气体或氮气,这样利用饱压工艺实现压力稳定和温度增加的同时,能够将饱压过程中由于温度增加使硅片表面的Si-H键断裂后形成的氢气都吹出;且由于饱压气体不再采用氧源气体,而是采用惰性气体或氮气,故在饱压过程中能避免发生氢气和氧源气体反应形成原子氧并进而形成质量较差的SiO2的缺陷,并减少由于较差的SiO2所产生的界面缺陷,所以本发明实施例能提高氧化层和硅片表面之间的Si-SiO2界面的质量。另外,在饱压工艺之后,二氧化硅沉积工艺中,由于温度和气压都温度,故最后形成的二氧化硅层的质量较佳且稳定,最后提高述二氧化硅层的质量以及提高二氧化硅层和所述硅片的界面质量。
进行实验测量可以得到,现有方法的饱压工艺中采用氧源气体如N2O做饱压气体,而本发明实施例中采用N2作为饱压工艺中的饱压气体,对二者形成的二氧化硅层的界面层进行界面层的缺陷和厚度测试可以得到表一所示的结果:
表一
表一中,饱压气体为N2O对应于现有方法,可以看出,现有方法形成的二氧化硅层的界面缺陷(Interface Trap Density,Dit)为2.97E11cm-3,界面层的厚度即XPS ThK为XPS ThK表示采用X射线光电子能谱分析(X-ray Photoelectron Spectroscopy,XPS)测试得到的厚度(ThK)。而,饱压气体为N2对应于本发明实施例方法,可以看出本发明实施例方法得到界面缺陷为1.13E11cm-3,XPS ThK为所以本发明实施例能提高二氧化硅层和所述硅片的界面质量。
本发明实施例在形成较佳质量的二氧化硅层的基础上能进一步对二氧化硅层进行氮化并形成由氮氧化硅组成的氧化层,这种氧化层组成栅氧化层时能提高栅氧化层的介电常数,从而能在相同电学厚度的条件下增加栅氧化层的物理厚度,减少器件的漏电流并在PMOS管中提高对硼扩散的阻挡能力。
以上通过具体实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。

Claims (15)

1.一种氧化层的制造方法,其特征在于,包括如下步骤:
步骤一、提供一硅片,对所述硅片表面进行预处理且预处理后在所述硅片表面残留有Si-H键;
步骤二、进行氧化层生长,包括如下分步骤:
步骤21、进行饱压工艺,在所述饱压工艺中对进行氧化层生长的反应腔体进行升温以及通入饱压气体使所述反应腔体的气压稳定,所述饱压气体采用惰性气体或氮气;在升温过程中,所述硅片表面的Si-H键断裂并产生H2,通过所述饱压气体将产生的H2吹出;
步骤22、进行二氧化硅沉积工艺,在所述二氧化硅沉积工艺中通入氧源气体;在稳定的温度和气压下,所述氧源气体和所述硅片的硅反应并在所述硅片表面形成二氧化硅层;利用所述二氧化硅层都是在稳定的温度和气压下形成的特点提高所述二氧化硅层的质量以及提高所述二氧化硅层和所述硅片的界面质量。
2.如权利要求1所述的氧化层的制造方法,其特征在于:
步骤21中所述饱压气体对应的惰性气体包括氦气和氩气。
3.如权利要求1所述的氧化层的制造方法,其特征在于:步骤二中采用原位水汽氧化法进行氧化层生长。
4.如权利要求3所述的氧化层的制造方法,其特征在于:步骤21中的所述反应腔体采用快速热反应腔体。
5.如权利要求3所述的氧化层的制造方法,其特征在于:步骤22中所述氧源气体包括N2O或氧气。
6.如权利要求5所述的氧化层的制造方法,其特征在于:步骤22中在通入所述氧源气体的同时关闭所述饱压气体。
7.如权利要求5所述的氧化层的制造方法,其特征在于:步骤22中在通入所述氧源气体的同时还包括通入氢气的步骤,所述氢气使所述氧源气体分解出原子氧,通过所述原子氧和所述硅片的硅反应形成所述二氧化硅层。
8.如权利要求7所述的氧化层的制造方法,其特征在于:通入的所述氧源气体的温度小于所述氧源气体产生热分解形成原子氧的温度。
9.如权利要求8所述的氧化层的制造方法,其特征在于:通入的所述氧源气体的温度小于550℃。
10.如权利要求7所述的氧化层的制造方法,其特征在于:步骤二中,在步骤22之后还包括步骤:
步骤23、对所述二氧化硅层进行氮化工艺和热退火工艺,所述氮化工艺使所述二氧化硅层中掺入氮元素并形成由氮氧化硅组成的氧化层。
11.如权利要求10所述的氧化层的制造方法,其特征在于:所述氧化层为栅氧化层。
12.如权利要求11所述的氧化层的制造方法,其特征在于:所述栅氧化层用于形成MOS晶体管,在所述MOS晶体管中,栅极结构由所述栅氧化层以及形成于所述栅氧化层表面的栅极导电材料层组成。
13.如权利要求10所述的氧化层的制造方法,其特征在于:所述栅极导电材料层由多晶硅组成。
14.如权利要求10所述的氧化层的制造方法,其特征在于:所述MOS晶体管包括PMOS管和NMOS管;所述MOS晶体管的工艺节点为40纳米以下。
15.如权利要求1所述的氧化层的制造方法,其特征在于:步骤一中所述预处理包括干法工艺、湿法工艺和等离子体工艺,通过所述预处理使所述硅片表面的杂质和自然氧化层去除。
CN201810612008.1A 2018-06-14 2018-06-14 氧化层的制造方法 Active CN108807165B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810612008.1A CN108807165B (zh) 2018-06-14 2018-06-14 氧化层的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810612008.1A CN108807165B (zh) 2018-06-14 2018-06-14 氧化层的制造方法

Publications (2)

Publication Number Publication Date
CN108807165A true CN108807165A (zh) 2018-11-13
CN108807165B CN108807165B (zh) 2021-04-13

Family

ID=64085851

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810612008.1A Active CN108807165B (zh) 2018-06-14 2018-06-14 氧化层的制造方法

Country Status (1)

Country Link
CN (1) CN108807165B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109545848A (zh) * 2018-12-05 2019-03-29 上海华力集成电路制造有限公司 Cmos晶体管及其制造方法
CN112038228A (zh) * 2020-08-27 2020-12-04 上海华力集成电路制造有限公司 改善TiN薄膜连续性的表面处理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1592957A (zh) * 2000-12-28 2005-03-09 大见忠弘 半导体器件及其制造方法
CN103943480A (zh) * 2014-04-22 2014-07-23 上海华力微电子有限公司 栅氧化层的制备方法
CN103943479A (zh) * 2014-04-22 2014-07-23 上海华力微电子有限公司 栅氧化层的制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1592957A (zh) * 2000-12-28 2005-03-09 大见忠弘 半导体器件及其制造方法
CN103943480A (zh) * 2014-04-22 2014-07-23 上海华力微电子有限公司 栅氧化层的制备方法
CN103943479A (zh) * 2014-04-22 2014-07-23 上海华力微电子有限公司 栅氧化层的制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109545848A (zh) * 2018-12-05 2019-03-29 上海华力集成电路制造有限公司 Cmos晶体管及其制造方法
CN112038228A (zh) * 2020-08-27 2020-12-04 上海华力集成电路制造有限公司 改善TiN薄膜连续性的表面处理方法
CN112038228B (zh) * 2020-08-27 2022-08-09 上海华力集成电路制造有限公司 改善TiN薄膜连续性的表面处理方法

Also Published As

Publication number Publication date
CN108807165B (zh) 2021-04-13

Similar Documents

Publication Publication Date Title
KR100993124B1 (ko) 플라즈마 질화된 게이트 유전체의 두 단계 포스트 질화어닐링을 위한 개선된 제조 방법
CN100429753C (zh) 等离子体处理方法、半导体基板以及等离子体处理装置
Onishi et al. Improvement of surface carrier mobility of HfO/sub 2/MOSFETs by high-temperature forming gas annealing
US20070169696A1 (en) Two-step post nitridation annealing for lower eot plasma nitrided gate dielectrics
US4282270A (en) Method for forming an insulating film layer of silicon oxynitride on a semiconductor substrate surface
CN1312737C (zh) 制作栅极介电层的方法
US20150017814A1 (en) Method of forming gate oxide layer
JPH08116059A (ja) 性能が改良された誘電体を形成する方法
CN102122614B (zh) 一种氮氧化硅栅氧化层制造方法
WO2004070796A9 (en) Tailoring nitrogen profile in silicon oxynitride using rapid thermal annealing with ammonia under ultra-low pressure
JP2006210818A (ja) 半導体素子およびその製造方法
CN103295891A (zh) 栅介质层的制作方法、晶体管的制作方法
CN108807165A (zh) 氧化层的制造方法
CN103855035A (zh) 一种制备栅介质层的设备
JP3593340B2 (ja) 集積回路デバイスの製造方法
US6797644B2 (en) Method to reduce charge interface traps and channel hot carrier degradation
CN103903986A (zh) 栅介质层的制作方法
CN100380609C (zh) 半导体基片的uv增强的氧氮化
JP2005093865A (ja) 半導体装置の製造方法
US7192887B2 (en) Semiconductor device with nitrogen in oxide film on semiconductor substrate and method of manufacturing the same
CN103887161A (zh) 一种抑制掺杂原子在栅介质中扩散的方法
JP2002110674A (ja) 半導体装置及びその製造方法
CN103887162A (zh) 一种高介电SiON栅介质的制备方法
JP2008258614A (ja) 基板上への酸窒化物薄膜の成長方法
JPH0823095A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant