CN103943480A - 栅氧化层的制备方法 - Google Patents

栅氧化层的制备方法 Download PDF

Info

Publication number
CN103943480A
CN103943480A CN201410162783.3A CN201410162783A CN103943480A CN 103943480 A CN103943480 A CN 103943480A CN 201410162783 A CN201410162783 A CN 201410162783A CN 103943480 A CN103943480 A CN 103943480A
Authority
CN
China
Prior art keywords
gate oxide
preparation
gas
inert gas
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410162783.3A
Other languages
English (en)
Inventor
张红伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410162783.3A priority Critical patent/CN103943480A/zh
Publication of CN103943480A publication Critical patent/CN103943480A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种栅氧化层的制备方法,通过采用惰性气体来稀释反应气体中氢气的含量来减少Si-SiO2界面产生Si-H键和S-O-H键的数量,并在形成氧化膜之后对基底实时高温处理来加快氧化膜内部结构的应力释放,以减少界面附近发生断裂键而产生界面态的可能。采用本发明所提供的方法能有效地减少栅氧化膜的界面态总电荷至少一个数量级,并且栅氧化层具有稳定的含氮量,能提高器件的寿命和性能。

Description

栅氧化层的制备方法
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种栅氧化层的制备方法。 
背景技术
随着半导体器件的尺寸的缩小,应用于高性能逻辑器件的栅氧化层厚度要求小于2nm,这导致了诸如界面陷阱电荷、栅介质隧穿漏电流以及可靠性等一系列的问题。这些问题在某种程度上被认为与薄膜中存在的未完全氧化的Si原子或与Si-SiO2界面处存在的界面态有关。 
关于界面态的产生主要有如下两种原因: 
1.基于氢键模型的机制。这种机制认为Si-SiO2界面附近的含氢键结构体由于捕获入射载流子的动能而发生氢原子的脱离,使原有的Si-H和Si-O-H键断裂,造成悬挂键的产生,并由此导致了界面态的产生。 
2.基于内应力的机制。这种机制认为Si-SiO2界面附近的Si-Si键和由于结构不规则而存在内应力的Si-O键受到外来载流子的冲击而断裂,从而导致界面态产生。 
现有的工艺中,主要通过高温退火来修复氧化生长SiO2介质层的过程中产生的Si-H键和S-O-H键以及Si-SiO2界面附近发生的断裂键,以改善界面态。但是,当半导体技术进入45纳米时代以来,传统的改善栅氧化膜界面态的方法遇到了前所未有的挑战,即成膜后的热氧化处理工艺无法及时有效的改善界面态。 
发明内容
为改善更小的半导体器件中改善界面态,本发明提供一种栅氧化层的制备方法,包含以下步骤: 
S1:对一基底执行氧化工艺以形成栅氧化层,在所述氧化工艺的反应气体中包括惰性气体; 
S2:在惰性气体环境中对所述基底进行高温处理; 
S3:对所述栅氧化层进行氮掺杂; 
S4:采用高温退火工艺稳定所述栅氧化层的氮掺杂并修复其等离子体损伤。可选的,步骤S1中氧化工艺采用ISSG工艺。 
可选的,所述ISSG工艺的反应气体为N2O和H2。 
可选的,所述ISSG工艺的反应气体为O2和H2。 
可选的,所述惰性气体为Ar,流量为5slm-50slm,所述惰性气体的物质的量为其余反应气体的一半至3倍。 
可选的,所述高温氮化处理的温度范围为1000摄氏度到1100摄氏度,处理时间为5秒到120秒。 
可选的,步骤S3中的氮掺杂采用等离子体氮化技术。 
可选的,所述等离子体氮化技术为去耦等离子体氮化或远程等离子体氮化。 
可选的,步骤S4中的高温退火工艺的温度范围为1000摄氏度到1100摄氏度,时间为5秒到120秒。 
可选的,步骤S4中的高温退火工艺的气体包含N2或者O2或者N2与O2的混合气体。 
相比于现有技术,本发明通过采用惰性气体来稀释反应气体中氢气的含量,来减少Si-SiO2界面产生Si-H键和Si-O-H键的数量,并在形成氧化膜之后对基底实时高温处理来加快氧化膜内部结构的应力释放,以减少界面附近发生断裂键而产生界面态的可能。采用本发明所提供的方法能有效地减少栅氧化膜的界面态总电荷至少一个数量级,并且栅氧化层具有稳定的含氮量,能提高器件的寿命和性能。 
附图说明
图1为本发明一实施例所述栅氧化层的制备方法的流程图。 
具体实施方式
以下结合附图和具体实施例对本发明作进一步详细说明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非 常简化的形式且均使用非精准的比率,仅用以方便、明晰地辅助说明本发明实施例的目的。 
如图1所示,本发明提供的栅氧化层的制备方法包含以下步骤: 
S1:对一基底执行氧化工艺以形成栅氧化层,在所述氧化工艺的反应气体中包括惰性气体。 
其中,所述的氧化工艺为现场水汽生成(ISSG),ISSG是一种新型低压快速氧化热退火技术,目前主要应用于超薄氧化薄膜生长、浅槽隔离边缘圆角化(STI corner rounding)以及氮氧薄膜的制备。它采用氢气(H2)和氧气(O2)作为反应气体,在高温下氢会与氧产生类似于燃烧的化学反应,生成大量的气相活性自由基(其中主要是原子氧)。同时,在反应腔体中通过辐射式快速升温技术使硅片升温至800℃-1100℃,在此高温氛围下,硅片表面会发生类似于爆轰的化学反应。由于原子氧具有极强的氧化性,使得最终得到的氧化膜体内缺陷减少,Si-SiO2界面充分氧化,从而能有效提高薄膜的电学特性。ISSG工艺的反应气体除了可以是上述的H2和O2之外,也可以是N2O和H2。 
为了更好的改善栅氧化层界面态,在上述的反应气体氢气和氧气中掺入惰性气体,可达到稀释反应气体中H2的含量的目的。如此一来,减少了Si-SiO2界面附近产生的含氢键(如Si-H和Si-O-H)的数量,防止因为含氢键中氢原子的脱离造成悬挂键的产生,进而导致界面态陷阱的产生。具体的,上述的惰性气体为Ar,流量为5slm-50slm,所述惰性气体的物质的量为其余反应气体的一半至3倍。本领域技术人员还可以根据实际的器件需求变化上述惰性气体的流量。 
S2:在惰性气体环境中对所述基底进行高温处理。 
在ISSG操作形成栅氧化层的过程之后,在惰性气体环境中对所述基底进行高温处理,如此可以加快氧化膜内部结构的应力释放,以减少界面附近发生断裂键的可能。因此,氧化和高温处理同时进行,能够实现对栅氧化膜界面态的实时改善,取得更好的效果。具体的,上述高温处理的温度范围为1000摄氏度到1100摄氏度,处理时间为5秒到120秒。 
S3:对所述栅氧化层进行氮掺杂。 
所述氮掺杂采用等离子体氮化技术,具体为去耦等离子体氮化DPN(Decoupled Plasma Nitridation),远程等离子体氮化RPN(Remote Plasma  Nitridation)或垂直扩散设备的NO,N2O或NH3等的氮化处理工艺。氮掺杂可提高栅氧化层的介电系数,提高栅氧化层的性能。 
S4:采用高温退火工艺稳定所述栅氧化层的氮掺杂并修复其等离子体损伤。 
其中,所述高温退火工艺的温度范围为1000摄氏度到1100摄氏度,时间为5秒到120秒。高温退火工艺的气体包含N2或者O2或者N2与O2的混合气体。具体的,退火工艺包含两步,首先在氮气环境中进行,用以促进掺杂氮的键合与稳定;第二步则在纯氧或部分含氧的环境中进行,氧气的引入可有效修复栅氧化层与沟道界面处的缺陷,从而进一步提高器件的电学性能。 
综上,本发明通过采用惰性气体来稀释反应气体中氢气的含量来减少Si-SiO2界面产生Si-H键和Si-O-H键的数量,并在形成氧化膜之后对基底实时高温处理来加快氧化膜内部结构的应力释放,以减少界面附近发生断裂键而产生界面态的可能。采用本发明所提供的方法能有效地减少栅氧化膜的界面态总电荷至少一个数量级,并且栅氧化层具有稳定的含氮量,能提高器件的寿命和性能。 
显然,本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包括这些改动和变型在内。 

Claims (10)

1.一种栅氧化层的制备方法,其特征在于,包括
S1:对一基底执行氧化工艺以形成栅氧化层,在所述氧化工艺的反应气体中包括惰性气体;
S2:在惰性气体环境中对所述基底进行高温处理;
S3:对所述栅氧化层进行氮掺杂;
S4:采用高温退火工艺稳定所述栅氧化层的氮掺杂并修复其等离子体损伤。
2.如权利要求1所述的栅氧化层的制备方法,其特征在于,步骤S1中氧化工艺采用ISSG工艺。
3.如权利要求2所述的栅氧化层的制备方法,其特征在于,所述ISSG工艺的反应气体为N2O和H2
4.如权利要求2所述的栅氧化层的制备方法,其特征在于,所述ISSG工艺的反应气体为O2和H2
5.如权利要求1所述的栅氧化层的制备方法,其特征在于:所述惰性气体为Ar,其流量为5slm-50slm,所述惰性气体的物质的量为其余反应气体的一半至3倍。
6.如权利要求1所述的栅氧化层的制备方法,其特征在于:所述高温氮化处理的温度范围为1000摄氏度到1100摄氏度,处理时间为5秒到120秒。
7.如权利要求1所述的栅氧化层的制备方法,其特征在于:步骤S3中的氮掺杂采用等离子体氮化技术。
8.如权利要求7所述的栅氧化层的制备方法,其特征在于:所述等离子体氮化技术为去耦等离子体氮化或远程等离子体氮化。
9.如权利要求1所述的栅氧化层的制备方法,其特征在于:步骤S4中的高温退火工艺的温度范围为1000摄氏度到1100摄氏度,时间为5秒到120秒。
10.如权利要求1所述的栅氧化层的制备方法,其特征在于:步骤S4中的高温退火工艺的气体包含N2或者O2或者N2与O2的混合气体。
CN201410162783.3A 2014-04-22 2014-04-22 栅氧化层的制备方法 Pending CN103943480A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410162783.3A CN103943480A (zh) 2014-04-22 2014-04-22 栅氧化层的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410162783.3A CN103943480A (zh) 2014-04-22 2014-04-22 栅氧化层的制备方法

Publications (1)

Publication Number Publication Date
CN103943480A true CN103943480A (zh) 2014-07-23

Family

ID=51191091

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410162783.3A Pending CN103943480A (zh) 2014-04-22 2014-04-22 栅氧化层的制备方法

Country Status (1)

Country Link
CN (1) CN103943480A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807165A (zh) * 2018-06-14 2018-11-13 上海华力集成电路制造有限公司 氧化层的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090047799A1 (en) * 2007-08-15 2009-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Gate oxide leakage reduction
CN103069552A (zh) * 2010-08-04 2013-04-24 德克萨斯仪器股份有限公司 包括具有在其侧壁上增强的氮浓度的SiON栅电介质的MOS晶体管
CN103346077A (zh) * 2013-07-09 2013-10-09 上海华力微电子有限公司 一种栅氧化层的制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090047799A1 (en) * 2007-08-15 2009-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Gate oxide leakage reduction
CN103069552A (zh) * 2010-08-04 2013-04-24 德克萨斯仪器股份有限公司 包括具有在其侧壁上增强的氮浓度的SiON栅电介质的MOS晶体管
CN103346077A (zh) * 2013-07-09 2013-10-09 上海华力微电子有限公司 一种栅氧化层的制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807165A (zh) * 2018-06-14 2018-11-13 上海华力集成电路制造有限公司 氧化层的制造方法
CN108807165B (zh) * 2018-06-14 2021-04-13 上海华力集成电路制造有限公司 氧化层的制造方法

Similar Documents

Publication Publication Date Title
KR100520433B1 (ko) 고압 수소 열처리를 이용한 고유전율 절연막 제조공정
CN102486999A (zh) 栅极氧化层的形成方法
CN103346077A (zh) 一种栅氧化层的制备方法
CN103855035A (zh) 一种制备栅介质层的设备
CN103943479A (zh) 栅氧化层的制备方法
CN103972070A (zh) 栅氧化层的制造方法
CN103903986A (zh) 栅介质层的制作方法
CN105161525B (zh) 一种栅介质层的制备方法
CN110783173A (zh) 一种在碳化硅材料上制造栅氧化层的方法
CN107527803B (zh) SiC器件栅介质层及SiC器件结构的制备方法
CN102569090B (zh) Nmos晶体管的形成方法
CN103943480A (zh) 栅氧化层的制备方法
CN103972071A (zh) 含氮栅极氧化层的制作方法
CN103489770A (zh) 栅极氧化层生长方法以及cmos管制作方法
CN103646865A (zh) 在Ge衬底制备超薄氧化锗界面修复层的方法
US8691636B2 (en) Method for removing germanium suboxide
CN103887162A (zh) 一种高介电SiON栅介质的制备方法
CN102194692A (zh) 一种半导体器件的制造方法
CN103871955A (zh) 一种栅介质等效氧化层厚度控制方法
CN102097319B (zh) 半导体器件的制作方法
CN105097570B (zh) 钝化层制造方法及高压半导体功率器件
CN104201109B (zh) 一种用于制备等离子氮化栅极介质层的方法
CN102881590B (zh) 修补层形成方法及金属氧化物半导体晶体管结构
CN102169888B (zh) 应变GeOI结构及其形成方法
CN104701240A (zh) 用于制备高k介质层的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140723