CN107527803B - SiC器件栅介质层及SiC器件结构的制备方法 - Google Patents
SiC器件栅介质层及SiC器件结构的制备方法 Download PDFInfo
- Publication number
- CN107527803B CN107527803B CN201710737098.2A CN201710737098A CN107527803B CN 107527803 B CN107527803 B CN 107527803B CN 201710737098 A CN201710737098 A CN 201710737098A CN 107527803 B CN107527803 B CN 107527803B
- Authority
- CN
- China
- Prior art keywords
- gate dielectric
- dielectric layer
- plasma
- sic
- preparation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 238000006243 chemical reaction Methods 0.000 claims abstract description 45
- 238000000034 method Methods 0.000 claims abstract description 29
- 238000010792 warming Methods 0.000 claims abstract description 6
- 239000007789 gas Substances 0.000 claims description 64
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 29
- 239000001301 oxygen Substances 0.000 claims description 29
- 229910052760 oxygen Inorganic materials 0.000 claims description 29
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 26
- 239000002243 precursor Substances 0.000 claims description 21
- 239000012159 carrier gas Substances 0.000 claims description 20
- 238000012545 processing Methods 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 10
- 150000002500 ions Chemical class 0.000 claims description 9
- 125000004122 cyclic group Chemical group 0.000 claims description 8
- 238000002161 passivation Methods 0.000 claims description 8
- 238000007664 blowing Methods 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 4
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910003855 HfAlO Inorganic materials 0.000 claims description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- 229910052593 corundum Inorganic materials 0.000 claims description 3
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 3
- 238000010926 purge Methods 0.000 claims description 2
- 239000012528 membrane Substances 0.000 abstract description 12
- 230000015556 catabolic process Effects 0.000 abstract description 10
- 230000005684 electric field Effects 0.000 abstract description 7
- 230000008569 process Effects 0.000 abstract description 6
- 230000005611 electricity Effects 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 112
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 110
- 210000002381 plasma Anatomy 0.000 description 91
- 238000000231 atomic layer deposition Methods 0.000 description 41
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 13
- 239000000377 silicon dioxide Substances 0.000 description 13
- 229910052681 coesite Inorganic materials 0.000 description 12
- 229910052906 cristobalite Inorganic materials 0.000 description 12
- 229910052682 stishovite Inorganic materials 0.000 description 12
- 229910052905 tridymite Inorganic materials 0.000 description 12
- -1 SiC Metal Oxide Chemical class 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000003344 environmental pollutant Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000002427 irreversible effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 231100000719 pollutant Toxicity 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000003471 anti-radiation Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 239000011146 organic particle Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28255—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor belonging to Group IV and not being elemental silicon, e.g. Ge, SiGe, SiGeC
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种SiC器件栅介质层及SiC器件结构的制备方法,栅介质层的制备方法包括:提供一SiC基材,并将SiC基材置于ALD反应腔室中;将ALD反应腔室升温至适于后续所要形成的栅介质层生长的温度;采用ALD工艺于SiC基材表面形成栅介质层。通过上述技术方案,本发明的栅介质层在生长过程中,未消耗SiC外延片中的Si原子从而避免了栅介质薄膜与SiC界面处C族聚集的现象,提高了界面特性;本发明利用ALD技术形成栅介质层,热预算低,简化器件制备工艺过程;本发明的利用ALD技术形成的栅介质层临界击穿强度高,漏电小,具有较高的介电常数,可大幅降低引入栅介质薄膜中的电场强度,避免栅介质击穿。
Description
技术领域
本发明属于半导体工艺技术领域,特别是涉及一种SiC器件栅介质层的制备方法以及SiC器件结构的制备方法。
背景技术
碳化硅(SiC)材料作为第三代宽带隙半导体材料,具有高临界击穿电场、高热导率、高电子饱和漂移速率等特点,尤其是高温或强腐蚀性等恶劣环境中具有巨大的应用潜力,适合制作高温、高频、大功率以及抗辐射器件。新一代SiC电力电子器件产业发展需求紧迫,将直接影响我国电力电子设备与系统产业的升级,迫切需要开展SiC电力电子器件产业的布局,以避免西方出现基于SiC电力电子器件的高性能大容量电力电子装备时,我国一时无法应对的尴尬局面。但是,我国核心的电力电子器件国产化较低,SiC电力电子器件尚处于原型研制、试制阶段,SiC金属氧化物半导体场效应晶体管(MOSFET)研究更是刚刚起步,SiC绝缘栅双极型晶体管(IGBT)功率器件目前还没有相关的报道,严重制约了我国SiC电力电子器件产业化进程。
目前,在SiC MOSFET功率器件中,栅介质材料普遍采用二氧化硅(SiO2),通常,在SiC外延片上制备SiO2栅介质层采用热生长方法,然而,由于SiO2与SiC材料晶格不匹配、SiC表面SiO2热生长预算远远高于Si,导致其生长速度缓慢。此外,SiC/SiO2界面处有大量的C族缺陷存在,并不能发挥类似于Si/SiO2界面的优势,即,界面处类受主缺陷密度高达1012~1013eV-1cm-2,造成SiC功率器件的反型沟道中载流子迁移率极低,降低器件性能。SiO2薄膜相对于SiC材料具有较低的介电常数(kSiO2=3.9;kSiC=10),根据高斯定理可知,在高温高电场时SiO2薄膜作为栅介质时,SiO2薄膜中较高的电场强度会导致其发生不可逆的击穿损坏,导致器件失效。
因此,如何提供一种栅介质层的制备方法及基于其的器件结构以解决栅介质层的上述问题实属必要。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种SiC器件栅介质层及SiC器件结构的制备方法,用于解决现有技术中栅介质层的热预算高及临界击穿强度低、漏电大的问题。
为实现上述目的及其他相关目的,本发明提供一种SiC器件栅介质层的制备方法,包括如下步骤:
1)提供一SiC基材,并将所述SiC基材置于ALD反应腔室中;
2)将所述ALD反应腔室升温至适于后续所要形成的栅介质层生长的温度;
3)采用ALD工艺于所述SiC基材表面形成所述栅介质层。
作为本发明的一种优选方案,还包括步骤4),采用第一等离子体对所述栅介质层表面进行等离子体后处理。
作为本发明的一种优选方案,所述第一等离子体为氧等离子体,进行所述等离子体后处理的步骤包括:
4-1)向所述ALD反应腔室中通入含氧气体和载气;
4-2)向所述ALD反应腔室中引入驱动等离子,以使所述含氧气体离化为所述第一等离子体;
4-3)采用所述第一等离子体对所述栅介质层表面进行等离子体循环处理,所述等离子体循环处理包括等离子体开启阶段和等离子体关闭阶段。
作为本发明的一种优选方案,步骤4-1)之前还包括向所述ALD反应腔室中通入清洗气体的步骤,以去除形成所述栅介质层过程中残留在其表面的前驱体源。
作为本发明的一种优选方案,步骤4-1)中,所述含氧气体的气体流量为40~60sccm,所述载气的气体流量为20~40sccm;步骤4-2)中,所述驱动等离子的强度为100~200w;步骤4-3)中,所述等离子体开启阶段的时间为2~4s,所述等离子体关闭阶段的时间为3~6s,进行所述等离子体循环处理的次数为15~20次。
作为本发明的一种优选方案,还包括在含氧气体氛围中对形成的所述栅介质层进行退火处理的步骤。
作为本发明的一种优选方案,步骤1)中,所述SiC基材包括SiC衬底以及形成于所述SiC衬底上的SiC外延片。
作为本发明的一种优选方案,所述SiC器件结构还包括缓冲层,所述缓冲层位于所述SiC衬底与所述SiC外延片之间。
作为本发明的一种优选方案,步骤1)中,还包括对所述ALD反应腔室进行抽真空的步骤,使得所述ALD反应腔室的真空度为1~10mTorr。
作为本发明的一种优选方案,步骤2)中,所述适于后续所要形成的栅介质层生长的温度为200~300℃。
作为本发明的一种优选方案,步骤2)和步骤3)之间还包括采用第二等离子体对所述SiC基材表面进行预处理的步骤。
作为本发明的一种优选方案,所述第二等离子体为NH3等离子体,进行所述预处理的步骤包括:
a)向所述ALD反应腔室中通入含NH3气体和载气;
b)向所述ALD反应腔室中引入驱动等离子,以使所述含NH3气体离化为所述第二等离子体;
c)采用所述第二等离子体对所述SiC器件结构表面进行等离子体循环处理,所述等离子体循环处理包括等离子体开启阶段和等离子体关闭阶段。
作为本发明的一种优选方案,步骤a)中,所述含NH3气体的气体流量为60~100sccm,所述载气的气体流量为20~60sccm;步骤b)中,所述驱动等离子的强度为100~200w;步骤c)中,所述等离子体开启阶段的时间为2~4s,所述等离子体关闭阶段的时间为3~6s,进行所述等离子体循环处理的次数为10~20次。
作为本发明的一种优选方案,还包括在进行所述预处理之前采用RCA标准清洗法对所述SiC器件结构表面进行清洗的步骤。
作为本发明的一种优选方案,步骤3)中,所述栅介质层为高介电常数介质层,所述高介电常数介质层为Al2O3、HfO2及HfAlO所构成群组中的任意一种。
作为本发明的一种优选方案,步骤3)中,形成所述栅介质层的步骤包括:
3-1)向所述ALD反应腔室中通入氧气和载气;
3-2)向所述ALD反应腔室中通入所要形成的所述栅介质层的前驱体源;
3-3)向所述ALD反应腔室中进行吹气处理,以使所述前驱体源附着在所述SiC器件结构表面;
3-4)向所述ALD反应腔室中引入驱动等离子,以使所述氧气以及所述前驱体源离化为等离子体;
3-5)于所述SiC器件结构表面循环沉积栅介质层材料层,且所述循环沉积包括等离子体开启阶段和等离子体关闭阶段,以获得所述栅介质层。
作为本发明的一种优选方案,步骤3-1)中,氧气的气体流量为40~80sccm,所述载气的气体流量为30~50sccm;步骤3-2)中,所述前驱体源的通入时间为0.1~0.5s;步骤3-3)中,进行所述吹气处理的时间为5~10s;步骤3-4)中,所述驱动等离子的强度为100~200w;步骤3-5)中,所述等离子体开启阶段的时间为2~4s,所述等离子体关闭阶段的时间为3~6s,进行所述循环沉积的次数为200~300次。
本发明还提供一种SiC器件结构的制备方法,包括采用如上述任意方案中任意一项所述的SiC器件栅介质层的制备方法制备栅介质层的步骤。
作为本发明的一种优选方案,所述SiC器件结构的制备方法包括如下步骤:
1)提供第一掺杂类型重掺杂的衬底,且所述衬底具有第一表面和第二表面,并于所述第一表面上形成第一掺杂类型轻掺杂的SiC外延层;
2)于所述SiC外延层内定义栅结构区,并于环绕所述栅结构区的所述SiC外延层中形成第二类型掺杂的环形阱区;
3)于所述阱区内形成第一掺杂类型重掺杂的源区,以及于所述阱区内形成环绕所述源区的第二掺杂类型重掺杂的保护区;
4)于所述源区和所述保护区表面形成源极欧姆接触金属层,于所述衬底的第二表面形成漏极欧姆接触金属层;
5)于定义的所述栅结构区表面采用上述任一项所述的方法制备栅介质层,并于所述栅介质层表面形成第一掺杂类型重掺杂的多晶硅层;
6)于步骤5)形成的结构的表面形成钝化层,且所述钝化层具有第一窗口和第二窗口,所述第一窗口与所述多晶硅层对应,所述第二窗口与所述源区对应;
7)于所述第一窗口内形成与所述多晶硅层电连接的栅金属电极,于所述第二窗口内形成与所述源区电连接的源金属电极,于所述漏极欧姆接触金属层表面形成漏金属电极。
如上所述,本发明的SiC器件栅介质层及基于其的器件结构的制备方法,具有以下有益效果:
1)本发明的栅介质层在生长过程中,未消耗SiC外延片中的Si原子从而避免了栅介质薄膜与SiC界面处C族聚集的现象,提高了界面特性;
2)本发明利用ALD技术形成栅介质层,热预算低,简化器件制备工艺过程;
3)本发明的利用ALD技术形成的栅介质层临界击穿强度高,漏电小,具有较高的介电常数,可大幅降低引入栅介质薄膜中的电场强度,避免栅介质击穿。
附图说明
图1显示为本发明SiC器件栅介质层的制备方法的各步骤的流程图。
图2显示为本发明提供的SiC器件结构的示意图。
元件标号说明
101 SiC衬底
102 缓冲层
103 SiC外延层
104 P型阱区
105 N+型源区
106 P+型层保护区
107 栅介质层
108 N+多晶硅栅
109 钝化层
110 源极欧姆接触金属
111 漏极欧姆接触金属
112 栅金属电极
113 源金属电极
114 漏金属电极
S1~S3 步骤1)~步骤3)
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图2。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的形态、数量及比例可为一种随意的改变,且其组件布局形态也可能更为复杂。
实施例一:
如图1所示,本发明提供一种SiC器件栅介质层的制备方法,包括如下步骤:
1)提供一SiC基材,并将所述SiC基材置于ALD反应腔室中;
2)将所述ALD反应腔室升温至适于后续所要形成的栅介质层生长的温度;
3)采用ALD工艺于所述SiC基材表面形成所述栅介质层。
下面将结合附图具体说明本发明的SiC器件栅介质层的制备方法。
如图1中的S1所示,进行步骤1),提供一SiC基材,并将所述SiC基材置于ALD反应腔室中;
具体的,所述SiC基材包括但不限于SiC外延片,本实施例中,所述SiC基材包括SiC衬底以及形成于所述SiC衬底上的SiC外延片,所述SiC外延片与SiC衬底的材料均为4H-SiC,进一步,所述SiC衬底的晶向偏离(11-20)方向(4±0.5)°倾角。
作为示例,所述SiC基材还包括缓冲层,所述缓冲层位于所述SiC衬底与所述SiC外延片之间。
具体的,所述缓冲层用于使衬底和外延层进行更好的匹配,所述缓冲层的厚度为0.5~1μm,优选为0.6~0.8μm,本实施例中选择为0.7μm。
作为示例,步骤1)中,还包括对所述ALD反应腔室进行抽真空的步骤,使得所述ALD反应腔室的真空度为1~10mTorr,优选为2~8mTorr,本实施例中选择为5mTorr,选择该范围真空度条件,以利于后续形成高质量的栅介质层。
作为示例,还包括步骤4),采用第一等离子体对所述栅介质层表面进行等离子体后处理。
具体的,所述第一等离子体优选为含氧等离子体,可以为O2或O3等离子体,用于填补氧化物薄膜(栅介质层)中的氧空位,降低陷阱缺陷,当然,在其他实施例中,也可以为其他类型的第一等离子体,在此不做具体限制。
作为示例,所述第一等离子体为氧等离子体,进行所述等离子体后处理的步骤包括:
4-1)向所述ALD反应腔室中通入含氧气体和载气;
4-2)向所述ALD反应腔室中引入驱动等离子,以使所述含氧气体离化为所述第一等离子体;
4-3)采用所述第一等离子体对所述栅介质层表面进行等离子体循环处理,所述等离子体循环处理包括等离子体开启阶段和等离子体关闭阶段。
作为示例,步骤4-1)之前还包括向所述ALD反应腔室中通入清洗气体的步骤,以去除形成所述栅介质层过程中残留在其表面的前驱体源。
作为示例,步骤4-1)中,所述含氧气体的气体流量为40~60sccm,所述载气的气体流量为20~40sccm;步骤4-2)中,所述驱动等离子的强度为100~200w;步骤4-3)中,所述等离子体开启阶段的时间为2~4s,所述等离子体关闭阶段的时间为3~6s,进行所述等离子体循环处理的次数为15~20次。
具体的,所述含氧气体包括但不限于O2,气体流量优选为45~55sccm,本实施例中选择为50sccm;所述载气包括但不限于Ar气体,还可以为其他惰性气体,如He,气体流量优选为25~35sccm,本实施例中选择为30sccm。进一步,调试等离子体发生装置,并在ALD腔体中引入驱动等离子,强度范围优选为120~180W,本实施例中选择为150W,从而在所述驱动等离子的作用下使含氧气体形成所述第一等离子体,本实施例中为O2等离子体。另外,本实施例中,所述等离子体循环处理的处理循环数为18,在所述每一循环中,开启等离子体的时间为3s,关闭等离子体的时间为5s。在上述参数的设置以及互相匹配下,进行O2等离子体处理后,相对于现有技术,获得了高质量的栅介质层。
作为示例,还包括在含氧气体氛围中对形成的所述栅介质层进行退火处理的步骤。
具体的,在O2氛围中对所述栅介质薄膜进行退火处理,以增加栅介质薄膜致密性以及填补栅介质薄膜中的氧空位,所述退火处理的温度范围为500~700℃,优选为550~650℃,本实施例中选择为600℃,退火时间为1~3min,优选为1.5~2.5min,本实施例中选择为2min。
如图1中的S2所示,进行步骤2),将所述ALD反应腔室升温至适于后续所要形成的栅介质层生长的温度;
作为示例,步骤2)中,所述适于后续所要形成的栅介质层生长的温度为200~300℃。
具体的,所述栅介质层生长的温度优选为220~280℃,本实施例中选择为260℃,所述栅介质层在200~300℃低温生长,可大幅降低热预算和对SiC表面的损伤。
作为示例,步骤2)和步骤3)之间还包括采用第二等离子体对所述SiC基材的表面进行预处理的步骤。
作为示例,所述第二等离子体为NH3等离子体,进行所述预处理的步骤包括:
a)向所述ALD反应腔室中通入含NH3气体和载气;
b)向所述ALD反应腔室中引入驱动等离子,以使所述含NH3气体离化为所述第二等离子体;
c)采用所述第二等离子体对所述SiC器件结构表面进行等离子体循环处理,所述等离子体循环处理包括等离子体开启阶段和等离子体关闭阶段。
作为示例,步骤a)中,所述含NH3气体的气体流量为60~100sccm,所述载气的气体流量为20~60sccm;步骤b)中,所述驱动等离子的强度为100~200w;步骤c)中,所述等离子体开启阶段的时间为2~4s,所述等离子体关闭阶段的时间为3~6s,进行所述等离子体循环处理的次数为10~20次。
需要说明的是,所述第二等离子体为含NH3等离子体,采用其对所述SiC器件结构的表面进行预处理一方面可以清除SiC表面残留的自然氧化物,另一方面,还可以填补SiC表面的悬挂键,可以起到降低栅介质层与SiC界面态密度的作用,提高界面特性。另外,所述第二等离子体包括单一NH3等离子体,或NH3和Ar等离子体共同处理,或者采用NH3、Ar和N2等离子体共同处理。
具体的,所述含NH3气体的气体流量优选为70~90sccm,本实施例中选择为80sccm;所述载气包括但不限于Ar气体,还可以为其他惰性气体,如He,气体流量优选为30~50sccm,本实施例中选择为40sccm。进一步,调试等离子体发生装置,并在ALD腔体中引入等离子体,等离子体强度范围优选为120~180W,本实施例中选择为150W,从而形成所述第二等离子体,本实施例中为NH3等离子体。另外,本实施例中,所述等离子体循环处理的处理循环数为15,在所述每一循环中,开启等离子体的时间为3s,关闭等离子体的时间为5s。在上述参数的设置以及互相匹配下,采用原子层沉积(ALD)技术结合NH3等离子体原位钝化技术在SiC器件结构表面生长具有较高介电常数的薄膜,并结合O2等离子体后处理可获得高质量高介电常数栅介质薄膜。
作为示例,还包括在进行所述预处理之前采用RCA标准清洗法对所述SiC器件结构表面进行清洗的步骤。
具体的,进行清洗的目的是除去SiC器件结构表面可能存在的有机物、颗粒和金属杂质等污染物,这些污染物的存在会影响SiC功率器件的电学性能。另外,所述RCA标准清洗的步骤包括:1)SPM:使用H2SO4+H2O2在120~150℃下进行清洗,用于去除SiC外延片表面的重有机物污染和部分金属;2)使用HF(DHF)在20~25℃下进行清洗,用于去除SiC外延片表面的自然氧化层,同时也可抑制氧化膜的形成;3)使用NH40H/H2O2/H20在30~80℃下进行清洗,用于去除附着在SiC外延片表面的颗粒;4)使用HCL/H2O2/H2O在65~85℃下进行清洗,用于去除SiC外延片表面的Na、Fe、Mg等金属杂质。
如图1中的S3所示,进行步骤3),采用ALD工艺于所述SiC基材表面形成所述栅介质层。
作为示例,步骤3)中,所述栅介质层为高介电常数介质层。
具体的,所述栅介质层的材料为Al2O3、HfO2及HfAlO中的任意一种,另外,在其他实施例中还可以为SiO2等。
具体的,采用ALD技术在SiC基材表面生长栅介质层时,所需的源都是外部提供的,不需要消耗器件结构表面及内部的Si原子,从而避免了栅介质薄膜与SiC界面处C族聚集的现象,提高了界面特性。另外,本实施例中,所述栅介质层优选为高介电常数介质层,所述栅介质层的厚度范围为30~40nm,本实施例中为35nm。因此,本发明的上述工艺解决了SiO2与SiC材料晶格不匹配、SiC表面SiO2热生长预算远远高于Si,导致其生长速度缓慢,以及SiC/SiO2界面处有大量的C族缺陷存在,并不能发挥类似于Si/SiO2界面的优势,造成SiC功率器件的反型沟道中载流子迁移率极低,降低器件性能的诸多问题。同时,解决了SiO2薄膜中较高的电场强度会导致其发生不可逆的击穿损坏,导致器件失效的问题,可大幅降低引入栅介质薄膜中的电场强度,避免栅介质击穿。
作为示例,步骤3)中,形成所述栅介质层的步骤包括:
3-1)向所述ALD反应腔室中通入氧气和载气;
3-2)向所述ALD反应腔室中通入所要形成的所述栅介质层的前驱体源;
3-3)向所述ALD反应腔室中进行吹气处理,以使所述前驱体源附着在所述SiC器件结构表面;
3-4)向所述ALD反应腔室中引入驱动等离子,以使所述氧气以及所述前驱体源离化为等离子体;
3-5)于所述SiC器件结构表面循环沉积栅介质层材料层,且所述循环沉积包括等离子体开启阶段和等离子体关闭阶段,以获得所述栅介质层。
作为示例,步骤3-1)中,氧气的气体流量为40~80sccm,所述载气的气体流量为30~50sccm;步骤3-2)中,所述前驱体源的通入时间为0.1~0.5s;步骤3-3)中,进行所述吹气处理的时间为5~10s;步骤3-4)中,所述驱动等离子的强度为100~200w;步骤3-5)中,所述等离子体开启阶段的时间为2~4s,所述等离子体关闭阶段的时间为3~6s,进行所述循环沉积的次数为200~300次。
具体的,氧气的气体流量优选为50~70sccm,本实施例中选择为60sccm;所述载气包括但不限于Ar气体,还可以为其他惰性气体,如He,气体流量优选为30~50sccm,本实施例中选择为40sccm。进一步,通入前驱体源,所述前驱体源为形成栅介质层所需要的源,如若生长的栅介质层为HfO2,则所述前源气体为四甲乙氨铪(TEMAH),当然,所形成栅介质层的前驱体源可以选取本领域普通技术人员熟知的所述前驱体源,在此不做具体限制。通入后所述前驱体源附着在所述SiC器件结构表面。接着,进行吹气处理的气体包括但不限于N2,所述前驱体源的通入时间优选为0.2~0.4s,本实施例中选择为0.3s。进一步,调试等离子体发生装置,并在ALD腔体中引入等离子体,等离子体强度范围优选为120~180W,本实施例中选择为150W。另外,本实施例中,所述等离子体循环处理的处理循环数优选为220~280次,本实施例中选择为260次,以进行栅介质薄膜的沉积,在所述每一循环中,开启等离子体的时间为3s,关闭等离子体的时间为4s。从而在上述参数的设置以及互相匹配下,最终获得高质量的栅介质层。
实施例二:
如图2所示,本发明提供一种SiC器件结构的制备方法,包括采用如实施例一中任意一项所述的SiC器件栅介质层的制备方法制备栅介质层的步骤。
作为示例,所述SiC器件结构的制备方法包括如下步骤:
1)提供第一掺杂类型重掺杂的衬底,如SiC衬底101,且所述衬底具有第一表面和第二表面,并于所述第一表面上形成第一掺杂类型轻掺杂的SiC外延层103;
2)于所述SiC外延层内定义栅结构区,并于环绕所述栅结构区的所述SiC外延层中形成第二类型掺杂的环形阱区,如P型阱区104;
3)于所述阱区内形成第一掺杂类型重掺杂的源区,如N+型源区105,以及于所述阱区内形成环绕所述源区的第二掺杂类型重掺杂的保护区106;
4)于所述源区和所述保护区表面形成源极欧姆接触金属层110,于所述衬底的第二表面形成漏极欧姆接触金属层111;
5)于定义的所述栅结构区表面采用实施例一中任一项所述的方法制备栅介质层107,并于所述栅介质层表面形成第一掺杂类型重掺杂的多晶硅层,如N+多晶硅栅109;
6)于步骤5)形成的结构的表面形成钝化层109,且所述钝化层具有第一窗口和第二窗口,所述第一窗口与所述多晶硅层对应,所述第二窗口与所述源区对应;
7)于所述第一窗口内形成与所述多晶硅层电连接的栅金属电极112,于所述第二窗口内形成与所述源区电连接的源金属电极113,于所述漏极欧姆接触金属层表面形成漏金属电极114。
具体的,在本实施例中,第一掺杂类型为N型,第二掺杂类型为P型。本实施例得到的高质量栅介质薄膜可应用于SiC MOSFET以及IGBT功率器件,扩大了SiC器件结构的应用范围,有利于推动SiC电力电子器件产业化进程。
综上所述,本发明提供一种SiC器件栅介质层及SiC器件结构的制备方法,所述栅介质层的制备方法包括如下步骤:提供一SiC器件结构,并将所述SiC器件结构置于ALD反应腔室中;将所述ALD反应腔室升温至适于后续所要形成的栅介质层生长的温度;采用ALD工艺于所述SiC器件结构表面形成所述栅介质层。通过上述技术方案,本发明的栅介质层在生长过程中,未消耗SiC外延片中的Si原子从而避免了栅介质薄膜与SiC界面处C族聚集的现象,提高了界面特性;本发明利用ALD技术形成栅介质层,热预算低,简化器件制备工艺过程;本发明的利用ALD技术形成的栅介质层临界击穿强度高,漏电小,具有较高的介电常数,可大幅降低引入栅介质薄膜中的电场强度,避免栅介质击穿。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (15)
1.一种SiC器件栅介质层的制备方法,其特征在于,包括如下步骤:
1)提供一SiC基材,并将所述SiC基材置于ALD反应腔室中;
2)将所述ALD反应腔室升温至适于后续所要形成的栅介质层生长的温度;
3)采用ALD工艺于所述SiC基材表面形成所述栅介质层;
其中,步骤3)中,形成所述栅介质层的步骤包括:
3-1)向所述ALD反应腔室中通入氧气和载气;
3-2)向所述ALD反应腔室中通入所要形成的所述栅介质层的前驱体源;
3-3)向所述ALD反应腔室中进行吹气处理,以使所述前驱体源附着在所述SiC器件结构表面;
3-4)向所述ALD反应腔室中引入驱动等离子,以使所述氧气以及所述前驱体源离化为等离子体;
3-5)于所述SiC器件结构表面循环沉积栅介质层材料层,所述循环沉积包括等离子体开启阶段和等离子体关闭阶段,以获得所述栅介质层;
步骤3-1)中,氧气的气体流量为40~80sccm,所述载气的气体流量为30~50sccm;步骤3-2)中,所述前驱体源的通入时间为0.1~0.5s;步骤3-3)中,进行所述吹气处理的时间为5~10s;步骤3-4)中,所述驱动等离子的强度为100~200w;步骤3-5)中,所述等离子体开启阶段的时间为2~4s,所述等离子体关闭阶段的时间为3~6s,进行所述循环沉积的次数为200~300次;
步骤2)和步骤3)之间还包括采用第二等离子体对所述SiC基材表面进行预处理的步骤,进行所述预处理的步骤包括:
a)向所述ALD反应腔室中通入含NH3气体和载气;
b)向所述ALD反应腔室中引入驱动等离子,以使所述含NH3气体离化为所述第二等离子体;
c)采用所述第二等离子体对所述SiC器件结构表面进行等离子体循环处理,所述等离子体循环处理包括等离子体开启阶段和等离子体关闭阶段。
2.根据权利要求1所述的SiC器件栅介质层的制备方法,其特征在于,还包括步骤4),采用第一等离子体对所述栅介质层表面进行等离子体后处理。
3.根据权利要求2所述的SiC器件栅介质层的制备方法,其特征在于,所述第一等离子体为氧等离子体,进行所述等离子体后处理的步骤包括:
4-1)向所述ALD反应腔室中通入含氧气体和载气;
4-2)向所述ALD反应腔室中引入驱动等离子,以使所述含氧气体离化为所述第一等离子体;
4-3)采用所述第一等离子体对所述栅介质层表面进行等离子体循环处理,所述等离子体循环处理包括等离子体开启阶段和等离子体关闭阶段。
4.根据权利要求3所述的SiC器件栅介质层的制备方法,其特征在于,步骤4-1)之前还包括向所述ALD反应腔室中通入清洗气体的步骤,以去除形成所述栅介质层过程中残留在其表面的前驱体源。
5.根据权利要求3所述的SiC器件栅介质层的制备方法,其特征在于,步骤4-1)中,所述含氧气体的气体流量为40~60sccm,所述载气的气体流量为20~40sccm;步骤4-2)中,所述驱动等离子的强度为100~200w;步骤4-3)中,所述等离子体开启阶段的时间为2~4s,所述等离子体关闭阶段的时间为3~6s,进行所述等离子体循环处理的次数为15~20次。
6.根据权利要求1所述的SiC器件栅介质层的制备方法,其特征在于,还包括在含氧气体氛围中对形成的所述栅介质层进行退火处理的步骤。
7.根据权利要求1所述的SiC器件栅介质层的制备方法,其特征在于,步骤1)中,所述SiC基材包括SiC衬底以及形成于所述SiC衬底上的SiC外延片。
8.根据权利要求7所述的SiC器件栅介质层的制备方法,其特征在于,所述SiC基材还包括缓冲层,所述缓冲层位于所述SiC衬底与所述SiC外延片之间。
9.根据权利要求1所述的SiC器件栅介质层的制备方法,其特征在于,步骤1)中,还包括对所述ALD反应腔室进行抽真空的步骤,使得所述ALD反应腔室的真空度为1~10mTorr。
10.根据权利要求1所述的SiC器件栅介质层的制备方法,其特征在于,步骤2)中,所述适于后续所要形成的栅介质层生长的温度为200~300℃。
11.根据权利要求1所述的SiC器件栅介质层的制备方法,其特征在于,步骤a)中,所述含NH3气体的气体流量为60~100sccm,所述载气的气体流量为20~60sccm;步骤b)中,所述驱动等离子的强度为100~200w;步骤c)中,所述等离子体开启阶段的时间为2~4s,所述等离子体关闭阶段的时间为3~6s,进行所述等离子体循环处理的次数为10~20次。
12.根据权利要求1所述的SiC器件栅介质层的制备方法,其特征在于,还包括在进行所述预处理之前采用RCA标准清洗法对所述SiC器件结构表面进行清洗的步骤。
13.根据权利要求1所述的SiC器件栅介质层的制备方法,其特征在于,步骤3)中,所述栅介质层为高介电常数介质层,所述高介电常数介质层为Al2O3、HfO2及HfAlO所构成群组中的任意一种。
14.一种SiC器件结构的制备方法,其特征在于,包括采用如权利要求1~13中任意一项所述的SiC器件栅介质层的制备方法制备栅介质层的步骤。
15.根据权利要求14所述的SiC器件结构的制备方法,其特征在于,包括如下步骤:
1)提供第一掺杂类型重掺杂的衬底,且所述衬底具有第一表面和第二表面,并于所述第一表面上形成第一掺杂类型轻掺杂的SiC外延层;
2)于所述SiC外延层内定义栅结构区,并于环绕所述栅结构区的所述SiC外延层中形成第二类型掺杂的环形阱区;
3)于所述阱区内形成第一掺杂类型重掺杂的源区,以及于所述阱区内形成环绕所述源区的第二掺杂类型重掺杂的保护区;
4)于所述源区和所述保护区表面形成源极欧姆接触金属层,于所述衬底的第二表面形成漏极欧姆接触金属层;
5)于定义的所述栅结构区表面采用权利要求1~13中任一项所述的方法制备栅介质层,并于所述栅介质层表面形成第一掺杂类型重掺杂的多晶硅层;
6)于步骤5)形成的结构的表面形成钝化层,且所述钝化层具有第一窗口和第二窗口,所述第一窗口与所述多晶硅层对应,所述第二窗口与所述源区对应;
7)于所述第一窗口内形成与所述多晶硅层电连接的栅金属电极,于所述第二窗口内形成与所述源区电连接的源金属电极,于所述漏极欧姆接触金属层表面形成漏金属电极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710737098.2A CN107527803B (zh) | 2017-08-24 | 2017-08-24 | SiC器件栅介质层及SiC器件结构的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710737098.2A CN107527803B (zh) | 2017-08-24 | 2017-08-24 | SiC器件栅介质层及SiC器件结构的制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107527803A CN107527803A (zh) | 2017-12-29 |
CN107527803B true CN107527803B (zh) | 2019-11-19 |
Family
ID=60682201
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710737098.2A Active CN107527803B (zh) | 2017-08-24 | 2017-08-24 | SiC器件栅介质层及SiC器件结构的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107527803B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110400746B (zh) * | 2018-04-24 | 2022-01-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN108735607A (zh) * | 2018-05-25 | 2018-11-02 | 中国科学院微电子研究所 | 基于微波等离子体氧化的凹槽mosfet器件的制造方法 |
CN110911496B (zh) * | 2019-11-11 | 2023-01-24 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管、薄膜晶体管的制备方法及显示面板 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1308774A (zh) * | 1998-07-09 | 2001-08-15 | 克里公司 | 碳化硅水平沟道缓冲栅极半导体器件 |
CN102142369A (zh) * | 2011-01-05 | 2011-08-03 | 复旦大学 | 一种改善SiC器件性能的方法 |
CN102664147A (zh) * | 2012-05-14 | 2012-09-12 | 中国科学院上海微系统与信息技术研究所 | 一种在GaAs衬底上制备Hf基高K栅介质薄膜的方法 |
CN105161533A (zh) * | 2015-07-02 | 2015-12-16 | 电子科技大学 | 一种碳化硅vdmos器件及其制作方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030043380A (ko) * | 2001-11-28 | 2003-06-02 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
KR100443362B1 (ko) * | 2002-04-26 | 2004-08-09 | 주식회사 하이닉스반도체 | 2단계 열처리를 적용한 반도체 소자의 캐패시터 제조방법 |
-
2017
- 2017-08-24 CN CN201710737098.2A patent/CN107527803B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1308774A (zh) * | 1998-07-09 | 2001-08-15 | 克里公司 | 碳化硅水平沟道缓冲栅极半导体器件 |
CN102142369A (zh) * | 2011-01-05 | 2011-08-03 | 复旦大学 | 一种改善SiC器件性能的方法 |
CN102664147A (zh) * | 2012-05-14 | 2012-09-12 | 中国科学院上海微系统与信息技术研究所 | 一种在GaAs衬底上制备Hf基高K栅介质薄膜的方法 |
CN105161533A (zh) * | 2015-07-02 | 2015-12-16 | 电子科技大学 | 一种碳化硅vdmos器件及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN107527803A (zh) | 2017-12-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Yang et al. | High-performance 1-V ZnO thin-film transistors with ultrathin, ALD-processed ZrO 2 gate dielectric | |
CN107527803B (zh) | SiC器件栅介质层及SiC器件结构的制备方法 | |
TW201234593A (en) | Semiconductor device | |
JP2014103390A5 (zh) | ||
US9741568B2 (en) | Sulfur doping method for graphene | |
Liu et al. | Atomic layer deposited 2D MoS 2 atomic crystals: From material to circuit | |
Zhu et al. | High-Performance Amorphous InGaZnO Thin-Film Transistor Gated by HfAlOₓ Dielectric With Ultralow Subthreshold Swing | |
Wang et al. | Solution-driven HfLaO x-based gate dielectrics for thin film transistors and unipolar inverters | |
CN103668108A (zh) | 一种氧化物介质的原子层沉积方法 | |
CN103928309A (zh) | N沟道碳化硅绝缘栅双极型晶体管的制备方法 | |
CN109037340A (zh) | T型栅Ge/SiGe异质结隧穿场效应晶体管及制备方法 | |
CN106756878B (zh) | 一种氧化物介质的原子层沉积方法 | |
US10192963B2 (en) | Composite gate dielectric layer applied to group III-V substrate and method for manufacturing the same | |
CN104716191B (zh) | 双栅双极石墨烯场效应晶体管及其制作方法 | |
CN103367409A (zh) | 基于锗衬底的La基高介电常数栅介质材料的制备方法 | |
CN102760657A (zh) | 在InP衬底上制备高K栅介质薄膜和MIS电容的方法 | |
CN106129106A (zh) | 金属氧化物半导体场效应晶体管及其制作方法 | |
CN104576766A (zh) | Al2O3/LaAlO3/SiO2堆垛栅介质层的SiC MOS电容及制造方法 | |
CN103065955B (zh) | 一种利用ald制备栅介质结构的方法 | |
CN113594037A (zh) | GaN MISHEMT器件及其制作方法 | |
CN103280409A (zh) | 一种结型场效应晶体管的制造方法 | |
CN104425241A (zh) | 一种自然氧化层的去除方法 | |
CN110808282A (zh) | 一种制备碳化硅mosfet栅介质层的方法 | |
CN102420187B (zh) | 一种改善先栅极工艺中高k栅电介质pmos负偏置温度不稳定性效应的方法 | |
CN113224142B (zh) | 基于束缚电荷增强2deg的氧化镓异质结结构和异质结器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |