CN102760657A - 在InP衬底上制备高K栅介质薄膜和MIS电容的方法 - Google Patents
在InP衬底上制备高K栅介质薄膜和MIS电容的方法 Download PDFInfo
- Publication number
- CN102760657A CN102760657A CN201210265019XA CN201210265019A CN102760657A CN 102760657 A CN102760657 A CN 102760657A CN 201210265019X A CN201210265019X A CN 201210265019XA CN 201210265019 A CN201210265019 A CN 201210265019A CN 102760657 A CN102760657 A CN 102760657A
- Authority
- CN
- China
- Prior art keywords
- gate dielectric
- inp substrate
- dielectric film
- inp
- annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种在InP衬底上制备高k栅介质薄膜和MIS电容的方法,该方法工艺简单,在利用PEALD工艺沉积高k栅介质薄膜之前通过等离子体原位处理对InP衬底进行钝化,改善了高k栅介质与InP衬底之间的界面特性,降低了费米能级钉扎效应的影响,并且在高k栅介质薄膜形成后利用氧等离子体原位后处理提高了高k薄膜的致密度和薄膜质量。同时,本发明在InP衬底上制备稳定的性质优良的高k栅介质薄膜基础上,并成功制作MIS电容结构,为后面验证高k栅介质薄膜的电学性能提供了基础。
Description
技术领域
本发明涉及一种薄膜制备工艺和一种制作电容的方法,特别是涉及一种利用等离子增强原子层沉积技术在InP衬底上制备高K栅介质薄膜和MIS电容的方法。
背景技术
随着微电子领域器件尺寸的不断减小,硅材料逐渐接近其加工的极限,硅基器件的速度和泄漏电流将是难以克服的挑战。因此,在权衡器件的高性能和小尺寸之间的矛盾时,Ⅲ-Ⅴ族化合物半导体衬底很可能是混合衬底技术中nMOS器件的首选衬底材料。与传统硅衬底相比,InP衬底具有较高电子迁移率、较高饱和速度、以及较宽禁带。根据蒙特卡洛近似计算,在相同沟道长度的情况下,具有InP沟道的n-MOS器件相较于Si、Ge、GaAs沟道的器件,其高场区域跨导竟然高出60%。因此,如果在InP衬底上制备出高质量,热稳定性好的高k栅介质材料,将使InP在高迁移率逻辑电路的应用成为现实。对于InP/高k栅介质材料结构的nMOS器件,界面特性是保证整个器件性能不断提高的关键。而对于InP衬底的清洗及表面钝化更是提高界面特性的关键。直接在InP上沉积高k栅介质薄膜并不能获得高质量的界面特性和优异的电学性能,采用表面钝化技术可以极大地改善Ⅲ-Ⅴ族化合物半导体/高k栅介质材料的界面质量,有效降低界面态密度,解决费米能级钉扎问题。
在众多高k栅介质材料中,目前研究最为广泛的高k栅介质材料就是HfO2,它的介电常数为25~40,禁带宽度为5.7eV,并且与Si的导带价带偏移值都大于1.5eV。而且,Hf基高k栅介质已被成功应用到Intel公司的45nm工艺中,具有可观的发展前景。另外,稀土氧化物作为高k栅介质材料(Gd2O3、La2O3、Lu2O3等),也受到广泛关注。例如La2O3,它的介电常数为30,禁带宽度为4.0eV,与硅衬底接触有很好的热稳定性,但是其极易与空气中的水发生反应影响器件性能提高。目前,高k栅介质研究中一种特殊结构是二元合金栅介质堆垛结构,通过合理控制金属氧化物组分,可以结合两种氧化物的优点,打破单一氧化物物理性能的局限。而且多元氧化物高k栅介质和InP的界面结合的非常好,界面态相当低,加上氧化层的禁带宽度大,可以降低隧穿电流。
原子层沉积技术已经被广泛应用于制备高k栅介质薄膜,并且可以分为等离子体模式(PEALD)和传统热生长模式(TALD),PEALD比TALD具有更低的反应窗口,在等离子体活化环境下,不但可以降低生长温度,而且原本TALD模式下不能反应的两种反应物也可以发生反应形成薄膜,提高薄膜生长速率,同时提高薄膜密度和击穿电压。另外,PEALD技术更容易控制薄膜化学组分的配比,因此有利于多元金属氧化物高k栅介质薄膜制备。更重要的是,采用PEALD可以实现原位等离子体处理,可以在薄膜沉积前对衬底进行等离子体钝化,有效地降低衬底表面自然氧化物对薄膜生长的影响,从而抑制界面层生长,提高栅介质薄膜电学性能。
利用等离子体增强原子层沉积(PEALD)技术在InP衬底晶片上沉积均匀、高质量高k栅介质薄膜的方法时。由于InP和本征氧化物界面具有很高的界面态密度,引起费米能级在禁带中的钉扎和高的表面复合速率,严重影响器件性能。
鉴于此,如何提出一种在InP衬底上制备高k栅介质薄膜的方法,用于改善了高k栅介质与InP衬底之间的界面特性,以及降低了费米能级钉扎效应的影响,成为目前亟待解决的问题。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种在InP衬底上制备高K栅介质薄膜和MIS电容的方法,用于解决现有技术中高k栅介质与InP衬底之间的界面特性差、以及费米能级钉扎效应的问题。
为实现上述目的及其他相关目的,本发明提供一种在InP衬底上制备高K栅介质薄膜的方法,至少包括以下步骤:
1)提供一双面抛光的InP晶片作为衬底,对其进行清洗后放入PEALD反应腔内;
2)以Ar气作为载气,以NH3或N2作为反应气体,利用等离子体工艺对InP衬底正面进行原位氮化处理;
3)利用PEALD工艺在所述InP衬底正面沉积高K栅介质薄膜;
4)利用氧等离子体工艺对所述高K栅介质薄膜进行原位后处理;
5)将形成的所述高K栅介质薄膜的样品置入退火炉中进行N2气氛退火处理。
可选地,所述步骤1)中对InP衬底的清洗过程为:先用丙酮、无水乙醇依次对InP晶片进行超声清洗各5min,接着将InP晶片浸泡于体积比为1:50的HF溶液中30sec,然后用去离子水冲洗,最后用N2气吹干晶片。所述步骤5)中所述样品置于N2或O2气氛中退火,退火温度为500℃~900℃,退火时间为30s~60s。
可选地,所述步骤2)还包括:
2-1)以Ar气作为载气,以NH3或N2作为反应气体,利用等离子体工艺对所述InP衬底正面进行原位氮化处理;
2-2)采用PEALD工艺在所述InP衬底正面生长一层缓冲层。
可选地,所述步骤2-2)中的缓冲层的材质为Al2O3、La2O3、或Gd2O3。
可选地,所述步骤3)还包括:
3-1)利用PEALD工艺在所述InP衬底正面沉积高K栅介质薄膜;
3-2)利用PEALD工艺在所述高k栅介质薄膜上生长一层阻挡层。
可选地,所述步骤3-2)中的阻挡层材质为Al2O3;所述高k栅介质薄膜的材质为(HfO2)x(La2O3)1-x、(HfO2)x(Al2O3)1-x、(La2O3)x(Al2O3)1-x、(Gd2O3)x(La2O3)1-x、或(HfO2)x(Gd2O3)1-x,其中,0≤x≤1;所述PEALD反应腔内的温度为160℃~250℃,等离子体原位氮化处理的射频功率为70W~150W。
此外,本发明的另一目的是提供一种制备MIS电容的方法,包括:
1)利用如权利要求1-9任一项所述的方法在InP衬底正面制备高K栅介质薄膜;
2)在所述高k栅介质薄膜表面分别制备依次包括Ti层、以及Pt层的层叠结构的顶电极,然后将所述InP衬底放入退火炉中退火;
3)在所述InP衬底背面制备依次包括Ge层、Au层、Ni层、以及Au层的层叠结构的背电极,然后再次将所述InP衬底放入退火炉中退火。
可选地,所述步骤2)中采用磁控溅射或电子束蒸发工艺制备顶电极;所述步骤2)中的高温退火工艺为:在体积比为19:1的N2:H2混合气氛中快速退火,退火温度为400℃~500℃,退火时间为2min~5min;所述步骤3)中采用电子束蒸发工艺制备背电极;所述步骤3)中的高温退火工艺为:在体积比为19:1的N2:H2混合气氛中退火,退火温度为300℃~400℃,退火时间为1min~3min。
如上所述,本发明的一种在InP衬底上制备高k栅介质薄膜和MIS电容的方法,具有以下有益效果:
本发明提供一种在InP衬底上制备高k栅介质薄膜和MIS电容的方法,该方法工艺简单,在沉积高k栅介质薄膜之前通过利用等离子体原位处理对InP衬底进行钝化,改善了高k栅介质与InP衬底之间的界面特性,降低了费米能级钉扎效应的影响,并且在高k栅介质薄膜形成后利用氧等离子体原位后处理提高了高k薄膜的致密度和薄膜质量。同时,本发明在InP衬底上制备稳定的性质优良的高k栅介质薄膜基础上,并成功制作MIS电容结构,为后面验证高k栅介质薄膜的电学性能提供了基础。
附图说明
图1显示为本发明实施例一中的在InP衬底上制备高k栅介质薄膜的工艺流程图。
图2显示为本发明实施例二中的在InP衬底上制备高k栅介质薄膜的工艺流程图
图3显示为本发明实施例二中的在InP衬底上制备的高k栅介质薄膜的结构示意图。
图4显示为本发明实施例三中的在具有高k栅介质薄膜的InP衬底上制备MIS电容的工艺流程图。
图5显示为本发明实施例三中的在具有高k栅介质薄膜的InP衬底上制备的MIS电容结构示意图。
元件标号说明
1 InP衬底
2 缓冲层
3 高K栅介质薄膜
4 阻挡层
5 顶电极
6 背电极
S1~S5 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图5。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
下面结合说明书附图进一步说明本发明提供的一种在InP衬底上制备高k栅介质薄膜和MIS电容的方法。
实施例一
请参阅图1,显示为本发明中在InP衬底上制备高K栅介质薄膜的工艺流程图,如图所示,所述工艺方法至少包括以下步骤:
步骤S1:提供一单晶InP晶片作为衬底1,并对该衬底就行双面抛光工艺,可以利用半导体工艺中通常的抛光手段,例如抛光机、抛光液或化学机械抛光(CMP)工艺等。然后对InP衬底1进行严格清洗,清洗过程为:先用丙酮、无水乙醇依次对InP晶片进行超声清洗各5min,接着将InP晶片浸泡于体积比为1:50的稀HF溶液中30sec,然后用大量去离子水冲洗,最后用N2气吹干晶片。
步骤S2:快速将吹干后的InP衬底1放入PEALD反应腔内,InP衬底1暴露在空气中的时间不超过10分钟。反应腔中的温度为160℃~250℃,本实施例中优选为180℃,射频功率为70W~150W,本实施例中优选为150W;采用NH3或N2作为反应气体,Ar或N2气作为载气,本实施例中暂选用N2作为反应气体,在其它实施例中亦可选用NH3作为反应气体,利用PEALD中的等离子体工艺对InP衬底1表面进行原位氮化处理,通过利用等离子体原位处理对InP衬底进行钝化,在InP衬底1表面形成InON和PON氮化层,抑制InP衬底1表面本征氧化物的生长,改善了高K栅介质薄膜3与InP衬底1之间的界面特性,降低了费米能级钉扎效应的影响。
步骤S3:利用等离子体增强原子层沉积工艺在所述InP衬底1正面沉积高K栅介质薄膜3,本实施例中所生长的高K栅介质薄膜3暂选为(HfO2)x(Al2O3)1-x,其中,0≤x≤1,制备高K栅介质薄膜3(HfO2)x(Al2O3)1-x的具体工艺如下:
首先利用N2或Ar作为载气,向PEALD反应腔中通入第一金属前驱体Al(CH3)3,通入时间为500ms,使所述第一金属前驱体吸附在所述InP衬底上,然后用所述载气吹洗并带走剩余反应物,接着通入O2并形成氧等离子体与所述第一金属前躯体进行反应2s,生成第一氧化物薄膜,再次用所述载气吹洗并带走剩余反应物;然后,通入第二金属前躯体[(CH3)(C2H5)N]4Hf,通入时间为500ms,使所述第二金属前驱体吸附在所述第一氧化物薄膜上,用所述载气吹洗并带走剩余反应物,再次通入O2并形成氧等离子体,且与所述第二金属前驱体反应2s生成第二氧化物薄膜,再用所述载气吹洗并带走剩余反应物,即为一个原子层沉积循环周期;最后,执行多个原子层沉积循环周期,直至得到所需要的高K栅介质薄膜3厚度,最终所形成的K栅介质薄膜3为(HfO2)x(Al2O3)1-x,参数x的值可根据需要可以灵活控制其大小,例如x可以取0、0.5、06、0.8、1等。其中,在本发明中,利用载气吹洗腔体时间为2~5s,本实施例中优选为5s。
需要说明的是,采用实施例中的方法,亦可以制备出(HfO2)x(La2O3)1-x、(La2O3)x(Al2O3)1-x、(Gd2O3)x(La2O3)1-x、或(HfO2)x(Gd2O3)1-x等高K栅介质薄膜3,其中0≤x≤1,在制备这些高K栅介质薄膜3时,其工艺过程与本实施例中该步骤中制备高K栅介质薄膜3(HfO2)x(Al2O3)1-x的工艺过程相同,而仅仅是反应前驱体不同以及通入各该反应前驱体的反应时间不同,例如,[(CH3)(C2H5)N]4Hf作为HfO2的反应前驱体,La[N(TMS)2]3作为La2O3的反应前驱体,Al(CH3)3作为Al2O3的反应前驱体,Gd[N(TMS)2]3作为Ga2O3的反应前驱体。因此,利用本发明的方法在所述InP衬底上制备性质相同或相近的其它高K栅介质薄膜3都属于本发明所涉及的范围。
步骤S4:所述高K栅介质薄膜3生长后,利用氧等离子体对其进行原位后处理;通过氧等离子体原位后处理后所述高K栅介质薄膜3与InP衬底1之间的界面变的更加平整,且降低了界面层厚度,提高了高K栅薄膜3的致密度和薄膜质量。
步骤S5:将形成高K栅介质薄膜3的样品置入快速退火炉中进行N2或O2气氛退火处理,本发明中样品的退火温度500℃~900℃,本实施例中优选为700℃;本发明中退火时间为30s~60s,本实施例中优选为60s。
通过上述步骤,完成了利用PEALD工艺在InP衬底1上制备高K栅介质薄膜3。
综上所述,本实施例中提供一种在InP衬底上制备高K栅介质薄膜的方法,该方法在沉积高k栅介质薄膜之前通过利用等离子体原位处理对InP衬底进行钝化,改善了高k栅介质与InP衬底之间的界面特性,降低了费米能级钉扎效应的影响,并且在高k栅介质薄膜形成后利用氧等离子体原位后处理提高了高k薄膜的致密度和薄膜质量。
实施例二
如图2所示为本发明中在InP衬底上制备高K栅介质薄膜的工艺流程图,如图3所示为最终在InP衬底上制备出的高K栅介质薄膜的结构图。需要说明的是本实施例中的工艺流程是在实施例一基础上增加一些步骤,从而得到更加优良的高K栅介质薄膜,具体过程如下:
在实施例一中步骤S2中对所述InP衬底1进行原位氮化处理后,可以进一步在所述InP衬底正面上制备一层缓冲层2,步骤如下:
步骤S2-2:利用PEALD工艺在所述InP衬底正面上生长一层缓冲层2,本实施例中所述缓冲层2的材质暂选为Al2O3,但不限于此,在其它实施例中,亦可选用La2O3、或Gd2O3,制备缓冲层2的具体工艺如下:
利用N2或Ar作为载气,向PEALD反应腔中通入第一金属前驱体Al(CH3)3,通入时间为500ms,使所述第一金属前驱体吸附在所述InP衬底1上,然后用所述载气吹洗并带走剩余反应物,接着通入O2并形成氧等离子体与所述第一金属前躯体进行反应2s,生成第一氧化物薄膜Al2O3,再次用所述载气吹洗并带走剩余反应物,这作为一个原子反应周期,通过多个原子反应周期可以得出不同厚度的Al2O3薄膜。在本实施例中,由于Al2O3薄膜作为缓冲层2不宜过厚,因此一般重复1~5个原子反应周期的厚度即可。
在实施例一中步骤S3中对所述InP衬底1制备高K栅介质薄膜3后,可以进一步在所述InP衬底1正面上制备一层阻挡层4,步骤如下:
步骤S3-2:采用PEALD工艺在高k栅介质薄膜3(HfO2)x(Al2O3)1-x上生长一层Al2O3阻挡层4,但不限于材料Al2O3,在其它实施例中,亦可以为其它材料的阻挡层4。制备所述Al2O3阻挡层4的方法与上述步骤S2-1的工艺方法相同,在此不再赘述。
本实施例中,制备高K栅介质薄膜工艺的其它步骤与实施例一中的步骤相同,在此不再赘述。
需要说明的是,在本实施例中上述步骤S2-1和步骤S4-1同时出现,但不限于此,在其它实施例中亦可单独出现。
综上所述,所述缓冲层不仅可以增加后续高K栅介质薄膜与衬底的附着力,而且也可以实现高K薄膜与衬底之间的晶格匹配,改善了界面特性;该阻挡层可以防止在利用本发明的方法制备的高K栅介质薄膜上制备其它器件时其它杂质离子扩散至所述高K栅介质薄膜导致对所述高K栅介质薄膜的性能的影响甚至破坏。
实施例三
如图4所示的工艺流程图,本实施例提供一种制备MIS电容的方法,包括以下步骤:
步骤S1:利用本发明实施例一或实施例二中所述的方法在InP衬底1正面制备高K栅介质薄膜3,本实施例中不再对该具体工艺赘述。
步骤S2:采用磁控溅射或电子束蒸发方法在所述高k薄膜表面生长电极Ti/Pt合金作为顶电极5,并将样品置于体积比为19:1的N2:H2混合气中快速退火,然后将所述InP衬底1放入退火炉中快速退火,退火工艺条件为:退火温度为400℃~500℃,退火时间为2min~5min,以形成欧姆接触。
步骤S3:采用电子束蒸发的方法在所述InP衬底1背面依次沉积包括金属Ge层、Au层、Ni层、以及Au层的层叠结构作为背电极6,然后将所述InP衬底1放入退火炉中快速退火,退火工艺条件为:将样品至于体积比为19:1的N2:H2混合气氛中,退火温度为300℃~400℃,退火时间为1min~3min,以形成欧姆接触,完成MIS电容制作。如图5所示为本实施例中制备出的MIS电容器的结构示意图。
综上所述,本发明提供一种在InP衬底上制备高k栅介质薄膜和MIS电容的方法,该方法工艺简单,在沉积高k栅介质薄膜之前通过利用等离子体原位处理对InP衬底进行钝化,改善了高k栅介质与InP衬底之间的界面特性,降低了费米能级钉扎效应的影响,并且在高k栅介质薄膜形成后利用氧等离子体原位后处理提高了高k薄膜的致密度和薄膜质量。同时,本发明在InP衬底上制备稳定的性质优良的高k栅介质薄膜基础上,并成功制作MIS电容结构,为后面验证高k栅介质薄膜的电学性能提供了基础。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (14)
1.一种在InP衬底上制备高K栅介质薄膜的方法,其特征在于,至少包括以下步骤:
1)提供一双面抛光的InP晶片作为衬底,对其进行清洗后放入PEALD反应腔内;
2)以Ar气作为载气,以NH3或N2作为反应气体,利用等离子体工艺对InP衬底正面进行原位氮化处理;
3)利用PEALD工艺在所述InP衬底正面沉积高K栅介质薄膜;
4)利用氧等离子体工艺对所述高K栅介质薄膜进行原位后处理;
5)将形成的所述高K栅介质薄膜的样品置入退火炉中进行N2气氛退火处理。
2.根据权利要求1所述的在InP衬底上制备高K栅介质薄膜的方法,其特征在于,所述步骤
1)中对InP衬底的清洗过程为:先用丙酮、无水乙醇依次对InP晶片进行超声清洗各5min,接着将InP晶片浸泡于体积比为1:50的HF溶液中30sec,然后用去离子水冲洗,最后用N2气吹干晶片。
3.根据权利要求1所述的在InP衬底上制备高K栅介质薄膜的方法,其特征在于:所述步骤5)中所述样品置于N2或O2气氛中退火,退火温度为500℃~900℃,退火时间为30s~60s。
4.根据权利要求1所述的在InP衬底上制备高K栅介质薄膜的方法,其特征在于,所述步骤2)还包括:
2-1)以Ar气作为载气,以NH3或N2作为反应气体,利用等离子体工艺对所述InP衬底正面进行原位氮化处理;
2-2)采用PEALD工艺在所述InP衬底正面生长一层缓冲层。
5.根据权利要求4所述的在InP衬底上制备高K栅介质薄膜的方法,其特征在于:所述步骤2-2)中的缓冲层的材质为Al2O3、La2O3、或Gd2O3。
6.根据权利要求1所述的在InP衬底上制备高K栅介质薄膜的方法,其特征在于,所述步骤3)还包括:
3-1)利用PEALD工艺在所述InP衬底正面沉积高K栅介质薄膜;
3-2)利用PEALD工艺在所述高k栅介质薄膜上生长一层阻挡层。
7.根据权利要求6所述的在InP衬底上制备高K栅介质薄膜的方法,其特征在于:所述步骤3-2)中的阻挡层材质为Al2O3。
8.根据权利要求1或6所述的在InP衬底上制备高K栅介质薄膜的方法,其特征在于:所述高k栅介质薄膜的材质为(H fO2)x(La2O3)1-x、(HfO2)x(Al2O3)1-x、(La2O3)x(Al2O3)1-x、(Gd2O3)x(La2O3)1-x、或(HfO2)x(Gd2O3)1-x,其中,0≤x≤1。
9.根据权利要求1或4或6所述的在InP衬底上制备高K栅介质薄膜的方法,其特征在于:所述PEALD反应腔内的温度为160℃~250℃,等离子体原位氮化处理的射频功率为70W~150W。
10.一种制备MIS电容的方法,其特征在于,包括:
1)利用如权利要求1-9任一项所述的方法在InP衬底正面制备高K栅介质薄膜;
2)在所述高k栅介质薄膜表面分别制备依次包括Ti层、以及Pt层的层叠结构的顶电极,然后将所述InP衬底放入退火炉中退火;
3)在所述InP衬底背面制备依次包括Ge层、Au层、Ni层、以及Au层的层叠结构的背电极,然后再次将所述InP衬底放入退火炉中退火。
11.根据权利要求10所述的制备MIS电容的方法,其特征在于:所述步骤2)中采用磁控溅射或电子束蒸发工艺制备顶电极。
12.根据权利要求10所述的制备MIS电容的方法,其特征在于,所述步骤2)中的高温退火工艺为:在体积比为19:1的N2:H2混合气氛中快速退火,退火温度为400℃~500℃,退火时间为2min~5min。
13.根据权利要求10所述的制备MIS电容的方法,其特征在于:所述步骤3)中采用电子束蒸发工艺制备背电极。
14.根据权利要求10所述的制备MIS电容的方法,其特征在于:所述步骤3)中的高温退火工艺为:在体积比为19:1的N2:H2混合气氛中退火,退火温度为300℃~400℃,退火时间为1min~3min。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210265019XA CN102760657A (zh) | 2012-07-27 | 2012-07-27 | 在InP衬底上制备高K栅介质薄膜和MIS电容的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210265019XA CN102760657A (zh) | 2012-07-27 | 2012-07-27 | 在InP衬底上制备高K栅介质薄膜和MIS电容的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102760657A true CN102760657A (zh) | 2012-10-31 |
Family
ID=47055062
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210265019XA Pending CN102760657A (zh) | 2012-07-27 | 2012-07-27 | 在InP衬底上制备高K栅介质薄膜和MIS电容的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102760657A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103839984A (zh) * | 2012-11-26 | 2014-06-04 | 北京有色金属研究总院 | 一种InP/高κ栅介质堆栈结构及其制备方法 |
CN106298780A (zh) * | 2016-09-27 | 2017-01-04 | 中国科学院微电子研究所 | 一种InP衬底MOSCAP的结构及其制备方法 |
CN108831743A (zh) * | 2018-06-25 | 2018-11-16 | 汕头市信音电子科技有限公司 | 一种mim结构薄膜电容制备工艺 |
CN112259613A (zh) * | 2020-10-26 | 2021-01-22 | 上海交通大学 | 提高锗Ge MOS电容器件性能的方法、系统及设备 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002031875A2 (en) * | 2000-10-10 | 2002-04-18 | Asm America, Inc. | Dielectric interface films and methods therefor |
JP2004214530A (ja) * | 2003-01-08 | 2004-07-29 | Nippon Telegr & Teleph Corp <Ntt> | Mis型化合物半導体装置の製造方法 |
CN101752236A (zh) * | 2009-10-26 | 2010-06-23 | 南京大学 | 一种调控GaAs半导体与栅介质间能带补偿的原子层沉积Al2O3/HfO2方法 |
CN102005380A (zh) * | 2010-10-12 | 2011-04-06 | 复旦大学 | 一种采用原子层淀积AlN/高k栅介质双层结构的方法 |
CN102226270A (zh) * | 2011-04-29 | 2011-10-26 | 中国科学院上海微系统与信息技术研究所 | 沉积栅介质的方法、制备mis电容的方法及mis电容 |
CN102592974A (zh) * | 2012-03-20 | 2012-07-18 | 中国科学院上海微系统与信息技术研究所 | 一种高k介质薄膜的制备方法 |
-
2012
- 2012-07-27 CN CN201210265019XA patent/CN102760657A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002031875A2 (en) * | 2000-10-10 | 2002-04-18 | Asm America, Inc. | Dielectric interface films and methods therefor |
JP2004214530A (ja) * | 2003-01-08 | 2004-07-29 | Nippon Telegr & Teleph Corp <Ntt> | Mis型化合物半導体装置の製造方法 |
CN101752236A (zh) * | 2009-10-26 | 2010-06-23 | 南京大学 | 一种调控GaAs半导体与栅介质间能带补偿的原子层沉积Al2O3/HfO2方法 |
CN102005380A (zh) * | 2010-10-12 | 2011-04-06 | 复旦大学 | 一种采用原子层淀积AlN/高k栅介质双层结构的方法 |
CN102226270A (zh) * | 2011-04-29 | 2011-10-26 | 中国科学院上海微系统与信息技术研究所 | 沉积栅介质的方法、制备mis电容的方法及mis电容 |
CN102592974A (zh) * | 2012-03-20 | 2012-07-18 | 中国科学院上海微系统与信息技术研究所 | 一种高k介质薄膜的制备方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103839984A (zh) * | 2012-11-26 | 2014-06-04 | 北京有色金属研究总院 | 一种InP/高κ栅介质堆栈结构及其制备方法 |
CN106298780A (zh) * | 2016-09-27 | 2017-01-04 | 中国科学院微电子研究所 | 一种InP衬底MOSCAP的结构及其制备方法 |
CN108831743A (zh) * | 2018-06-25 | 2018-11-16 | 汕头市信音电子科技有限公司 | 一种mim结构薄膜电容制备工艺 |
CN112259613A (zh) * | 2020-10-26 | 2021-01-22 | 上海交通大学 | 提高锗Ge MOS电容器件性能的方法、系统及设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102332395B (zh) | 一种选择性淀积栅氧和栅电极的方法 | |
US20110297227A1 (en) | Hetero solar cell and method for producing hetero solar cells | |
CN102664147A (zh) | 一种在GaAs衬底上制备Hf基高K栅介质薄膜的方法 | |
CN111312898B (zh) | 一种HfO2基铁电薄膜材料及其制备方法和应用 | |
CN103119196A (zh) | 沉积敷形氮化硼膜 | |
KR20130092352A (ko) | 원자층 증착 도핑 방법 | |
CN102760657A (zh) | 在InP衬底上制备高K栅介质薄膜和MIS电容的方法 | |
CN102592974A (zh) | 一种高k介质薄膜的制备方法 | |
CN112447867A (zh) | 太阳能电池结构及其制作方法 | |
CN107527803B (zh) | SiC器件栅介质层及SiC器件结构的制备方法 | |
CN102810541B (zh) | 一种存储器及其制造方法 | |
CN103866277B (zh) | 一种原子层沉积制备双受主共掺氧化锌薄膜的方法 | |
US10192963B2 (en) | Composite gate dielectric layer applied to group III-V substrate and method for manufacturing the same | |
Ruan et al. | Improvement on thermal stability for indium gallium zinc oxide by oxygen vacancy passivation with supercritical fluid cosolvent oxidation | |
CN111430228A (zh) | 一种超高介电常数介质薄膜的制备方法 | |
CN102593282A (zh) | 一种ZnO纳米线阵列的掺杂方法 | |
He et al. | Interface chemistry and electronic structure of ALD-derived HfAlO/Ge gate stacks revealed by X-ray photoelectron spectroscopy | |
CN105244267B (zh) | 一种碳化硅PiN器件的欧姆接触方法 | |
Kato | Gate bias polarity dependent H migration and O vacancy generation through Si= O–H complex formation in SiO 2/Si (100) | |
CN108172613A (zh) | 一种具有高介电常数结晶相的锆基栅介质材料以及其制备方法 | |
Tan et al. | Interfacial and electrical properties of HfAlO/GaSb metal-oxide-semiconductor capacitors with sulfur passivation | |
CN102005379A (zh) | 提高沟槽栅顶角栅氧可靠性的方法 | |
CN110863189A (zh) | 一种脉冲式注入反应物生长单层碲化物掺杂结构的方法 | |
CN113707560A (zh) | 一种插入二维半导体硒化铟纳米片改善二维过渡金属硫族化合物电接触的方法 | |
CN103811304A (zh) | GeSn层及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20121031 |