CN105244267B - 一种碳化硅PiN器件的欧姆接触方法 - Google Patents
一种碳化硅PiN器件的欧姆接触方法 Download PDFInfo
- Publication number
- CN105244267B CN105244267B CN201510746482.XA CN201510746482A CN105244267B CN 105244267 B CN105244267 B CN 105244267B CN 201510746482 A CN201510746482 A CN 201510746482A CN 105244267 B CN105244267 B CN 105244267B
- Authority
- CN
- China
- Prior art keywords
- silicon carbide
- carbide pin
- layer
- deposited
- pin matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 276
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 276
- 238000000034 method Methods 0.000 title claims abstract description 53
- 239000011159 matrix material Substances 0.000 claims abstract description 136
- 239000002184 metal Substances 0.000 claims abstract description 79
- 229910052751 metal Inorganic materials 0.000 claims abstract description 79
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 238000000137 annealing Methods 0.000 claims abstract description 44
- 238000010438 heat treatment Methods 0.000 claims abstract description 20
- 230000008021 deposition Effects 0.000 claims abstract description 17
- 238000004544 sputter deposition Methods 0.000 claims description 44
- 238000000151 deposition Methods 0.000 claims description 16
- 239000012535 impurity Substances 0.000 claims description 15
- 238000001816 cooling Methods 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 238000005554 pickling Methods 0.000 description 33
- 239000000243 solution Substances 0.000 description 19
- 238000012360 testing method Methods 0.000 description 15
- 239000004065 semiconductor Substances 0.000 description 13
- 238000004381 surface treatment Methods 0.000 description 12
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 10
- 238000002474 experimental method Methods 0.000 description 6
- 238000002156 mixing Methods 0.000 description 6
- 238000001755 magnetron sputter deposition Methods 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- 229910003978 SiClx Inorganic materials 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 239000012159 carrier gas Substances 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000012495 reaction gas Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000003763 carbonization Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 230000007613 environmental effect Effects 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 150000002736 metal compounds Chemical class 0.000 description 3
- 238000004321 preservation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明属于PiN器件领域，尤其涉及一种碳化硅PiN器件的欧姆接触方法，该方法包括以下步骤：a)准备碳化硅PiN基体；b)在碳化硅PiN基体的P型SiC外延层表面沉积非晶硅层；c)分别在沉积有非晶硅层的碳化硅PiN基体的SiC衬底表面和非晶硅层表面沉积金属层；d)对沉积有金属层的碳化硅PiN基体进行退火处理，得到形成欧姆接触的碳化硅PiN器件；所述退火处理依次包括第一升温阶段、第一保温阶段、第二升温阶段和第二保温阶段；第一保温阶段和第二保温阶段的温度分别为450～550℃和970～1020℃。本发明提供的方法通过一次退火工艺即可在沉积有金属层的碳化硅PiN基体上形成P型欧姆接触和N型欧姆接触。
Description
技术领域
本发明属于PiN器件领域，尤其涉及一种碳化硅PiN器件的欧姆接触方法。
背景技术
普通的二极管由PN结组成，所谓PN结就是采用不同的掺杂工艺，将P型半导体与N型半导体制作在同一块半导体基片上。而在P型半导体材料和N型半导体材料之间加入一薄层低掺杂的本征(Intrinsic)半导体层，就可以构成P-I-N结构的二极管，这种P-I-N结构的二极管也称作PIN器件。目前，应用前景非常广阔的PIN器件是以SiC作为半导体材料的碳化硅PiN器件，其基本结构由依次接触的阴极金属层、SiC衬底层、N型SiC外延层、P型SiC外延层和阳极金属层组成。
碳化硅PiN器件的制备十分复杂，包括SiC薄膜生长、高温离子注入、等离子体刻蚀和形成欧姆接触等诸多工序。其中，形成欧姆接触是制备SiC器件最为重要的工序之一，欧姆接触的好坏直接影响着碳化硅PiN器件的性能。
所谓形成欧姆接触，实际上是指在金属与半导体之间形成一种特殊的接触状态，在这种接触状态下，接触面的电阻值远小于半导体本身的电阻。由于金属与碳化硅PiN器件表面直接接触无法形成欧姆接触，因此均需要在金属与碳化硅PiN器件表面接触后进行退火处理，使接触金属与碳化硅PiN器件之间形成金属硅化物层。该金属硅化物层可以有效降低接触金属与碳化硅PiN器件之间的势垒，从而实现接触金属与碳化硅PiN器件表面的欧姆接触。
碳化硅PiN器件的欧姆接触包括器件P型半导体结构的P型欧姆接触和N型半导体结构的N型欧姆接触。由于P型半导体和N型半导体形成欧姆接触的退火条件不同，因此很难在一次退火处理过程中同时形成P型欧姆接触和N型欧姆接触。目前，大部分碳化硅PiN器件的欧姆接触工艺是先进通过第一次退火处理完成N型欧姆接触，再通过第二次退火处理完成P型欧姆接触，其中，第一次退火的温度一般控制在970～1030℃，第二次退火的温度一般控制在820～870℃。在该方法中，N型欧姆接触实际上经历了两次退火过程，这将会导致N型欧姆接触质量恶化，从而严重影响碳化硅PiN器件的性能。
发明内容
有鉴于此，本发明的目的在于提供一种SiC器件的欧姆接触方法，本发明提供的方法通过一次退火处理就可以使碳化硅PiN器件形成的P型欧姆接触和N型欧姆接触。
本发明提供了一种碳化硅PiN器件的欧姆接触方法，包括以下步骤：
a)、准备碳化硅PiN基体；所述碳化硅PiN基体包括依次接触的N型SiC衬底、N型SiC外延层和P型SiC外延层；
b)、在所述碳化硅PiN基体的P型SiC外延层表面沉积非晶硅层，得到沉积有非晶硅层的碳化硅PiN基体；
c)、分别在所述沉积有非晶硅层的碳化硅PiN基体的SiC衬底表面和非晶硅层表面沉积金属层，得到沉积有金属层的碳化硅PiN基体；
d)、对所述沉积有金属层的碳化硅PiN基体进行退火处理，得到形成欧姆接触的碳化硅PiN器件；
所述退火处理依次包括第一升温阶段、第一保温阶段、第二升温阶段、第二保温阶段和降温阶段；所述第一保温阶段的温度为450～550℃；所述第二保温阶段的温度为970～1020℃。
优选的，所述第一保温阶段的时间为2～5min；所述第二保温阶段的时间为5～10min。
优选的，所述第一升温阶段和第二升温阶段的升温速率为10～40℃/s。
优选的，步骤b)中，所述非晶硅层的沉积厚度为10～30nm。
优选的，步骤c)中，在沉积金属层之前，先分别对所述SiC衬底和非晶硅层进行表面除杂。
优选的，所述步骤c)具体包括：
c1)、对所述碳化硅PiN基体的SiC衬底进行表面除杂，在表面除杂后的SiC衬底表面沉积金属层，得到SiC衬底表面沉积有金属层的碳化硅PiN基体；
c2)、对所述SiC衬底表面沉积有金属层的碳化硅PiN基体的非晶硅层进行表面除杂，在表面除杂后的非晶硅层表面沉积金属层，得到沉积有金属层的碳化硅PiN基体。
优选的，所述沉积非晶硅层的方式为化学气相沉积。
优选的，所述降温阶段的降温方式为自然降温。
优选的，步骤a)中，所述碳化硅PiN基体的N型SiC衬底的电阻率为15～25mΩ·cm；所述碳化硅PiN基体的P型SiC外延层的掺杂浓度为8E17～5E18cm-3。
优选的，所述沉积金属层的方式为磁控溅射。
与现有技术相比，本发明提供了一种SiC器件的欧姆接触方法。本发明提供的方法包括以下步骤：a)、准备碳化硅PiN基体；所述碳化硅PiN基体包括依次接触的N型SiC衬底、N型SiC外延层和P型SiC外延层；b)、在所述碳化硅PiN基体的P型SiC外延层表面沉积非晶硅层，得到沉积有非晶硅层的碳化硅PiN基体；c)、分别在所述沉积有非晶硅层的碳化硅PiN基体的SiC衬底表面和非晶硅层表面沉积金属层，得到沉积有金属层的碳化硅PiN基体；d)、对所述沉积有金属层的碳化硅PiN基体进行退火处理，得到形成欧姆接触的碳化硅PiN器件；所述退火处理依次包括第一升温阶段、第一保温阶段、第二升温阶段、第二保温阶段和降温阶段；所述第一保温阶段的温度为450～550℃；所述第二保温阶段的温度为970～1020℃。本发明提供的方法通过在P型SiC外延层表面沉积非晶硅层和设计全新的金属化退火温度曲线，使沉积有金属层的碳化硅PiN基体通过一次金属化退火工艺即可形成P型欧姆接触和N型欧姆接触。本发明提供的方法不但可以得到具有良好欧姆接触特性的碳化硅PiN器件，同时还简化了欧姆接触处理的工艺流程。实验结果表明，采用本发明提供的方法可以使碳化硅PiN器件在一次退火处理过程中形成的P型欧姆接触和N型欧姆接触，且形成欧姆接触的碳化硅PiN器件的金属层状态良好，比接触电阻率达到10-5Ω.cm2量级。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1是本发明提供的退火温度曲线图；
图2是本发明实施例2提供的Ni层扫描电镜观察图；
图3是本发明实施例2提供的I-V特性测量曲线图；
图4是本发明实施例3提供的Ni层扫描电镜观察图；
图5是本发明实施例3提供的I-V特性测量曲线图；
图6是本发明实施例4提供的Ni层扫描电镜观察图；
图7是本发明实施例4提供的I-V特性测量曲线图。
具体实施方式
下面对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提供了一种碳化硅PiN器件的欧姆接触方法，包括以下步骤：
a)、准备碳化硅PiN基体；所述碳化硅PiN基体包括依次接触的N型SiC衬底、N型SiC外延层和P型SiC外延层；
b)、在所述碳化硅PiN基体的P型SiC外延层表面沉积非晶硅层，得到沉积有非晶硅层的碳化硅PiN基体；
c)、分别在所述沉积有非晶硅层的碳化硅PiN基体的SiC衬底表面和非晶硅层表面沉积金属层，得到沉积有金属层的碳化硅PiN基体；
d)、对所述沉积有金属层的碳化硅PiN基体进行退火处理，得到形成欧姆接触的碳化硅PiN器件；
所述退火处理依次包括第一升温阶段、第一保温阶段、第二升温阶段、第二保温阶段和降温阶段；所述第一保温阶段的温度为450～550℃；所述第二保温阶段的温度为970～1020℃。
在本发明提供的方法中，首先进行步骤a)，即，准备碳化硅PiN基体。在本发明中，所述准备碳化硅PiN基体是指采购或自制碳化硅PiN基体。所述碳化硅PiN基体包括依次接触的N型SiC衬底、N型SiC外延层和P型SiC外延层。在本发明提供的一个实施例中，所述碳化硅PiN基体的N型SiC衬底的厚度为350±25μm。在本发明提供的一个实施例中，所述碳化硅PiN基体的N型SiC衬底的电阻率为15～25mΩ·cm。在本发明提供的一个实施例中，所述碳化硅PiN基体的N型外延层的掺杂浓度为1E15cm-3～5E15cm-3；在本发明提供的另一个实施例中，所述碳化硅PiN基体的N型外延层的掺杂浓度为2E15cm-3～3E15cm-3。在本发明提供的一个实施例中，所述碳化硅PiN基体的P型SiC外延层的厚度为0.5～1.5μm。在本发明提供的一个实施例中，所述碳化硅PiN基体的P型SiC外延层的掺杂浓度为8E17～5E18cm-3；在本发明提供的另一个实施例中，所述碳化硅PiN基体的P型SiC外延层的掺杂浓度为2E18～4E18cm-3。
在本发明中，准备好碳化硅PiN基体后，进行步骤b)，即，在所述碳化硅PiN基体的P型SiC外延层表面沉积非晶硅层，得到沉积有非晶硅层的碳化硅PiN基体。在本发明中，所述非晶硅层的沉积厚度优选为5～30nm，更优选为10～25nm。所述沉积非晶硅层的方式优选为化学气相沉积(CVD)，所述化学气相沉积的方式优选为低压化学气相沉积(简称：LPCVD)。在本发明中，在所述碳化硅PiN基体的P型SiC外延层表面沉积非晶硅层的目的是使后续的P型欧姆接触不直接在沉积金属和P型SiC外延层之间形成，而是在沉积金属和非晶硅层之间形成，这样可以直接降低形成P型欧姆接触时所需的退火温度，即降低第一保温阶段的温度，从而减少第一保温阶段对后续N型欧姆接触形成的影响，提高制件品质。此外，在P型SiC外延层表面沉积非晶硅层，还能对所述P型SiC外延层起到一定的保护作用，以避P型SiC外延层被划伤或出现其他损伤。
在本发明提供的一个实施例中，采用低压化学气相沉积的方式在P型SiC外延层上沉积非晶硅层，该过程具体包括：
采用低压化学气相沉积法在P型SiC外延层上外延生长非晶硅层。其中，所述外延生长的温度优选为400～600℃；所述外延生长的压力优选为200～325mtorr；所述外延生长使用的反应气体优选为硅烷；所述外延生长使用的载气优选为氮气。外延生长结束后，在P型SiC外延层上形成非晶硅层。
在本发明中得到沉积有非晶硅层的碳化硅PiN基体后，进行步骤c)，即，分别在所述沉积有非晶硅层的碳化硅PiN基体的SiC衬底表面和非晶硅层表面沉积金属层，得到沉积有金属层的碳化硅PiN基体。在本发明中，对在所述表面沉积金属层的方式没有特别限定，优选为磁控溅射。所述磁控溅射的靶材优选为Ni或Ti；所述磁控溅射的溅射气压优选为0.1～5Pa，更优选为0.2～2Pa，最优选为0.5～1Pa；所述磁控溅射的功率优选为5～30W/cm2，更优选为10～25W/cm2。在本发明中，所述表面沉积有金属层的碳化硅PiN基体具有两个金属层，分别是沉积在SiC衬底表面的第一金属层和沉积在非晶硅层表面的第二金属层。所述第一金属层和第二金属层分别优选为Ni层或Ti层；所述第一金属层和第二金属层的厚度分别优选为50～500nm，更优选为100～400nm，最优选为150～300nm。
在本发明中，步骤c)中，优选在沉积金属层之前，先分别对所述SiC衬底和非晶硅层进行表面除杂。在本发明中，进行表面除杂的目的是除去SiC衬底和非晶硅层表面的SiC自然氧化层，从而提高制件的品质。在本发明中，所述表面除杂方式优选为分别对所述SiC衬底和非晶硅层进行依次进行酸洗和水洗。所述酸洗的酸液优选为HF水溶液，所述HF水溶液中HF和水的质量比优选为(1～2)：(5～10)；所述酸洗的时间优选为10s～5min。
在本发明提供的一个实施例中，所述步骤c)具体包括：
c1)、对所述碳化硅PiN基体的SiC衬底进行表面除杂，在表面除杂后的SiC衬底表面沉积金属层，得到SiC衬底表面沉积有金属层的碳化硅PiN基体；
c2)、对所述SiC衬底表面沉积有金属层的碳化硅PiN基体的非晶硅层进行表面除杂，在表面除杂后的非晶硅层表面沉积金属层，得到沉积有金属层的碳化硅PiN基体。
在本发明中，得到沉积有金属层的碳化硅PiN基体后，进行步骤d)，即，对所述沉积有金属层的碳化硅PiN基体进行退火处理，得到形成欧姆接触的碳化硅PiN器件，该过程具体包括：
将所述沉积有金属层的碳化硅PiN基体放入退火炉中进行退火处理。其中，所述退火处理依次包括第一升温阶段、第一保温阶段、第二升温阶段、第二保温阶段和降温阶段。在本发明中，所述退火处理的温度曲线如图1所示，图1是本发明提供的退火温度曲线图。通过图1可以看出，在所述退火处理过程中，任意控温阶段的初始温度与其相邻的在先控温阶段的终止温度相同，任意控温阶段的终止温度与其相邻的在后控温阶段的初始温度相同。其中，所述第一升温阶段的升温速率优选为10～40℃/s，更优选为20～30℃/s；所述第一保温阶段的温度优选为450～550℃；所述第一保温阶段的时间优选为2～5min；所述第二升温阶段的升温速率优选为10～40℃/s，更优选为20～30℃/s；所述第二保温阶段的温度优选为970～1020℃；所述第二保温阶段的时间优选为5～10min；所述降温阶段的降温方式优选为自然降温。在本发明提供的一个实施例中，所述第一保温阶段的温度为450～470℃，所述第一保温阶段的时间为4～5min，所述第二保温阶段的温度为970～990℃，所述第二保温阶段的时间为8～10min；在本发明提供的另一个实施例中，所述第一保温阶段的温度为480～510℃，所述第一保温阶段的时间为3～4min，所述第二保温阶段的温度为990～1000℃，所述第二保温阶段的时间为7～8min；在本发明提供的其他实施例中，所述第一保温阶段的温度为520～550℃，所述第一保温阶段的时间为2～3min，所述第二保温阶段的温度为1000～1020℃，所述第二保温阶段的时间为5～6min。
所述沉积有金属层的碳化硅PiN基体退火处理完毕后，得到形成欧姆接触的碳化硅PiN器件。其中，金属层和碳化硅PiN基体之间的P型欧姆接触在第一保温阶段形成，N型欧姆接触在第二保温阶段形成。
本发明提供的方法通过在P型SiC外延层表面沉积非晶硅层和设计全新的金属化退火温度曲线，使沉积有金属层的碳化硅PiN基体通过一次金属化退火工艺即可形成P型欧姆接触和N型欧姆接触。本发明提供的方法不但可以得到具有良好欧姆接触特性的碳化硅PiN器件，同时还简化了欧姆接触处理的工艺流程。
实验结果表明，采用本发明提供的方法可以使碳化硅PiN器件在一次退火处理过程中形成的P型欧姆接触和N型欧姆接触，且形成欧姆接触的碳化硅PiN器件的金属层状态良好，比接触电阻率达到10-5Ω.cm2量级。
为更清楚起见，下面通过以下实施例进行详细说明。
实施例1
准备碳化硅PiN基体
采购NORSTEL公司的SiC外延片作为本发明使用的碳化硅PiN基体。该SiC外延片包括依次接触的N型SiC衬底、N型SiC外延层和P型SiC外延层，其中，N型SiC衬底的厚度为350μm±25μm，电阻率为15-25mΩ·cm；N型外延层的掺杂浓度为3E15cm-3；P型外延层参的厚度为1μm，掺杂浓度2E18cm-3。
实施例2
制备形成欧姆接触的碳化硅PiN器件
1)、基体P型SiC外延层保护：
采用低压化学气相沉积(LPCVD)法在实施例1所述的碳化硅PiN基体的P型SiC外延层表面外延生长厚度为10nm非晶硅层。其中，外延生长的温度400-415℃，外延生长的压力200-225mtorr，外延生长使用的反应气体为SiH4，载气为N2。
2)、基体N型SiC衬底金属溅射前的表面处理：
按照HF：H2O＝1：5的质量比将HF和H2O混合，得到酸洗液；将步骤1)处理后的碳化硅PiN基体放置在标准花篮中，将花篮放置在所述酸洗液中，要求酸洗液完全浸没晶圆，轻轻晃动花篮，时间10s；酸洗结束后，酸洗后的碳化硅PiN基体依次进行水洗、甩干和烘干，得到完成N型SiC衬底表面处理的碳化硅PiN基体。
3)、基体N型SiC衬底金属溅射：
将步骤2)处理后的碳化硅PiN基体放入磁控溅射装置中，对其N型SiC衬底表面进行测控溅射。其中，靶材为Ni，溅射气压设置为0.5～1Pa，溅射功率设置为10～15W/cm2。磁控溅射结束后，得到N型SiC衬底表面沉积有150～200nmNi层的碳化硅PiN基体。
4)、基体非晶硅层金属溅射前的表面处理：
按照HF：H2O＝1：5的质量比将HF和H2O混合，得到酸洗液；将步骤3)处理后的碳化硅PiN基体放置在标准花篮中，将花篮放置在所述酸洗液中，要求酸洗液完全浸没晶圆，轻轻晃动花篮，时间2～3min；酸洗结束后，酸洗后的碳化硅PiN基体依次进行水洗、甩干和烘干，得到完成非晶硅层表面处理的碳化硅PiN基体。
5)、基体非晶硅层金属溅射：
将步骤4)处理后的碳化硅PiN基体放入磁控溅射装置中，对其非晶硅层表面进行测控溅射。其中，靶材为Ni，溅射气压设置为0.5～1Pa，溅射功率设置为10～15W/cm2。磁控溅射结束后，得到非晶硅层表面沉积有150～200nmNi层的碳化硅PiN基体。
6)、金属化合金退火：
将步骤5)处理后的碳化硅PiN基体放入退火炉中，以升温速率20℃/s，将退火炉温度由室温升至450～470℃，持续时间4～5min，形成P型欧姆接触；再以升温速率20℃/s，将退火炉温度由450～470℃升至970～990℃，持续时间8～10min，形成N型欧姆接触；自然降温至100℃以下，出炉，得到形成欧姆接触的碳化硅PiN器件。
对上述制得的形成欧姆接触的碳化硅PiN器件的N型SiC衬底表面的Ni层进行扫描电镜观察，结果如图2所示，图2是本发明实施例2提供的Ni层扫描电镜观察图。通过图2可以看出，N型SiC衬底表面的Ni层状态良好。
分别对上述步骤5)获得的碳化硅PiN基体和步骤6)制得的形成欧姆接触的碳化硅PiN器件进行I-V特性测试，其中，测试的环境条件为：温度24℃，湿度37％；测试的电流、电压测试范围为：电流-90A～90mA,电压-0.3V～0.3V。测试结果如图3所示，图3是本发明实施例2提供的I-V特性测量曲线图，其中，小图为步骤5)获得的碳化硅PiN基体的I-V特性曲线，大图为步骤6)制得的形成欧姆接触的碳化硅PiN器件的I-V特性曲线。通过图3可以看出，步骤5)获得的碳化硅PiN基体的接触呈现肖特基接触特性，而步骤6)制得的形成欧姆接触的碳化硅PiN器件接触呈现欧姆接触特性。采用传输模型法(TLM)计算形成欧姆接触的碳化硅PiN器件的比接触电阻率，结果为：比接触电阻率达到10-5Ω.cm2量级。说明采用本实施例提供的方法制得的形成欧姆接触的碳化硅PiN器件具有良好的欧姆接触特性。
实施例3
1)、基体P型SiC外延层保护：
采用低压化学气相沉积(LPCVD)法在实施例1所述的碳化硅PiN基体的P型SiC外延层表面外延生长厚度为15nm非晶硅层。其中，外延生长的温度500～525℃，外延生长的压力250-275mtorr，外延生长使用的反应气体为SiH4，载气为N2。
2)、基体N型SiC衬底金属溅射前的表面处理：
按照HF：H2O＝1：6的质量比将HF和H2O混合，得到酸洗液；将步骤1)处理后的碳化硅PiN基体放置在标准花篮中，将花篮放置在所述酸洗液中，要求酸洗液完全浸没晶圆，轻轻晃动花篮，时间15s；酸洗结束后，酸洗后的碳化硅PiN基体依次进行水洗、甩干和烘干，得到完成N型SiC衬底表面处理的碳化硅PiN基体。
3)、基体N型SiC衬底金属溅射：
将步骤2)处理后的碳化硅PiN基体放入磁控溅射装置中，对其N型SiC衬底表面进行测控溅射。其中，靶材为Ni，溅射气压设置为0.5～1Pa，溅射功率设置为20～55W/cm2。磁控溅射结束后，得到N型SiC衬底表面沉积有200～250nmNi层的碳化硅PiN基体。
4)、基体非晶硅层金属溅射前的表面处理：
按照HF：H2O＝1：6的质量比将HF和H2O混合，得到酸洗液；将步骤3)处理后的碳化硅PiN基体放置在标准花篮中，将花篮放置在所述酸洗液中，要求酸洗液完全浸没晶圆，轻轻晃动花篮，时间3min；酸洗结束后，酸洗后的碳化硅PiN基体依次进行水洗、甩干和烘干，得到完成非晶硅层表面处理的碳化硅PiN基体。
5)、基体非晶硅层金属溅射：
将步骤4)处理后的碳化硅PiN基体放入磁控溅射装置中，对其非晶硅层表面进行测控溅射。其中，靶材为Ni，溅射气压设置为0.5～1Pa，溅射功率设置为20～25W/cm2。磁控溅射结束后，得到非晶硅层表面沉积有200～250nmNi层的碳化硅PiN基体。
6)、金属化合金退火：
将步骤5)处理后的碳化硅PiN基体放入退火炉中，以升温速率20℃/s，将退火炉温度由室温升至480～510℃，持续时间3min，形成P型欧姆接触；再以升温速率20℃/s，将退火炉温度由480～510℃升至990～1000℃，持续时间7min，形成N型欧姆接触；自然降温至100℃以下，出炉，得到形成欧姆接触的碳化硅PiN器件。
对上述制得的形成欧姆接触的碳化硅PiN器件的N型SiC衬底表面的Ni层进行扫描电镜观察，结果如图4所示，图4是本发明实施例3提供的Ni层扫描电镜观察图。通过图4可以看出，N型SiC衬底表面的Ni层状态良好。
分别对上述步骤5)获得的碳化硅PiN基体和步骤6)制得的形成欧姆接触的碳化硅PiN器件进行I-V特性测试，其中，测试的环境条件为：温度24℃，湿度37％；测试的电流、电压测试范围为：电流-90A～90mA,电压-0.3V～0.3V。测试结果如图5所示，图5是本发明实施例3提供的I-V特性测量曲线图，其中，小图为步骤5)获得的碳化硅PiN基体的I-V特性曲线，大图为步骤6)制得的形成欧姆接触的碳化硅PiN器件的I-V特性曲线。通过图5可以看出，步骤5)获得的碳化硅PiN基体的接触呈现肖特基接触特性，而步骤6)制得的形成欧姆接触的碳化硅PiN器件接触呈现欧姆接触特性。采用传输模型法(TLM)计算形成欧姆接触的碳化硅PiN器件的比接触电阻率，结果为：比接触电阻率达到10-5Ω.cm2量级。说明采用本实施例提供的方法制得的形成欧姆接触的碳化硅PiN器件具有良好的欧姆接触特性。
实施例4
1)、基体P型SiC外延层保护：
采用低压化学气相沉积(LPCVD)法在实施例1所述的碳化硅PiN基体的P型SiC外延层表面外延生长厚度为25nm非晶硅层。其中，外延生长的温度550～600℃，外延生长的压力300-325mtorr，外延生长使用的反应气体为SiH4，载气为N2。
2)、基体N型SiC衬底金属溅射前的表面处理：
按照HF：H2O＝1：5的质量比将HF和H2O混合，得到酸洗液；将步骤1)处理后的碳化硅PiN基体放置在标准花篮中，将花篮放置在所述酸洗液中，要求酸洗液完全浸没晶圆，轻轻晃动花篮，时间30s；酸洗结束后，酸洗后的碳化硅PiN基体依次进行水洗、甩干和烘干，得到完成N型SiC衬底表面处理的碳化硅PiN基体。
3)、基体N型SiC衬底金属溅射：
将步骤2)处理后的碳化硅PiN基体放入磁控溅射装置中，对其N型SiC衬底表面进行测控溅射。其中，靶材为Ni，溅射气压设置为0.5～1Pa，溅射功率设置为20～55W/cm2。磁控溅射结束后，得到N型SiC衬底表面沉积有300nmNi层的碳化硅PiN基体。
4)、基体非晶硅层金属溅射前的表面处理：
按照HF：H2O＝1：5的质量比将HF和H2O混合，得到酸洗液；将步骤3)处理后的碳化硅PiN基体放置在标准花篮中，将花篮放置在所述酸洗液中，要求酸洗液完全浸没晶圆，轻轻晃动花篮，时间5min；酸洗结束后，酸洗后的碳化硅PiN基体依次进行水洗、甩干和烘干，得到完成非晶硅层表面处理的碳化硅PiN基体。
5)、基体非晶硅层金属溅射：
将步骤4)处理后的碳化硅PiN基体放入磁控溅射装置中，对其非晶硅层表面进行测控溅射。其中，靶材为Ni，溅射气压设置为0.5～1Pa，溅射功率设置为20～25W/cm2。磁控溅射结束后，得到P型SiC外延层表面沉积有300nmNi层的碳化硅PiN基体。
6)、金属化合金退火：
将步骤5)处理后的碳化硅PiN基体放入退火炉中，以升温速率30℃/s，将退火炉温度由室温升至520～550℃，持续时间2min，形成P型欧姆接触；再以升温速率30℃/s，将退火炉温度由520～550℃升至1000～1020℃，持续时间5min，形成N型欧姆接触；自然降温至100℃以下，出炉，得到形成欧姆接触的碳化硅PiN器件。
对上述制得的形成欧姆接触的碳化硅PiN器件的N型SiC衬底表面的Ni层进行扫描电镜观察，结果如图6所示，图6是本发明实施例4提供的Ni层扫描电镜观察图。通过图6可以看出，N型SiC衬底表面的Ni层状态良好。
分别对上述步骤5)获得的碳化硅PiN基体和步骤6)制得的形成欧姆接触的碳化硅PiN器件进行I-V特性测试，其中，测试的环境条件为：温度24℃，湿度37％；测试的电流、电压测试范围为：电流-90A～90mA,电压-0.3V～0.3V。测试结果如图7所示，图7是本发明实施例4提供的I-V特性测量曲线图，其中，小图为步骤5)获得的碳化硅PiN基体的I-V特性曲线，大图为步骤6)制得的形成欧姆接触的碳化硅PiN器件的I-V特性曲线。通过图7可以看出，步骤5)获得的碳化硅PiN基体的接触呈现肖特基接触特性，而步骤6)制得的形成欧姆接触的碳化硅PiN器件接触呈现欧姆接触特性。采用传输模型法(TLM)计算形成欧姆接触的碳化硅PiN器件的比接触电阻率，结果为：比接触电阻率达到10-5Ω.cm2量级。说明采用本实施例提供的方法制得的形成欧姆接触的碳化硅PiN器件具有良好的欧姆接触特性。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (9)
1.一种碳化硅PiN器件的欧姆接触方法，包括以下步骤：
a)、准备碳化硅PiN基体；所述碳化硅PiN基体包括依次接触的N型SiC衬底、N型SiC外延层和P型SiC外延层；
b)、在所述碳化硅PiN基体的P型SiC外延层表面沉积非晶硅层，得到沉积有非晶硅层的碳化硅PiN基体；
c)、分别在所述沉积有非晶硅层的碳化硅PiN基体的SiC衬底表面和非晶硅层表面沉积金属层，得到沉积有金属层的碳化硅PiN基体；
d)、对所述沉积有金属层的碳化硅PiN基体进行退火处理，得到形成欧姆接触的碳化硅PiN器件；
所述退火处理依次包括第一升温阶段、第一保温阶段、第二升温阶段、第二保温阶段和降温阶段；所述第一保温阶段的温度为450～550℃，时间为2～5min；所述第二保温阶段的温度为970～1020℃，时间为5～10min。
2.根据权利要求1所述的方法，其特征在于，所述第一升温阶段和第二升温阶段的升温速率为10～40℃/s。
3.根据权利要求1所述的方法，其特征在于，步骤b)中，所述非晶硅层的沉积厚度为10～30nm。
4.根据权利要求1所述的方法，其特征在于，步骤c)中，在沉积金属层之前，先分别对所述SiC衬底和非晶硅层进行表面除杂。
5.根据权利要求4所述的方法，其特征在于，所述步骤c)具体包括：
c1)、对所述碳化硅PiN基体的SiC衬底进行表面除杂，在表面除杂后的SiC衬底表面沉积金属层，得到SiC衬底表面沉积有金属层的碳化硅PiN基体；
c2)、对所述SiC衬底表面沉积有金属层的碳化硅PiN基体的非晶硅层进行表面除杂，在表面除杂后的非晶硅层表面沉积金属层，得到沉积有金属层的碳化硅PiN基体。
6.根据权利要求1所述的方法，其特征在于，所述沉积非晶硅层的方式为化学气相沉积。
7.根据权利要求1所述的方法，其特征在于，所述降温阶段的降温方式为自然降温。
8.根据权利要求1所述的方法，其特征在于，步骤a)中，所述碳化硅PiN基体的N型SiC衬底的电阻率为15～25mΩ·cm；所述碳化硅PiN基体的P型SiC外延层的掺杂浓度为8E17～5E18cm-3。
9.根据权利要求1～8任一项所述的方法，其特征在于，所述沉积金属层的方式为磁控溅射。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510746482.XA CN105244267B (zh) | 2015-11-05 | 2015-11-05 | 一种碳化硅PiN器件的欧姆接触方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510746482.XA CN105244267B (zh) | 2015-11-05 | 2015-11-05 | 一种碳化硅PiN器件的欧姆接触方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105244267A CN105244267A (zh) | 2016-01-13 |
| CN105244267B true CN105244267B (zh) | 2018-12-14 |
Family
ID=55041867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510746482.XA Active CN105244267B (zh) | 2015-11-05 | 2015-11-05 | 一种碳化硅PiN器件的欧姆接触方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105244267B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107123593A (zh) * | 2017-04-11 | 2017-09-01 | 山东大学 | 一种掺锗碳化硅欧姆接触形成方法 |
| CN109979813B (zh) * | 2019-03-28 | 2020-12-11 | 厦门市三安集成电路有限公司 | 一种低温碳化硅欧姆接触的制备方法及金属结构 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201032635Y (zh) * | 2006-12-23 | 2008-03-05 | 厦门三优光机电科技开发有限公司 | 一种PIN结构4H-SiC紫外光电探测器 |
| CN101506989A (zh) * | 2006-07-31 | 2009-08-12 | 威世-硅尼克斯 | 用于SiC肖特基二极管的钼势垒金属及制造工艺 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001084609A1 (en) * | 2000-05-02 | 2001-11-08 | Case Western Reserve University | Method for low temperature formation of stable ohmic contacts to silicon carbide |
| JP5243815B2 (ja) * | 2008-02-27 | 2013-07-24 | 新日本無線株式会社 | 半導体装置 |
| CN102187464B (zh) * | 2008-10-23 | 2014-04-16 | 本田技研工业株式会社 | 电极、半导体装置、及其制造方法 |
-
2015
- 2015-11-05 CN CN201510746482.XA patent/CN105244267B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101506989A (zh) * | 2006-07-31 | 2009-08-12 | 威世-硅尼克斯 | 用于SiC肖特基二极管的钼势垒金属及制造工艺 |
| CN201032635Y (zh) * | 2006-12-23 | 2008-03-05 | 厦门三优光机电科技开发有限公司 | 一种PIN结构4H-SiC紫外光电探测器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105244267A (zh) | 2016-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2020129689A (ja) | 太陽電池 | |
| CN102227000B (zh) | 基于超级结的碳化硅mosfet器件及制备方法 | |
| US20180286995A1 (en) | Deposition approaches for emitter layers of solar cells | |
| CN103140916A (zh) | 碳化硅半导体装置的制造方法 | |
| CN105624795A (zh) | 一种n型硅片热处理方法 | |
| CN103367252B (zh) | 一种双极型晶体管用双层硅外延片的制造方法 | |
| CN105244267B (zh) | 一种碳化硅PiN器件的欧姆接触方法 | |
| CN104393031B (zh) | 一种插入层复合结构及其制作方法 | |
| CN112447867A (zh) | 太阳能电池结构及其制作方法 | |
| WO2019007189A1 (zh) | 单面polo电池及其制备方法 | |
| CN103928345A (zh) | 离子注入形成n型重掺杂漂移层台面的碳化硅umosfet器件制备方法 | |
| CN104409341B (zh) | 碳化硅衬底上制备欧姆接触电极的方法 | |
| TW201413824A (zh) | 半導體晶片製造方法 | |
| JP6395299B2 (ja) | 炭化珪素半導体素子及び炭化珪素半導体素子の製造方法 | |
| WO2010144357A4 (en) | Method for forming transparent conductive oxide | |
| JPWO2016129372A1 (ja) | 太陽電池の製造方法 | |
| CN102427027A (zh) | 一种改善半导体自动对准镍硅化物热稳定性的工艺方法 | |
| Zhang et al. | Study on simultaneous formation of ohmic contacts on p-and n-type 4H-SiC using Ni/Ti/Al ternary system | |
| CN107993926A (zh) | 碳化硅欧姆接触的制备方法 | |
| CN106847909A (zh) | 一种fs型igbt器件的制造方法 | |
| CN103928346B (zh) | 外延生长形成n型重掺杂漂移层台面的umosfet器件制备方法 | |
| Guy et al. | Creating room temperature Ohmic contacts to 4H–SiC: studied by specific contact resistance measurements and X-ray photoelectron spectroscopy | |
| CN105244266B (zh) | 一种SiC晶圆的欧姆接触形成方法 | |
| CN105118884B (zh) | 一种氮化锌锡pn结及其制备方法 | |
| CN106711237A (zh) | 一种高压功率型肖特基二极管的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169 Patentee after: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd. Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169 Patentee before: ZHUZHOU CSR TIMES ELECTRIC Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201010 Address after: 412001 Room 309, floor 3, semiconductor third line office building, Tianxin hi tech park, Shifeng District, Zhuzhou City, Hunan Province Patentee after: Zhuzhou CRRC times Semiconductor Co.,Ltd. Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169 Patentee before: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd. |