CN103367252B - 一种双极型晶体管用双层硅外延片的制造方法 - Google Patents
一种双极型晶体管用双层硅外延片的制造方法 Download PDFInfo
- Publication number
- CN103367252B CN103367252B CN201310284344.5A CN201310284344A CN103367252B CN 103367252 B CN103367252 B CN 103367252B CN 201310284344 A CN201310284344 A CN 201310284344A CN 103367252 B CN103367252 B CN 103367252B
- Authority
- CN
- China
- Prior art keywords
- silicon
- layer
- epitaxial wafer
- ground floor
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明公开了一种双极型晶体管用双层硅外延片的制造方法,与常规双层硅外延片的制造方法相比,其具有如下特点:第一层硅外延片生长前使用HCl抛光工艺去除硅片表面微损伤;第一层硅外延片生长完成后取出硅片对系统进行刻蚀处理;第二层生长前硅片进行清洗保证表面清洁且使用HCl抛光工艺去除表面微损伤,抛光后使用H2进行除杂质处理。所述方法插入了反应室刻蚀步骤,保证外延层电阻率的均匀性和重复性,从而保证了器件的性能和成品率。
Description
技术领域
本发明涉及半导体器件或其他部件的制造方法技术领域,尤其涉及一种双层硅外延片的制造方法。
背景技术
对于双极型晶体管来说,击穿电压和大电流线性范围是一对矛盾的电参数。为了提高击穿电压,通常采用提高硅外延材料电阻率的方法,但是这同时也会导致大电流线性范围下降。特别在制作超高频功率器件时显得尤为突出。此外,在高阻外延片生产中,如果衬底中反型杂质含量偏高和工艺中反型杂质沾污较严重,外延层往往产生夹层,使结特性不正常,反向击穿特性曲线出现“台阶”或两次击穿现象。以上问题可以通过外延层杂质分布的改变来解决,为缓解这一矛盾,一般采用双层外延结构。在N+衬底上生长一层N+外延层缓冲层,然后再生长击穿电压所需的第二层外延层,这样可以改善大电流线性范围。具有双层杂质浓度分布的硅外延片用于制作功率晶体管,既能提高击穿电压,又能改善大电流特性,同时也较好地解决了频率和功率之间的矛盾,为微波大功率器件的制造开辟了新途径。
为满足双极型器件设计的要求,选用重掺砷的N型抛光片,电阻率≤0.004Ω.cm,局部平整度≤1.5mm,背封LTO SiO2,厚度为5000±500A,背面边缘氧化层去除宽度≤1mm;外延层参数:第一层电阻率0.004-0.008Ω.cm,第一层外延层厚度3-5μm。第二层电阻率20-24Ω.cm,第二层厚度68-74μm。从参数设计看,双层外延的第一层和第二层的电阻率差异达到10000倍以上,因此控制两层间杂质扩散和挥发带来的自掺杂是本发明的关键点。
发明内容
本发明所要解决的技术问题是提供一种双极型晶体管用双层硅外延片的制造方法,所述方法插入了硅反应室刻蚀步骤,保证外延层电阻率的均匀性和重复性,从而保证了器件的性能和成品率。
为解决上述技术问题,本发明所采取的技术方案是:一种双极型晶体管用双层硅外延片的制造方法,其特征在于包括以下步骤:
(1)第一层硅外延片生长:将衬底硅片装载入反应室,采用质量转移多晶硅背封技术,在高温下进行长时间HCl腐蚀,腐蚀温度1170-1190℃,时间90-150s,然后在腐蚀后的衬底硅片之上生长第一层硅外延层,生长温度为1190-1210℃,第一层硅外延层的厚度比目标厚度要厚0.1-0.2μm,为第二层硅外延层生长HCl去除留出余量;
(2)降温到室温取出上述硅片,使用SC1+SC2溶液对硅片表面进行清洗;
(3)第二层硅外延片生长:将上述硅片装载入反应室,升温到HCl所需温度1140-1160℃,对第一层硅外延片进行表面抛光,抛光厚度为0.1-0.2μm,抛光后为清除滞留层中存在的杂质,采用高温大流量H2和正常流量H2交替变化的方法进行吹除,使硅片的近表面层杂质形成杂质耗尽,吸附在硅片和基座上的杂质有足够的能量逃逸出去,去除杂质完成后直接在第一层硅外延片上生长第二层硅外沿片,然后降温取出硅片。
优选的,在进行第一层和第二层硅外延层的生长之前需要对生长系统和基座进行腐蚀和包多晶硅的处理。
采用上述技术方案所产生的有益效果在于:本发明提出了一种新型的硅外延片生长工艺,与常规双层硅外延片的制造方法相比,其具有如下特点:第一层硅外延片生长前使用HCl抛光工艺去除硅片表面微损伤;第一层硅外延片生长完成后取出硅片对系统进行刻蚀处理;第二层生长前硅片进行清洗保证表面清洁且使用HCl抛光工艺去除表面微损伤,抛光后使用H2进行除杂质处理。
检测第二层硅外延片的厚度和电阻率均匀性数据,中心点以外测试位置为据边缘10mm,电阻率均匀性≤3%,厚度均匀性≤3%。在微分干涉显微镜下观察边缘4mm有轻微滑移线,在日光灯下检测无。外观检测:表面光亮,背面无突起,边缘光滑。层位错检测:Secoo腐蚀液腐蚀后显微镜下观察无缺陷。保证了外层电阻率的均匀性和重复性,从而保证了器件的性能和成品率。本发明所制作的双层硅外延片完全满足器件的要求。
具体实施方式
一种双极型晶体管用双层硅外延片的制造方法,包括以下步骤:(1)第一层硅外延片生长:高温下的 HCl腐蚀虽然对改善晶格结构有益,但同时也会产生一些副产物,而且在高温下还要剥去一层衬底表面 ,所以这些副产物及衬底中的杂质也有一部分进入气氛中。为保证晶格质量,适当增加抛光温度,一般设定为1170℃-1190℃。为减少衬底杂质挥发,需要减少抛光量,选择去除0.1-0.2μm的抛光量。第一层为高浓度外延层,高浓度外延层容易产生掺杂剂的凝聚成核,表面形成雾状。因此工艺一般采用高温工艺抑制掺杂剂的凝聚成核,工艺设计的生长温度为1190℃-1210℃,外延层厚度偏厚0.1-0.2μm,为第二层生长HCl去除留出余量。
(2)第一层生长完后系统处理:第一层生长完成后,降温到室温取出硅片。使用HCl大流量刻蚀系统钟罩和基座。第一层外延层为高浓度层,生长时在钟罩内壁和石墨基座上也有高浓度掺杂剂的淀积,如果不对系统进行处理直接生长第二层高阻层,第一层淀积产物会形成很严重的自掺杂。生长完第一层硅片在生长第二层前表面清洗处理,使用SC1+SC2溶液清洗。
(3)第二层硅外延片生长:将上述硅片装载入反应室,升温到HCl所需温度1140-1160℃,对第一层硅外延片进行表面抛光,抛光厚度为0.1-0.2μm,抛光后为清除滞留层中存在的杂质,采用高温大流量H2和正常流量H2交替变化的方法进行吹除,使硅片的近表面层杂质形成杂质耗尽,吸附在硅片和基座上的杂质有足够的能量逃逸出去,去除杂质完成后直接在第一层硅外延片上生长第二层硅外沿片,然后降温取出硅片。
本发明提出了一种新型的硅外延片生长工艺,与常规双层硅外延片的制造方法相比,其具有如下特点:第一层硅外延片生长前使用HCl抛光工艺去除硅片表面微损伤;第一层硅外延片生长完成后取出硅片对系统进行刻蚀处理;第二层生长前硅片进行清洗保证表面清洁且使用HCl抛光工艺去除表面微损伤,抛光后使用H2进行除杂质处理。
检测第二层硅外延片的厚度和电阻率均匀性数据,如表1所示,均匀性的计算公式为(最大-最小)/(最大+最小)×100%。中心点以外测试位置为据边缘10mm。电阻率均匀性≤3%,厚度均匀性≤3%。在微分干涉显微镜下观察边缘4mm有轻微滑移线,在日光灯下检测无。外观检测:表面光亮,背面无突起,边缘光滑。层位错检测:Secoo腐蚀液腐蚀后显微镜下观察无缺陷。保证了外层电阻率的均匀性和重复性,从而保证了器件的性能和成品率。本发明所制作
的双层硅外延片完全满足器件的要求。
表1
厚度中心值(μm) | 中心 | 上 | 下 | 左 | 右 | 厚度均匀性 |
71.026 | 71.026 | 70.478 | 70.992 | 71.797 | 70.759 | 0.93% |
71.307 | 71.307 | 70.780 | 70.796 | 71.808 | 71.022 | 0.72% |
电阻率中心值(Ω.cm) | 中心 | 上 | 下 | 左 | 右 | 电阻率均匀性 |
22.165 | 22.165 | 22.352 | 22.499 | 22.503 | 22.219 | 0.76% |
22.476 | 22.476 | 21.987 | 22.145 | 22.534 | 22.267 | 1.23% |
本文中应用了具体个例对本发明的原理及其实施方式进行了阐述,以上实施例的说明只是用来帮助理解本发明的方法及其核心思想。应当指出,对于本领域的普通技术人员来说,在不脱离本发明原理的前提下还可以对本发明进行若干改进和修饰,这些改进和修饰也落入本发明权利要求的保护范围内。
Claims (2)
1. 一种双极型晶体管用双层硅外延片的制造方法,其特征在于包括以下步骤:
(1)第一层硅外延片生长:将衬底硅片装载入反应室,采用质量转移多晶硅背封技术,在高温下进行长时间HCl腐蚀,腐蚀温度1170-1190℃,时间90-150s,然后在腐蚀后的衬底硅片之上生长第一层硅外延层,生长温度为1190-1210℃,第一层硅外延层的厚度比目标厚度要厚0.1-0.2μm,为第二层硅外延层生长HCl去除留出余量;
(2)降温到室温取出上述硅片,使用SC1+SC2溶液对硅片表面进行清洗;
(3)第二层硅外延片生长:将上述硅片装载入反应室,升温到HCl所需温度1140-1160℃,对第一层硅外延片进行表面抛光,抛光厚度为0.1-0.2μm,抛光后为清除滞留层中存在的杂质,采用高温大流量H2和正常流量H2交替变化的方法进行吹除,使硅片的近表面层杂质形成杂质耗尽,吸附在硅片和基座上的杂质有足够的能量逃逸出去,去除杂质完成后直接在第一层硅外延片上生长第二层硅外沿片,然后降温取出硅片。
2.根据权利要求1所述的一种双极型晶体管用双层硅外延片的制造方法,其特征在于在进行第一层和第二层硅外延层的生长之前需要对生长系统和基座进行腐蚀和包多晶硅的处理。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310284344.5A CN103367252B (zh) | 2013-07-08 | 2013-07-08 | 一种双极型晶体管用双层硅外延片的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310284344.5A CN103367252B (zh) | 2013-07-08 | 2013-07-08 | 一种双极型晶体管用双层硅外延片的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103367252A CN103367252A (zh) | 2013-10-23 |
CN103367252B true CN103367252B (zh) | 2015-02-04 |
Family
ID=49368316
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310284344.5A Active CN103367252B (zh) | 2013-07-08 | 2013-07-08 | 一种双极型晶体管用双层硅外延片的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103367252B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104319235B (zh) * | 2014-10-23 | 2017-07-07 | 中国电子科技集团公司第四十六研究所 | 一种快速恢复二极管用硅外延片的制造方法 |
CN106910676A (zh) * | 2017-03-30 | 2017-06-30 | 河北普兴电子科技股份有限公司 | P+衬底上本征层的生长方法 |
CN109524471A (zh) * | 2018-12-26 | 2019-03-26 | 无锡浩真微电子有限公司 | 抗辐射功率mosfet的外延结构及制造方法 |
CN109920877A (zh) * | 2019-01-30 | 2019-06-21 | 上海微波技术研究所(中国电子科技集团公司第五十研究所) | 分炉外延型硅基阻挡杂质带太赫兹探测器的制备方法 |
CN110349841B (zh) * | 2019-07-18 | 2021-04-09 | 中国电子科技集团公司第四十六研究所 | 一种双层结构硅外延片的制备方法 |
CN110379704B (zh) * | 2019-07-19 | 2021-05-28 | 中国电子科技集团公司第四十六研究所 | 一种高压功率器件用硅外延片的制备方法 |
CN111463116B (zh) * | 2020-04-27 | 2022-04-12 | 中国电子科技集团公司第四十六研究所 | 一种mos器件结构用双层外延的制备方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1845303A (zh) * | 2006-04-17 | 2006-10-11 | 南京国盛电子有限公司 | 5″功率mos管用硅外延片的制造方法 |
CN101047122A (zh) * | 2006-12-20 | 2007-10-03 | 南京国盛电子有限公司 | 6″vdmos管用硅外延片的制造方法 |
CN101452836A (zh) * | 2007-12-06 | 2009-06-10 | 上海华虹Nec电子有限公司 | 减少半导体器件中衬底电流的方法 |
US7566626B1 (en) * | 2007-05-23 | 2009-07-28 | National Semiconductor Corporation | System and method for providing a fully self aligned bipolar transistor using modified cavity formation to optimize selective epitaxial growth |
CN101783289A (zh) * | 2010-03-05 | 2010-07-21 | 河北普兴电子科技股份有限公司 | 反型外延片制备方法 |
-
2013
- 2013-07-08 CN CN201310284344.5A patent/CN103367252B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1845303A (zh) * | 2006-04-17 | 2006-10-11 | 南京国盛电子有限公司 | 5″功率mos管用硅外延片的制造方法 |
CN101047122A (zh) * | 2006-12-20 | 2007-10-03 | 南京国盛电子有限公司 | 6″vdmos管用硅外延片的制造方法 |
US7566626B1 (en) * | 2007-05-23 | 2009-07-28 | National Semiconductor Corporation | System and method for providing a fully self aligned bipolar transistor using modified cavity formation to optimize selective epitaxial growth |
CN101452836A (zh) * | 2007-12-06 | 2009-06-10 | 上海华虹Nec电子有限公司 | 减少半导体器件中衬底电流的方法 |
CN101783289A (zh) * | 2010-03-05 | 2010-07-21 | 河北普兴电子科技股份有限公司 | 反型外延片制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103367252A (zh) | 2013-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103367252B (zh) | 一种双极型晶体管用双层硅外延片的制造方法 | |
CN102157359B (zh) | 6英寸powermos管外延层的制造方法 | |
TWI395844B (zh) | 矽晶圓及其製造方法 | |
CN106757324A (zh) | 一种硅外延片的制造方法 | |
CN104112653A (zh) | 一种自补偿背封半导体衬底的制备方法 | |
CN103247576A (zh) | P++衬底上p-层硅外延片的制备方法 | |
CN104409345A (zh) | 一种大功率pin器件硅外延片的制造方法 | |
TW200303944A (en) | Process and apparatus for epitaxially coating a semiconductor wafer, and epitaxially coated semiconductor wafer | |
JP4278635B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP4189041B2 (ja) | 半導体基板の製造方法およびその検査方法 | |
CN113707536A (zh) | 一种晶圆的背封工艺 | |
CN104716191B (zh) | 双栅双极石墨烯场效应晶体管及其制作方法 | |
CN107305839A (zh) | 防止自掺杂效应的方法 | |
CN115020200A (zh) | 一种改善超厚厚度外延边缘缺陷的300mm基板的制备方法 | |
CN112735942B (zh) | 一种igbt用硅衬底抛光片的制备方法 | |
JPH06151864A (ja) | 半導体基板及びその製造方法 | |
CN105097901B (zh) | 应用于iii-v族衬底的复合栅介质层及其制作方法 | |
JP2014078667A (ja) | シリコンエピタキシャルウェーハ及びそれを用いた固体撮像素子の製造方法 | |
CN110246761A (zh) | 一种去除晶圆背面氮化硅薄膜的方法 | |
CN106876248B (zh) | 8英寸薄层外延片、均匀性控制方法及应用 | |
CN204029812U (zh) | 一种具有自补偿背封层的半导体衬底 | |
KR20090017074A (ko) | 에피층 성장방법 | |
CN110010445A (zh) | 键合晶片用支撑基板的制造方法和键合晶片的制造方法 | |
CN105355542B (zh) | 一种采用变温变掺杂流量的双极型晶体管外延片制造方法 | |
CN118127623B (zh) | 一种vdmos器件用重掺衬底n型硅外延片及其制备方法和应用 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |