JP2014078667A - シリコンエピタキシャルウェーハ及びそれを用いた固体撮像素子の製造方法 - Google Patents
シリコンエピタキシャルウェーハ及びそれを用いた固体撮像素子の製造方法 Download PDFInfo
- Publication number
- JP2014078667A JP2014078667A JP2012226985A JP2012226985A JP2014078667A JP 2014078667 A JP2014078667 A JP 2014078667A JP 2012226985 A JP2012226985 A JP 2012226985A JP 2012226985 A JP2012226985 A JP 2012226985A JP 2014078667 A JP2014078667 A JP 2014078667A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- substrate
- atoms
- carbon
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 47
- 239000010703 silicon Substances 0.000 title claims abstract description 47
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 42
- 238000003384 imaging method Methods 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000007787 solid Substances 0.000 title abstract 3
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 48
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 239000013078 crystal Substances 0.000 claims abstract description 15
- 238000005247 gettering Methods 0.000 abstract description 19
- 230000007547 defect Effects 0.000 abstract description 17
- 239000006104 solid solution Substances 0.000 abstract description 2
- 239000000243 solution Substances 0.000 abstract 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 45
- 239000001301 oxygen Substances 0.000 description 45
- 229910052760 oxygen Inorganic materials 0.000 description 45
- 235000012431 wafers Nutrition 0.000 description 43
- 125000004429 atom Chemical group 0.000 description 37
- 239000010410 layer Substances 0.000 description 37
- 238000000034 method Methods 0.000 description 27
- 238000010438 heat treatment Methods 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 239000002019 doping agent Substances 0.000 description 7
- 238000005259 measurement Methods 0.000 description 6
- 238000001556 precipitation Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 150000003376 silicon Chemical class 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000002244 precipitate Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 3
- 238000011109 contamination Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000001698 pyrogenic effect Effects 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 238000013142 basic testing Methods 0.000 description 1
- 150000001721 carbon Chemical class 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000001444 catalytic combustion detection Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000005424 photoluminescence Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】固体撮像素子形成の際の暗電流、白傷を防止するため、ゲッタリング能力を備えかつ、結晶欠陥を低減したシリコンエピタキシャルウェーハ及びそれを用いた固体撮像素子の製造方法を提供する。
【解決手段】シリコン単結晶基板１０上にエピタキシャル層が形成されたシリコンエピタキシャルウェーハであって、前記エピタキシャル層内に固溶している炭素の濃度を5×1015atoms/cm3以上、5×1016atoms/cm3以下とするようにした。
【選択図】図１
【解決手段】シリコン単結晶基板１０上にエピタキシャル層が形成されたシリコンエピタキシャルウェーハであって、前記エピタキシャル層内に固溶している炭素の濃度を5×1015atoms/cm3以上、5×1016atoms/cm3以下とするようにした。
【選択図】図１
Description
本発明は、シリコンエピタキシャルウェーハに関し、従来よりも高品質であり特に固体撮像素子の製造に好適なシリコンエピタキシャルウェーハに関する。
メモリ、ＣＣＤ（Charge Coupled Device）やＣＭＯＳ（Complementary Metal Oxide Semiconductor）センサ等の固体撮像素子等の半導体装置の微細化、高性能化に伴い、それらの製品歩留まりを向上させるために、材料としてのシリコンウェーハにも高品質化が要求され、これに対応した各種シリコンウェーハが開発されている。
固体撮像素子においては、シリコン基板品質が大きく影響し、特に、製品特性に直接影響を与えると推測されるウェーハ表層部の結晶性は重要である。表層品質の改善策として、１）不活性ガス又は水素を含む雰囲気中での高温処理、２）引き上げ条件の改善によりグロウ・イン（Grown-in）欠陥を低減、３）エピタキシャル成長ウェーハ等が開発されている。
従来、固体撮像素子特性そのものを指標としたシリコンウェーハ特性や、リーク電流を指標としたものなど、いろいろな観点から固体撮像素子作製基板として最適なものが何であるかについて、研究開発が行われており、それらに関する特許も数多く公開されている。
固体撮像素子用の基板としては、結晶育成時のＧｒｏｗｎ−ｉｎ欠陥の影響を排除するため基本的にエピタキシャルウェーハ（エピタキシャル基板）が使用されている。このエピタキシャルウェーハを採用するにあたり、エピタキシャル成長装置（エピタキシャル炉）からの金属汚染の影響を排除する目的で、エピタキシャルウェーハにはゲッタリング能力を付加させる。
このゲッタリング方法としてはイントリンシックゲッタリング（ＩＧ）やエクストリンシックゲッタリング（ＥＧ）など数多くの手法があるが、近年の平坦化要求の厳密化により、両面研磨ウェーハが採用されるようになってからは、ＩＧ手法に着目した検討が多くなされ、特許も公開されている。このＩＧはすなわち、酸素析出によるゲッタリングの観点であり、この観点から、析出状態を規定した特許は数多くあるが、いずれもゲッタリングの観点であり、シリコン基板中の重金属をゲッタリングしデバイス活性層への影響を低減するものである。
特許文献１においては、シリコン基板製造方法として、炭素をドープした結晶を作製し、エピタキシャル層厚を5μm以下とすることで、基板に酸素析出物を作りこむことを規定したものである。炭素をドープすることで析出を促進し、酸素析出物（ＢＭＤ）を十分作りこみ、ゲッタリング能力を付加し、かつ析出物サイズを小さくすることで、基板そりを低減することなどが開示されている。
特許文献２も固体撮像素子用ウェーハを規定しており、エピタキシャル基板の固溶酸素濃度および炭素濃度を規定している。
特許文献３も固体撮像素子用ウェーハを規定しており、エピタキシャル基板の酸素濃度と炭素濃度に加え、ボロンのドーパント濃度を規定し、かつ析出に供する熱処理条件を規定している。
さらに、特許文献４においては、白傷を指標に、白傷が発生しないようにシミュレーションを行い結晶育成をすることが公開されている。
以上のように多くの特許が公開されているが、いずれも基板、すなわち、エピタキシャル基板のゲッタリング能力に影響する析出についてのみ議論されている。
一方、ストリエーションと呼ばれるリング状の感度ムラがあることがある。これはウェーハ面内でリング状に観察され、シリコン基板が影響していると考えられている。すなわちウェーハ面内において、感度ムラが生じていることになる。この原因としては、基板の酸素析出が影響していることが当然考えられ、この影響を緩和するための特許として、例えば特許文献５においては、基板からの影響、すなわち拡散電流を緩和する方法として種々の方法が公開されている。しかしこれらも、基板、すなわちエピタキシャル基板に関連したものである。
また実工程では、最終工程の配線において、450°C前後の低温温度帯が使用される。この温度は金属のアロイには有効な温度であっても、シリコン基板にとっては酸素ドナーが形成される温度であり、注意が必要である。
非特許文献１にも酸素ドナーが深い準位を形成することが報告されており、単なるドナーによる抵抗率の変化以外に、準位を形成しこれがリーク電流などの原因になることも十分考えられる。
本発明者はこの白傷現象を検討するため、シリコンウェーハ上に多数の接合構造を形成し、リーク電流を測定した結果を詳細に検討した結果、エピタキシャル基板のなかでも、エピタキシャル層そのものに着目し、エピタキシャル層中の炭素及び酸素濃度が重要な働きをすることを見出した。
以上の背景から、エピタキシャル基板の析出に着目するだけでなく、エピタキシャル層中の欠陥についても十分な検討が必要であると考えられる。
M. Tajima et.a al., Jpn. J. Appl. Phys., 22, L586 (1983)
W Wijaranakula and J. H. Matlok, J. Electrochem. Soc. 137 (1990) 1964.
シリコンデバイスにおいてＰＮ接合リーク電流を制御することは、メモリ、固体撮像素子を問わず非常に重要である。このリーク源としては、従来からＢＭＤ（酸素析出物）や金属汚染などに着目されてきたが、本発明者は実際のデバイスプロセスを考慮し、これら以外にもリーク源となるものがないかを精査したところ、デバイス最終工程で使われる低温熱処理（450°C）にてドナーが形成されることでリークが増加することを見出した。これを低減する方法として基板の酸素濃度を下げる方法があるが、酸素濃度を下げるとゲッタリングに必要な析出が十分でないなどの問題があった。
本発明は、上記した従来技術の問題点に鑑みなされたもので、固体撮像素子形成の際の暗電流、白傷を防止するため、ゲッタリング能力を備えかつ、結晶欠陥を低減したシリコンエピタキシャルウェーハ及びそれを用いた固体撮像素子の製造方法を提供することを目的とする。
ＣＣＤやＣＭＯＳセンサ等の高歩留まりが要求される製品に使用される最適なエピタキシャルウェーハとしては、ゲッタリング機構を持たせるためのエピタキシャル基板特性に加えエピタキシャル層そのものにも注目し、検討することが必要である。そこに注目した結果、エピタキシャル層内の酸素及び炭素について検討し、リーク電流に影響を及ぼす因子を明らかにし、より固体撮像素子に適した基板、すなわち十分なゲッタリング能力をもちつつ、エピタキシャル層内での結晶欠陥によるリーク電流を抑制できる基板を見出した。
後工程での低温熱処理を考慮し、エピタキシャル層内の酸素が欠陥となりリーク電流・白キズ特性を劣化させないように、基板の酸素濃度を低下させる方法もあるが、ゲッタリング能力が低下してしまうため、基板中の酸素濃度はゲッタリング能力を有する程度に制御する必要がある。このように基板中にある程度の酸素が含まれる場合、現在評価している特性では影響が見られないものの、潜在的には欠陥となる可能性がある。そこでこの酸素の影響を抑制する手法が非常に重要となってくる。
そこで、シリコン基板上にエピタキシャル層を有するエピタキシャルウェーハにおいて、エピタキシャル層内に固溶している炭素の濃度を5×1015atoms/cm3以上、5×1016atoms/cm3以下と炭素濃度を規定することで酸素関連の欠陥発生を抑制出来ることを見出した。これにより、ゲッタリング能力を保持しつつ、高品質なエピタキシャル層を得ることができる。
すなわち、上記課題を解決するために、本発明のシリコンエピタキシャルウェーハは、シリコン単結晶基板上にエピタキシャル層が形成されたシリコンエピタキシャルウェーハであって、前記エピタキシャル層内に固溶している炭素の濃度を5×1015 atoms/cm3以上、5×1016 atoms/cm3以下とすることを特徴とする。
デバイスプロセス後半で、シンター処理と称して、界面準位改善その他の目的で450°C前後の低温熱処理が行われることがある。従来この温度帯では酸素ドナーが形成されて抵抗率が変化することが知られており、この抵抗率変化以外に準位が形成され、これがリーク電流に影響を及ぼすことが、本発明者の研究により明らかになってきた。この影響を、炭素を拡散させることで抑制することが可能となる。エピタキシャル層であれば、エピタキシャル基板の析出を十分確保しつつ、酸素起因のリーク電流を緩和することが可能となる。そして、エピタキシャル基板のエピタキシャル層内に固溶している炭素の濃度を5×1015 atoms/cm3以上、5×1016 atoms/cm3以下の範囲とすることで、炭素によるリーク電流の抑制効果が働き、前記低温熱処理により生じる欠陥のリーク電流への影響を低減させることが可能となる。
本発明の固体撮像素子の製造方法は、前記シリコンエピタキシャルウェーハを用いて固体撮像素子を形成することを特徴とする。前記シリコンエピタキシャルウェーハを用いて固体撮像素子を形成することで、白傷等のない高品質なデバイスを得ることが出来る。
本発明によれば、固体撮像素子形成の際の暗電流、白傷を防止するため、ゲッタリング能力を備えかつ、結晶欠陥を低減したシリコンエピタキシャルウェーハ及びそれを用いた固体撮像素子の製造方法を提供することができるという著大な効果を有する。
これにより、ＣＣＤやＣＭＯＳセンサ等の高歩留まりが要求される製品に使用される高品質ウェーハのリーク電流特性を、制御することが可能であり、高い歩留にて、固体撮像素子を作製することが可能になる。
以下、本発明の一つの実施の形態を添付図面に基づいて説明するが、これらの説明は例示的に示されるもので限定的に解釈すべきものでないことはいうまでもない。
まず、CZ法（CZochralski 法、引上げ法）によって下地となるシリコン単結晶基板を製造し、このシリコン単結晶基板を使った基礎的なテストを行うことで炭素の効果を確認することから始めた。炭素濃度が1.5×1016 atoms/cm3〜5×1016 atoms/cm3の範囲で、前記シリコン単結晶基板の基板酸素濃度を7×1017 atoms/cm3(ASTM'79)にそろえたシリコンウェーハを準備し、このシリコンウェーハについて、まず1150°C/30minの熱処理を加えてGrown-in欠陥を消去した。
このように準備されたシリコンウェーハにＰＮ接合を形成する（図１）ため酸化膜を形成する。本酸化膜は、この後のドーパント拡散時のマスクであり、熱酸化膜を形成しても良いし、ＣＶＤ（Chemical Vapor Deposition）酸化膜を堆積しても良い。厚さは、この後堆積するドーパントがマスク出来る厚さであれば良い。一般的には、500nm以上とするのが好ましい。これは、酸化膜中といえども、ドーパントが拡散してしまうからである。なお、ＣＶＤ酸化膜を適用する際、特にプラズマＣＶＤの場合は、プラズマによるチャージダメージに注意すべきである。
次に、フォトリソグラフィにより酸化膜に窓開け用のパターンを形成する。酸化膜のエッチングはドライエッチングでも、ＨＦをベースにしたウェットエッチングでも良い。ドライエッチングの方が微細パターンまで加工可能であるが、先ほどのプラズマダメージに注意すべきである。一方の、ウェットエッチングは、プラズマダメージは起こらないが、微細パターンの加工には不向きである。
酸化膜への窓開けが完了すれば、拡散を行なう。基板とは異なるドーパントを拡散し、ＰＮ接合を形成する。拡散は、イオン注入、ガラスデポ、塗布拡散等の公知の各種手法がいずれも適用できる。ＰＮ接合深さは、アニール条件に依存するため、予備実験で所望の深さになるように時間を調整する。また、拡散後の最表面濃度であるが、1×1020atoms/cm3程度の高濃度になるようにすると、測定時の電極を特別に形成しなくとも、拡散最表層をそのまま電極として使える利点がある。
次に、フォトリソグラフィによりパターンを形成し、ＭＥＳＡ構造を作製する。エッチングはドライエッチングでも、ＨＦ・硝酸をベースにしたウェットエッチングでも良い。ドライエッチングの方が微細パターンまで加工可能であるが、プラズマダメージに注意すべきである。一方の、ウェットエッチングは、プラズマダメージは起こらないが、微細パターンの加工には不向きである。
このようにして、シリコンエピタキシャルウェーハを用いて作製したＰＮ接合構造の一例を図１に示す。符号１０はシリコン基板、符号１２が酸化膜、符号１３が拡散層（基板導電型とは反対の導電型層）、符号１４が電極をそれぞれ示す。
前記作製したＰＮ接合構造のリーク電流と基板炭素濃度の関係を図２に示す。酸素関連の欠陥を顕在化するために、今回、素子形成ウェーハに450°Cの熱処理を24時間加えた。一般的にこの温度は酸素ドナーが形成される温度であり、一方、デバイスの界面準位を消去するためのシンターリングを実施する温度でもあり、実デバイス工程で多用される。例えば特許文献６には、酸素ドナー形成を積極的に用い、デバイス抵抗率を調整する方法が開示されている。
しかし、通常抵抗率ではドナーが形成されても抵抗率を変えるほどではなく、高抵抗率基板でのみ適応できると考えられる。この図２から分かるように、基板中の炭素濃度が高い方が、リーク電流が低くなっていることが分かる。このときのリーク電流測定温度は室温であり、室温付近では発生電流が支配的であり、発生電流は空乏層中で発生したキャリアに起因するものである。この結果から、このリーク源が空乏層中、すなわち表面近傍に存在していることが明らかである。図３のリーク電流の特性からも、室温での測定では0.55eVの傾きに近く発生電流支配であることが明らかである。なお、図２において、Csは固相中の炭素濃度を示す。
非特許文献２にあるように、450°Cで生成するドナー生成は炭素で抑制されることが報告されており、今回のリーク電流が抑制される効果も、この炭素がドナー生成を抑制することとＰＬ（Photoluminescence）による準位形成を考えると理解することが可能である。
以上の基礎的知見を元に、本発明者はエピタキシャル層中の酸素と炭素に着目してこれらを制御することでリーク電流を制御する方法を検討した。図２から分かるように、シリコンエピタキシャルウェーハのエピタキシャル層内に固溶している炭素の濃度が5×1015 atoms/cm3以上、5×1016 atoms/cm3以下の範囲においてはリーク電流が抑制されているが、5×1015 atoms/cm3未満の場合或いは5×1016 atoms/cm3を超える場合のいずれもリーク電流が増加してしまっている。
これは、図４に示すように、エピタキシャル層中に適度な濃度で炭素を拡散させておくことで、エピタキシャル層に拡散している酸素により生成するドナーの影響を打ち消すことができるためと考えられる。
図５は、エピタキシャル層の酸素と炭素の濃度と450°C熱処理前後のリーク電流増加量が1×10-11A以下の範囲を示した図である。炭素濃度が5×1015atoms/cm3を下回ると450°C熱処理で形成される欠陥起因のリーク電流が1×10-11Aを超えて多くなる。なお、図４及び図５において、Ｏｉはエピタキシャル層中の格子間酸素濃度を示す。
以下に本発明の実施例を挙げて、本発明を詳細に説明するが、これらは本発明を限定するものではない。
（実施例１）
測定対象ウェーハとしては、導電型Ｐ型、直径200mm、結晶方位＜１００＞であるシリコンウェーハを用いた。なお、このウェーハをＰ型にするためのドーパントとしてボロンを用い、基板抵抗率は10Ω・cm、酸素濃度を8×1017 atoms/cm3(ASTM'79)、炭素濃度を3.5×1016 atoms/cm3及び6×1016 atoms/cm3とした。
測定対象ウェーハとしては、導電型Ｐ型、直径200mm、結晶方位＜１００＞であるシリコンウェーハを用いた。なお、このウェーハをＰ型にするためのドーパントとしてボロンを用い、基板抵抗率は10Ω・cm、酸素濃度を8×1017 atoms/cm3(ASTM'79)、炭素濃度を3.5×1016 atoms/cm3及び6×1016 atoms/cm3とした。
エピタキシャル成長を9μm行い6μm研磨した後に、このシリコンウェーハに1000°Cのパイロジェニック酸化を行い、1μmの酸化膜を形成した。このあと、0.5mm角のパターンを、多数配置したマスクを用いて、フォトリソグラフィを行い、バッファードＨＦで酸化膜へ窓開けエッチングを行い、0.5mm角の開口部を酸化膜に10mm間隔で形成した。
本シリコンウェーハにPOCl3を原料にしてリンガラスを堆積し、引き続き、1000°Cで窒素アニールを２時間行なったのち、リンガラスをＨＦで除去してＰＮ接合を完了した。なお、このときのリンの拡散深さは、およそ2μmであった。このあとエピタキシャル層における酸素の影響を顕在化させるために450°Cで24時間の熱処理を加えた。こうして作製したＰＮ接合に逆方向の電圧を印加しリーク電流を測定した。具体的には+3Vを印加し、リーク電流を測定した。この際のエピタキシャル層中の炭素及び酸素濃度をＳＩＭＳ（二次イオン質量分析法）で測定したところ、酸素濃度が4×1016atoms/cm3、炭素濃度が4×1015atoms/cm3と6×1015atoms/cm3であった。
図６に示すように、炭素濃度が5×1015atoms/cm3のサンプルについては450°C処理前後のリーク電流の変化がほとんどない（<1×10-11A以下）のに対して、炭素濃度が4×1015atoms/cm3では450°C処理後のリーク電流1×10-10A程度まで増加していることが分かり、炭素によるリーク電流の抑制効果が5×1015atoms/cm3を境にして変化していることが分かる。
このように炭素をある濃度以上含ませることで、低温熱処理により生じる欠陥のリーク電流への影響を低減させることが可能となるが、酸素濃度との関係をさらに示す。なお、本発明は下記の実施例に限定されるものではない。
（実施例２）
測定対象ウェーハとしては、導電型Ｐ型、直径200mm、結晶方位＜１００＞であるシリコンウェーハを用いた。なお、このウェーハをＰ型にするためのドーパントとしてボロンを用い、基板抵抗率は10Ω・cm、酸素濃度を8×1017 atoms/cm3(ASTM'79)、炭素濃度を3.5×1016 atoms/cm3及び6×1016 atoms/cm3とした。
測定対象ウェーハとしては、導電型Ｐ型、直径200mm、結晶方位＜１００＞であるシリコンウェーハを用いた。なお、このウェーハをＰ型にするためのドーパントとしてボロンを用い、基板抵抗率は10Ω・cm、酸素濃度を8×1017 atoms/cm3(ASTM'79)、炭素濃度を3.5×1016 atoms/cm3及び6×1016 atoms/cm3とした。
エピタキシャル成長を9μm 行い3μm及び6μm研磨した後に、このシリコンウェーハを1000°Cのパイロジェニック酸化を行い、1μmの酸化膜を形成した。このあと、0.5mm角のパターンを、多数配置したマスクを用いて、フォトリソグラフィを行い、バッファードＨＦで酸化膜へ窓開けエッチングを行い、0.5mm角の開口部を酸化膜に10mm間隔で形成した。
本シリコンウェーハにPOCl3を原料にしてリンガラスを堆積し、引き続き、1000°Cで窒素アニールを２時間行なったのち、リンガラスをＨＦで除去してＰＮ接合を完了した。なお、このときのリンの拡散深さは、およそ2μmであった。このあとエピタキシャル層における酸素の影響を顕在化させるために450°Cで24時間の熱処理を加えた。こうして作製したＰＮ接合に逆方向の電圧を印加しリーク電流を測定した。具体的には+3Vを印加し、リーク電流を測定した。
上記において、エピタキシャル層を研磨した理由は、炭素濃度を制御するためである。この際のエピタキシャル層中の炭素及び酸素濃度をＳＩＭＳで測定したところ、酸素濃度が1.5×1017atoms/cm3のサンプルでは炭素濃度が2×1016atoms/cm3と1×1016atoms/cm3であり、酸素濃度が3×1017atoms/cm3のサンプルでは炭素濃度が4.5×1016atoms/cm3と2.5×1016atoms/cm3であった。
図７に酸素濃度が1.5×1017atoms/cmのときの炭素濃度依存、図８に酸素濃度が3×1017atoms/cm3のときの炭素濃度依存をそれぞれ示したように、炭素濃度が酸素濃度の1/10以上のサンプルについては450°C処理前後のリーク電流の変化がほとんどない（<1×10-11A 以下）のに対して、炭素が1/10未満のサンプルでは450°C処理後のリーク電流が1×10-10A 程度まで増加していることが分かる。
故に、シリコンエピタキシャルウェーハのエピタキシャル層内に固溶している炭素の濃度が5×1015 atoms/cm3以上、5×1016 atoms/cm3以下の範囲においては、酸素関連の欠陥発生を抑制出来ることができ、ゲッタリング能力を備えかつ、リーク電流への影響が低減されることが分かる。
１０：シリコン基板、１２：酸化膜、１３：拡散層、１４：電極。
Claims (2)
- シリコン単結晶基板上にエピタキシャル層が形成されたシリコンエピタキシャルウェーハであって、前記エピタキシャル層内に固溶している炭素の濃度を5×1015 atoms/cm3以上、5×1016 atoms/cm3以下とすることを特徴とするシリコンエピタキシャルウェーハ。
- 請求項１に記載のシリコンエピタキシャルウェーハを用いて固体撮像素子を形成することを特徴とする固体撮像素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012226985A JP2014078667A (ja) | 2012-10-12 | 2012-10-12 | シリコンエピタキシャルウェーハ及びそれを用いた固体撮像素子の製造方法 |
| PCT/JP2013/073138 WO2014057741A1 (ja) | 2012-10-12 | 2013-08-29 | シリコンエピタキシャルウェーハ及びそれを用いた固体撮像素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012226985A JP2014078667A (ja) | 2012-10-12 | 2012-10-12 | シリコンエピタキシャルウェーハ及びそれを用いた固体撮像素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014078667A true JP2014078667A (ja) | 2014-05-01 |
Family
ID=50477214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012226985A Pending JP2014078667A (ja) | 2012-10-12 | 2012-10-12 | シリコンエピタキシャルウェーハ及びそれを用いた固体撮像素子の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2014078667A (ja) |
| WO (1) | WO2014057741A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017076772A (ja) * | 2015-06-12 | 2017-04-20 | キヤノン株式会社 | 撮像装置およびその製造方法ならびにカメラ |
| US10693023B2 (en) | 2015-06-12 | 2020-06-23 | Canon Kabushiki Kaisha | Imaging apparatus, method of manufacturing the same, and camera |
| JP2020155679A (ja) * | 2019-03-22 | 2020-09-24 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007129009A (ja) * | 2005-11-02 | 2007-05-24 | Osaka Univ | エピタキシャルＳｉ膜の製造方法およびプラズマ処理装置 |
| JP2009212351A (ja) * | 2008-03-05 | 2009-09-17 | Sumco Corp | シリコン基板とその製造方法 |
| JP2011054654A (ja) * | 2009-08-31 | 2011-03-17 | Sumco Corp | 薄厚化デバイス素子用シリコンウェーハの製造方法 |
| JP2012009581A (ja) * | 2010-06-24 | 2012-01-12 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハの製造方法 |
| JP2012041614A (ja) * | 2010-08-20 | 2012-03-01 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウエーハの製造方法 |
-
2012
- 2012-10-12 JP JP2012226985A patent/JP2014078667A/ja active Pending
-
2013
- 2013-08-29 WO PCT/JP2013/073138 patent/WO2014057741A1/ja active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007129009A (ja) * | 2005-11-02 | 2007-05-24 | Osaka Univ | エピタキシャルＳｉ膜の製造方法およびプラズマ処理装置 |
| JP2009212351A (ja) * | 2008-03-05 | 2009-09-17 | Sumco Corp | シリコン基板とその製造方法 |
| JP2011054654A (ja) * | 2009-08-31 | 2011-03-17 | Sumco Corp | 薄厚化デバイス素子用シリコンウェーハの製造方法 |
| JP2012009581A (ja) * | 2010-06-24 | 2012-01-12 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハの製造方法 |
| JP2012041614A (ja) * | 2010-08-20 | 2012-03-01 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウエーハの製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017076772A (ja) * | 2015-06-12 | 2017-04-20 | キヤノン株式会社 | 撮像装置およびその製造方法ならびにカメラ |
| US10693023B2 (en) | 2015-06-12 | 2020-06-23 | Canon Kabushiki Kaisha | Imaging apparatus, method of manufacturing the same, and camera |
| US11355658B2 (en) | 2015-06-12 | 2022-06-07 | Canon Kabushiki Kaisha | Imaging apparatus, method of manufacturing the same, and camera |
| JP2020155679A (ja) * | 2019-03-22 | 2020-09-24 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ |
| JP7342392B2 (ja) | 2019-03-22 | 2023-09-12 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2014057741A1 (ja) | 2014-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4631717B2 (ja) | Ｉｇｂｔ用シリコン単結晶ウェーハ及びｉｇｂｔ用シリコン単結晶ウェーハの製造方法 | |
| JP4760729B2 (ja) | Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法 | |
| JP4805681B2 (ja) | エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法 | |
| KR101973017B1 (ko) | 실리콘 단결정 웨이퍼의 제조방법 및 전자 디바이스 | |
| JP6945805B2 (ja) | エピタキシャルウェーハの製造方法 | |
| TW201107544A (en) | Anneal wafer, method for manufacturing anneal wafer, and method for manufacturing device | |
| KR101208651B1 (ko) | 실리콘 기판과 그 제조방법 | |
| JP2013089858A (ja) | エピタキシャルウエーハ及びその製造方法 | |
| JP4760822B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JP5938969B2 (ja) | エピタキシャルウエーハの製造方法および固体撮像素子の製造方法 | |
| US20090226736A1 (en) | Method of manufacturing silicon substrate | |
| WO2014057741A1 (ja) | シリコンエピタキシャルウェーハ及びそれを用いた固体撮像素子の製造方法 | |
| JPWO2009075257A1 (ja) | シリコン基板とその製造方法 | |
| JPWO2009075288A1 (ja) | シリコン基板とその製造方法 | |
| KR20050015983A (ko) | 실리콘 웨이퍼 및 그의 제조 방법 | |
| JPH11204534A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP4570317B2 (ja) | シリコン単結晶とエピタキシャルウェーハ並びにそれらの製造方法 | |
| JP5720557B2 (ja) | 半導体基板の評価方法および半導体基板の製造方法 | |
| JP2012049397A (ja) | シリコンウェーハの製造方法 | |
| JPH11288942A (ja) | 半導体装置の製造方法 | |
| JP2011108860A (ja) | 固体撮像素子の製造方法 | |
| JP2009212351A (ja) | シリコン基板とその製造方法 | |
| JP2023070066A (ja) | シリコンウェーハおよびエピタキシャルシリコンウェーハ | |
| JP2023070019A (ja) | シリコンウェーハおよびエピタキシャルシリコンウェーハ | |
| KR20230065174A (ko) | 실리콘 웨이퍼 및 에피택셜 실리콘 웨이퍼 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140917 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151130 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160404 |