JP2023070019A - シリコンウェーハおよびエピタキシャルシリコンウェーハ - Google Patents
シリコンウェーハおよびエピタキシャルシリコンウェーハ Download PDFInfo
- Publication number
- JP2023070019A JP2023070019A JP2022093899A JP2022093899A JP2023070019A JP 2023070019 A JP2023070019 A JP 2023070019A JP 2022093899 A JP2022093899 A JP 2022093899A JP 2022093899 A JP2022093899 A JP 2022093899A JP 2023070019 A JP2023070019 A JP 2023070019A
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- epitaxial
- silicon
- less
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/60—Impurity distributions or concentrations
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
- C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
- C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
- C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02634—Homoepitaxy
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
- H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
特許文献1,2で記載される技術はシリコンエピタキシャル層へのSF発生を抑制する技術として有効ではあるものの、ユーザーからは更なるSF密度の低減が求められる。
まず、ドーパントとしてリンを高濃度に添加した直径200mmのシリコン単結晶インゴットを育成し、SF核が形成される温度帯域に滞在する時間(以下、SF核発生温度帯域滞在時間と呼ぶ。)が長い結晶領域から切り出したシリコンウェーハと、SF核発生温度帯域滞在時間が短い結晶領域から切り出したシリコンウェーハを製造した。
各シリコンウェーハを厚み方向に劈開し、劈開断面を透過電子顕微鏡(TEM:Transmission Electron Microscope)で観察した。その結果を図1に示す。
一方、SF核発生温度帯域滞在時間が短い結晶領域(ボトム側の結晶領域)から切り出したシリコンウェーハには、図2に示すようなサイズの小さな転位ループの欠陥4が観察され、60nmサイズを超えるようなサイズの大きな複合転位ループ欠陥の密度が少ないことを確認した。
まず、シリコン単結晶インゴットが冷却される過程で、結晶内の格子間に存在する格子間リンが格子位置に存在する格子シリコンをキックアウトさせ(格子シリコンを弾き飛ばす)、格子間シリコンが発生する。この発生した余剰の格子間シリコンが凝集して転位ループを形成し、この転位ループに格子間リンが偏析し、転位ループ欠陥を発生させる。
シリコン融液に炭素をドープ(添加)してシリコン単結晶インゴットを育成し、炭素ドープされたシリコンウェーハ内に形成される欠陥を評価したところ、シリコンウェーハ内に形成されるサイズの大きな転位ループの欠陥密度を低減できるという知見を得て、本発明を完成させたものである。
具体的には、特許文献3に記載の発明は、単結晶インゴット育成後半において酸素濃度が低下してしまうことによるゲッタリング能力の低下を、炭素添加で解消させようとする技術である。特許文献3に限らず、ゲッタリング能力に優れるエピタキシャルウェーハの提供を目的に、シリコン結晶中に炭素を添加することでBMD密度を増大させることは周知の事項である。
また、特許文献3では、基板抵抗率が1.2mΩ・cm以下となるように高濃度にリンがドープされたシリコンウェーハにおいて特有の課題となるSFが多発する点について何も考察されていない。
本発明で規定するシリコンウェーハの炭素濃度は、シリコンウェーハを研磨加工により薄膜化し、シリコンウェーハ厚み中心部における炭素濃度を二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)を用いて測定した値である。
シリコンウェーハの最表面はノイズ成分が多いため正確な炭素濃度の測定が困難なため、最表面を除くようにウェーハ表面から深さ1μm以上の深さ位置で測定すれば正確な炭素濃度の測定が可能となる。本発明ではより正確な値とするため、シリコンウェーハ厚み中心部の濃度で規定したものである。
本発明で規定するシリコンウェーハの酸素濃度は、シリコンウェーハを研磨加工により薄膜化し、シリコンウェーハ厚み中心部における酸素濃度をSIMSにより測定した値である。
シリコンウェーハの最表面はノイズ成分が多いため正確な酸素濃度の測定が困難なため、最表面を除くようにウェーハ表面から深さ1μm以上の深さ位置で測定すれば正確な酸素濃度の測定が可能となる。本発明ではより正確な値とするため、シリコンウェーハ厚み中心部の濃度で規定したものである。
本発明における「COPが存在しない」とは、以下に説明する観察評価により、COPが検出されないシリコンウェーハを意味するものとする。すなわち、まず、CZ法により育成された単結晶シリコンインゴットから切り出し加工されたシリコンウェーハに対して、SC-1洗浄(即ち、アンモニア水と過酸化水素水と超純水とを1:1:15で混合した混合液による洗浄)を行い、洗浄後のシリコンウェーハ表面を、表面欠陥検査装置としてKLA-Tencor社製、Surfscan SP-1を用いて観察評価し、表面ピットと推定される輝点欠陥(LPD:Light Point Defect)を特定する。その際、観察モードはObliqueモード(斜め入射モード)とし、表面ピットの推定は、Wide/Narrowチャンネルの検出サイズ比に基づいて行うものとする。こうして特定されたLPDに対し、原子間力顕微鏡(AFM:Atomic Force Microscope)を用いてCOPか否かを評価する。この観察評価により、COPが観察されないシリコンウェーハを「COPが存在しないシリコンウェーハ」とする。
本発明で規定するエピタキシャルシリコンウェーハのシリコンウェーハの炭素濃度は、シリコンウェーハを研磨加工により薄膜化し、シリコンウェーハ厚み中心部における炭素濃度をSIMSで測定した値である。
このため、エピタキシャルシリコンウェーハのシリコンウェーハの炭素濃度を測定するには炭素の外方拡散が起きていない深さ位置で測定する必要があり、ほぼウェーハ表面からウェーハ厚み深さ方向に40μm以上の深い位置で測定すれば、正確な炭素濃度の測定が可能となる。本発明ではより正確な値とするため、シリコンウェーハ厚み中心部の濃度で規定したものである。
エピタキシャルシリコンウェーハのシリコンウェーハの酸素濃度を測定するには酸素の外方拡散が起きていない深さ位置で測定する必要があり、ほぼウェーハ表面からウェーハ厚み深さ方向に150μm以上の深い位置で測定すれば、正確な酸素濃度の測定が可能となる。本発明ではより正確な値とするため、シリコンウェーハ厚み中心部の濃度で規定したものである。
本発明にかかるシリコンウェーハは、直径200mmのシリコンウェーハであり、抵抗率調整用のドーパントであるリン(P)がドープされ抵抗率が0.5mΩ・cm以上1.2mΩ・cm以下とされ、炭素濃度が3×1016atoms/cm3以上であるシリコンウェーハである。
本発明で規定する直径200mmのシリコンウェーハとは、加工誤差などもあるため、直径200±0.5mmのシリコンウェーハを意味するものである。
また、本発明にかかるエピタキシャルシリコンウェーハは、上記シリコンウェーハ上にシリコンエピタキシャル層を備えたものである。
単結晶インゴット中のリン濃度が6×1019atoms/cm3以上1.64×1020atoms/cm3以下となるように赤燐(リン)をドープすることで、抵抗率が0.5mΩ・cm以上1.2mΩ・cm以下の単結晶インゴットを得ることができる。また、リン濃度を8.3×1019atoms/cm3以上とすることで抵抗率が0.9mΩ・cm以下の単結晶インゴットを得ることができる。シリコンウェーハのリン濃度は、シリコンウェーハ厚み中心部におけるリン濃度をSIMSを用いて測定した値である。リン濃度は四探針法により測定した抵抗率からSEMI MF723-0307に規定される計算式またはグラフを用いて求めることもできる。
なお、シリコン原料を溶解する前にリンをドープすると、シリコン原料溶解時にリンが蒸発してしまい、所望とする抵抗率が得られなくなってしまうため、シリコン原料溶解後のシリコン融液に赤燐(リン)をドープすることが望ましい。
単結晶インゴット中の炭素濃度が3×1016atoms/cm3以上5×1017atoms/cm3以下となるように、シリコン原料ともに炭素粉末をルツボ内に添加し溶解することで、所定濃度の炭素濃度を有する単結晶インゴットを育成することができる。
炭素濃度を3×1016atoms/cm3以上とすることで、シリコンウェーハ内に形成される転位ループ欠陥のサイズ・密度を減少させることができ、エピタキシャル成長処理後にエピタキシャル層で発生するSF密度を大幅に低減することできる。具体的には、SF核発生温度帯域滞在時間が長くなる結晶トップ側で切り出したシリコンウェーハであっても、エピタキシャル成長処理後のシリコンエピタキシャル層表面のLPD密度を確実に100個/ウェーハ以下にすることができるシリコンウェーハとして機能を発揮する。
シリコンウェーハの酸素濃度が高い場合には、後述するように、デバイス耐圧特性を悪化させる傾向があることから、単結晶インゴット中の酸素濃度を低くすることが望ましく、酸素濃度を4×1017atoms/cm3以上10×1017atoms/cm3以下の範囲にすることが望ましい。
なお、酸素濃度が4×1017atoms/cm3未満では、シリコンウェーハの強度が低く、高温の熱処理を受けた際にスリップ転位が発生するおそれがあるため、酸素濃度を4×1017atoms/cm3以上とすることが望ましい。
原料ガス:モノシラン(SiH4)と酸素(O2)の混合ガス
裏面酸化膜の厚さ:100nm以上1500nm以下
成膜温度:400℃以上450℃以下
このような裏面酸化膜を設けることによって、オートドープ現象が抑制されエピタキシャル層の抵抗変動を抑制することができる。
このようにシリコンウェーハの端部および裏面酸化膜の外周部を除去することによって、シリコンエピタキシャル層の成長時におけるノジュールの発生を防止することができ、ウェーハエッジ部からのパーティクル発生を防止することができる。
ガス雰囲気:アルゴンガス
熱処理温度:1150℃以上1250℃以下
熱処理時間:30分以上120分以下
熱処理装置としては、複数のシリコンウェーハを一度に熱処理が行えるバッチ炉(縦型熱処理装置)を用いて熱処理することが望ましい。
図4(a)はアルゴンアニールによってシリコンウェーハ表層部に形成される低炭素濃度層を示す模式図である。
図4(a)に示すように、シリコンウェーハ11に高温のアルゴンアニールを施すことによって、シリコンウェーハ11の表層部の炭素は外方拡散し、表層部の炭素濃度は低下する。これにより、炭素の外方拡散が起きていないシリコンウェーハ11の厚み中心部Cの炭素濃度よりも炭素濃度が低い低炭素濃度層12がシリコンウェーハ11の表裏面側に形成される。
図4(b)に示すように、エピタキシャル層形成工程S6後の炭素濃度は、シリコンウェーハ表層部の炭素濃度が低下した濃度プロファイルを示すことになる。ここで、炭素の外方拡散が起きていないシリコンウェーハ11の厚み中心部Cの炭素濃度の0.9倍以下となる領域を低炭素濃度層12と定義した場合、エピタキシャル成長処理後において、シリコンエピタキシャル層13と接するシリコンウェーハ11の表面11a側に形成される低炭素濃度層12の深さDを、シリコンウェーハ11とシリコンエピタキシャル層13の境界からシリコンウェーハ11の厚み方向に5μm以上15μm以下とすることができる。
この低炭素濃度層12の形成により、エピタキシャル層形成工程S6時に生じるシリコンウェーハ11からシリコンエピタキシャル層13への炭素の拡散をより低減することができる。低炭素濃度層12の厚みはアルゴンアニールの熱処理温度、時間を調整することにより、任意に厚みを調整することができる。
雰囲気:水素ガス、塩化水素ガス
水素ガスの流量:40L/分
塩化水素ガスの流量:1L/分
熱処理温度:1050℃以上1250℃以下
熱処理時間:30秒以上300秒以下
ドーパントガス:フォスフィン(PH3)ガス
原料ソースガス:トリクロロシラン(SiHCl3)ガス
キャリアガス:水素ガス
成長温度:1050℃以上1150℃以下
エピタキシャル層の厚さ:1μm以上10μm以下
エピタキシャル層の抵抗率:0.01Ω・cm以上10Ω・cm以下
リン濃度:4.44×1014atoms/cm3以上4.53×1018atoms/cm3以下
エピタキシャル層形成工程S6を行うことによって、シリコンウェーハの表面にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハが製造される。
具体的には、直径が200mmで、抵抗率が0.5mΩ・cm以上1.2mΩ・cm以下となるようにリンが添加され、炭素濃度が3×1016atoms/cm3以上となるように炭素が高濃度にドープされたシリコンウェーハを提供するもので、従来存在しない新規なシリコンウェーハである。
シリコンエピタキシャル層への炭素拡散量を低減させたことにより、エピタキシャルシリコンウェーハにデバイスを作製するデバイス工程における熱処理時に、シリコンエピタキシャル層中の取り込まれた炭素を起因とした欠陥発生による電気特性の劣化を抑制することができる。
<転位ループ評価>
以下の実施例1および比較例1について、転位ループに関する評価を行った。
<実施例1>
実施例1では、図3を参照して説明したエピタキシャルシリコンウェーハの製造フローの条件範囲にてエピタキシャルシリコンウェーハを製造した。単結晶インゴットの育成条件は、シリコン原料を溶解する前に炭素粉末を添加すると共に、単結晶インゴット直胴部の上端で抵抗率が0.9mΩ・cmとなるように原料溶解後のシリコン融液にリンを添加して単結晶インゴットを製造した。
炭素を添加した単結晶インゴット直胴部のトップ側のインゴット位置からサンプルウェーハを切り出し、所定の加工処理を施して鏡面シリコンウェーハを製作した。このシリコンウェーハの抵抗率を四探針法で測定したところ0.75mΩ・cmであり、シリコンウェーハの炭素濃度は5×1016atoms/cm3であった。
上記実施例1と比較して、単結晶インゴットの育成段階で炭素ドープを行わないこと以外は、実施例1と同一の製造条件でシリコンウェーハを製造した。実施例1と同様に、抵抗率が0.75mΩ・cmのサンプルウェーハを切り出し、所定の加工処理を施して鏡面シリコンウェーハを製作した。
図5(a)は炭素をドープしなかった比較例1のシリコンウェーハの結果を示すもので、SF核発生温度帯域滞在時間が長くなる結晶トップ側で切り出したサンプルウェーハであるため、60nmを超える大きな転位ループ欠陥が多数観察された。
一方、図5(b)は炭素を高濃度にドープした実施例1のシリコンウェーハの結果を示すもので、SF核発生温度帯域滞在時間が長くなる結晶トップ側で切り出したサンプルウェーハであるため、サイズの小さな転位ループが多数観察されたものの、60nmを超える大きな転位ループの密度が大きく低下することが確認できた。
すなわち、炭素ドープによりシリコンウェーハに形成されるサイズの大きな転位ループの密度が低下することが確認された。
SF核が形成される温度帯域の滞在時間が長くなるインゴット直胴部のトップ側から切り出したサンプルシリコンウェーハを用いてシリコンエピタキシャル層を形成した場合、エピタキシャル層でSFが多発しLPD密度が増加するため、本実験では直胴部のトップ側から切り出した以下の実施例2、3および比較例2、3のサンプルシリコンウェーハを作成し、エピタキシャル層形成後のエピタキシャル層表面で観察されるLPD密度を測定した。
[裏面酸化膜形成条件]
各シリコンウェーハの裏面(エピタキシャル膜の形成面と反対の面)に、以下の条件にて裏面酸化膜を形成した。
原料ガス:モノシラン(SiH4)と酸素(O2)の混合ガス
成膜方法:CVD法
成膜温度:400℃
裏面酸化膜の厚さ:550nm
各シリコンウェーハの面取り部および裏面外周部に存在する酸化膜をエッチング処理により除去した。
[水素ベーク処理条件]
雰囲気:水素ガス
熱処理温度:1200℃
熱処理時間:30秒
[エピタキシャル膜成長条件]
ドーパントガス:フォスフィン(PH3)ガス
原料ソースガス:トリクロロシラン(SiHCl3)ガス
キャリアガス:水素ガス
成長温度:1080℃
エピタキシャル膜の厚さ:4μm
抵抗率( エピタキシャル膜抵抗率):0.3Ω・cm
炭素ドープを行わず、転位ループが多数観察された比較例1のシリコンウェーハ表面上に厚さ4μmのシリコンエピタキシャル層を形成してエピタキシャルシリコンウェーハを製造した。
比較例1のシリコンウェーハにアルゴンアニール(アルゴンガス雰囲気中で1200℃×30分の熱処理)を施した後、シリコンウェーハ表面上に厚さ4μmのシリコンエピタキシャル層を形成してエピタキシャルシリコンウェーハを製造した。
炭素ドープを行った実施例1のシリコンウェーハに対してアルゴンアニールを施さずに、シリコンウェーハ表面上に厚さ4μmのシリコンエピタキシャル層を形成してエピタキシャルシリコンウェーハを製造した。
炭素ドープを行った実施例1のシリコンウェーハにアルゴンアニール(アルゴンガス雰囲気中で1200℃×30分の熱処理)を施した後、シリコンウェーハ表面上に厚さ4μmのシリコンエピタキシャル層を形成してエピタキシャルシリコンウェーハを製造した。実施例2,3、比較例2,3ともエピタキシャル成長処理条件は同一条件である。
シリコンウェーハにアルゴンアニールを施した比較例3では、比較例2に比べてLPD密度を低減できたものの、235個/ウェーハのLPDが観察された。以下、各実施例および各比較例のLPD密度を比較例2の測定条件と同条件で測定した。
高濃度に炭素ドープを行うと、シリコンエピタキシャル層形成時などの熱処理により、シリコンエピタキシャル層への炭素拡散を生じてしまうため、シリコンエピタキシャル層への炭素拡散の挙動に関する評価を行った。
<実施例4>
炭素濃度が高いシリコンウェーハ(ウェーハ厚み中心部の炭素濃度:6.5×1016atoms/cm3)を準備し、アルゴンアニールを施すことなく実施例2と同様のシリコンエピタキシャル層を形成したエピタキシャルシリコンウェーハを製造した。
<実施例5>
実施例4と同様のシリコンウェーハに実施例3と同様のアルゴンアニールを施した後、シリコンエピタキシャル層を形成したエピタキシャルシリコンウェーハを製造した。
以下の比較例4,5、実施例6,7について、炭素ドープ、アルゴンアニールの有無によるスリップ転位(シリコンの結晶面に添った欠陥)発生の有無について調査した。
なお、比較例4,5、実施例6,7のシリコンウェーハに共通する仕様・条件を以下に列挙する。
抵抗率:0.82mΩ・cm
炭素濃度:4×1016atoms/cm3
また、アルゴンアニールを施す比較例5、実施例7におけるアルゴンアニールは、アルゴンガス雰囲気中で1200℃×30分の熱処理である。
また、以下の説明における「エピタキシャル層成長条件に対応した熱処理」とは、エピタキシャル装置(アプライドマテリアル社製:Centura(登録商標))内に原料ソースガスは導入せずに行う熱処理であり、水素ガス雰囲気内で1150℃で1分の熱処理を意味する。
<比較例4>
炭素ドープを行わなかったシリコンウェーハに対してアルゴンアニールを施すことなく、エピタキシャル層成長条件に対応した熱処理を行った(熱処理のみでシリコンエピタキシャル層は成長させなかった。)。
<比較例5>
炭素ドープを行わなかったシリコンウェーハに対してアルゴンアニールを施し、エピタキシャル層成長条件に対応した熱処理を行った。
<実施例6>
炭素ドープを行ったシリコンウェーハに対してアルゴンアニールを施すことなく、エピタキシャル層成長条件に対応した熱処理を行った。
<実施例7>
炭素ドープを行ったシリコンウェーハに対してアルゴンアニールを施し、エピタキシャル層成長条件に対応した熱処理を行った。
以下の比較例6,7、実施例8,9について、抵抗率と炭素濃度とLPD密度との相関関係を検証するため、複数の条件でシリコンウェーハを製造し、各シリコンウェーハの表面上にエピタキシャル層を形成し、エピタキシャル層表面で観察されるLPD密度の測定を行った。
なお、以下の比較例7、実施例9におけるアルゴンアニールは、アルゴンガス雰囲気中で1200℃×30分の熱処理である。
<比較例6>
炭素ドープは行わず、単結晶インゴット直胴部の上端の抵抗率が1.2mΩ・cmとなるようにリンをドープして抵抗率範囲が0.5mΩ・cm以上1.2mΩ・cm以下の単結晶インゴットを育成し、単結晶インゴットから抵抗率が異なる複数のシリコンウェーハを製造した。各シリコンウェーハにアルゴンアニールを施さずに、厚さ4μmのエピタキシャル層を形成した。
<比較例7>
比較例6と同様に、炭素ドープは行わず、抵抗率範囲が0.5mΩ・cm以上1.2mΩ・cm以下の単結晶インゴットを育成し、単結晶インゴットから抵抗率が異なる複数のシリコンウェーハを製造した。炭素ドープは行わず、各シリコンウェーハにアルゴンアニールを施した後、厚さ4μmのエピタキシャル層を形成した。
比較例6と同様に、抵抗率範囲が0.5mΩ・cm以上1.2mΩ・cm以下の単結晶インゴットを育成し、単結晶インゴットから抵抗率が異なる複数のシリコンウェーハを製造した。単結晶インゴット直胴部の上端の炭素濃度が3×1016atoms/cm3となるように炭素ドープを行ったが、各シリコンウェーハにアルゴンアニールを施さずに、厚さ4μmのエピタキシャル層を形成した。
<実施例9>
比較例6と同様に、抵抗率範囲が0.5mΩ・cm以上1.2mΩ・cm以下の単結晶インゴットを育成し、単結晶インゴットから抵抗率が異なる複数のシリコンウェーハを製造した。単結晶インゴット直胴部の上端の炭素濃度が3×1016atoms/cm3となるように炭素ドープを行い、各シリコンウェーハにアルゴンアニールを施した後、厚さ4μmのエピタキシャル層を形成した。
また、炭素ドープを行わず、エピタキシャル成長処理前にシリコンウェーハにアルゴンアニールを施した比較例7では、比較例6と比較するとLPD密度を減少させることができたが、トップ側の結晶領域から切り出したシリコンウェーハを用いた場合は、LPD密度が100個/ウェーハから300個/ウェーハとなった。
デバイス耐圧特性の評価を行った。
ここで、デバイス耐圧とは、半導体デバイスの品質特性のひとつで、半導体デバイスを構成するゲートとソース間を短絡させた状態で、ドレインとソース間の電圧を徐々に増加させていき、ブレークダウンしたときの電圧を意味する。
サンプル7~12のエピタキシャルシリコンウェーハは、サンプル1~6と同様に、直径200mmで、リンが添加され抵抗率が0.75mΩcmのシリコンウェーハ上に厚さ4μmのシリコンエピタキシャル層を形成したものであって、炭素濃度が6×1016atoms/cm3とし、酸素濃度が異なる6水準のシリコンウェーハそれぞれにエピタキシャル層を形成したサンプルウェーハである。
なお、炭素濃度および酸素濃度はシリコンウェーハを研磨加工により薄膜化し、シリコンウェーハ厚み中心部における濃度をSIMSにより測定した値である。
Claims (17)
- 直径が200mmであり、
ドーパントがリンであり、抵抗率が0.5mΩ・cm以上1.2mΩ・cm以下、かつ、炭素濃度が3×1016atoms/cm3以上であるシリコンウェーハ。 - 請求項1に記載のシリコンウェーハにおいて、
前記シリコンウェーハの酸素濃度が4×1017atoms/cm3以上10×1017atoms/cm3以下であるシリコンウェーハ。 - 請求項1または請求項2に記載のシリコンウェーハにおいて、
前記シリコンウェーハにCOPが存在しないシリコンウェーハ。 - 直径が200mmであり、ドーパントがリンであり、抵抗率が0.5mΩ・cm以上1.2mΩ・cm以下、かつ、炭素濃度が3×1016atoms/cm3以上であるシリコンウェーハと、
前記シリコンウェーハ表面上にシリコンエピタキシャル層と、を備えるエピタキシャルシリコンウェーハ。 - 直径が200mmであり、ドーパントがリンであり、抵抗率が0.5mΩ・cm以上1.2mΩ・cm以下、かつ、炭素濃度が3×1016atoms/cm3以上であるシリコンウェーハと、
前記シリコンウェーハ表面上にシリコンエピタキシャル層と、を備え、
前記シリコンウェーハは、前記シリコンエピタキシャル層と接する表面側に低炭素濃度層を有し、
前記低炭素濃度層の炭素濃度は前記シリコンウェーハの厚み中心部の炭素濃度の0.9倍以下であり、かつ、
前記低炭素濃度層の深さは前記シリコンウェーハと前記シリコンエピタキシャル層の境界から前記シリコンウェーハの厚み方向に5μm以上15μm以下であるエピタキシャルシリコンウェーハ。 - 請求項4または請求項5に記載のエピタキシャルシリコンウェーハにおいて、
前記シリコンウェーハの抵抗率が0.9mΩcm以下であるエピタキシャルシリコンウェーハ。 - 請求項4または請求項5に記載のエピタキシャルシリコンウェーハにおいて、
前記エピタキシャル層と接する前記シリコンウェーハ表面における炭素濃度が1×1016atoms/cm3以下であるエピタキシャルシリコンウェーハ。 - 請求項4または請求項5に記載のエピタキシャルシリコンウェーハにおいて、
前記シリコンウェーハの酸素濃度が4×1017atoms/cm3以上10×1017atoms/cm3以下であるエピタキシャルシリコンウェーハ。 - 請求項4または請求項5に記載のエピタキシャルシリコンウェーハにおいて、
前記シリコンウェーハにCOPが存在しないエピタキシャルシリコンウェーハ。 - 請求項4または請求項5に記載のエピタキシャルシリコンウェーハにおいて、
前記シリコンウェーハ裏面上に酸化膜を備えるエピタキシャルシリコンウェーハ。 - 請求項10記載のエピタキシャルシリコンウェーハにおいて、
前記シリコンウェーハの端部および裏面外周部に酸化膜がない、エピタキシャルシリコンウェーハ。 - 請求項4または請求項5に記載のエピタキシャルシリコンウェーハにおいて、
前記エピタキシャル層の表面上で観察される0.09μmサイズ以上のLPD密度が100個/ウェーハ以下であるエピタキシャルシリコンウェーハ。 - 請求項4または請求項5に記載のエピタキシャルシリコンウェーハにおいて、
前記エピタキシャル層の表面上で観察される0.09μmサイズ以上のLPD密度が60個/ウェーハ以下であるエピタキシャルシリコンウェーハ。 - 請求項4または請求項5に記載のエピタキシャルシリコンウェーハにおいて、
前記エピタキシャル層の表面上で観察される0.09μmサイズ以上のLPD密度が10個/ウェーハ以下であるエピタキシャルシリコンウェーハ。 - 直径が200mmであり、ドーパントがリンであり、抵抗率が0.5mΩ・cm以上1.2mΩ・cm以下、かつ、炭素濃度が3×1016atoms/cm3以上であるシリコンウェーハであって、
前記シリコンウェーハは表面に低炭素濃度層を有し、
前記低炭素濃度層の炭素濃度は前記シリコンウェーハの厚み中心部の炭素濃度の0.9倍以下であり、かつ、
前記低炭素濃度層の深さは前記シリコンウェーハの表面から前記シリコンウェーハの厚み方向に5μm以上15μm以下であるシリコンウェーハ。 - 請求項15記載のシリコンウェーハにおいて、
前記シリコンウェーハの酸素濃度が4×1017atoms/cm3以上10×1017atoms/cm3以下であるシリコンウェーハ。 - 請求項15または請求項16に記載のシリコンウェーハにおいて、
前記シリコンウェーハにCOPが存在しないシリコンウェーハ。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020220144498A KR20230065174A (ko) | 2021-11-04 | 2022-11-02 | 실리콘 웨이퍼 및 에피택셜 실리콘 웨이퍼 |
TW111141770A TWI865954B (zh) | 2021-11-04 | 2022-11-02 | 矽晶圓及磊晶矽晶圓 |
CN202211368047.4A CN116072515A (zh) | 2021-11-04 | 2022-11-03 | 硅晶片和外延硅晶片 |
DE102022211608.9A DE102022211608A1 (de) | 2021-11-04 | 2022-11-03 | Siliciumwafer und epitaktischer siliciumwafer |
KR1020250005970A KR20250016376A (ko) | 2021-11-04 | 2025-01-15 | 실리콘 웨이퍼 및 에피택셜 실리콘 웨이퍼 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021180296 | 2021-11-04 | ||
JP2021180296 | 2021-11-04 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2023070019A true JP2023070019A (ja) | 2023-05-18 |
JP7658332B2 JP7658332B2 (ja) | 2025-04-08 |
Family
ID=86146320
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022093899A Active JP7658332B2 (ja) | 2021-11-04 | 2022-06-09 | シリコンウェーハおよびエピタキシャルシリコンウェーハ |
Country Status (2)
Country | Link |
---|---|
US (1) | US20230133472A1 (ja) |
JP (1) | JP7658332B2 (ja) |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4244411B2 (ja) * | 1998-09-14 | 2009-03-25 | 株式会社Sumco | シリコンエピタキシャルウェーハの製造方法 |
JP3994602B2 (ja) * | 1999-11-12 | 2007-10-24 | 信越半導体株式会社 | シリコン単結晶ウエーハおよびその製造方法並びにsoiウエーハ |
JP4983161B2 (ja) * | 2005-10-24 | 2012-07-25 | 株式会社Sumco | シリコン半導体基板およびその製造方法 |
US7485928B2 (en) | 2005-11-09 | 2009-02-03 | Memc Electronic Materials, Inc. | Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering |
WO2009015168A1 (en) * | 2007-07-25 | 2009-01-29 | Bp Corporation North America Inc. | Methods for manufacturing geometric multi-crystalline cast materials |
KR100906284B1 (ko) * | 2007-11-02 | 2009-07-06 | 주식회사 실트론 | 산소농도 특성이 개선된 반도체 단결정의 제조방법 |
JP5830215B2 (ja) | 2008-10-01 | 2015-12-09 | 信越半導体株式会社 | エピタキシャルウエーハ並びにその製造方法 |
JP6477210B2 (ja) | 2015-04-30 | 2019-03-06 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法 |
CN110799678B (zh) * | 2016-12-28 | 2021-11-26 | 太阳能爱迪生半导体有限公司 | 处理硅晶片以具有内部去疵与栅极氧化物完整性良率的方法 |
JP6835006B2 (ja) | 2018-02-16 | 2021-02-24 | 株式会社Sumco | エピタキシャルシリコンウェーハにおける積層欠陥の発生予測方法及びエピタキシャルシリコンウェーハの製造方法 |
JP7519784B2 (ja) | 2020-02-19 | 2024-07-22 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの製造方法 |
JP7491705B2 (ja) | 2020-02-19 | 2024-05-28 | グローバルウェーハズ・ジャパン株式会社 | 半導体シリコンウェーハの製造方法 |
JP7495238B2 (ja) | 2020-02-19 | 2024-06-04 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの製造方法 |
-
2022
- 2022-06-09 JP JP2022093899A patent/JP7658332B2/ja active Active
- 2022-06-29 US US17/853,469 patent/US20230133472A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
JP7658332B2 (ja) | 2025-04-08 |
US20230133472A1 (en) | 2023-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5845143B2 (ja) | エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ | |
US7563319B2 (en) | Manufacturing method of silicon wafer | |
JP3988307B2 (ja) | シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ | |
JP2006344823A (ja) | Igbt用のシリコンウェーハ及びその製造方法 | |
JP5938969B2 (ja) | エピタキシャルウエーハの製造方法および固体撮像素子の製造方法 | |
JPWO2009075257A1 (ja) | シリコン基板とその製造方法 | |
JP5533869B2 (ja) | エピタキシャルシリコンウェーハとその製造方法 | |
WO2021166895A1 (ja) | 半導体シリコンウェーハの製造方法 | |
JP5609025B2 (ja) | エピタキシャルシリコンウェーハの製造方法 | |
CN114174569B (zh) | 碳掺杂单晶硅晶圆及其制造方法 | |
JP2010287885A (ja) | シリコンウェーハおよびその製造方法 | |
JPH11204534A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP4510997B2 (ja) | シリコン半導体基板およびその製造方法 | |
JPH10223641A (ja) | 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法 | |
JP7658332B2 (ja) | シリコンウェーハおよびエピタキシャルシリコンウェーハ | |
JP2023070067A (ja) | シリコンウェーハおよびエピタキシャルシリコンウェーハ | |
JP2023070066A (ja) | シリコンウェーハおよびエピタキシャルシリコンウェーハ | |
WO2014057741A1 (ja) | シリコンエピタキシャルウェーハ及びそれを用いた固体撮像素子の製造方法 | |
TWI865954B (zh) | 矽晶圓及磊晶矽晶圓 | |
TWI854344B (zh) | 矽晶圓及磊晶矽晶圓 | |
US20250185323A1 (en) | Silicon wafer and epitaxial silicon wafer | |
JP7207204B2 (ja) | 炭素ドープシリコン単結晶ウェーハの製造方法 | |
JP2024038818A (ja) | シリコンウェーハおよびエピタキシャルシリコンウェーハ | |
US8460463B2 (en) | Silicon wafer and method for producing the same | |
JP2023167343A (ja) | シリコンウェーハ及びエピタキシャルシリコンウェーハ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240611 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20250127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20250225 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250310 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7658332 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |