CN116072515A - 硅晶片和外延硅晶片 - Google Patents

硅晶片和外延硅晶片 Download PDF

Info

Publication number
CN116072515A
CN116072515A CN202211368047.4A CN202211368047A CN116072515A CN 116072515 A CN116072515 A CN 116072515A CN 202211368047 A CN202211368047 A CN 202211368047A CN 116072515 A CN116072515 A CN 116072515A
Authority
CN
China
Prior art keywords
silicon wafer
silicon
wafer
epitaxial
atoms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211368047.4A
Other languages
English (en)
Inventor
古贺孝太郎
鸣嶋康人
野中直哉
小野敏昭
宝来正隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2022093899A external-priority patent/JP2023070019A/ja
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of CN116072515A publication Critical patent/CN116072515A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B30/00—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions
    • C30B30/04—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions using magnetic fields
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

提供了硅晶片，其中掺杂剂是磷，电阻率为0.5 mΩ·cm至1.2 mΩ·cm，并且碳浓度为3.0×1016个原子/cm3或更大。与硅晶片的中心深度相比，硅晶片表面附近的碳浓度降低10%或更多。

Description

硅晶片和外延硅晶片
技术领域
本发明涉及硅晶片和外延硅晶片。
背景技术
例如，在形成硅外延层之前，要求用于功率MOS晶体管的外延硅晶片具有极低的硅晶片电阻率。因此，为了使电阻率为1.2mΩ·cm或更小，提供在用磷致密掺杂的硅晶片的表面上形成硅外延层的外延硅晶片。
近年来，要求提供0.9 mΩ·cm或更小的极低电阻率的n型硅晶片。然而，当硅晶片的电阻率极低时，当进行外延生长过程时，在硅外延层上可能产生堆垛层错(SF)，并因此，需要降低硅外延层中的SF密度。
如在WO 2014/175120中所述，本申请的申请人已经发现通过使用在生长单晶时调节单晶锭在570℃±70℃的停留时间(热历史)的方法(减少在形成SF核的温度区停留时间的量)来抑制在硅外延层中产生SF的技术。此外，如在日本专利公开公报2014-011293号中所述，发现通过在硅外延层生长之前使用进行高温热处理(氩气退火)的方法可以抑制在硅外延层中产生SF。
如在WO 2014/175120中所述，当从在形成SF核的温度区具有缩短的停留时间的晶体区域切割硅晶片(具有少量SF核的硅晶片)时，可以降低生长硅外延层之后外延层中的SF密度。然而，即使对于在形成SF核的温度区具有缩短的停留时间的硅晶片，当硅晶片的电阻率低于0.7 mΩ·cm时，在生长硅外延层之后在硅外延层中出现的SF密度也可能增加。
此外，如在日本专利公开公报2014-011293号中所述，通过对从在形成SF核的温度区具有长停留时间的晶体区域切割的硅晶片(具有许多SF核的硅晶片)进行氩气退火，可以降低生长硅外延层之后外延层中的SF密度。然而，SF密度不能降低到100个缺陷/晶片或更少。虽然在WO 2014/175120和日本专利公开公报2014-011293号中描述的现有技术有效抑制在硅外延层中产生SF，但是用户需要进一步降低SF密度。
发明内容
本发明提供具有低密度的可能引起SF的位错环缺陷的硅晶片以及在硅外延层中产生低SF的外延硅晶片。
在对在硅外延层中SF产生的原因进行深入研究之后，本发明的发明人发现，根据在单晶锭的生长过程期间晶体经历的热历史，用磷致密掺杂的硅晶片具有两种主要类型的位错环状缺陷(其中晶格的受扰部分以环连接的缺陷)。
以下描述导致发现位错环状缺陷的细节。首先，生长直径为200 mm的硅单晶锭，其中致密地加入磷作为掺杂剂，并且生产从在形成SF核的温度区具有长停留时间(以下称为SF成核温度区中的停留时间)的晶体区域切割的硅晶片和从在SF成核温度区具有短停留时间的晶体区域切割的硅晶片。
具体地，生产从在570℃±70℃下停留时间为350分钟或更多的单晶锭的直体的顶侧切割的电阻率为0.75 mΩ·cm的硅晶片作为在SF成核温度区中具有长停留时间的硅晶片，并且生产从在570℃±70℃下停留时间为50分钟或更少的单晶锭的直体的底侧切割的电阻率为0.7 mΩ·cm的硅晶片作为在SF成核温度区中具有短停留时间的硅晶片。在厚度方向上劈开每个硅晶片，并且通过透射电子显微镜(TEM)观察劈开截面。结果示于图1A和1B中。
结果是，在从在SF成核温度区中具有长停留时间的晶体区域(顶侧晶体区域)切割的硅晶片中，观察到其中如在图1A中所示的位错环重叠的大的复合位错环缺陷2，并且发现存在许多密度的尺寸超过60 nm的大缺陷。图1B是从不同角度拍摄的在图1A中所示的复合位错环2的照片，显示复合位错环2具有平面形状。另一方面，在从在SF成核温度区中具有短停留时间的晶体区域(底侧上的晶体区域)切割的硅晶片中，观察到在图2中所示的小的位错环缺陷4，并且发现尺寸超过60 nm的大的复合位错环缺陷的密度低。
另外，发现在源自大的复合位错环缺陷的硅外延层中产生SF。据信，这表明在硅外延层中SF产生的条件根据复合位错环缺陷的存在或不存在而不同，并因此，本发明的发明人考虑产生位错环的机制并得出以下结论。
本发明的发明人对位错环缺陷的产生进行了以下假设。首先，在冷却硅单晶锭的步骤中，存在于晶体内晶格之间的填隙磷将存在于晶格位置处的晶格硅冲出(弹出晶格硅)，从而产生填隙硅。产生的过量填隙硅凝聚产生位错环，并在位错环处分隔填隙磷，产生位错环缺陷。
另外，为了抑制位错环缺陷的产生，抑制填隙硅凝聚是有效的，并且本发明人相信通过有意地加入能够与填隙硅配对的杂质元素能够抑制填隙硅凝聚，并想到在单晶的生长阶段向晶体中掺入碳的想法。通过向硅熔体中掺杂(加入)碳来生长硅单晶锭，并且当评价在掺杂碳的硅晶片内形成的缺陷时，发明人发现可以降低在硅晶片内形成的大的位错环的缺陷密度，完善本发明。
另一方面，日本未审查专利公开号2003-505324描述了一种方法，该方法通过向硅晶片加入碳来增加在晶片内形成的氧沉淀物(体微缺陷(BMD))的密度，并改进外延硅晶片的吸杂性能。具体地，在日本未审查专利公开2003-505324号中描述的发明是通过加入碳来试图解决由单晶锭生长后半部分中氧浓度降低引起的吸杂性能降低的技术。除了日本未审查专利公开2003-505324号之外，为了提供具有优异吸杂性能的外延晶片，通过向硅晶体中加入碳来增加BDM密度是众所周知的。
通常，已知通过磷热扩散处理、磷离子注入处理、含磷外延层的形成等，硅晶片中具有高浓度磷的区域用作吸杂层(也称为磷吸杂方法)。换言之，为了将电阻率保持在1.2 mΩ·cm或更小而用磷致密掺杂的本发明的硅晶片由于高浓度磷的存在而仅具有充分的吸杂特性。因此，本发明的外延晶片不需要增加BMD密度。因此，没有动机将碳加入到用磷致密掺杂的本发明的硅晶片中以增加BMD密度和增加吸杂性能。此外，在日本未审查专利公开号2003-505324中没有讨论在为了保持基材电阻率为1.2 mΩ·cm或更小而用磷致密掺杂的硅晶片中频繁产生SF的具体问题。
根据本发明的硅晶片的直径为200 mm，并且其中掺杂剂是磷，电阻率为0.5 mΩ·cm至1.2 mΩ·cm，并且碳浓度为3.0×1016个原子/cm3或更大。
本发明定义的硅晶片的电阻率是通过用四点探针方法测量硅晶片的表面而获得的值。本发明定义的硅晶片的碳浓度是通过抛光减薄硅晶片并使用二次离子质谱法(SIMS)测量在深度方向(中心深度位置)上硅晶片约中心的碳浓度而获得的值。由于大量噪声组分，难以精确地测量硅晶片的最外表面的碳浓度，并因此，当在距晶片表面1 μm或更大的深度位置(以排除最外表面)进行测量时，精确测量碳浓度是可能的。在本发明中，为了获得更精确的值，由在深度方向上硅晶片约中心的浓度定义浓度。
对于上述硅晶片，硅晶片的氧浓度可以是4.0×1017个原子/cm3或更大至10×1017个原子/cm3或更小。本发明定义的硅晶片的氧浓度是通过抛光减薄硅晶片，且然后使用SIMS测量在深度方向上硅晶片约中心的氧浓度而获得的值。由于大量噪声组分，难以精确测量硅晶片的最外表面的氧浓度，并因此，当在距晶片表面1 μm或更大的深度位置(以排除最外表面)进行测量时，精确测量氧浓度是可能的。在本发明中，为了获得更精确的值，由在深度方向上硅晶片约中心的浓度定义浓度。
优选地，上述硅晶片基本上不含COP。在本发明中，“基本上不含COP”是指其中通过下述的观察评价未检测出COP的硅晶片。具体地，首先，对从使用CZ方法生长的单晶硅锭切割并加工的硅晶片进行SC-1清洗(使用氨水、过氧化氢溶液和超纯水以1:1:15混合而成的液体进行清洗)，使用由KLA-Tencor Corporation制造的SURFSCAN SP-1作为表面缺陷检查器件进行在清洗后的硅晶片表面的观察评价，并且指定作为表面凹坑估计的光点缺陷(LPD)。此时，将观察模式设定为倾斜模式(斜入射模式)，并且基于所检测到的宽/窄通道的尺寸比来进行表面凹坑的估计。使用原子力显微镜(AFM)评价以这种方式指定的LPD中COP的存在。在该观察评价中，将没有观察到COP的硅晶片称为“无COP硅晶片”。
根据本发明的外延硅晶片包括直径为200 mm的硅晶片，其中掺杂剂是磷，电阻率为0.5 mΩ·cm至1.2 mΩ·cm，并且碳浓度为3.0×1016个原子/cm3；和在硅晶片的表面上的硅外延层。
本发明定义的外延硅晶片的硅晶片的电阻率是通过四点探针方法测量硅晶片背面而获得的值。此外，当在外延硅晶片背面上提供氧化物膜时，通过四点探针方法测量从中去除背面氧化物膜的硅晶片背面来获得该值。本发明定义的外延硅晶片的硅晶片的碳浓度是通过抛光减薄硅晶片并且使用SIMS测量在深度方向上硅晶片约中心的碳浓度而获得的值。
在生产外延硅晶片时，由于硅晶片在外延生长时经历高温热处理并且在外延生长过程之前经历高温热处理等，碳向外扩散并降低硅晶片的表面层中的碳浓度。因此，需要在没有碳向外扩散的深度位置处测量外延硅晶片的硅晶片的碳浓度，并且当在晶片厚度的深度方向上几乎距晶片表面40 μm或更大的深度位置处测量时，精确测量碳浓度是可能的。在本发明中，为了获得更精确的值，由在深度方向上硅晶片约中心的浓度定义浓度。
根据本发明的外延硅晶片包括直径为200 mm的硅晶片，其中掺杂剂是磷，电阻率为0.5 mΩ·cm至1.2 mΩ·cm，并且碳浓度为3.0×1016个原子/cm3；和在硅晶片表面上的硅外延层，其中硅晶片在与硅外延层接触的表面侧上提供有低碳浓度层，低碳浓度层的碳浓度至多是在深度方向上硅晶片约中心的碳浓度的0.9倍，并且低碳浓度层的深度距硅晶片表面5 μm或更大且15 μm或更少。也就是说，与在深度方向上硅晶片约中心的碳浓度相比，从硅基材距边界约5 μm的深度开始，碳浓度降低10%或更多。在另一个实施方案中，与在深度方向上硅晶片约中心的碳浓度相比，从硅基材距边界5 μm至15 μm的深度的任何位置开始，碳浓度降低10%或更多。
低碳浓度层的深度基于通过SIMS测量获得的在深度方向上的碳浓度概况的值，并且表示距外延层和硅晶片之间的界面在硅晶片的深度方向上的深度位置(宽度)。
在外延硅晶片中，硅晶片的电阻率优选为0.9 mΩ·cm或更小。
在外延硅晶片中，与外延层接触的硅晶片表面上的碳浓度优选为1.0×1016个原子/cm3或更小。
在外延硅晶片中，硅晶片的氧浓度优选为4.0×1017个原子/cm3或更大且10×1017个原子/cm3或更小。
本发明定义的外延硅晶片的硅晶片的氧浓度是通过抛光减薄硅晶片，且然后使用SIMS测量在深度方向上硅晶片约中心的氧浓度而获得的值。外延硅晶片的硅晶片的氧浓度需要在没有氧向外扩散的深度位置处测量，并且当在几乎距晶片表面在晶片厚度的深度方向上150 μm或更大的深度位置处测量时，精确测量氧浓度是可能的。在本发明中，为了获得更精确的值，由在深度方向上硅晶片约中心的浓度定义浓度。
在外延硅晶片中，优选在硅晶片中没有COP。
在外延硅晶片中，优选将氧化物膜提供到硅晶片背面。
在外延硅晶片中，优选在背面的外周和硅晶片的端部没有氧化物膜。
在外延硅晶片中，在外延层的表面上观察到的尺寸为0.09 μm或更大的LPD密度优选为100个缺陷/晶片或更少。
在外延硅晶片中，在外延层的表面上观察到的尺寸为0.09 μm或更大的LPD密度优选为60个缺陷/晶片或更少。
在外延硅晶片中，在外延层的表面上观察到的尺寸为0.09 μm或更大的LPD密度优选为10个缺陷/晶片或更少。
附图说明
通过本发明的示例性实施方案的非限制性示例，参考所提到的多个附图，在以下详细描述中进一步描述本发明，其中在整个附图的若干视图中，相同的附图标记表示相似的部分，并且其中：
图1A和1B是在从在SF成核温度区中具有长停留时间的晶体区域切割的硅晶片中观察到的复合位错环的照片；
图2是在从在SF成核温度区中具有短停留时间的晶体区域切割的硅晶片中观察到的位错环的照片；
图3是说明用于制造根据本发明的外延硅晶片的方法的实施方案的流程图；
图4A和4B是根据本发明的外延硅晶片的实施方案的横截面图；
图5A和5B是说明实施例1以及对比实施例1的外延硅晶片中位错环的评价结果的图；
图6是说明实施例4和5的外延硅晶片的碳浓度概况的研究结果的图；
图7A-7D为实施例6和7以及对比实施例4和5的硅晶片表面的X-射线形貌术图像；和
图8是说明在实施例8和9以及对比实施例6和7中在各自的硅晶片表面上形成外延层时的LPD密度和电阻率之间的关系的图。
具体实施方式
本文所示的细节是通过举例，并且仅仅是为了说明性地讨论本发明的实施方案的目的，并且是为了提供被认为是最有用和容易理解的本发明的原理和概念方面的描述而给出的。在这点上，除了基本理解本发明所必需的细节之外，没有试图更详细地显示本发明的结构细节，结合附图所作的描述使得本领域技术人员明白如何在实践中实施本发明的形式。
以下参考附图来描述本发明的实施方案。根据本发明的硅晶片的直径为200 mm，掺杂磷，磷是用于电阻率调节的掺杂剂，电阻率为0.5 mΩ·cm或更大且1.2 mΩ·cm或更小，并且碳浓度为3.0×1016个原子/cm3或更大。由本发明定义的直径为200 mm的硅晶片是指由于加工误差等直径为200±0.5 mm的硅晶片。此外，根据本发明的外延硅晶片包括在硅晶片上的硅外延层。
在图3中显示用于获得根据本发明的外延硅晶片的有利的制造流程。制造流程优选包括制造单晶锭的步骤(S1)、在背面形成氧化物膜的步骤(S2)、去除外周的氧化物膜的步骤(S3)、氩气退火的步骤(S4)、预焙烧的步骤(S5)和形成外延层的步骤(S6)。
在单晶锭制造步骤S1中，根据Czochralski (CZ)方法，其使用单晶锭提拉仪器(未显示)，制造满足以下条件的掺杂磷作为n型掺杂剂的200 mm直径的单晶硅锭。
磷浓度
通过掺杂红磷，使得单晶锭中的磷浓度为6.0×1019个原子/cm3或更大且1.64×1020个原子/cm3或更小，可以获得电阻率为0.5 mΩ·cm或更大且1.2 mΩ·cm或更小的单晶锭。此外，通过配置磷浓度为8.3×1019个原子/cm3或更大，可以获得电阻率为0.9 mΩ·cm或更小的单晶锭。硅晶片的磷浓度是通过使用SIMS测量在深度方向上硅晶片约中心的磷浓度而获得的值。磷浓度可以从通过四点探针方法使用SEMI MF723-0307规定的公式或图测量的电阻率中找到。当在熔化硅原料之前掺杂磷时，磷可能在硅原料的熔化期间蒸发，并且不能获得期望的电阻率。因此，优选在硅原料熔化后将红磷掺杂到硅熔体中。
碳浓度
通过将碳粉末与硅原料一起加入到坩埚中并熔化该材料，使得单晶锭中的碳浓度为3.0×1016个原子/cm3或更大且5.0×1017个原子/cm3或更小，可以生长具有预定碳浓度的单晶锭。通过将碳浓度设定为3.0×1016个原子/cm3或更大，可以减小在硅晶片内形成的位错环缺陷的尺寸和密度，并且可以显著减小在外延生长过程之后在外延层中产生的SF密度。具体地，即使是从在SF成核温度区中具有长停留时间的晶体的顶侧切割的硅晶片，晶片用作硅晶片，其可靠地使外延生长过程后的硅外延层的表面上的LPD密度为100个缺陷/晶片或更少。
虽然随着碳浓度的增加，降低在外延层中产生的LPD密度(SF密度)的作用增强，当碳浓度超过5.0×1017个原子/cm3时，在生长单晶锭的过程期间单晶中更可能出现位错，这使得难以生长没有位错的单晶锭。从稳定单晶锭的制造的观点来看，碳浓度更优选为3.0×1017个原子/cm3或更小。
氧浓度
当硅晶片的氧浓度高时，如下所述，器件耐压特性趋于劣化，并因此优选保持单晶锭中的氧浓度低，并且氧浓度优选在4.0×1017个原子/cm3或更大至10×1017个原子/cm3或更小的范围内。
为了生长具有低氧浓度的单晶锭，优选将磁场施加到硅熔体，并且可以施加众所周知的水平磁场或会切磁场。通过减慢储存硅熔体的坩埚的旋转和通过降低提拉仪器的炉压等，可以将引入单晶的氧浓度降低到期望的浓度。当氧浓度小于4.0×1017个原子/cm3时，硅晶片具有低强度，并且当硅晶片经历高温热处理时可能发生滑移位错。因此，氧浓度优选为4.0×1017个原子/cm3或更大。
此后，从使用单晶锭制造步骤S1制造的单晶锭切割硅晶片，并且进行预定过程(例如研磨、蚀刻和抛光过程)，以产生具有优异表面粗糙度和平整度的镜面硅晶片。
在背面氧化物膜形成步骤S2中，优选使用CVD器件在以下条件范围下在硅晶片背面形成氧化物膜(下文称为背面氧化物膜)。
原料气体：甲硅烷(SiH4)和氧气(O2)的混合气体
背面氧化物膜的厚度：100 nm至1500 nm
成膜温度：400℃至450℃。
提供这种类型的背面氧化物膜可以抑制自掺杂，并且可以抑制外延层中的电阻波动。
在背面氧化物膜形成步骤S2中，难以仅在硅晶片背面上形成氧化物膜，并且在背面氧化物膜形成步骤S2之后，可能不可避免地在硅晶片的端部(斜切部分)形成氧化物膜。当在氧化物膜的表面上形成外延层时，在该区域中可能出现结粒(粒状硅)，因此优选去除在硅晶片背面的外围和端部处形成的氧化物膜。
因此，在外周氧化物膜去除步骤S3中，使用各种方法(例如抛光和蚀刻)可以去除存在于硅晶片的端部(斜切部分)和晶片背面的外周上的氧化物膜。优选在距硅晶片的外边缘小于5 mm的区域上去除存在于晶片背面的外围上的氧化物膜。通过以这种方式去除背面氧化物膜的外围和硅晶片的端部，可以防止在硅外延层的生长期间出现结粒，并且可以防止从晶片边缘出现颗粒。
在氩气退火步骤S4中，优选在以下条件范围下进行热处理。
气体气氛：氩气气体
热处理温度：1150℃至1250℃
热处理时间：30-120分钟。
优选使用能够一次热处理多个硅晶片的分批式炉(竖直热处理器件)作为热处理器件来进行热处理。
通过高浓度的碳掺杂，抑制在硅晶片中产生大的位错环缺陷，并且通过对硅晶片进行氩气退火可以消除存在于硅晶片上的小的位错环缺陷，并且可以尽可能多地减少在外延层中产生SF。
此外，通过在外延生长过程之前对硅晶片进行氩气退火，可以减少在外延层形成步骤S6期间产生的从硅晶片到硅外延层的碳扩散。这一点在下面描述。图4A是说明通过氩气退火在硅晶片的表面层上形成的低碳浓度层的示意图。如图4A所示，通过对硅晶片11进行高温氩气退火，硅晶片11的表面层中的碳向外扩散，并且表面层的碳浓度降低。从而，在硅晶片11的正面和背面上形成低碳浓度层12，该低碳浓度层12的碳浓度比其中不发生碳向外扩散的硅晶片11的约中心C的碳浓度更低。
图4B是说明当在经受氩气退火的硅晶片上进行外延生长过程时的碳浓度概况的示意图。
如图4B所示，在外延层形成步骤S6之后的碳浓度显示浓度概况，其中硅晶片的表面层中的碳浓度降低。在此，当将区域定义为低碳浓度层12时，该区域的碳浓度为其中不发生碳向外扩散的硅晶片11的中心C的碳浓度的0.9倍或更少，在外延生长过程后，在硅晶片11与硅外延层13接触的表面11a侧上形成的低碳浓度层12的深度D可以是5 μm或更大且15μm或更少。也就是说，与在深度方向上硅晶片约中心的碳浓度相比，从硅基材距边界约5 μm的深度开始，碳浓度降低10%或更多。在另一个实施方案中，与在深度方向上硅晶片约中心的碳浓度相比，从硅基材距边界5 μm至15 µm的深度的任何位置开始，碳浓度降低10%或更多。通过形成低碳浓度层12，可以进一步减少在外延层形成步骤S6期间产生的从硅晶片11到硅外延层13的碳扩散。通过调节氩气退火的时间和热处理温度，可以根据需要调节低碳浓度层12的厚度。
在包括氢和氯化氢的气体气氛下的预焙烧步骤S5中，优选在内部外延器件(CENTURA ®，由Applied Materials, Inc.制造)中在以下条件范围下对硅晶片进行热处理。
气氛：氢气、氯化氢气体
氢气流量：40 L/min
氯化氢气体流量：1 L/min
热处理温度：1150℃至1250℃
热处理时间：30-300秒。
由预焙烧步骤S5产生的硅晶片的表面层的边缘优选为100 nm至300 nm，并且更优选150 nm±10 nm。
在外延层形成步骤S6中，外延层优选在已经经历预焙烧步骤S5的硅晶片上在以下条件范围下生长。
掺杂剂气体：磷化氢(PH3)气体
材料源气体：三氯硅烷(SiHCl3)气体
载气：氢气
生长温度：1050℃至1150℃
外延层的厚度：1 μm至10 μm
外延层电阻率：0.01 mΩ·cm至10 mΩ·cm
磷浓度：4.44×1014个原子/cm3至4.53×1018个原子/cm3。
通过进行外延层形成步骤S6，制造在硅晶片的表面上形成硅外延层的外延硅晶片。
通过进行上述过程流程，可以提供硅晶片，其可以减少在外延层中产生SF，并且提供其中在外延层中SF密度降低的外延硅晶片。具体地，提供之前不存在的新的硅晶片，其中硅晶片直径为200 mm，加入磷，使得电阻率为0.5 mΩ·cm至1.2 mΩ·cm，并且用碳致密掺杂硅晶片，使得碳浓度为3.0×1016个原子/cm3或更大。
通过高浓度的碳掺杂，降低硅晶片中大的位错环缺陷的密度。硅晶片有效地用作外延生长的体晶片，其可以减少外延缺陷(在外延层的表面上观察到的LPD或SF)的产生。
此外，通过将硅晶片的氧浓度配置在4.0×1017个原子/cm3至10×1017个原子/cm3的范围内，当掺杂碳时，可以防止差的器件耐压性。
此外，通过在形成硅外延层之前对硅晶片进行氩气退火，硅晶片的表面层中的碳浓度降低，并且可以减少在硅外延层形成期间产生的碳扩散到硅外延层的量。通过减少向硅外延层的碳扩散的量，在其中在外延硅晶片上制造器件的器件过程中热处理时，可以抑制由于在硅外延层中掺入的碳引起的缺陷的产生而导致的电特性的劣化。
在上述实施方案中，硅晶片的电阻率为0.5 mΩ·cm至1.2 mΩ·cm。然而，作为具有更好电阻率的硅晶片，优选电阻率为0.5 mΩ·cm至0.9 mΩ·cm。电阻率越低，在外延层中SF的产生变得越明显，并因此根据本发明的碳掺杂的作用更明显。
此外，根据本实施方案的硅晶片由单晶锭制造，该单晶锭从掺杂磷的硅熔体生长，使得电阻率为1.2 mΩ·cm或更小。由于致密地加入磷，消除在单晶锭的制造过程中产生氧化诱导的堆垛层错(OSF)的OSF环区，集中在锭的周围，并且变成无COP晶体区域。换言之，通过致密地加入磷，根据本实施方案的硅晶片能够设置为无COP硅晶片，并且能够防止在外延层中产生由COP引起的缺陷。
实施例
以下，描述本发明的实施例以及对比实施例的实验条件和评价结果。
<位错环评价>
评价以下实施例1以及对比实施例1的位错环。
<实施例1>
在实施例1中，在参照图3描述的外延硅晶片的制造流程的条件范围下制造外延硅晶片。单晶锭的生长条件是通过在硅原料熔化之前加入碳粉末，并且通过在硅原料熔化之后向硅熔体中加入磷，使得单晶锭的直体的顶端上的电阻率为0.9 mΩ·cm，而制造单晶锭。从加入碳的单晶锭的直体的顶侧上的锭位置切割样品晶片，并通过进行预定的处理制造镜面硅晶片。当通过四点探针方法测量时，硅晶片的电阻率为0.75 mΩ·cm，并且硅晶片的碳浓度为5.0×1016个原子/cm3。
<对比实施例1>
与上述实施例1相比，除了在生长单晶锭的阶段不进行碳掺杂之外，在与实施例1相同的制造条件下制造硅晶片。与实施例1类似，切割电阻率为0.75 mΩ·cm的样品晶片，并通过进行预定的处理来生产镜面硅晶片。
将实施例1以及对比实施例1的硅晶片在深度方向上劈开，并且通过透射电子显微镜(TEM)观察劈开截面。图5A和5B是说明实施例1以及对比实施例1的外延硅晶片中位错环的评价结果的图。在图5A和5B中，横轴表示位错环尺寸，并且纵轴表示位错环密度。图5A显示对比实施例1的未掺杂碳的硅晶片的结果，并且由于使用从在SF成核温度区中具有长停留时间的晶体的顶侧切割的样品晶片，观察到大量尺寸超过60 nm的大的位错环。另一方面，图5B显示实施例1的用碳致密掺杂的硅晶片的结果，并且由于使用从在SF成核温度区中具有长停留时间的晶体的顶侧切割的样品晶片，发现超过60 nm的大的位错环的密度显著降低，尽管观察到大量小的位错环。换言之，发现通过碳掺杂降低在硅晶片中形成的大的位错环的密度。
[LPD密度评价]
当使用从在形成SF核的温度区中具有长停留时间的锭的直体的顶侧切割的样品硅晶片形成硅外延层时，在外延层中频繁产生SF，并且LPD密度增加，并因此，在本实施例中，生产从直体的顶侧切割的用于下面的实施例2和3以及对比实施例2和3的样品硅晶片，并且测量在外延层形成之后在外延层的表面上观察到的LPD密度。
在实施例以及对比实施例中作为共同处理进行的背面氧化物膜形成步骤和外延层形成步骤的具体条件如下。
[背面氧化物膜形成条件]
在以下条件下，在每个硅晶片的背面(与形成外延层的表面相对的表面)上形成背面氧化物膜。
原料气体：甲硅烷(SiH4)和氧气(O2)的混合气体
成膜方法：CVD方法
成膜温度：400℃
背面氧化物膜的厚度：550 nm。
通过蚀刻过程去除存在于每个硅晶片的斜切部分和背面的外围上的氧化物膜。
[氢气焙烧处理条件]
气氛：氢气
热处理温度：1200℃
热处理时间：30秒
[外延膜生长条件]
掺杂剂气体：磷化氢(PH3)气体
材料源气体：三氯硅烷(SiHCl3)气体
载气：氢气
生长温度：1080℃
外延层的厚度：4 μm
电阻率(外延膜电阻率)：0.3 Ω·cm。
<对比实施例2>
不进行碳掺杂，通过在其中观察到大量位错环的对比实施例1的硅晶片的表面上形成具有4 μm厚度的硅外延层而制造外延硅晶片。
<对比实施例3>
在对比实施例1的硅晶片上进行氩气退火(在氩气气氛下在1200℃下热处理30分钟)之后，通过在硅晶片的表面上形成具有4 μm厚度的硅外延层而制造外延硅晶片。
<实施例2>
对其中进行碳掺杂的实施例1的硅晶片不进行氩气退火，通过在硅晶片的表面上形成具有4 μm厚度的硅外延层而制造外延硅晶片。
<实施例3>
在对其中进行碳掺杂的实施例1的硅晶片进行氩气退火(在氩气气氛下在1200℃下热处理30分钟)之后，通过在硅晶片的表面上形成具有4 μm厚度的硅外延层而制造外延硅晶片。外延生长过程的条件与实施例2和3以及对比实施例2和3相同。
使用表面缺陷检查器件(SURFSCAN SP-1，由KLA-Tencor Corporation制造)测量对比实施例2的外延硅晶片的硅外延层的表面上的LPD密度。具体地，在正常模式(DCN模式)下进行测量，并测量在外延层的表面上观察到的尺寸为90 nm或更大的LPD的密度。测量区域是在径向上排除从外延硅晶片的圆周边缘到距圆周边缘3 mm的环形区域的外延层的表面。所计数的LPD的数目可以视为SF的数目。结果是，由于检测的数量太大而导致的溢出(100,000个缺陷/晶片或更大)，不能进行LPD本身的测量。在对比实施例3中，其中对硅晶片进行氩气退火，虽然与对比实施例2相比LPD密度可降低，但也观察到235个LPD/晶片。在与对比实施例2相同的条件下进行对每个实施例和每个对比实施例的以下LPD密度测量。
当测量实施例2中的外延硅晶片的硅外延层的表面上的LPD密度时，观察到90,000个LPD/晶片或更大。这假定是由于存在大量尺寸小于60 nm的小的位错环，尽管硅晶片中的大的复合位错环的密度通过碳掺杂而降低。
在其中在外延生长过程之前对硅晶片进行氩气退火的实施例3中，外延层的表面上的LPD密度显著降低，并且观察到LPD密度为56个缺陷/晶片。这被认为是由于通过氩气退火去除存在于硅晶片的表面层中的尺寸小于60 nm的小的位错环。
考虑到上述内容，当对硅晶片进行碳掺杂和进行氩气退火时，增强降低在硅外延层中产生SF的作用，并且清楚的是，与对比实施例3相比，在形成外延层之后的LPD密度可以降低至约四分之一。
[碳浓度概况评价]
当致密掺杂碳时，由于在形成硅外延层期间的热处理，可能发生碳扩散到硅外延层，并因此，评价碳扩散到硅外延晶片的行为。
<实施例4>
制备具有高碳浓度(在深度方向上晶片约中心的碳浓度：6.5×1016个原子/cm3)的硅晶片，并且制造外延硅晶片，其中在不进行氩气退火的情况下形成与实施例2类似的硅外延层。
<实施例5>
在对与实施例4类似的硅晶片进行与实施例3相同的氩气退火后，制造其中形成硅外延层的外延硅晶片。
图6是说明实施例4和5的外延硅晶片的通过二次离子质谱法测量的碳浓度概况的研究发现的图。图6中的横轴表示距外延硅晶片的表面的深度，并且纵轴表示碳浓度。在硅外延层和硅晶片之间，在距外延硅晶片的表面4 μm的深度处存在界面。
在其中不对硅晶片进行氩气退火的实施例4中，低碳浓度层的宽度小于1 μm。即，与硅晶片的中心深度附近的碳浓度相比，在距硅晶片表面1 μm内的深度处，碳浓度降低。另一方面，在其中在形成硅外延层之前进行氩气退火的实施例5中，距硅外延层和硅晶片之间的界面，在晶片的深度方向上形成具有8.2 μm厚度的低碳浓度层，并且发现硅外延层的碳浓度几乎覆盖除了硅晶片界面附近之外的整个外延层，并且碳浓度为检测极限或更少(2.0×1015个原子/cm3或更小)。即，与硅晶片的中心深度附近的碳浓度相比，在距硅晶片表面8.2 μm内的深度处，碳浓度降低。低碳浓度层的厚度取决于氩气退火条件。例如，所有其它条件都与实施例5中的那些类似地设定，并且当热处理条件变为1150℃下10分钟时厚度为5.6 μm，当热处理条件变为1200℃下10分钟时为7.3 μm，当热处理条件变为1150℃下60分钟时为7.3 μm，并且当热处理条件变为1200℃下60分钟时为9.4 μm。换言之，通过调节氩气退火的热处理温度和时间，能够如期望地调节低碳浓度层的厚度。通过在硅晶片的表面层上形成预定厚度的低碳浓度层，可以减少从硅晶片到外延层的碳扩散的量。
[滑移位错评价]
对于以下对比实施例4和5以及实施例6和7，基于是否进行碳掺杂或氩气退火进行研究是否发生滑移位错(沿硅晶体表面的缺陷)。下面列出了对比实施例4和5以及实施例6和7共享的说明和条件。
电阻率：0.82 mΩ·cm
碳浓度：4.0×1016个原子/cm3
此外，其中进行氩气退火的对比实施例5以及实施例7的氩气退火在氩气气氛下在1200℃下热处理30分钟。此外，在以下描述中，“对应于外延层生长条件的热处理”是在外延器件(CENTURA ®，由Applied Materials, Inc.制造)内部没有引入材料源气体的情况下进行的热处理，并且是指在氢气气氛下在1150℃下热处理10分钟。
<对比实施例4>
对不掺杂碳的硅晶片不进行氩气退火，进行对应于外延层生长条件的热处理(单独的热处理不引起硅外延层生长)。
<对比实施例5>
对不掺杂碳的硅晶片进行氩气退火，并且进行对应于外延层生长条件的热处理。
<实施例6>
对掺杂碳的硅晶片不进行氩气退火，进行对应于外延层生长条件的热处理。
<实施例7>
对掺杂碳的硅晶片进行氩气退火，并且进行对应于外延层生长条件的热处理。
对于每个硅晶片，通过X射线形貌术检查在晶片表面上观察到的滑移位错的存在。结果是，如图7所示，在任何硅晶片中都没有发现滑移位错，并且还发现即使当硅晶片致密掺杂碳时也不会发生滑移位错。
[验证电阻率、碳浓度和LPD密度]
对于以下对比实施例6和7以及实施例8和9，为了验证电阻率、碳浓度和LPD密度之间的相关性，在各种条件下制造硅晶片，在每个硅晶片的表面上形成外延层，并测量在外延层的表面上观察到的LPD密度。此外，以下对比实施例7以及实施例9的氩气退火是在氩气气氛下1200℃下热处理30分钟。
<对比实施例6>
不进行碳掺杂，掺杂磷，使得单晶锭的直体的顶端上的电阻率为1.2 mΩ·cm，并且单晶锭以在0.5 mΩ·cm至1.2 mΩ·cm范围内的电阻率生长，并且由单晶锭制造具有不同电阻率的多个硅晶片。对任何硅晶片不进行氩气退火，形成具有4 μm厚度的硅外延层。
<对比实施例7>
与对比实施例6类似，不进行碳掺杂，并且单晶锭以在0.5 mΩ·cm至1.2 mΩ·cm范围内的电阻率生长，并且由单晶锭制造具有不同电阻率的多个硅晶片。不进行碳掺杂，在对每一个硅晶片进行氩气退火之后，形成具有4 μm厚度的外延层。
<实施例8>
与对比实施例6类似，生长电阻率在0.5 mΩ·cm至1.2 mΩ·cm范围内的单晶锭，并且由单晶锭制造具有不同电阻率的多个硅晶片。进行碳掺杂，使得单晶锭的直体的顶端上的碳浓度为3.0×1016个原子/cm3，然而，对任何硅晶片不进行氩气退火，形成具有4 μm厚度的外延层。
<实施例9>
与对比实施例6类似，生长电阻率在0.5 mΩ·cm至1.2 mΩ·cm范围内的单晶锭，并且由单晶锭制造具有不同电阻率的多个硅晶片。进行碳掺杂，使得单晶锭的直体的顶端上的碳浓度为3.0×1016个原子/cm3，并且在对每一个硅晶片进行氩气退火之后，形成具有4μm厚度的外延层。
图8是实施例8和9以及对比实施例6和7中外延层的图，说明在外延层的表面上观察到的硅晶片的电阻率和LPD密度之间的关系。图8中的横轴显示当生长的锭的直体的整个长度的凝固量设定为1时，使用锭的直体的凝固速率切割硅晶片的位置。
如图8所示，在其中在外延生长过程之前进行碳掺杂而不进行氩气退火的实施例8中，在0.1凝固速率附近，在从锭的直体上的位置(其为在顶侧上的晶体区域)切割的硅晶片中观察到约5,000个缺陷/晶片的LPD密度，证实降低LPD密度的作用。然而，在0.3的凝固速率附近，在从锭的直体上的位置切割的硅晶片中，LPD密度溢出。此外，当使用从底侧上的晶体区域切割的硅晶片时，即使对于具有0.5 mΩ·cm的极限电阻率的硅晶片，LPD密度也可以降低至150个缺陷/晶片或更少。
在其中在外延生长过程之前进行碳掺杂和进行氩气退火的实施例9中，即使当使用从顶侧上的晶体区域切割的硅晶片时，LPD密度也可以降低至60个缺陷/晶片或更少。这是由于高浓度的碳掺杂实现的位错环缺陷的细化，以及由于通过对硅晶片进行氩气退火消除细化的位错环缺陷，并且发现通过高浓度的碳掺杂和氩气退火的协同作用降低SF的作用极其显著。另一方面，当使用从底侧(其中凝固速率为0.6或更大)上的晶体区域切割的硅晶片时，其在SF成核温度区中具有短停留时间，LPD密度可以降低至总共10个缺陷/晶片或更少。
另一方面，在其中不进行碳掺杂和不对硅晶片进行氩气退火的对比实施例6中，当使用从顶侧上的晶体区域切割的硅晶片时，LPD密度溢出，并且尽管当使用从底侧上的晶体区域切割的硅晶片时LPD密度显著降低，但对于电阻率为0.5 mΩ·cm的硅晶片，LPD密度为100个缺陷/晶片或更大。此外，在其中在外延生长过程之前不进行碳掺杂而对硅晶片进行氩气退火的对比实施例7中，与对比实施例6相比，LPD密度可以降低。然而，当使用从顶侧上的晶体区域切割的硅晶片时，LPD密度为100个缺陷/晶片至300个缺陷/晶片。
基于上述结果，通过在外延生长过程之前进行3.0×1016个原子/cm3或更大的碳掺杂和对硅晶片进行氩气退火，在单晶锭的所有晶体区域中的外延层的表面上观察到的LPD密度可以降低到至少100个缺陷/晶片。此外，即使对硅晶片不进行氩气退火，通过进行碳掺杂，在底侧上的晶体区域中LPD密度可以降低到100个缺陷/晶片或更少。尽管本实施例没有公开开发的所有实验实施例，本发明的发明人发现，当加入至少3.0×1016个原子/cm3或更大的高浓度的碳时，与不加入碳的情况相比，电阻率为0.5 mΩ·cm至1.2 mΩ·cm的硅晶片在外延生长过程之后的LPD密度可以减小。
[器件耐压特性的评价]
评价器件耐压特性。在该实施例中，器件耐压性是半导体器件的质量特性之一，并且意指在配置半导体器件的栅极和源极之间的路径是短路的状态下，通过逐渐增加漏极和源极之间的电压而发生击穿时的电压。
当硅晶片中的氧扩散到制造半导体器件的外延层中时，存在器件耐压特性可能受到影响的担忧。因此，本发明的发明人制备了具有六个不同水平的氧浓度的硅晶片，在每个硅晶片上形成硅外延层，并研究了基于氧浓度差异，器件耐压特性是否存在差异。此外，基于硅晶片是否掺杂碳，研究了器件耐压特性是否存在差异。
具体地，在表1中的样品1-12中的每个外延硅晶片上制造半导体器件，在配置半导体器件的栅极和源极之间的路径是短路的状态下，在漏极和源极之间施加预定电压，并且当发生击穿时耐压特性确定为“差”，而当不发生击穿时耐压特性确定为“良好”。
样品1-6中的外延硅晶片直径为200 mm，加入磷，并且具有电阻率为0.75 mΩ·cm的硅晶片上形成的具有4 μm厚度的硅外延层，并且是其中在具有六个不同水平的氧浓度的每个硅晶片上形成外延层并且不加入碳的样品晶片。类似于样品1-6，样品7-12中的外延硅晶片直径为200 mm，加入磷，并且具有电阻率为0.75 mΩ·cm的硅晶片上形成的具有4 μm厚度的硅外延层，并且是其中碳浓度为6.0×1016个原子/cm3并且在具有六个不同水平的氧浓度的每个硅晶片上形成外延层的样品晶片。碳浓度和氧浓度各自是通过抛光减薄硅晶片，然后使用SIMS测量在深度方向上硅晶片约中心的浓度而获得的值。
表1
外延硅晶片 <![CDATA[碳浓度(个原子/cm<sup>3</sup>)]]> <![CDATA[氧浓度(个原子/cm<sup>3</sup>)]]> 耐压特性
样品1 检测极限或更少 <![CDATA[18×10<sup>17</sup>]]> 差
样品2 检测极限或更少 <![CDATA[15×10<sup>17</sup>]]> 良好
样品3 检测极限或更少 <![CDATA[13×10<sup>17</sup>]]> 良好
样品4 检测极限或更少 <![CDATA[10×10<sup>17</sup>]]> 良好
样品5 检测极限或更少 <![CDATA[8.0×10<sup>17</sup>]]> 良好
样品6 检测极限或更少 <![CDATA[4×10<sup>17</sup>]]> 良好
样品7 <![CDATA[6.0×10<sup>16</sup>]]> <![CDATA[18×10<sup>17</sup>]]> 差
样品8 <![CDATA[6.0×10<sup>16</sup>]]> <![CDATA[15×10<sup>17</sup>]]> 差
样品9 <![CDATA[6.0×10<sup>16</sup>]]> <![CDATA[13×10<sup>17</sup>]]> 差
样品10 <![CDATA[6.0×10<sup>16</sup>]]> <![CDATA[10×10<sup>17</sup>]]> 良好
样品11 <![CDATA[6.0×10<sup>16</sup>]]> <![CDATA[8.0×10<sup>17</sup>]]> 良好
样品12 <![CDATA[6.0×10<sup>16</sup>]]> <![CDATA[4.0×10<sup>17</sup>]]> 良好
如表1所示，证实当进行碳掺杂时，样品7-9的器件耐压性可能是差的。然而，即使当进行碳掺杂时，证实通过将氧浓度配置为10×1017个原子/cm3或更小，可以防止差的器件耐压性。
注意，前述实施例仅出于解释的目的而提供，并且不以任何方式解释为限制本发明。尽管已经参考示例性实施方案描述了本发明，应当理解，本文使用的词语是描述和说明性的词语，而不是限制性词语。在所附权利要求书的范围内，如当前所述和修改的，可以进行改变，而不偏离本发明各方面的范围和精神。尽管本文已参考特定的结构、材料和实施方案描述了本发明，本发明不旨在局限于本文公开的细节；相反，本发明扩展到所有功能上等同的结构、方法和用途，例如在所附权利要求的范围内。
本发明不限于上述实施方案，并且在不脱离本发明的范围的情况下，各种变化和修改是可能的。

Claims (44)

1.直径为200 mm的外延晶片，其包含：
电阻率为1.2 mΩ-cm或更小的硅基材；
在所述硅基材上的外延层；和
在所述外延层和所述硅基材之间的边界；
其中在深度方向上所述硅基材约中心处所述硅基材的碳浓度为3.0×1016个原子/cm3或更大。
2.权利要求1所述的外延晶片，其中在深度方向上所述硅基材约中心处所述碳浓度在3.0×1016个原子/cm3至5.0×1017个原子/cm3的范围内。
3.权利要求1所述的外延晶片，其中所述硅基材从距所述边界约5 μm的深度开始，所述碳浓度降低10%或更多。
4.权利要求1所述的外延晶片，其中所述硅基材从距所述边界约8 μm的深度开始，所述碳浓度降低10%或更多。
5.权利要求1所述的外延晶片，其中所述硅基材从距所述边界约15 μm的深度开始，所述碳浓度降低10%或更多。
6.权利要求1所述的外延晶片，其中所述外延层的顶表面含有100个或更少的尺寸为0.09 μm或更大的光点缺陷(LPD)。
7.权利要求1所述的外延晶片，其中所述外延层的顶表面含有60个或更少的尺寸为0.09 μm或更大的LPD。
8.权利要求1所述的外延晶片，进一步包含在4.0×1017个原子/cm3至10×1017个原子/cm3的范围内的所述硅基材的氧浓度。
9.权利要求1所述的外延晶片，其中所述硅基材的电阻率在0.5 mΩ-cm至1.2 mΩ-cm的范围内。
10.权利要求1所述的外延晶片，其中所述硅基材基本上不含晶体起源的颗粒。
11.直径为200 mm的外延晶片，其包含：
电阻率为1.2 mΩ-cm或更小的硅基材，并且在深度方向上所述硅基材约中心处碳浓度为3.0×1016个原子/cm3或更大；
在所述硅基材上的外延层；和
在所述外延层和所述硅基材之间的边界；
其中所述硅基材在所述边界附近进一步具有低碳浓度层。
12.权利要求11所述的外延晶片，其中所述碳浓度在3.0×1016个原子/cm3至5.0×1017个原子/cm3的范围内。
13.权利要求11所述的外延晶片，其中所述硅基材中的所述低碳浓度层在所述边界的约5 µm内，并且在所述低碳浓度层中所述碳浓度降低10%或更多。
14.权利要求11所述的外延晶片，其中所述硅基材中的所述低碳浓度层在所述边界的约8 µm内，并且在所述低碳浓度层所述碳浓度降低10%或更多。
15.权利要求11所述的外延晶片，其中在所述硅基材中的所述低碳浓度层在所述边界的约15 µm内，并且在所述低碳浓度层中所述碳浓度降低10%或更多。
16.权利要求11所述的外延晶片，其中所述外延层的顶表面含有100个或更少的尺寸为0.09 μm或更大的光点缺陷(LPD)。
17.权利要求11所述的外延晶片，其中所述外延层的顶表面含有60个或更少的尺寸为0.09 μm或更大的LPD。
18.权利要求11所述的外延晶片，进一步包含在4.0×1017个原子/cm3至10×1017个原子/cm3的范围内的所述硅基材的氧浓度。
19.权利要求11所述的外延晶片，其中所述硅基材的电阻率在0.5 mΩ-cm至1.2 mΩ-cm的范围内。
20.权利要求11所述的外延晶片，其中所述硅基材基本上不含晶体起源的颗粒。
21.直径为200 mm的硅晶片，电阻率为1.2 mΩ-cm或更小，并且在深度方向上所述硅晶片约中心处碳浓度为3.0×1016个原子/cm3或更大。
22.权利要求21所述的硅晶片，其中在深度方向上所述硅基材约中心处所述碳浓度在3.0×1016个原子/cm3至5.0×1017个原子/cm3的范围内。
23.权利要求21所述的硅晶片，其中
所述硅晶片具有顶表面，和
从距所述顶表面5 µm内的深度开始，所述碳浓度降低10%或更多。
24.权利要求21所述的硅晶片，其中
所述硅晶片具有顶表面，和
从距所述顶表面8 µm内的深度开始，所述碳浓度降低10%或更多。
25.权利要求21所述的硅晶片，其中
所述硅晶片具有顶表面，和
从距所述顶表面15 µm内的深度开始，所述碳浓度降低10%或更多。
26.权利要求21所述的硅晶片，进一步包含在4.0×1017个原子/cm3至10×1017个原子/cm3的范围内的氧浓度。
27.权利要求21所述的硅晶片，其中所述硅晶片的电阻率在0.5 mΩ-cm至1.2 mΩ-cm的范围内。
28.权利要求21所述的硅晶片，其中所述硅晶片基本上不含晶体起源的颗粒。
29.直径为200 mm的外延晶片，其包含：
电阻率为1.2 mΩ-cm或更小的硅基材；
在所述硅基材的顶部上的外延层；和
在所述外延层和所述硅基材之间的边界；
其中
在深度方向上所述硅基材约中心处的所述硅基材中的碳浓度为3.0×1016个原子/cm3或更大，其中从距所述边界5 µm至15 µm的深度开始，所述碳浓度降低10%或更多。
30.权利要求29所述的外延晶片，其中在深度方向上所述硅基材约中心处所述碳浓度在3.0×1016个原子/cm3至5.0×1017个原子/cm3的范围内。
31.权利要求29所述的外延晶片，其中所述外延层的顶表面具有100个或更少的尺寸为0.09 μm或更大的LPD。
32.权利要求29所述的外延晶片，进一步包含在4.0×1017个原子/cm3至10×1017个原子/cm3的范围内的所述硅基材的氧浓度。
33.权利要求29所述的外延晶片，其中所述硅基材具有顶表面和底表面，并且从所述顶表面或所述底表面测量电阻率为1.2 mΩ-cm或更小。
34.直径为200 mm的硅晶片，其掺杂磷并且电阻率为1.2 mΩ-cm或更小，
所述硅晶片包含顶表面和底表面；
其中在深度方向上所述硅基材约中心处的所述硅晶片中的碳浓度为3.0×1016个原子/cm3或更大，并且其中从距所述顶表面5 µm至15 µm的深度开始，所述碳浓度降低10%或更多。
35.权利要求34所述的硅晶片，其中在深度方向上所述硅基材约中心处所述碳浓度在3.0×1016个原子/cm3至5.0×1017个原子/cm3的范围内。
36.权利要求34所述的硅晶片，进一步包含在4.0×1017个原子/cm3至10×1017个原子/cm3的范围内的氧浓度。
37.权利要求34所述的硅晶片，其中从所述顶表面或所述底表面测量所述电阻率为1.2mΩ-cm或更小。
38.制造外延晶片的方法，其包括：
向坩埚中的硅熔体中加入磷和碳；
将所述坩埚放置在炉中；
用提拉器从所述硅熔体中旋转提拉单晶；
将所述单晶切成至少一个硅晶片；和
在所述硅晶片的表面上形成外延层，其中在深度方向上所述硅基材约中心处的所述硅晶片的碳浓度为3.0×1016个原子/cm3或更大。
39.权利要求38所述的方法，进一步包括在充满氩气的气氛中在1150℃至1250℃之间的温度下加热所述硅晶片。
40.权利要求39所述的方法，其中加热所述硅晶片进行30-120分钟之间的持续时间。
41.权利要求38所述的方法，进一步包括向所述硅熔体施加磁场并控制所述炉中的压力，使得所述硅晶片的氧浓度在4.0×1017个原子/cm3至10×1017个原子/cm3之间。
42.权利要求41所述的方法，其中在所述硅晶片的深度方向上从约一半处测量所述氧浓度。
43.权利要求38所述的方法，其中所述硅晶片的电阻率为1.2 mΩ·cm或更小。
44.权利要求38所述的方法，其中所述硅晶片的直径为约200 mm。
CN202211368047.4A 2021-11-04 2022-11-03 硅晶片和外延硅晶片 Pending CN116072515A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2021180296 2021-11-04
JP2021-180296 2021-11-04
JP2022093899A JP2023070019A (ja) 2021-11-04 2022-06-09 シリコンウェーハおよびエピタキシャルシリコンウェーハ
JP2022-093899 2022-06-09
US17/853469 2022-06-29
US17/853,469 US20230133472A1 (en) 2021-11-04 2022-06-29 Silicon wafer and epitaxial silicon wafer

Publications (1)

Publication Number Publication Date
CN116072515A true CN116072515A (zh) 2023-05-05

Family

ID=85983945

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211368047.4A Pending CN116072515A (zh) 2021-11-04 2022-11-03 硅晶片和外延硅晶片

Country Status (4)

Country Link
KR (1) KR20230065174A (zh)
CN (1) CN116072515A (zh)
DE (1) DE102022211608A1 (zh)
TW (1) TW202328511A (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6491752B1 (en) 1999-07-16 2002-12-10 Sumco Oregon Corporation Enhanced n-type silicon material for epitaxial wafer substrate and method of making same
DE112014002133B4 (de) 2013-04-24 2017-06-22 Sumco Techxiv Corporation Herstellungsverfahren für einen Einkristall, Silicium-Einkristall, Verfahren zur Herstellung eines Siliciumwafers, Herstellungsverfahren für einen Silicium-Epitaxialwafer, sowie Silicium-Epitaxialwafer

Also Published As

Publication number Publication date
DE102022211608A1 (de) 2023-05-04
KR20230065174A (ko) 2023-05-11
TW202328511A (zh) 2023-07-16

Similar Documents

Publication Publication Date Title
JP4805681B2 (ja) エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
KR101473784B1 (ko) 에피택셜 실리콘 웨이퍼의 제조 방법 및, 에피택셜 실리콘 웨이퍼
JP5938969B2 (ja) エピタキシャルウエーハの製造方法および固体撮像素子の製造方法
CN110603350B (zh) 外延硅晶片的制造方法及外延硅晶片
US6682597B2 (en) Silicon wafer, and heat treatment method of the same and the heat-treated silicon wafer
WO2010131412A1 (ja) シリコンウェーハおよびその製造方法
US6428619B1 (en) Silicon wafer, and heat treatment method of the same and the heat-treated silicon wafer
JP4510997B2 (ja) シリコン半導体基板およびその製造方法
JPH11204534A (ja) シリコンエピタキシャルウェーハの製造方法
JP4270713B2 (ja) シリコンエピタキシャルウェーハの製造方法
US20230133472A1 (en) Silicon wafer and epitaxial silicon wafer
US20230132859A1 (en) Silicon wafer and epitaxial silicon wafer
CN116072515A (zh) 硅晶片和外延硅晶片
US8460463B2 (en) Silicon wafer and method for producing the same
JP2023070067A (ja) シリコンウェーハおよびエピタキシャルシリコンウェーハ
JP2023070066A (ja) シリコンウェーハおよびエピタキシャルシリコンウェーハ
JP2024038818A (ja) シリコンウェーハおよびエピタキシャルシリコンウェーハ
TW201909246A (zh) 晶圓製造方法和晶圓
US20230073641A1 (en) Manufacturing method for semiconductor silicon wafer
CN108511317B (zh) 外延晶圆的制造方法及外延晶圆
WO2021166895A1 (ja) 半導体シリコンウェーハの製造方法
JP4683171B2 (ja) 半導体ウェーハの評価方法
JP3903643B2 (ja) エピタキシャルウェーハの製造方法
JP2023167343A (ja) シリコンウェーハ及びエピタキシャルシリコンウェーハ
JP5434239B2 (ja) シリコンウェーハの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination