JP5434239B2 - シリコンウェーハの製造方法 - Google Patents

シリコンウェーハの製造方法 Download PDF

Info

Publication number
JP5434239B2
JP5434239B2 JP2009111240A JP2009111240A JP5434239B2 JP 5434239 B2 JP5434239 B2 JP 5434239B2 JP 2009111240 A JP2009111240 A JP 2009111240A JP 2009111240 A JP2009111240 A JP 2009111240A JP 5434239 B2 JP5434239 B2 JP 5434239B2
Authority
JP
Japan
Prior art keywords
wafer
polysilicon layer
silicon
silicon wafer
bmd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009111240A
Other languages
English (en)
Other versions
JP2010263009A (ja
Inventor
靖史 行本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2009111240A priority Critical patent/JP5434239B2/ja
Publication of JP2010263009A publication Critical patent/JP2010263009A/ja
Application granted granted Critical
Publication of JP5434239B2 publication Critical patent/JP5434239B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、半導体デバイス用の基板等に好適に使用されるシリコンウェーハおよびその製造方法に関する。
半導体デバイス用の基板として用いられるシリコンウェーハは、一般にチョクラルスキー法(以下、「CZ法」という)により育成されたシリコン単結晶インゴットから切り出され、研磨等の工程を経て製造される。
シリコンウェーハには酸素が不純物として含まれており、この酸素不純物は、転位や欠陥等を生じさせる酸素析出物(以下、「BMD(Bulk Micro Defect)」ともいう)を形成する。BMDは、シリコン単結晶を引き上げる際に結晶内に導入された微小な核(酸素析出核)が、例えばデバイス製造工程における酸化熱処理等の熱処理により成長して形成されることが知られている。このBMDが、半導体デバイスが形成されるウェーハの表面近傍(表層部)にある場合、リーク電流の増大や酸化膜の絶縁性(酸化膜耐圧)低下の原因になるなど、デバイスの特性に大きな影響を及ぼす。
一方、ウェーハの内部に形成されたBMDは、汚染不純物(特に、金属不純物)を捕獲してウェーハ表層部から取り除くゲッタリングサイトとなる。デバイス製造工程には、例えばドライエッチング工程など、金属汚染を発生させるような装置が使われる場合もあり、ウェーハが優れたゲッタリング能力を有していることは極めて重要である。
そのため、従来から、ウェーハの表層部には酸素析出物などの欠陥が存在せず、ウェーハの内部または裏面には、酸素析出物や、多結晶シリコン(ポリシリコン)層、高濃度リン拡散層などのゲッタリングサイトを存在させるシリコンウェーハの製造方法が開発されてきた。
例えば、特許文献1には、ウェーハをNH3などの窒化ガスを含む雰囲気中で熱処理してウェーハ内部に空孔を注入した後に、高温熱処理を行って、ウェーハ表面に無欠陥層(以下、「DZ層(Denuded Zone)」という)を形成するとともに、その後、酸素析出熱処理を行って、内部にBMDを析出させるシリコンウェーハの製造方法が記載されている。これによって、表層部にDZ層を有するとともに、内部に十分なBMD密度を有するゲッタリング能力に優れるシリコンウェーハを作製することができるとしている。
特開2003−31582号公報
確かに、前掲の特許文献1に記載されるように、RTA処理を例えば窒化ガス雰囲気中で行えば、ウェーハ内部に空孔が注入され、ウェーハ内部に十分なBMD密度を有するゲッタリング能力に優れたシリコンウェーハを提供することができる。
近年、絶縁ゲートバイポーラトランジスター(IGBT;Insulated Gate Bipolar Transistor)の開発などが進められている。IGBTは、メモリ等のLSIのようにウェーハの表面近傍だけを横方向に使う素子ではなく、ウェーハを縦方向(ウェーハ厚み方向)に使う素子であるため、その特性はウェーハのバルクの品質に影響される。このため、ウェーハ表層部のCOPやBMDだけではなく、ウェーハ内部のCOPやBMDをも低減化する必要が出てきた。また、IGBT用ウェーハに限らず、近年、デバイス製造工程における一層のクリーン化が進み、不純物汚染の危険性も大幅に低減されたことにより、ウェーハに要求される品質として、COP、転位クラスターに限らず、結晶欠陥の一種であるBMDさえも限りなく低減させたシリコンウェーハが次世代ウェーハとして今後要求されることが予想される。
シリコンウェーハ中の酸素濃度が低い場合は、BMD析出核の形成そのものが抑制されてBMDを低減させることができるが、ウェーハ内部まで低酸素であるため、ウェーハの強度が弱くなるという問題が発生する。
本発明は、ウェーハの表層部に結晶欠陥が存在せず、ウェーハ内部においてもBMDやその他の結晶欠陥が低減されたシリコンウェーハ、およびその製造方法を提供することを目的とする。
上記の課題を解決するために、本発明者は、シリコンウェーハの表面、裏面および面取り面から構成される全表面(以下、「外表面」という)にあらかじめポリシリコン層を形成した状態で急速加熱・急速冷却する熱処理(以下、「RTA(Rapid Thermal Annealling)処理」という)を施すことを試みた。
その結果、シリコンウェーハの外表面にあらかじめポリシリコン層を形成することにより、ウェーハ内部の金属不純物汚染が抑制でき、かつウェーハ厚み方向全域に亘ってBMD密度が低減できることを確認し、本発明をなすに至った。
本発明は、下記(1)のシリコンウェーハの製造方法を要旨とする。
(1)CZ法により育成されたシリコン単結晶インゴットから切り出された無欠陥領域からなるシリコンウェーハの外表面の全域酸化膜を形成した後にポリシリコン層を形成する工程と、前記ポリシリコン層を形成したウェーハにNH 3 (アンモニア)ガスとArガスを用いた雰囲気でRTA処理を施す工程と、前記RTA処理後のウェーハのすくなくとも一方の主面のポリシリコン層を除去する工程とを有することを特徴とするシリコンウェーハの製造方法。
本発明のシリコンウェーハの製造方法によれば、ウェーハ内部の金属不純物濃度が極めて低く、ウェーハの表層部に結晶欠陥が存在せず、かつ、ウェーハ内部においてもBMDやその他の結晶欠陥が低減されたシリコンウェーハを製造することができる。
本発明の製造方法で得られたシリコンウェーハ(以下、本発明のシリコンウェーハという。)は、ウェーハの表層部に結晶欠陥が存在せず、ウェーハ内部においてもBMDやその他の結晶欠陥が低減されたウェーハであって、デバイス特性に悪影響を与えない次世代シリコンウェーハとして有効である。
V(シリコン単結晶の引き上げ速度)/G(引き上げ直後の単結晶内の成長方向の温度勾配)と格子間シリコン型点欠陥濃度および空孔型点欠陥濃度との関係を示した図である。 実施例の結果で、本発明の製造方法により製造したシリコンウェーハにおけるBMD密度の測定結果を比較例と対比して示す図である。
本発明のシリコンウェーハの製造方法は、CZ法により育成されたシリコン単結晶インゴットから切り出された無欠陥領域からなるシリコンウェーハの外表面にポリシリコン層を形成する工程と、前記ポリシリコン層を形成したウェーハにRTA処理を施す工程と、前記RTA処理後のウェーハのすくなくとも一方の主面のポリシリコン層を除去する工程とを有することを特徴とする方法である。以下、各工程について詳細に説明する。
(a)シリコンウェーハの外表面にポリシリコン層を形成する工程
本発明のシリコンウェーハの素材としては、CZ法により育成されたシリコン単結晶インゴットから切り出された無欠陥領域からなるシリコンウェーハを使用する。ここでいう無欠陥領域とはCOP、OSFおよび転位クラスターが存在しない結晶領域のことである。
この無欠陥領域からなるシリコンウェーハの製造に供されるシリコン単結晶インゴットは、単結晶の引き上げ速度をV、引き上げ直後の単結晶内の成長方向の温度勾配をGとしたとき、V/Gを、以下に述べる適正な範囲に維持することにより得られる。
図1は、前掲の特許文献1に示されている図で、V/Gと格子間シリコン型点欠陥濃度および空孔型点欠陥濃度との関係を図式的に表現したものである。この図は、空孔領域と格子間シリコン領域の境界がV/Gにより決定されることを説明しており、ボロンコフ(Voronkov)理論と呼ばれている。
図1において、横軸のV/Gが臨界点より小さい領域は格子間シリコン型点欠陥が優勢に存在する領域であり、さらにV/Gが(V/G)Iよりも小さい領域[I]は格子間シリコン型点欠陥の凝集体(「転位クラスター」と称される)が存在する領域である。一方、V/Gが臨界点より大きい領域は空孔型点欠陥が優勢に存在する領域であり、さらにV/Gが(V/G)Vよりも大きい領域[V]は空孔型点欠陥の凝集体(「COP」と称される)が存在する領域である。(V/G)Iと(V/G)Vの間の領域[P]は格子間シリコン型点欠陥の凝集体や空孔型点欠陥の凝集体の存在しないパーフェクト領域である。なお、領域[P]のうち、臨界点を境にして格子間シリコン型点欠陥が優勢な側は領域[PI]、空孔型点欠陥が優勢な側は領域[PV]である。また、領域[P]に隣接する領域[V]にはOSF(Oxidation Induced Stacking Fault)核が形成されるOSF核形成領域が存在する。
図1に示すように、単結晶の引き上げ速度を調整して、V/Gを(V/G)I〜(V/G)Vの範囲内に維持することにより、全体がパーフェクト領域[P]からなるシリコン単結晶インゴットが得られ、このインゴットから無欠陥領域からなるシリコンウェーハを切り出すことができる。
このウェーハにはCOP、OSFおよび転位クラスターの結晶欠陥が最初から含まれていないので、これらの結晶欠陥を起因としたデバイス特性の低下を排除することができる。ウェーハ中の酸素濃度は、7×1017〜16×1017atoms/cm3(ASTM F−121,1979)がのぞましい。酸素濃度が7×1017atoms/cm3未満であれば、BMD析出核の形成そのものが抑制されるものの、ウェーハ内部まで低酸素であるため、ウェーハの強度が弱くなるという問題が発生する。本発明では、RTA処理を行うことで酸素が外方拡散するため、表層部を除いたウェーハ内部の酸素濃度は高いので、ウェーハ強度に優れるという利点がある。
次に、この無欠陥領域からなるシリコンウェーハの外表面の全域にポリシリコン層を形成する。ポリシリコン層の形成に際しては、先ず、ウェーハ外表面にあらかじめ酸化膜を形成し(酸化膜付け)、その後に、例えばCVD法によりポリシリコン層を形成する。
酸化膜付けは、例えば、後述する実施例で採用しているように、熱酸化等により行えばよい。具体的には、酸素を含む雰囲気(空気)中で、600〜700℃で10分間程度加熱する。
ポリシリコン層の形成は、モノシラン(SiH4)等の原料ガスを反応炉内に導入し、600〜700℃に熱せられたウェーハ表面にポリシリコンを析出、成長させる。ポリシリコン層の層厚は、0.1〜10μmとするのが望ましい。ポリシリコン層は、後述する最終の工程で一方の主面だけを残すように除去することにより、ゲッタリングサイトとして機能させることができる。また、層厚が0.1μm以上であれば十分なゲッタリング能力が得られるとともに、後述するRTA処理時におけるシリコンウェーハ表層部への金属不純物の拡散や空孔注入を抑制することができる。一方、層厚が10μmを超えると、生産性が低下する。
(b)RTA処理工程
前記ポリシリコン層を形成したシリコンウェーハにRTA処理を施す。このRTA処理は、シリコン単結晶インゴットの引き上げ過程で結晶内に導入され、ウェーハ内部に取り込まれた微小な酸素析出核およびシリコンウェーハの外表面にポリシリコン層を形成する過程でウェーハ内部に新たに導入された微小な酸素析出核を消滅させるために行うものである。
RTA処理の温度と時間は、ウェーハ内部に存在する微小な酸素析出核を消滅できるように、適切な温度と時間を設定すればよい。処理温度が低すぎると処理に時間がかかり、高すぎるとシリコンが溶融するので、1150℃〜シリコンの融点(1410℃)の範囲で熱処理することが望ましい。処理時間は、処理温度にもよるが、スリップ発生を低減する観点からは、60秒以下とするのが望ましい。また、RTA処理の昇温工程では昇温速度を10〜150℃/secの範囲とすることが望ましい。10℃/sec未満では生産性が悪く、150℃/secを超えるとウェーハにスリップ転位が発生しやすくなる。降温工程における降温速度も昇温速度と同様の観点から、降温速度を10〜150℃/secの範囲とすることが望ましい。
RTA処理には、急速に昇温・降温を行えるランプアニール炉の使用が、昇温・降温を迅速に行い、またウェーハに過大な熱量を与えることなく処理を行えるので望ましい。
RTA処理の際のガス雰囲気としては、アンモニアや窒素等を含む窒化ガス雰囲気、酸素等を含む酸化性ガス雰囲気、水素等を含む還元性ガス雰囲気などのガス雰囲気が挙げられる。前記の酸素析出核は微小なシリコン酸化物(SiO2)を形成しており、ガス雰囲気に関係なく、RTA処理における処理温度・時間が適切であれば、ウェーハの内部まで溶解(固溶)させることができる。
ただし、水素ガスなどの還元性雰囲気中でRTA処理を行った場合は、ポリシリコン層が水素によって還元されてポリシリコン層の層厚が減少し、層厚の減少に伴って、ポリシリコン層の表面に付着した雰囲気中の金属がウェーハ内部に熱拡散し易くなり、その結果、ウェーハ内部にCu、Niなどの金属不純物汚染が生じる危険性が高くなる。したがって、RTA処理の際の雰囲気としては、還元性雰囲気を避け、金属不純物汚染の危険が少ない窒化ガス雰囲気または酸化性ガス雰囲気とするのが望ましい。
例えば、外表面がポリシリコン層によって被覆されていないシリコンウェーハに対して、RTA処理を窒化ガス雰囲気中で行うと、通常はウェーハ内部にBMDの析出を促進させる空孔が注入されることになるが、シリコンウェーハの外表面の全域に亘ってポリシリコン層が形成されているので、窒化ガス雰囲気中でRTA処理を行っても、空孔のウェーハ内部への導入が妨げられ、ウェーハ内部での微小酸素析出核の形成を防止することができる。
また、シリコンウェーハの内部にCOPが含まれている場合は、還元性雰囲気中で加熱してCOPを消滅させる必要があるが、本発明では、COPが含まれていない無欠陥領域からなるウェーハを使用しているので、窒化ガス雰囲気中でRTA処理を行うことができる。
(c)シリコンウェーハの外表面のポリシリコン層の除去工程
RTA処理後に、シリコンウェーハの外表面に形成したポリシリコン層を除去する。ウェーハの外表面に形成したポリシリコン層は全て除去してもよいし、一方の主面(例えばウェーハの裏面側となる主面)のみポリシリコン層を残すようにポリシリコン層を除去してもよい。残されたポリシリコン層は、ゲッタリングサイトとして機能する。
ポリシリコン層の除去は、機械的な研磨により行えばよいが、これに限定されない。シリコンウェーハの表面の平坦度に影響を与えることなくポリシリコン層を除去できる方法であればいずれも適用可能である。
なお、ポリシリコン層の形成により、ポリシリコン層と接するウェーハ表面近傍にはダメージ(歪み)が導入されるため、ウェーハの表層部を研磨などの機械加工処理あるいはエッチングなどの化学加工処理により除去することが望ましく、除去する厚さは、形成したポリシリコン層の厚さの数倍程度以上を除去することが望ましい。例えば、後述する実施例で示すように、厚さ1.5μmのポリシリコン層を形成したときは、表面から約10μmを除去することが望ましい。
本発明のシリコンウェーハの製造方法によれば、無欠陥領域からなるシリコンウェーハを素材として使用し、その外表面にポリシリコン層を形成した状態でRTA処理を行っているので、表層部および内部を含めて、ウェーハ内においてBMDやその他の結晶欠陥が低減されたシリコンウェーハを製造することができる。
本発明のシリコンウェーハは、CZ法により育成されたシリコン単結晶インゴットから切り出された無欠陥領域からなるシリコンウェーハであって、ウェーハ内部の酸素析出物(BMD)が低減されたことを特徴とするシリコンウェーハである。このウェーハは、前述の本発明のシリコンウェーハの製造方法を適用して製造することができる。
本発明のシリコンウェーハは、一方の主面(すなわち、裏面)に、ゲッタリングサイトとして機能するポリシリコン層が形成されていることが望ましい。本発明のシリコンウェーハは、ウェーハの内部においてBMDが低減されており、ウェーハ自体にはゲッタリング機能が備わっていないので、半導体デバイス製造工程等このウェーハが素材として供される工程での金属汚染等を回避し、あるいはその懸念を払拭する必要があるためである。
BMDは、本来デバイス特性を阻害する結晶欠陥であるが、本発明のシリコンウェーハにはこのBMDが表層部は勿論、内部においても低減されている。BMDを析出させる微小な酸素析出核が消滅しているので、半導体デバイス製造工程に供された後にBMDが形成されることもない。したがって、本発明のシリコンウェーハを使用すれば、デバイス形成層を、リーク電流の増大や酸化膜耐圧の低下等、デバイス特性に対する影響を受けることなく、ウェーハの深さ方向にさらに拡げることができ、ウェーハを有効に利用することが可能となる。
直径200mmの無欠陥領域からなり、酸素濃度が11×1017atoms/cm3および15×1017atoms/cm3(ASTM F−121,1979)のシリコンウェーハを使用し、その外表面にポリシリコン層を形成した後、RTA炉を用いて窒化ガス雰囲気中でRTA処理を行った。このウェーハに、BMDを形成させる析出熱処理を施した後、ウェーハの断面を選択エッチングしてBMD密度を測定した。また、比較のため、ポリシリコン層の形成のみの場合(比較例1)、および、工程順を変えて、RTA処理後にポリシリコン層を形成した場合(比較例2)についても、同様の測定を行った。なお、酸素濃度が11×1017atoms/cm3のシリコンウェーハは、本発明例、比較例1および比較例2において、それぞれ、サンプルB1、サンプルA1およびサンプルC1とした。また、15×1017atoms/cm3のシリコンウェーハは、本発明例、比較例1および比較例2において、それぞれ、サンプルB2、サンプルA2およびサンプルC2とした。
ポリシリコン層の形成においては、ウェーハの外表面にあらかじめ酸化膜付けを実施した。続いて、モノシランを原料として、CVD法によりウェーハの外表面にポリシリコン層を形成した。表1に、酸化膜付けおよびポリシリコン層形成の際の実施条件を示す。
Figure 0005434239
RTA処理にはランプアニール炉を使用した。表2に、昇温条件、処理温度および時間ならびに降温条件等を示す。
Figure 0005434239
ウェーハ内部のBMD密度を測定するため、BMDを析出させる析出熱処理として、大気雰囲気下で、1000℃で16時間加熱する処理を行った。この析出熱処理により、ウェーハ内部に微小な酸素析出核が存在していた場合にはBMDとして検出可能なサイズにまで成長させることができる。
BMD密度の測定は、析出熱処理後のウェーハを癖開し、この癖開断面をSecco液で深さ2μmまで選択エッチングした後、ウェーハの厚さ方向の3箇所(ウェーハ表面から厚さの1/4、1/2および3/4の部位)について顕微鏡で観察し、観察結果に基づいてBMD密度を算出することにより行った。
表3および図2に、BMD密度の測定結果(前記3箇所の平均値)を示す。
Figure 0005434239
表3および図2に示したように、本発明例(サンプルB1およびサンプルB2:ポリシリコン層形成→RTA処理)では、BMDは低減していた。これに対し、比較例1(サンプルA1およびサンプルA2:ポリシリコン層形成のみ)および比較例2(サンプルC1およびサンプルC2:RTA処理→ポリシリコン層形成)では、いずれもBMDの形成が認められた。比較例1では、シリコン単結晶の引き上げ過程で結晶内に導入され、ウェーハ内部に取り込まれた微小な酸素析出核およびシリコンウェーハの外表面にポリシリコン層を形成する過程でウェーハ内部に生成した微小な酸素析出核に起因して、BMDが形成されたと考えられる。これに対し、本発明では、上記の酸素析出核がRTA処理によって消滅した結果、BMDが低減されたと考えられる。一方、比較例2では、シリコンウェーハをRTA処理した時点でウェーハ内部に空孔が注入され、この空孔に起因してBMDが形成されたと考えられる。
不純物汚染を調査する目的で、直径200mmの無欠陥領域からなり、酸素濃度が11×1017atoms/cm3および15×1017atoms/cm3(ASTM F−121,1979)のシリコンウェーハに対し、次の3種類の処理を行った。即ち、ウェーハの外表面にポリシリコン層を形成した後、RTA炉を用いてNH3ガス雰囲気中でRTA処理を行った(本発明例)。また、本発明例において、NH3ガスに代えて、水素ガス雰囲気中でRTA処理を行った(比較例3)。さらに、比較例3において、ウェーハの外表面にポリシリコン層を形成せずにRTA処理を行った(比較例4)。RTA処理の条件は、表2に準じた。比較例3および比較例4については、表2において、NH3ガスに代えて水素ガスを使用した。本発明例および比較例3において、ポリシリコン層の層厚は1.5μmとした。これらのウェーハに対してBMDを析出させる析出熱処理を行わずに、ウェーハ内部のCu、FeおよびNi濃度を分析した。分析には、ICP−MS(Inductively Coupled Plasma−Mass Spectroscopy;誘導結合高周波プラズマ分光分析)を用いた。なお、酸素濃度が11×1017atoms/cm3のシリコンウェーハは、本発明例、比較例3および比較例4において、それぞれ、サンプルB1、サンプルD1およびサンプルE1とした。また、15×1017atoms/cm3のシリコンウェーハは、本発明例、比較例3および比較例4において、それぞれ、サンプルB2、サンプルD2およびサンプルE2とした。
不純物濃度測定結果を、表4に示す。
Figure 0005434239
表4に示したように、本発明例では、不純物濃度が最も低減された。これに対し、NH3ガスに代えて水素ガス雰囲気中でRTA処理を行った比較例3は、本発明例よりもCu、FeおよびNiいずれも濃度が高くなった。還元性雰囲気中でRTA処理を行ったためにポリシリコン層が還元されてポリシリコン層の層厚が減少し、層厚の減少に伴って、ポリシリコン層の表面に付着した雰囲気中の金属がウェーハ内部に熱拡散し易くなったためと考えられる。このうち、Cuの濃度が最も高くなったのは、Cuはウェーハ内部に拡散し易いためである。また、ウェーハの外表面にポリシリコン層を形成せずに水素ガス雰囲気中でRTA処理を行った比較例4では、不純物汚染量が最も高くなった。還元性雰囲気中でRTA処理を行ったためにウェーハ表面の自然酸化膜が還元されてシリコンが表面に露出し、雰囲気中の金属が露出面に付着し、ウェーハ内部に熱拡散したからと考えられる。
上記調査により、本発明のシリコンウェーハの製造方法を適用することによって、不純物汚染が低減され、ウェーハ内部においてBMDが低減され、無欠陥領域がウェーハ表面から深さ方向に大きく拡げられていることが確認できた。
本発明のシリコンウェーハの製造方法によれば、不純物汚染が低減され、ウェーハの表層部のみならず、ウェーハ内部においてもBMDやその他の結晶欠陥が低減されたシリコンウェーハを製造することができる。また、本発明のシリコンウェーハは、内部においてBMDが低減されたシリコンウェーハであって、本発明の製造方法により製造することができる。必要に応じウェーハの一方の主面にゲッタリングを施すことが可能である。デバイス形成層をウェーハの深さ方向に拡げることができるので、ウェーハを有効に利用することができる。
したがって、本発明は、シリコンウェーハならびに半導体デバイスの製造において広く利用することができる。

Claims (1)

  1. チョクラルスキー法により育成されたシリコン単結晶インゴットから切り出された無欠陥領域からなるシリコンウェーハの外表面の全域酸化膜を形成した後にポリシリコン層を形成する工程と、
    前記ポリシリコン層を形成したウェーハにNH 3 (アンモニア)ガスとArガスを用いた雰囲気でRTA処理を施す工程と、
    前記RTA処理後のウェーハのすくなくとも一方の主面のポリシリコン層を除去する工程と
    を有することを特徴とするシリコンウェーハの製造方法。
JP2009111240A 2009-04-30 2009-04-30 シリコンウェーハの製造方法 Active JP5434239B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009111240A JP5434239B2 (ja) 2009-04-30 2009-04-30 シリコンウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009111240A JP5434239B2 (ja) 2009-04-30 2009-04-30 シリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2010263009A JP2010263009A (ja) 2010-11-18
JP5434239B2 true JP5434239B2 (ja) 2014-03-05

Family

ID=43360877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009111240A Active JP5434239B2 (ja) 2009-04-30 2009-04-30 シリコンウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP5434239B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4720058B2 (ja) * 2000-11-28 2011-07-13 株式会社Sumco シリコンウェーハの製造方法
JP5188673B2 (ja) * 2005-06-09 2013-04-24 株式会社Sumco Igbt用のシリコンウェーハ及びその製造方法
JP5387408B2 (ja) * 2007-08-21 2014-01-15 株式会社Sumco Igbt用シリコン単結晶ウェーハの製造方法

Also Published As

Publication number Publication date
JP2010263009A (ja) 2010-11-18

Similar Documents

Publication Publication Date Title
KR100573473B1 (ko) 실리콘 웨이퍼 및 그 제조방법
JP5578172B2 (ja) アニールウエーハの製造方法およびデバイスの製造方法
US8231852B2 (en) Silicon wafer and method for producing the same
KR101822479B1 (ko) 실리콘 웨이퍼의 제조 방법
KR101684873B1 (ko) 실리콘 기판의 제조 방법 및 실리콘 기판
EP2199435A1 (en) Annealed wafer and method for producing annealed wafer
JP2006261632A (ja) シリコンウェーハの熱処理方法
KR101632936B1 (ko) 에피택셜 실리콘 웨이퍼 및 그의 제조 방법
JP5251137B2 (ja) 単結晶シリコンウェーハおよびその製造方法
KR20140021543A (ko) 실리콘 기판의 제조방법 및 실리콘 기판
JPH09199416A (ja) 半導体基板とその製造方法
WO2010131412A1 (ja) シリコンウェーハおよびその製造方法
JP2004043256A (ja) エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法
JPH11204534A (ja) シリコンエピタキシャルウェーハの製造方法
JP4035886B2 (ja) シリコンエピタキシャルウェーハとその製造方法
WO2014057741A1 (ja) シリコンエピタキシャルウェーハ及びそれを用いた固体撮像素子の製造方法
KR102192287B1 (ko) 실리콘 단결정 웨이퍼의 열처리방법
JP5434239B2 (ja) シリコンウェーハの製造方法
JP4089137B2 (ja) シリコン単結晶の製造方法およびエピタキシャルウェーハの製造方法
JPH11288942A (ja) 半導体装置の製造方法
TW201909246A (zh) 晶圓製造方法和晶圓
WO2021166895A1 (ja) 半導体シリコンウェーハの製造方法
JP4069554B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP3944958B2 (ja) シリコンエピタキシャルウェーハとその製造方法
CN116072515A (zh) 硅晶片和外延硅晶片

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130829

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20131017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131125

R150 Certificate of patent or registration of utility model

Ref document number: 5434239

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250