JP3944958B2 - シリコンエピタキシャルウェーハとその製造方法 - Google Patents
シリコンエピタキシャルウェーハとその製造方法 Download PDFInfo
- Publication number
- JP3944958B2 JP3944958B2 JP19320497A JP19320497A JP3944958B2 JP 3944958 B2 JP3944958 B2 JP 3944958B2 JP 19320497 A JP19320497 A JP 19320497A JP 19320497 A JP19320497 A JP 19320497A JP 3944958 B2 JP3944958 B2 JP 3944958B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- heat treatment
- temperature
- oxygen
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【発明の属する技術分野】
この発明は、半導体素子基板として使用されるシリコンエピタキシャルウェーハの改良と製造方法に係り、エピタキシャル成膜する前にウェーハに所定のランピング熱処理を施すことにより、デバイス製造工程においてゲッタリングに必要な酸素析出物が基板内部に形成され、かつ、高温熱処理でもウェーハの高強度を維持するシリコンエピタキシャルウェーハとその製造方法に関する。
【0002】
【従来の技術】
種々の半導体デバイス製造工程では、高温の熱処理工程でFe,Ni,Cuに代表される重金属汚染があり、これら重金属汚染により、ウェーハ表面近傍に欠陥や電気的な準位が形成されるとデバイスの特性が劣化する。そのため、これらの重金属をウェーハ表面近傍から除去する必要があり、IG(intrinsic gettering)や各種EG(extrinsic gettering)のゲッタリング手法が用いられている。
【0003】
従来、Well Drive工程を有する高温のデバイス製造工程においては、ウェーハ内部にゲッタリングに十分な密度で酸素析出物が形成されるために、NIG(natural IG)、DZ(denuded zone)−IGといったIGを用いたゲッタリングが広く用いられてきた。
【0004】
一方、高集積化に対しては、ウェーハ表面近傍の高品質化が求められている。ミラーポリッシュウェーハと比較して、エピタキシャルウェーハはgrown−in欠陥がエピタキシャル膜中に全く存在しないため、ウェーハ表面近傍は非常に完全性が高くなっているが、エピタキシャルウェーハは従来、コストの問題から使用量は少なかった。
【0005】
しかしながら、さらに集積化が進む次世代デバイス(64M、256M DRAM世代)ではgrown−in欠陥をウェーハ表面近傍に含まないという仕様の要請があり、エピタキシャルウェーハが本格的に使用される可能性が極めて高くなっている。また、今後主流となる外径12インチウェーハにおいても、エピタキシャルウェーハの使用が最有力視されている。
【0006】
通常のCZ‐Siウェーハの高品質化については、これまでDZ‐IG処理が広く用いられており、この方法では、ウェーハに1100℃から1200℃程度の高温熱処理を施すことにより、ウェーハ表面近傍の酸素を外方に拡散させて格子間酸素濃度を低下させ、ウェーハ表面近傍に欠陥の少ないDZ層を形成する。さらにその後、600℃から900℃程度の低温熱処理でウェーハ内部に酸素析出核を形成するという、高温と低温の2段熱処理が行なわれている。ただし、DZ−IG処理では、grown‐in欠陥がウェーハ表面近傍に存在する。
【0007】
【発明が解決しようとする課題】
一方、基板の比抵抗が10mΩcm以上のエピタキシャルウェーハでは、エピタキシャル成膜時の高温の熱履歴により酸素析出核の縮小、消滅が起こり、ミラーポリッシュウェーハと比較して酸素析出が抑制される。そのため、かなり高酸素濃度の基板を用いても酸素析出物がほとんど形成されず、IG効果が期待できないことが明らかにされている。この課題を解決するため、十分なIG効果を得ることを目的として、エピタキシャル成膜前に熱処理を施す方法が検討されている(H.Tsuya et al., Appl. Phys. Lett. 36 (1980) 658)。
【0008】
すなわち、前記文献では、620℃から1150℃の範囲での等温前熱処理が提案されている。この方法では、予め酸素析出核をエピタキシャル成膜時の高温熱履歴で縮小しないサイズまで成長させておくため、デバイス製造工程の熱処理において、酸素析出物が成長して十分なIG効果が得られることが示されている。
【0009】
しかしながら、エピタキシャル成膜前に等温熱処理を施す、この従来方法で製造されたエピタキシャルウェーハは、デバイス製造工程において、酸素析出物がスリップ発生可能なサイズまで成長することがあり、この場合、酸素析出物によるスリップ転位発生の可能性がある(超LSI材料、プロセスの基礎、岸野正則(1987)p.87)。
【0010】
なお、特公平4‐56800号公報は、低温+高温の2段階熱処理をエピタキシャル成膜前の熱処理条件として提案しているが、2段階熱処理のため高コストであり、かつ高温熱処理でのスリップ転位発生や汚染の問題も懸念されるため、実用には適さないと考えられる。
【0011】
この発明は、上述したエピタキシャル成膜前に熱処理を施す方法により製造された、基板の比抵抗が10mΩcm以上のエピタキシャルウェーハにおいて、デバイス製造工程において酸素析出物によるスリップ転位を発生し難い、すなわち、強度低下が起こり難いエピタキシャルウェーハとその製造方法の提供を目的としている。
【0012】
また、この発明は、デバイス製造工程においてゲッタリングに必要な密度の酸素析出物が基板中に形成され、かつ、強度低下が起こり難いシリコンエピタキシャルウェーハとその製造方法を提供することを目的としている。
【0013】
【課題を解決するための手段】
発明者らは、デバイス製造工程において十分なIG効果を所有し、かつ高強度を維持するシリコンエピタキシャルウェーハとその製造方法を目的として、エピタキシャル成膜前に等温熱処理あるいはランピング熱処理を施して得られるウェーハの性状を種々検討した結果、ある特定条件でランピング熱処理を行えば、デバイス製造工程において十分なIG効果を所有し、かつ高強度を維持、すなわち1100℃以上の熱処理を加えた際に酸素析出物によるスリップの発生がないシリコンエピタキシャルウェーハの提供が可能になることを見出し、この発明を完成した。
【0014】
この発明は、タイプが P 型で結晶方位が(100)のシリコンウェーハにおいて、比抵抗値が10mΩcm以上で、かつ開始温度が500℃〜600℃、終了温度が800℃〜900℃の範囲内で、少なくとも600度から800度が2℃/分以上で3℃/分以下のランピング熱処理により5×104個/cm2以上の酸素析出物が含有された基板にシリコンがエピタキシャル成長されたことを特徴とするシリコンエピタキシャルウェーハである。
【0016】
【発明の実施の形態】
発明者らは、基板がCZ‐Siウェーハであり、比抵抗が10mΩcm以上であるシリコンウェーハにおいて、エピタキシャル成膜前に、図1に示すように開始温度が500℃以上、600℃以下で、昇温レートが5℃/分以下、終了温度が800℃以上、900℃以下の条件でランピング熱処理を、熱処理雰囲気が酸素、窒素あるいはアルゴン及びこれらの混合ガス中で行った後に、エピタキシャル成膜することにより、デバイス製造工程において十分なIG効果が得られる程度の酸素析出物を含有し、かつ高強度を維持できるシリコンエピタキシャルウェーハが得られることを見出した。
【0017】
すなわち、発明者らは、比抵抗が10mΩcm以上のCZ‐Siウェーハにエピタキシャル成膜する前に、等温熱処理あるいはランピング熱処理を行った後、エピタキシャル成膜したエピタキシャルウェーハに対して最高温度が1200℃のデバイス製造熱処理を施して、形成された酸素析出物の密度を測定した。さらに、エピタキシャルウェーハに熱応力を負荷した後のウェーハのそり量を測定した。
【0018】
上記の測定の結果、開始温度が500℃〜600℃、終了温度が800℃〜900℃で昇温レートが5℃/分以下のランピング熱処理をエピタキシャル成膜前に行うと、比抵抗が10mΩcm以上のエピタキシャルウェーハでも十分なIG効果を所有し、かつ、デバイス製造工程で1100℃以上の熱処理を加えた際に酸素析出物によるスリップの発生がなく、高強度を維持することが明らかになった。
【0019】
すなわち、この発明のランピング熱処理条件は、酸素析出核が約600〜800℃で形成されるため、ランピング開始温度を600℃以下、終了温度を800℃以上としている。また、ランピング開始温度が500℃未満では酸素析出核形成に効果がなく、終了温度が900℃を越えるとウェーハを炉から取り出す際にスリップ転位が発生する可能性があり、さらに、昇温レートが5℃/分を越えると、酸素析出核が形成されないため、前記条件とする。
【0020】
雰囲気は、1000℃以上の高温での酸素雰囲気では、表面酸化膜形成に伴うウェーハ内部への格子間シリコン原子の注入が起こり、酸素析出が非酸化性雰囲気と比較して抑制されるが、900℃以下では、酸素雰囲気においても酸化膜の成長はあまり起こらず、酸素、窒素及びアルゴンの各雰囲気において効果に差はなかったことを確認した。従って、酸素、窒素あるいはアルゴン及びこれらの混合ガス雰囲気が好ましい。
【0021】
この発明において、基板の比抵抗を10mΩcm以上とするのは、10mΩcm未満では高濃度ドーパントの効果により酸素析出が異常に促進されるため、エピタキシャル成膜時の高温熱履歴の影響が小さく、エピタキシャル成膜前の熱処理なしでデバイス製造熱処理においてIG効果に十分な密度の酸素析出物が形成されるためである(超LSIプロセス制御工学、津屋英樹(1995)p.222)。
【0022】
この発明において、基板の酸素濃度は、12×1017atoms/cm3未満では、この発明におけるランピング前熱処理条件でIG効果に十分な5×104個/cm2以上の酸素析出物が得られないため、12×1017atoms/cm3以上とする。
【0023】
【実施例】
外径8インチのp型(100)Bドープ、比抵抗値が10Ωcmで、初期酸素濃度が14×1017atoms/cm3(old ASTM)のCZ−Siウェーハを用意し、これらのウェーハを2枚ずつのグループに分け、各グループに表1の5種の熱処理をエピタキシャル成膜前に酸素と窒素の混合ガス雰囲気で行った。ここで、熱処理DとEがこの発明の実施例であり、熱処理A〜Cが従来例である。
【0024】
【表1】
【0025】
次に、これらのウェーハを炉内温度850℃の枚葉式CVD炉にセットし、150℃/分で1150℃まで昇温し、HClでエッチング後、1050℃でSiHCl3ガスを用い、比抵抗値が10Ωcmで厚さが3μmのエピタキシャル層を成膜し、エピタキシャルウェーハを製造した。
【0026】
このエピタキシャルウェーハに、最高温度が1200℃のデバイス製造熱処理を施した後、各グループから1枚ずつウェーハを抽出して欠陥選択エッチング(Wright etch 5分)を行い、酸素析出物密度を光学顕微鏡で測定した。その結果を図2に示す。
【0027】
図2に示す如く、従来例ならびにこの発明の実施例のエピタキシャルウェーハは、デバイス製造工程においてゲッタリングに十分な5×104個/cm2以上の酸素析出物を形成していることがわかる。
【0028】
次に、各グループの残りのウェーハに1000℃×30分の熱処理を施した。ここで、炉への投入速度を5cm/分、取出速度を15cm/分とし、ウェーハ間隔を4.4mmとした。この熱処理により、各ウェーハにはほぼ等しい熱応力が負荷される。そのため、熱処理後にウェーハのそり量を測定することでウェーハ間の強度比較が可能となる。
【0029】
図3に、ウルトラゲージ9500(日本ADE製)によるウェーハのそり量の測定結果を示す。これより、この発明の実施例のエピタキシャルウェーハのそり量は、従来例のウェーハのそり量より十分に小さい、すなわち、実施例のエピタキシャルウェーハの強度は従来例のエピタキシャルウェーハの強度よりはるかに優れていることがわかる。
【0030】
また、表1のA〜Eの各熱処理によって製造されたエピタキシャルウェーハに対して、1100℃以上の熱処理を施した後、欠陥選択エッチング(wright etch 5分)を行い、X線回折装置によりスリップ転位の発生状況を調べたところ、従来例(A〜C)のエピタキシャルウェーハでは全てスリップ転位密度が1×104/cm2 以上観察されたのに対して、この発明(D,E)のエピタキシャルウェーハではスリップ転位の発生が全く観察されなかった。
【0031】
【発明の効果】
この発明によるシリコンエピタキシャルウェーハの製造方法は、比抵抗が10mΩcm以上で酸素濃度が12×1017atoms/cm3以上のシリコンウェーハに対して、開始温度が500℃〜600℃、終了温度が800℃〜900℃で昇温レートが5℃/分以下のランピング熱処理をエピタキシャル成膜前に行うことを特徴としているため、得られたシリコンエピタキシャルウェーハは、デバイス製造工程でゲッタリングに十分な密度の酸素析出物が形成され、かつ、ウェーハの強度低下が起こり難く、1100℃以上の熱処理を加えた際に酸素析出物によるスリップの発生がないという特徴を有している。
【図面の簡単な説明】
【図1】この発明のシリコンエピタキシャルウェーハの製造方法を示すヒートパターン図である。
【図2】種々の熱処理を施したエピタキシャルウェーハにおいて、デバイス製造工程後の酸素析出物密度の測定結果を示すグラフである。
【図3】熱応力負荷後のエピタキシャルウェーハのそり量の測定結果を示すグラフである。
Claims (1)
- 結晶方位が(100)のp型タイプシリコンウェーハにおいて、比抵抗値が10mΩcm以上、酸素濃度が12×10 17 atoms/cm 3 以上で、かつ開始温度が500℃〜600℃、終了温度が800℃〜900℃の範囲内で2℃/分以上で3℃/分以下のランピング熱処理により5×104個/cm2以上の酸素析出物が含有された基板にシリコンがエピタキシャル成長されたことを特徴とするシリコンエピタキシャルウェーハ
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19320497A JP3944958B2 (ja) | 1997-07-02 | 1997-07-02 | シリコンエピタキシャルウェーハとその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19320497A JP3944958B2 (ja) | 1997-07-02 | 1997-07-02 | シリコンエピタキシャルウェーハとその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1121200A JPH1121200A (ja) | 1999-01-26 |
JP3944958B2 true JP3944958B2 (ja) | 2007-07-18 |
Family
ID=16304041
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19320497A Expired - Fee Related JP3944958B2 (ja) | 1997-07-02 | 1997-07-02 | シリコンエピタキシャルウェーハとその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3944958B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4465141B2 (ja) * | 2002-01-25 | 2010-05-19 | 信越半導体株式会社 | シリコンエピタキシャルウェーハ及びその製造方法 |
JP4667030B2 (ja) | 2004-12-10 | 2011-04-06 | キヤノン株式会社 | 固体撮像装置用の半導体基板とその製造方法 |
-
1997
- 1997-07-02 JP JP19320497A patent/JP3944958B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1121200A (ja) | 1999-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7846252B2 (en) | Silicon wafer for IGBT and method for producing same | |
KR100573473B1 (ko) | 실리콘 웨이퍼 및 그 제조방법 | |
US8476149B2 (en) | Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process | |
KR19990024037A (ko) | 반도체장치 및 그 제조방법 | |
US6277193B1 (en) | Method for manufacturing semiconductor silicon epitaxial wafer and semiconductor device | |
JP6448805B2 (ja) | エピタキシャルにコーティングされた半導体ウェハとエピタキシャルにコーティングされた半導体ウェハの製造方法 | |
JP5217245B2 (ja) | シリコン単結晶ウェーハ及びその製造方法 | |
JP3381816B2 (ja) | 半導体基板の製造方法 | |
JP5207706B2 (ja) | シリコンウエハ及びその製造方法 | |
JP2002353225A (ja) | 窒素ドープアニールウエーハの製造方法及び窒素ドープアニールウエーハ | |
KR20060040733A (ko) | 웨이퍼의 제조방법 | |
KR100847925B1 (ko) | 어닐웨이퍼의 제조방법 및 어닐웨이퍼 | |
JP4615161B2 (ja) | エピタキシャルウエーハの製造方法 | |
US20120049330A1 (en) | Silicon wafer and method for producing the same | |
JPH06295912A (ja) | シリコンウエハの製造方法およびシリコンウエハ | |
JP3944958B2 (ja) | シリコンエピタキシャルウェーハとその製造方法 | |
JP4035886B2 (ja) | シリコンエピタキシャルウェーハとその製造方法 | |
JPH10223641A (ja) | 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法 | |
US20220259767A1 (en) | Carbon-doped silicon single crystal wafer and method for manufacturing the same | |
JPH06295913A (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
JP5211550B2 (ja) | シリコン単結晶ウェーハの製造方法 | |
JPS63198334A (ja) | 半導体シリコンウエ−ハの製造方法 | |
JPH0897222A (ja) | シリコンウェーハの製造方法およびシリコンウェーハ | |
JPH0897221A (ja) | シリコンウェーハの製造方法及びシリコンウェーハ | |
JP2005050942A (ja) | シリコンウェーハ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040521 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20040721 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060919 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070320 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070402 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100420 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140420 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |