JP4667030B2 - 固体撮像装置用の半導体基板とその製造方法 - Google Patents
固体撮像装置用の半導体基板とその製造方法 Download PDFInfo
- Publication number
- JP4667030B2 JP4667030B2 JP2004358343A JP2004358343A JP4667030B2 JP 4667030 B2 JP4667030 B2 JP 4667030B2 JP 2004358343 A JP2004358343 A JP 2004358343A JP 2004358343 A JP2004358343 A JP 2004358343A JP 4667030 B2 JP4667030 B2 JP 4667030B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- forming
- substrate
- manufacturing
- pbs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 65
- 239000004065 semiconductor Substances 0.000 title claims description 33
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000003384 imaging method Methods 0.000 title description 20
- 238000000034 method Methods 0.000 claims description 32
- 238000010438 heat treatment Methods 0.000 claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 21
- 229910052760 oxygen Inorganic materials 0.000 claims description 21
- 239000001301 oxygen Substances 0.000 claims description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 229920005591 polysilicon Polymers 0.000 claims description 16
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 33
- 241000519995 Stachys sylvatica Species 0.000 description 18
- 238000005247 gettering Methods 0.000 description 18
- 229910001385 heavy metal Inorganic materials 0.000 description 12
- 230000007547 defect Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000011109 contamination Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
- H01L31/0368—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors
- H01L31/03682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors including only elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
- H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
本発明は、ＣＭＯＳ型撮像装置をはじめとする固体撮像装置における、重金属不純物により発生する画素欠陥を低減するためのゲッタリング基板と固体撮像装置用の半導体基板とその製造方法に関する。
従来、半導体製造工程において、半導体基板内に存在するＦｅ、Ｎｉ、Ｃｒ等に代表される重金属汚染により生じる結晶欠陥が、デバイスが作られる半導体基板表面に形成されると、デバイス特性が劣化することが知られている。
特に、ＣＭＯＳ型撮像装置においては、光電変換素子部に結晶欠陥が生じると、暗時に微小な電流を発生させ、これが撮像装置において白点傷として表れる。
これら、重金属汚染による白点傷を低減させるため、ＩＧ法（Ｉｎｔｒｉｎｓｉｃ Ｇｅｔｔｅｒｉｎｇ）やＰＢＳ法(Ｐｏｌｙ Ｓｉｌｉｃｏｎ Ｂａｃｋ Ｓｅａｌ)等のゲッタリング技術が用いられている。
ＩＧ法については、例えば、特許文献１に記載されており、ＰＢＳ法については、例えば、特許文献２に記載されている。
また、ＰＢＳ技術により過度にＢＭＤ（Ｂｕｌｋ Ｍｉｃｒｏ Ｄｅｆｅｃｔ）が発生する不具合を解消するために、裏面にポリシリコンを成膜する前の温度を規定することに関して特許文献３に記載があり、不純物導入により固体撮像装置の暗電流や白点傷欠陥が発生することに関しては特許文献４及び５に記載されている。
特開平１１−０２１２００号公報
特開平０７−０２２４２９号公報
特開平０８−０４５９４４号公報
特開平０８−１０４５９２号公報
特開平１１−１０３０４２号公報
撮像装置における白点傷の出力値は、その原因となる重金属の種類に依存することが知られている。
このさまざまな重金属をゲッタリングするために、ＩＧ法やＰＢＳ法は有効である。
しかし、単一のゲッタリング技術のみを用いた場合には、複数の重金属に対してゲッタリング効率をあげるためには、不十分である。
それは、各々の重金属に適したゲッタリング技術が存在するからである。例えば、その例を図５に簡単に示す。
このように、ある出力においては、ＩＧ法よりもＰＢＳ法の効果が大きく、それ以外の出力では、ＩＧ法の効果が大きいことがいえる。
このように、白点傷の個数を低減させ、撮像装置の画像を向上させるために、その原因となるさまざまな重金属に対して効果が大きくなるゲッタリング技術が望まれる。
上記の課題を解決するために、本発明は、光電変換を行う画素が表面に複数配置された画素部を形成するための半導体基板の製造方法であって、酸素濃度Ｄが１．３Ｅ１８≦Ｄ≦１．５Ｅ１８ ａｔｏｍｓ／ｃｍ３（ｏｌｄ ＡＳＴＭ）の半導体基板の一部に無欠陥領域を形成する工程と、前記無欠陥領域を形成した後、前記半導体基板中にバルクマイクロディフェクトを形成する工程と、
前記バルクマイクロディフェクトを形成した後、前記半導体基板の裏面にポリシリコンを形成する工程と、前記ポリシリコンを前記半導体基板に形成した後、前記半導体基板に金属配線を形成する前に、温度Ｈが４５０℃≦Ｈ≦７５０℃の熱処理を１時間以上行う工程とを有することを特徴とする。前記バルクマイクロディフェクトの密度は、１Ｅ５／ｃｍ ２ 以上でありうる。前記ポリシリコンの厚さＴは、０．５≦Ｔ≦２．０μｍでありうる。前記無欠陥領域を形成する工程は、１１００℃以上の熱処理でありうる。前記バルクマイクロディフェクトを形成する工程は、２段階の熱処理でありうる。
前記バルクマイクロディフェクトを形成した後、前記半導体基板の裏面にポリシリコンを形成する工程と、前記ポリシリコンを前記半導体基板に形成した後、前記半導体基板に金属配線を形成する前に、温度Ｈが４５０℃≦Ｈ≦７５０℃の熱処理を１時間以上行う工程とを有することを特徴とする。前記バルクマイクロディフェクトの密度は、１Ｅ５／ｃｍ ２ 以上でありうる。前記ポリシリコンの厚さＴは、０．５≦Ｔ≦２．０μｍでありうる。前記無欠陥領域を形成する工程は、１１００℃以上の熱処理でありうる。前記バルクマイクロディフェクトを形成する工程は、２段階の熱処理でありうる。
本発明によれば、固体撮像装置に用いる固体撮像装置用半導体基板において、白点傷が発生する複数の重金属に対して白点傷発生を抑制することが可能となる固体撮像装置用の半導体基板及び半導体基板を用いた固体撮像装置を提供することが可能となる。
本発明者らは、固体撮像装置において白点傷を起こす重金属の種類とそれぞれの重金属低減のための最適なゲッタリング技術の関係に着目し、具体的には半導体基板の受光部が形成される面の裏面にＰＢＳを有する構成において、実質的に撮像装置の特性として問題にならない程度に白点傷が低減されるように、基板中の酸素濃度、ＢＭＤの少なくとも一方の範囲を規定するものである。
基板酸素濃度においては、ＰＢＳが形成された半導体基板において、下限値として、熱処理工程において自然にＢＭＤが形成されるのに充分な濃度を規定し、上限値として残留する欠陥を防止するための濃度を規定している。
これらを規定することにより白点傷を固体撮像装置として問題にならない範囲とすることが可能となる。
また、ＢＭＤ密度においては、ＰＢＳが形成された半導体基板において、下限値を設定することにより、好適に重金属を捕獲可能となるようにしているものとしている。
この二つのゲッタリング層が備わった基板製造方法は次のように実現される。
ＣＺ法で育成された半導体基板上にＰＢＳを形成すると、ＢＭＤが成長しやすい５５０℃から６５０℃程度の熱処理が施されることになる。
これにより、デバイスが形成される基板表面にＢＭＤが残存し、白点傷等の問題を引き起こす。
この問題を回避するため、ＢＭＤの発生源である基板中の酸素濃度を低くしたり、また、ＰＢＳを形成する前に適切な熱処理を行い、ＰＢＳ基板でも基板中のＢＭＤを１Ｅ＋５／ｃｍ２より小さく設定することが一般的に行われている。
これに対して発明者らは、この低温処理が行われる、ＰＢＳを形成する前に、ＩＧ法により、基板表面に無欠陥領域（Ｄｅｎｕｄｅｄ Ｚｏｎｅ）を設け、かつ、基板中には積極的にＢＭＤを形成し、その後にＰＢＳを形成することに着目した。
これにより、ＰＢＳによる表面欠陥の残存を生じさせず、効果的に撮像装置の白点傷を低減させる半導体基板の製造が実現できた。
また、上記したようにこの基板に対して、金属配線工程前の最終熱処理を４５０度以上で７５０℃以下の低温熱処理を１時間以上施すことも、さらに有効である。
以下、実施の形態を挙げて本発明を更に詳細に説明する。
［第１の実施の形態］
図１は、本実施の形態の固体撮像装置の等価回路図を示す。
図１は、本実施の形態の固体撮像装置の等価回路図を示す。
本実施の形態においては、受光部に増幅素子を有するいわゆるＣＭＯＳ撮像装置にて説明する。
３０１はフォトダイオード、３０２はフォトダイオードで発生した信号電荷を転送する転送ＭＯＳトランジスタ、３０３は転送された信号電荷を一時的に蓄えておく浮遊拡散領域（フローティングディフュージョン）、３０４はフローティングディフュージョン３０３をリセットするためのリセットＭＯＳトランジスタ、３０５はアレイ中の任意の１行を選択するための選択ＭＯＳトランジスタ、３０６はフローティングディフュージョン３の信号電荷を電圧に変換して増幅するソースフォロワーＭＯＳトランジスタ、３０７は一つの列で共通化され画素電圧信号を読み出す読み出し線、３０８は定電流源である。
ここで画素の構成はこれに限られるものではなく、転送ＭＯＳトランジスタを省略した構成、選択ＭＯＳトランジスタを省略した構成又は画素ごとに特定のＭＯＳトランジスタを共有する構成としてもよい。
図２は、本実施の形態の画素部の断面図を用いて示す。図２はフォトダイオード部１と転送ＭＯＳトランジスタ部２を示したものである。
３はｎ型シリコン基板、４は複数層からなるＰ型ウエルであり、本実施形態では、４Ａ〜４Ｄの４層構造としてある。
また、ウエル層４Ａ〜４Ｄの各層間には、Ｎ型半導体層４Ｅ〜４Ｇが挟まれている。
７は転送ＭＯＳトランジスタのゲート電極、８はフォトダイオードのＮ型電荷蓄積領域、９はフォトダイオードを埋め込み構造とするための表面Ｐ型領域（表面電荷再結合領域となる）、５は素子分離のためのフィールド酸化膜、１０はＮ型電荷蓄積領域８からの電荷が転送されるフローティングディフュージョンとなるＮ型高濃度領域である。
１１はゲート電極とメタル第一層を絶縁するシリコン酸化膜、１２はコンタクトプラグ、１３はメタル第一層、１４はメタル第一層とメタル第二層を絶縁する層間絶縁膜、１５はメタル第二層、１６はメタル第二層とメタル第三層を絶縁する層間絶縁膜、１７はメタル第三層、１８はパッシベーション膜である。
さらに、パッシベーション膜１８の上層に不図示のカラーフィルター層、感度向上のためのマイクロレンズを形成する。
本実施形態では配線層は３層形成したが、センサの仕様によっては、光学特性を確保する上で、配線層を１層又は２層とすることも本発明の主旨と矛盾はない。
この固体撮像装置の白点傷を低減するためには、ゲッタリングサイトに金属をゲッタリングさせ、それによる金属不純物の深さ方向の再分布を起こさせ、空乏化されているフォトダイオードのＮ型電荷蓄積領域８から金属を取り除くことで達成される。
次に、図２の断面図を元に製造工程を説明する。
まず、ｎ型（１００）基板を用意する。
基板裏面にＰＢＳとなるポリシリコン２０を成膜し、基板中酸素濃度Ｄは、プロセス中の熱処理によりＢＭＤが自然に形成されるために、１．３Ｅ１８ａｔｏｍｓ／ｃｍ３(ｏｌｄ ＡＳＴＭ)以上で、かつ残留欠陥を防止するため１．５Ｅ１８ａｔｏｍｓａｔｏｍｓ／ｃｍ３(ｏｌｄ ＡＳＴＭ)以下とする。
より望ましくは、１．４Ｅ１８ａｔｏｍ／ｃｍ３(ｏｌｄ ＡＳＴＭ)以上であれば、ＢＭＤ密度を更に好適な範囲とすることができる。
熱処理の条件は、酸素濃度が上記のようになるように設定すればよい。
ポリシリコン２０の膜厚Ｔは、ゲッタリング効果をもたせるため、０．５μｍ以上、かつ生産性を考慮して２．０μｍ以下が望ましい。
ここで、ｏｌｄ ＡＳＴＭとは、ＡＳＴＭ（ｏｌｄ Ａｍｅｒｉｃａｎ Ｓｏｃｉｅｔｙ ｆｏｒ Ｔｅｓｔｉｎｇ ａｎｄ Ｍａｔｅｒｉａｌｓ）規格である。
シリコンからなる基板３上に通常のＬＯＣＯＳ分離法又はリセスＬＯＣＯＳ法などによりフィールド酸化膜５を形成する。
そして、フィールド酸化膜５下にチャネルストップ層６を形成後、複数層からなるＰ型ウエル層４は、高エネルギーイオン注入装置を用いて、本実施形態では４回のＰ型不純物（ボロン等）を深い層より順次注入し、その後ドライブインのような高温の熱処理を行わないことによって形成する。
この後の熱処理は最高でも９５０℃程度である。
そして、ポリシリコン電極７を形成した後、イオン注入により、フォトダイオードＮ型電荷蓄積領域８、Ｐ型表面層９及びＮ型高濃度層１０を形成する。
コンタクト開口工程以降の製造方法は従来のＣＭＯＳエリアセンサと同様であるので、省略する。
このように、基板の画素が形成される面の裏面にＰＢＳを形成し、かつ基板中の酸素濃度を本実施の形態のように規定することにより、そのようなゲッタリング処理が行なわれていない基板に比べて白点傷発生を低減させることが可能となる。
［第２の実施の形態］
本実施の形態において、第１の実施の形態と違う点は、プロセス中の熱処理によりＢＭＤをさらに増大させるため、金属配線工程前に、温度Ｈを４５０度以上で７５０℃以下の低温熱処理を１時間以上追加することである。
本実施の形態において、第１の実施の形態と違う点は、プロセス中の熱処理によりＢＭＤをさらに増大させるため、金属配線工程前に、温度Ｈを４５０度以上で７５０℃以下の低温熱処理を１時間以上追加することである。
その他の条件に関しては、第１の実施の形態と同じである。
［第３の実施の形態］
本実施の形態において、第１の実施の形態と違う点は、ＰＢＳ基板にＩＧ処理を施し、積極的に基板中にＢＭＤを形成することである。本発明の基板作成のプロセスを図３を用いて説明する。
本実施の形態において、第１の実施の形態と違う点は、ＰＢＳ基板にＩＧ処理を施し、積極的に基板中にＢＭＤを形成することである。本発明の基板作成のプロセスを図３を用いて説明する。
まず、ＣＺ(Ｃｚｏｃｈｒａｌｋｉ)法で形成したｎ型（１００）シリコン基板５０１を用意する（図３（ａ））。
基板中酸素濃度は、ＢＭＤ密度を高めるために、１．４Ｅ１８ａｔｏｍｓ／ｃｍ３(ｏｌｄ ＡＳＴＭ)以上が望ましい。
この基板５０１を表面、又は表面と裏面をミラー研磨した後、１１００℃以上の高温熱処理を行い、基板表面の酸素を外方拡散させ、デバイスを形成する基板表面に無欠陥領域となるＤｅｎｕｄｅｄ Ｚｏｎｅ（ＤＺ）５０２を形成する（図３（ｂ））。
この後、５５０℃から６５０℃程度の低温熱処理により、基板中に酸素析出核を形成し、さらに９００℃以上の熱処理を行うことにより、酸素析出核によりＢＭＤを形成する（図３（ｃ））。
この後、エピタキシャル層を形成してもしなくても得られるゲッタリング効果は同じである。
次に、酸素雰囲気により基板表面を数百Å酸化する（図３（ｄ））。
この後、裏面のシリコン酸化膜５０４をエッチングし、ポリシリコン５０５を成膜する（図３（ｅ））。
これは、ＰＢＳとなるポリシリコンであり、その膜厚は、ゲッタリング効果をもたせるため、０．５μｍ以上、かつ生産性を考慮して２．０μｍ以下が望ましい。
次に、表面のポリシリコン５０５とシリコン酸化膜５０４をエッチングして、ＩＧとＰＢＳの二つのゲッタリング層が作成される（図３（ｆ））。
この後の製造条件は、第１の実施の形態又は第２の実施の形態と同じである。
第２の実施の形態で述べたように金属配線工程前に、４５０度以上で７５０℃以下の低温熱処理を１時間以上追加することによってさらに白点傷の発生を低減させることが可能となる。
図４は、上記の実施の形態と比較例の白点傷の実験結果を示すグラフである。
図４のグラフにおいて、ＤＺ−ＩＧとはＩＧ法によって単にＤＺを形成したのみの例であり、ＰＢＳ（低酸素）とは画素が形成された面の裏面にＰＢＳを形成し、かつ第１の実施の形態で規定した基板酸素濃度よりも低酸素濃度の基板の例である。
これら二つの例が比較例である。
これらに対し、本発明によれば、ＰＢＳを有しかつ基板酸素濃度を第１の実施の形態の範囲に規定したもの（ＰＢＳ（高酸素））、更に第２の実施の形態にて示したように配線等の形成工程において低温処理にて行なったもの、（ＰＢＳ（高酸素と低温処理））、第３の実施の形態にて示したように、ＰＢＳを有し、更にＩＧ法により基板表面側の領域にＤＺを形成したもの（ＰＢＳとＤＺ−ＩＧ）、さらに低温熱処理を追加したもの（ＰＢＳとＤＺ−ＩＧ（低温熱処理））によれば、白点傷の発生を低減させることが可能となる。
具体的には、ＰＢＳ（高酸素）の場合は、ＤＺ−ＩＧの場合に比べて１割程度少なく、ＰＢＳ（高酸素＆低温処理）の場合はＤＺ−ＩＧの場合に比べて２割程度少なく、ＰＢＳ＆ＤＺ−ＩＧの場合はＤＺ−ＩＧの場合に比べて４割程度少なく、ＰＢＳ＆ＤＺ−ＩＧ（低温熱処理）の場合はＤＺ−ＩＧの場合に比べて５割程度少なくなっている。
３０１ フォトダイオード
３０２ 転送ＭＯＳトランジスタ
３０３ 浮遊拡散領域
３０４ リセットＭＯＳトランジスタ
３０５ アレイ中の任意の１行を選択するための選択ＭＯＳトランジスタ
３０６ ソースフォロワーＭＯＳトランジスタ
３０７ 信号読み出し線
３０８ 定電流源
１ フォトダイオード
２ 電荷転送用ＭＯＳトランジスタ
３ ｎ型半導体基板
４ Ｐ型ウエル
４Ａ〜４Ｄ ウエル層
４Ｅ〜４Ｇ Ｎ型領域
５ フィールド酸化膜
６ チャネルストップ層
７ 転送用ＭＯＳゲート電極
８ フォトダイオードＮ型電荷蓄積領域
９ 表面Ｐ型領域
１０ ドレインｎ型高濃度領域
１１ シリコン酸化膜
１２ コンタクトプラグ
１３ メタル第一層
１４ メタル第一層とメタル第二層層間絶縁膜
１５ メタル第二層
１６ メタル第二層とメタル第三層層間絶縁膜
１７ メタル第三層
１８ パッシベーション膜
２０ ポリシリコン膜
５０１、５０１ ｎ型半導体基板
５０２、５０２ Ｄｅｎｕｄｅｄ Ｚｏｎｅ
５０３、５０３ ＩＧゲッタリング層
５０４ シリコン酸化膜
５０５、５０５ ＰｏｌｙＳｉｌｉｃｏｎ
３０２ 転送ＭＯＳトランジスタ
３０３ 浮遊拡散領域
３０４ リセットＭＯＳトランジスタ
３０５ アレイ中の任意の１行を選択するための選択ＭＯＳトランジスタ
３０６ ソースフォロワーＭＯＳトランジスタ
３０７ 信号読み出し線
３０８ 定電流源
１ フォトダイオード
２ 電荷転送用ＭＯＳトランジスタ
３ ｎ型半導体基板
４ Ｐ型ウエル
４Ａ〜４Ｄ ウエル層
４Ｅ〜４Ｇ Ｎ型領域
５ フィールド酸化膜
６ チャネルストップ層
７ 転送用ＭＯＳゲート電極
８ フォトダイオードＮ型電荷蓄積領域
９ 表面Ｐ型領域
１０ ドレインｎ型高濃度領域
１１ シリコン酸化膜
１２ コンタクトプラグ
１３ メタル第一層
１４ メタル第一層とメタル第二層層間絶縁膜
１５ メタル第二層
１６ メタル第二層とメタル第三層層間絶縁膜
１７ メタル第三層
１８ パッシベーション膜
２０ ポリシリコン膜
５０１、５０１ ｎ型半導体基板
５０２、５０２ Ｄｅｎｕｄｅｄ Ｚｏｎｅ
５０３、５０３ ＩＧゲッタリング層
５０４ シリコン酸化膜
５０５、５０５ ＰｏｌｙＳｉｌｉｃｏｎ
Claims (5)
- 光電変換を行う画素が表面に複数配置された画素部を形成するための半導体基板の製造方法であって、
酸素濃度Ｄが１．３Ｅ１８≦Ｄ≦１．５Ｅ１８ ａｔｏｍｓ／ｃｍ３（ｏｌｄ ＡＳＴＭ）の半導体基板の一部に無欠陥領域を形成する工程と、
前記無欠陥領域を形成した後、前記半導体基板中にバルクマイクロディフェクトを形成する工程と、
前記バルクマイクロディフェクトを形成した後、前記半導体基板の裏面にポリシリコンを形成する工程と、
前記ポリシリコンを前記半導体基板に形成した後、前記半導体基板に金属配線を形成する前に、温度Ｈが４５０℃≦Ｈ≦７５０℃の熱処理を１時間以上行う工程と、を有することを特徴とする半導体基板の製造方法。 - 前記バルクマイクロディフェクトの密度が１Ｅ５／ｃｍ２以上であることを特徴とする請求項１記載の半導体基板の製造方法。
- 前記ポリシリコンの厚さＴが０．５≦Ｔ≦２．０μｍであることを特徴とする請求項１又は２記載の半導体基板の製造方法。
- 前記無欠陥領域を形成する工程は、１１００℃以上の熱処理であることを特徴とする請求項１から３のいずれか１項記載の半導体基板の製造方法。
- 前記バルクマイクロディフェクトを形成する工程は、２段階の熱処理であることを特徴とする請求項１から４のいずれか１項記載の半導体基板の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004358343A JP4667030B2 (ja) | 2004-12-10 | 2004-12-10 | 固体撮像装置用の半導体基板とその製造方法 |
| US11/291,955 US7387952B2 (en) | 2004-12-10 | 2005-12-02 | Semiconductor substrate for solid-state image pickup device and producing method therefor |
| EP05026840A EP1670061A3 (en) | 2004-12-10 | 2005-12-08 | Semiconductor substrate for solid-state image pickup device and producing method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004358343A JP4667030B2 (ja) | 2004-12-10 | 2004-12-10 | 固体撮像装置用の半導体基板とその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2006165462A JP2006165462A (ja) | 2006-06-22 |
| JP2006165462A5 JP2006165462A5 (ja) | 2007-12-13 |
| JP4667030B2 true JP4667030B2 (ja) | 2011-04-06 |
Family
ID=35583558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004358343A Expired - Fee Related JP4667030B2 (ja) | 2004-12-10 | 2004-12-10 | 固体撮像装置用の半導体基板とその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7387952B2 (ja) |
| EP (1) | EP1670061A3 (ja) |
| JP (1) | JP4667030B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5825931B2 (ja) * | 2011-08-25 | 2015-12-02 | グローバルウェーハズ・ジャパン株式会社 | 固体撮像素子の製造方法 |
| JP6861471B2 (ja) * | 2015-06-12 | 2021-04-21 | キヤノン株式会社 | 撮像装置およびその製造方法ならびにカメラ |
| JP6862129B2 (ja) * | 2016-08-29 | 2021-04-21 | キヤノン株式会社 | 光電変換装置および撮像システム |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0453140A (ja) * | 1990-06-18 | 1992-02-20 | Fujitsu Ltd | シリコン単結晶ウエハの処理方法 |
| JPH04262537A (ja) * | 1991-02-15 | 1992-09-17 | Canon Inc | 光電変換デバイスの製造方法 |
| JPH07263453A (ja) * | 1994-03-25 | 1995-10-13 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH0917800A (ja) * | 1995-06-28 | 1997-01-17 | Toshiba Ceramics Co Ltd | シリコンウエーハ及びその製造方法 |
| JPH10270455A (ja) * | 1997-03-26 | 1998-10-09 | Toshiba Corp | 半導体基板の製造方法 |
| JP2001237247A (ja) * | 2000-02-25 | 2001-08-31 | Shin Etsu Handotai Co Ltd | エピタキシャルウエーハの製造方法及びエピタキシャルウエーハ、並びにエピタキシャル成長用ｃｚシリコンウエーハ |
| JP2003282577A (ja) * | 2001-11-12 | 2003-10-03 | Siltron Inc | シリコン半導体ウェハ及びその製造方法 |
| JP2004221491A (ja) * | 2003-01-17 | 2004-08-05 | Nikon Corp | 固体撮像装置，およびその製造方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5680139A (en) * | 1979-12-05 | 1981-07-01 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
| US4608095A (en) * | 1983-02-14 | 1986-08-26 | Monsanto Company | Gettering |
| US4851358A (en) * | 1988-02-11 | 1989-07-25 | Dns Electronic Materials, Inc. | Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing |
| DE69126925T2 (de) | 1990-05-31 | 1997-11-20 | Canon Kk | Verfahren zur Herstellung einer Halbleiterspeicheranordnung mit Kondensator |
| JP3011982B2 (ja) * | 1990-09-14 | 2000-02-21 | コマツ電子金属株式会社 | 半導体装置の製造方法 |
| JP2765635B2 (ja) * | 1991-01-11 | 1998-06-18 | キヤノン株式会社 | 光電変換装置 |
| JP2726583B2 (ja) * | 1991-11-18 | 1998-03-11 | 三菱マテリアルシリコン株式会社 | 半導体基板 |
| US5534069A (en) | 1992-07-23 | 1996-07-09 | Canon Kabushiki Kaisha | Method of treating active material |
| JP3232168B2 (ja) * | 1993-07-02 | 2001-11-26 | 三菱電機株式会社 | 半導体基板およびその製造方法ならびにその半導体基板を用いた半導体装置 |
| JPH0845944A (ja) | 1994-07-29 | 1996-02-16 | Sumitomo Sitix Corp | シリコンウェーハの製造方法 |
| JPH08104592A (ja) | 1994-08-09 | 1996-04-23 | Sony Corp | 半導体装置用半導体基板と半導体装置との製造方法 |
| US6541454B1 (en) * | 1995-04-04 | 2003-04-01 | Yissum Research Development Company Of The Hebrew University Jerusalem | Phosphonates, biphosphonates and pharmaceutical compositions containing them |
| JP3944958B2 (ja) | 1997-07-02 | 2007-07-18 | 株式会社Ｓｕｍｃｏ | シリコンエピタキシャルウェーハとその製造方法 |
| TW429478B (en) * | 1997-08-29 | 2001-04-11 | Toshiba Corp | Semiconductor device and method for manufacturing the same |
| JPH11103042A (ja) | 1997-09-26 | 1999-04-13 | Sony Corp | 固体撮像装置用半導体基板と固体撮像装置の製造方法 |
| WO2000055397A1 (fr) * | 1999-03-16 | 2000-09-21 | Shin-Etsu Handotai Co., Ltd. | Procede de production d'une tranche de silicium et tranche de silicium ainsi obtenue |
| WO2001082382A1 (en) * | 2000-04-20 | 2001-11-01 | Digirad Corporation | Fabrication of low leakage-current backside illuminated photodiodes |
| US7081422B2 (en) * | 2000-12-13 | 2006-07-25 | Shin-Etsu Handotai Co., Ltd. | Manufacturing process for annealed wafer and annealed wafer |
| JP4510414B2 (ja) | 2003-09-12 | 2010-07-21 | キヤノン株式会社 | 光電変換装置 |
-
2004
- 2004-12-10 JP JP2004358343A patent/JP4667030B2/ja not_active Expired - Fee Related
-
2005
- 2005-12-02 US US11/291,955 patent/US7387952B2/en not_active Expired - Fee Related
- 2005-12-08 EP EP05026840A patent/EP1670061A3/en not_active Withdrawn
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0453140A (ja) * | 1990-06-18 | 1992-02-20 | Fujitsu Ltd | シリコン単結晶ウエハの処理方法 |
| JPH04262537A (ja) * | 1991-02-15 | 1992-09-17 | Canon Inc | 光電変換デバイスの製造方法 |
| JPH07263453A (ja) * | 1994-03-25 | 1995-10-13 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH0917800A (ja) * | 1995-06-28 | 1997-01-17 | Toshiba Ceramics Co Ltd | シリコンウエーハ及びその製造方法 |
| JPH10270455A (ja) * | 1997-03-26 | 1998-10-09 | Toshiba Corp | 半導体基板の製造方法 |
| JP2001237247A (ja) * | 2000-02-25 | 2001-08-31 | Shin Etsu Handotai Co Ltd | エピタキシャルウエーハの製造方法及びエピタキシャルウエーハ、並びにエピタキシャル成長用ｃｚシリコンウエーハ |
| JP2003282577A (ja) * | 2001-11-12 | 2003-10-03 | Siltron Inc | シリコン半導体ウェハ及びその製造方法 |
| JP2004221491A (ja) * | 2003-01-17 | 2004-08-05 | Nikon Corp | 固体撮像装置，およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7387952B2 (en) | 2008-06-17 |
| EP1670061A3 (en) | 2011-05-04 |
| EP1670061A2 (en) | 2006-06-14 |
| JP2006165462A (ja) | 2006-06-22 |
| US20060124929A1 (en) | 2006-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4758061B2 (ja) | 固体撮像装置およびその製造方法 | |
| KR101093926B1 (ko) | 고체 촬상 장치의 제조 방법 | |
| EP0503666B1 (en) | CCD solid state image sensing device | |
| JP5100988B2 (ja) | イメージセンサー及びその製造方法 | |
| JP5157259B2 (ja) | 固体撮像素子及び撮像装置 | |
| US20150008482A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP4719149B2 (ja) | 固体撮像装置及びそれを用いたカメラ | |
| US5288656A (en) | Method of manufacturing a CCD solid state image sensing device | |
| US20140333807A1 (en) | Manufacturing method of solid-state image pickup device and solid-state image pickup device | |
| JP2006186262A (ja) | 固体撮像装置及びその製造方法 | |
| JP4667030B2 (ja) | 固体撮像装置用の半導体基板とその製造方法 | |
| JP2018098266A (ja) | 光電変換装置、光電変換装置の製造方法およびカメラ | |
| JP4868815B2 (ja) | 固体撮像装置およびその製造方法、電子情報機器 | |
| JP2008294479A (ja) | 固体撮像装置 | |
| JP2008177306A (ja) | 固体撮像装置 | |
| JP2007201088A (ja) | 固体撮像素子 | |
| JP2004047985A (ja) | 固体撮像装置 | |
| CN115172392A (zh) | 前照式图像传感器及形成方法 | |
| US20060019423A1 (en) | Method for manufacturing solid-state image sensor | |
| JP5012104B2 (ja) | 固体撮像素子 | |
| JP2011187585A (ja) | 半導体装置の製造方法および基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071029 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071029 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080207 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090326 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090427 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100723 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100913 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110106 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4667030 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |