JP2008177306A - 固体撮像装置 - Google Patents

Abstract

【課題】サリサイド形成の際にコバルト等の金属によってスパイクが発生しても、スパイクに起因するリーク電流を抑制し、感光セルの不良を発生しにくい固体撮像装置を提供する。
【解決手段】半導体基板１０上に、フォトダイオード５に蓄積された電荷を一時的に蓄積する浮遊拡散層１が形成されている。浮遊拡散層１は、拡散領域１１と、拡散領域１１より高い不純物濃度を有する拡散領域１２とを含んでいる。浮遊拡散層１の表面の一部、すなわち、拡散領域１２の表面にはコンタクト４に接続されるサリサイド層２が形成されている。そして、サリサイド層２によって覆われた拡散領域１２は、スパイク１６より十分に深く形成されている。
【選択図】図１

Description

本発明は、デジタルスチルカメラや、デジタルビデオカメラ、携帯電話用小型カメラ等に用いられる固体撮像装置に関する。

図６は、従来の固体撮像装置の概略構成を示す回路図である。図６においては、図示の都合上、固体撮像装置の一部の構成のみが記載されている。

図６に示される固体撮像装置は、マトリックス状に配列された複数の感光セル５０１と、感光セル５０１の各々を駆動する周辺駆動回路とを含む。

感光セル５０１は、入射光を電荷に光電変換するフォトダイオード５１１と、転送トランジスタ５１２と、増幅トランジスタ５１３と、リセットトランジスタ５１４とを含んでいる。

転送トランジスタ５１２のゲート電極は、転送制御信号線５２１を介して垂直ドライバ回路部５０２に接続されている。転送トランジスタ５１２は、垂直ドライバ回路部５０２からの転送制御信号に従って、フォトダイオード５１１で生成された信号電荷を増幅トランジスタ５１３のゲート電極に転送する。尚、実際の構造では、転送トランジスタ５１２のソース領域は、フォトダイオード５１１の一部によって構成されている。

増幅トランジスタ５１３のソース領域は、垂直信号線５２２を介して、定電流源５０７（負荷トランジスタ）と、雑音抑制回路部５０３とにそれぞれ接続されている。増幅トランジスタ５１３は、ソースフォロアとして用いられているので、そのゲート電極の電位に応じた垂直信号を垂直信号線５２２に出力する。

リセットトランジスタ５１４のゲート電極は、リセット信号線５２４を介して垂直ドライバ回路部５０２に接続されている。リセットトランジスタ５１４のソース領域は、転送トランジスタ５１２のドレイン領域と、増幅トランジスタ５１３のゲート電極とに接続されている。また、リセットトランジスタ５１４のドレイン領域は、図示しないドレイン線に接続されている。リセットトランジスタ５１４は、垂直ドライバ回路部５０２から供給されるリセット信号に従い、転送トランジスタ５１２のドレイン領域及び増幅トランジスタ５１３のゲート電極の電位を所定の初期値にリセットする。

周辺駆動回路は、複数の感光セル５０１から垂直信号を抽出する垂直ドライバ回路部５０２と、複数の感光セル５０１から出力された垂直信号の雑音を抑制する雑音抑制回路部５０３と、雑音抑制回路部５０３で生成された垂直信号の出力を制御する水平トランジスタ５０４と、水平トランジスタ５０４を駆動する水平ドライバ回路部５０５と、負荷トランジスタ群（図示せず）とを備える。

以下、図６に示される固体撮像装置の雑音抑制処理について簡単に説明する。

図６の固体撮像装置においては、複数の感光セル５０１の各々が増幅トランジスタ５１３を含んでいる。複数の感光セル５０１間で、増幅トランジスタ５１３の特性（例えば、閾値電圧等）にバラツキがある場合、垂直信号線５２２に出力された垂直信号に固定パターン雑音が現れる。雑音抑制回路部５０３は、この固定パターン雑音を抑制するために設けられているものである。

雑音抑制回路部５０３は、トランジスタ５３１と、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）構造やＤＭＯＳ（Ｄｏｕｂｌｅ ｄｉｆｆｕｓｅｄ ＭＯＳ）構造等を有し、半導体基板上に素子として形成された大容量のキャパシタ５３２と、クランプトランジスタ５３４と、キャパシタ５３２と同様に素子として形成されたキャパシタ５３５とを含む。

（動作Ａ）
まず、リセットトランジスタ５１４をオン状態に制御して、回路節点５４１における電位を所定の電位ＶＤＤにリセットする。回路節点５４１の電位は、転送トランジスタ５１２のドレイン領域（フローティングディフュージョン）の電位及び増幅トランジスタ５１３のゲート電極の電位に等しい。

このとき、垂直信号線５２２上の回路節点５４２における電位Ｖ１は、次の数式（１）によって表される。
Ｖ１＝ＶＤＤ−ＶＧＳ … （１）
ここで、上記の数式１において、ＶＧＳは増幅トランジスタ５１３のゲート−ソース間の電位差を表す。ＶＧＳは、定電流源の動作点により決定される定数値である。

（動作Ｂ）
次に、クランプトランジスタ５３４をオン状態に制御して、回路節点５４３の電位をＶＤＤに制御する。回路節点５４３の電位をＶＤＤにした状態で、トランジスタ５３１をオン状態にすることにより、キャパシタ５３２が充電される。最終的にキャパシタ５３２に蓄積される電荷Ｑは、次の数式（２）によって表される。
Ｑ＝Ｃ１（ＶＤＤ−Ｖ１） … （２）
ここで、上記の数式２において、Ｃ１はキャパシタ５３２の容量を表す。

（動作Ｃ）
次に、クランプトランジスタ５３４をオフ状態に制御する。このとき、トランジスタ５３１はオン状態に維持される。

（動作Ｄ）
次に、転送トランジスタ５１２をオン状態に制御して、フォトダイオード５１１に蓄積された電荷Ｑ１を転送トランジスタ５１２のドレイン領域に転送する。この結果、回路節点５４１における電位は、電荷Ｑ１に応じた電位ＶＧに変化する。電位ＶＧは、転送トランジスタ５１２の寄生容量（フローティングディフュージョンに付随する容量）Ｃを用いて、（ＶＤＤ−Ｑ１／Ｃ）と表される。したがって、垂直信号線５２２の電位Ｖ２は、次の数式（３）によって表される。
Ｖ２＝ＶＧ−ＶＧＳ＝ＶＤＤ−Ｑ１／Ｃ−ＶＧＳ … （３）

また、キャパシタ５３２に蓄積されていた電荷Ｑは、キャパシタ５３２とキャパシタ５３５とに、これらの容量比に応じて分配される。回路節点５４３の電位をＶｏｕｔは、次の数式（４）及び（５）の関係が成立する。
Ｃ１（Ｖｏｕｔ―Ｖ２）＝Ｑ＋ΔＱ … （４）
Ｃ２×Ｖｏｕｔ＝−ΔＱ … （５）
ここで、上記の数式５において、Ｃ２はキャパシタ５３５の容量を表す。

上記の連立方程式（４）及び（５）を解くと、Ｖｏｕｔは次の数式（６）によって表される。
Ｖｏｕｔ＝Ｃ１／（Ｃ１＋Ｃ２）×（ＶＤＤ−Ｑ１／Ｃ） … （６）

以後、回路節点５４３の電位がＶｏｕｔで安定するまで、各トランジスタの状態が維持される。

（動作Ｅ）
次に、回路節点５４３の電位がＶｏｕｔである状態で、水平ドライバ回路部５０５から供給される水平制御信号に基づいて、水平トランジスタ５１６をオン状態に制御する。この結果、Ｖｏｕｔの電位は水平信号線５２７に伝達され、最終的に、増幅器５０８がＶｏｕｔに応じた電圧（すなわち、フォトダイオード５１１に蓄積された電荷Ｑ１に応じた画素信号）を出力する。

図７は、図６に示される固体撮像装置の概略的な構造を示す断面図である。より特定的には、図７は、感光セル５０１部分の断面を示したものである。

保護酸化膜７１４で覆われた半導体基板７１０内に、フォトダイオード５１１、転送トランジスタ５１２、リセットトランジスタ５１４、増幅トランジスタ５１３がそれぞれ形成されている。半導体基板７１０の表面と平行な方向（図７における左右方向）において、転送トランジスタ５１２とリセットトランジスタ５１４との間には、フォトダイオード５１１から転送された電荷を蓄積するための浮遊拡散層７０１が形成されている。この浮遊拡散層７０１は、図６に示される回路節点５４１に対応する。

浮遊拡散層７０１、各トランジスタのソースまたはドレイン拡散層７１３の下方には、図７に破線で示されるように、空乏層７０３が形成される。

また、保護酸化膜７１４上には、フォトダイオード５１１と、浮遊拡散層７０１の一部とを覆うように、サリサイドブロック膜７０６が形成されている。更に、浮遊拡散層７０１表面の残りの部分を覆う領域には、サリサイド層７０２が形成されている。そして、浮遊拡散層７０１のうちサリサイド化された箇所には、コンタクト７０４が設けられている。

図７に示されるように、浮遊拡散層７０１のサリサイド層７０２の下方では、サリサイド層を構成する金属シリサイドにスパイク１６が発生しており、発生したスパイク１６は、浮遊拡散層７０１の空乏層７０３にまで達している。

固体撮像装置の使用時において、フォトダイオード５１１に入射した光から変換された信号電荷は、転送トランジスタ５１２を通じて、浮遊拡散層７０１に蓄積される。浮遊拡散層７０１に蓄積された信号電荷は電圧に変換され、変換された電圧がコンタクト７０４を介して出力される。リセットトランジスタ５１４は、浮遊拡散層７０１に蓄積された信号電荷を、必要に応じて外部へと排除するために設けられている。

ここで、サリサイド（セルフアラインシリサイド）は、シリコンと高融点金属との化合物であって、チタンやコバルトといった高融点金属をスパッタ法等によって、ソース／ドレイン拡散層やゲート電極（多結晶シリコン膜またはアモルファスシリコン膜）表面に堆積させた後、熱処理を行うことによって形成される。サリサイドを形成する利点としては、ソース／ドレイン拡散層あるいはゲート電極と、コンタクトとの界面において良好な電気的接触状態を確保できることが挙げられる。それ故、サリサイドは、ロジック回路を構成するＭＯＳトランジスタのように、寄生抵抗の低減が求められる素子に広く用いられている。

サリサイドを構成するための金属材料としては、前述のチタンやコバルト、更にはニッケル等が挙げられるが、これらの中でも、デバイスの微細化の観点から最近ではコバルトが主に用いられている。
特開２００１‐１１１０２２号公報

しかしながら、コバルトを用いてサリサイドを形成する場合、熱処理工程において、スパイクやコバルト原子の析出等の結晶欠陥を生じることがある。特に、図７に示される構造の固体撮像装置において、浮遊拡散層７０１は、フォトダイオード５１１の出力電荷を蓄積する役割を有するので、サリサイド形成時にスパイクが発生すると、白キズや暗電流に代表される画素欠陥を生じ、スパイクが生じた感光セルが不良となる虞がある。特に、微小な電流信号の検出を要求される固体撮像装置においては、スパイクに起因する電流リークは、歩留りの点で深刻な問題となる。

そこで、サリサイド形成工程における熱処理の温度の最適化を図ることによって、スパイクの発生を抑制することが考えられる。ただし、熱処理温度の最適化によって、スパイクの発生頻度を抑制することはできるものの、スパイクの発生を完全に防止することは依然として困難である。

それ故に、本発明は、サリサイド形成の際にスパイクが発生した場合であっても、スパイクに起因する感光セル不良の発生が抑制された固体撮像装置を提供することを目的とする。

本発明は、半導体基板上の感光領域にマトリックス状に配置された複数の感光セルと、複数の感光セルを駆動するための駆動手段を含む周辺回路とを備える固体撮像装置に関するものである。当該感光セルの各々は、入射光を光電変換して得られた信号電荷を蓄積するフォトダイオードと、フォトダイオードに蓄積された信号電荷を転送する第１のトランジスタと、第１のトランジスタによって転送された信号電荷を一時的に蓄積する浮遊拡散層とを含む。そして、浮遊拡散層の表面の少なくとも一部はサリサイド層によって覆われ、浮遊拡散層のうちサリサイド層によって覆われる部分は、サリサイド層に発生するスパイクよりも深く形成されている。

あるいは、浮遊拡散層のうちサリサイド層に覆われた部分のＰＮ接合深さは、２３０ｎｍ以上であっても良い。

本発明に係る固体撮像装置において、浮遊拡散層の表面のサリサイド層で覆われた領域は、コンタクトを形成する領域であることが好ましい。

浮遊拡散層のうちサリサイドで覆われた部分のＰＮ接合深さ及び不純物濃度は、浮遊拡散層のうちサリサイドで覆われていない部分のＰＮ接合深さ及び不純物濃度よりも大きいことが好ましい。

本発明に係る固体撮像装置において、浮遊拡散層の表面全体がサリサイド層で覆われていても良い。

また、感光セルの各々は、拡散層を有する第２のトランジスタを更に含み、周辺回路は、拡散層を有するトランジスタを含んでいても良い。この場合、第２のトランジスタ及び周辺回路内のトランジスタの拡散層のＰＮ接合深さは実質的に同一であり、浮遊拡散層のＰＮ接合深さは、第２のトランジスタ及び周辺回路内のトランジスタのＰＮ接合深さよりも深いことが好ましい。

また、感光セルの各々は、第１のトランジスタと浮遊拡散層を共有する第２のトランジスタと、第１のトランジスタと浮遊拡散層を共有しない第３のトランジスタとを更に含んでいても良い。この場合、第１及び第２のトランジスタの最小ゲート長は、第３のトランジスタの最小ゲート長より大きいことが好ましい。

本発明によれば、サリサイド金属によるスパイク等が発生した場合でも、スパイクに起因するリーク電流の発生を抑制することができるので、感光セルの不良が発生しにくい固体撮像装置を実現することができる。

（第１の実施形態）
図１は、本発明の第１の実施形態に係る固体撮像装置の概略構成を示す断面図である。より特定的には、図１は、固体撮像装置の感光セルの断面を示したものである。

半導体基板１０上の感光領域にマトリクス状に形成される感光セルの各々は、フォトダイオード５と、転送トランジスタ７と、リセットトランジスタ８と、増幅トランジスタ９とを含んでいる。そして、半導体基板１０の表面を覆うように保護酸化膜１４が形成されている。また、半導体基板１０上の転送トランジスタ７とリセットトランジスタ８との間には、フォトダイオード５から転送された電荷を蓄積するための浮遊拡散層１とが形成されている。そして、本実施形態においては、浮遊拡散層１は、Ｎ^-型の拡散領域１１と、拡散領域１１より深く、かつ、拡散領域１１より不純物濃度が高いＮ⁺型の拡散領域１２とが形成されている。拡散領域１１及び１２と、ソース／ドレイン拡散層１３の界面付近には、図に破線で示されるように、空乏層３が存在する。

更に、保護酸化膜１４上には、フォトダイオード５と拡散領域１１とを覆うサリサイドブロック膜６と、リセットトランジスタ８及び増幅トランジスタ９のゲート電極１８及び１９の側面を覆うサイドウォールとが形成されている。拡散領域１２、ソース／ドレイン拡散層１３上でサリサイドブロック膜６及びサイドウォールに覆われていない領域には、サリサイド層２が形成されている。すなわち、転送トランジスタ７のドレインとなる浮遊拡散層１のうち、拡散領域１２の表面の少なくとも一部がサリサイド化され、拡散領域１１の表面はサリサイド化されていない。

そして、拡散領域１２表面のサリサイド層２に接するように、コンタクト４が形成されている。

また、図１に示されるように、サリサイド層２の直下に位置する拡散領域１２内には、スパイク１６が発生している。ただし、拡散領域１２は、発生したスパイクに対して十分深くなるように形成されている。したがって、発生したスパイク１６の下端は、空乏層３に接触していない。

図２は、図１に示される固体撮像装置の製造過程を示す概略工程図である。

まず、図２（ａ）に示されるように、Ｐ型の半導体基板１０の表面に保護酸化膜１４を形成した後、半導体基板１０にＮ型の不純物を選択的に導入して、フォトダイオード５を形成する。また、転送トランジスタ７、リセットトランジスタ８及び増幅トランジスタ９の各々のゲート電極１７〜１９が、保護酸化膜１４上の所定位置（設計位置）に形成される。

次に、図２（ｂ）に示されるように、転送トランジスタ７のドレインを形成すべき部分を除く領域を覆うようにフォトレジスト１５ｂを形成する。その後、形成されたフォトレジスト１５ｂをマスクとして、イオン注入によって半導体基板１０に不純物を導入し、拡散領域２１が形成される。例えば、イオン種としてＰ（リン）を用い、イオン加速エネルギーが２０〜４０ｋｅＶ、ドーズ量が２×１０¹²〜４×１０¹⁴ｃｍ^-2の条件でイオン注入を行う。

尚、拡散領域２１を形成する際のイオン加速エネルギーは、上記の例に挙げた数値より高くても良い。

次に、図２（ｃ）に示されるように、ソース／ドレイン拡散層１３を形成する部分が少なくとも露出するようにフォトレジスト１５ｃを形成する。その後、形成されたフォトレジスト１５ｃをマスクとして、半導体基板１０に不純物イオンを注入する。例えば、イオン種としてＡｓを用い、イオン加速エネルギーが２０〜５０ｋｅＶ、ドーズ量が１×１０¹⁵〜２×１０¹⁵ｃｍ^-2の条件でイオン注入を行う。尚、ソース／ドレイン拡散層１３へのイオン注入と同時に、図示しない周辺回路に対してもイオン注入を行い、周辺回路の拡散層を形成する。尚、周辺回路に対しては、図２（ｂ）に示される拡散領域２１形成時とほぼ同等の加速エネルギーでイオンを注入しても良い。

次に、図２（ｄ）に示されるように、浮遊拡散層１上の一部の領域（サリサイド化される領域）のみが露出するように、半導体基板１０上にフォトレジスト１５ｄを形成する。その後、形成されたフォトレジスト１５ｄをマスクとして、半導体基板１０に不純物イオン（ＡｓまたはＰ）を注入し、Ｎ⁺型の拡散領域１２を形成する。また、拡散領域１２の形成によって、拡散領域１１が形成される。この工程におけるイオン注入の加速エネルギーは、後続のサリサイド形成工程でスパイクが発生する可能性を考慮し、発生し得るスパイクの深さに比べて、拡散領域１２のＰＮ接合深さが十分大きくなるように決定される。具体的には、拡散領域１２の底部に形成されるＰＮ接合界面が、サリサイド層２と拡散領域１２との界面から２３０ｎｍ以上深くに位置するように、イオンの加速エネルギー及びドーズ量を決定することが望ましい。

尚、ここでのＰＮ接合深さは、イオン注入後の活性加熱処理のみならず、製造工程において実施される全ての熱処理を経て完成した固体撮像装置における値である。したがって、イオン注入直後の拡散層深さは、その後の熱処理工程における拡散層の拡がりを考慮して調節される。

また、図２（ｄ）の工程で注入されるイオンのドーズ量は、拡散領域１２の不純物濃度が、図２（ｂ）の工程で形成された拡散領域１１の不純物濃度より高くなるように設定される。このように、後の工程でサリサイド化される拡散領域１２の不純物濃度を、サリサイド化されない拡散領域１１の不純物濃度より高くしておけば、サリサイド上に形成されるコンタクトのコンタクト抵抗を低くすることができ、電気的接触状態が良好になるという利点がある。

次に、図２（ｅ）に示されるように、保護酸化膜１４及びゲート電極１７〜１９の全体を覆うように、半導体基板１０上にシリコン酸化膜等の絶縁膜２０を堆積させる。

次に、図２（ｆ）に示されるように、絶縁膜２０上にフォトレジスト１５ｆを形成する。フォトレジスト１５ｆは、後続の工程でサリサイド化される領域上の絶縁膜２０を選択的に除去するために、サリサイド化されない領域（フォトダイオード５及び拡散領域１１）を覆うようにパターニングされている。その後、フォトレジスト１５ｆをマスクとして、絶縁膜２０の一部を選択的に除去する。

そして、図２（ｇ）に示されるように、ゲート電極１７〜１９の上面と、拡散領域１２及びソース／ドレイン拡散層１３の表面とに、サリサイド層２を形成する。より詳細には、半導体基板１０上の全面に金属材料をスパッタし、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）等の熱処理を行う。この結果、金属膜に接触するシリコンの一部（ゲート電極１７〜１９の上面、拡散領域１２及びソース／ドレイン拡散層１３の表面）にサリサイド層２が形成される。

サリサイド形成のための熱処理は、一般的に２回に分けて行う。通常は、１回目の熱処理を２回目の熱処理に比べて低い温度で行って、準安定なシリサイドを形成してから、未反応の金属膜をウェット溶液によって除去する。１回目の熱処理を比較的低い温度で行うのは、Ｓｉの拡散反応が進みすぎて、ゲート電極と拡散層の周辺部にまでに余分なシリサイドが形成されるのを防ぐためである。２回目の熱処理は、１回目よりも高い温度で行い、金属とＳｉとの化合によりサリサイド層の抵抗を小さくする。そして、２回目の熱処理で未反応の金属膜は、１回目の熱処理後と同様に、ウェット溶液を用いて除去される。

例えば、サリサイド金属としてコバルトを用いる場合の各条件は次の通りである。まず、コバルトを５〜１０ｎｍ程度の膜厚にスパッタする。１回目の熱処理として、４００〜５５０℃で１〜５分間、Ｎ₂雰囲気下でＲＴＡを行う。続いて、ＳＰＭ洗浄によって、未反応のコバルト金属を除去する。２回目の熱処理として、７５０〜８５０℃で１０〜３０秒間、Ｎ₂雰囲気下でＲＴＡを行う。その後、１回目の熱処理後と同様に、ＳＰＭ洗浄で未反応のコバルト金属を除去する。

上記の各工程を経て、本実施形態に係る固体撮像装置１００を製造することができる。

上述したように、本実施形態に係る固体撮像装置１００は、浮遊拡散層１は、サリサイド化されない拡散領域１１と、サリサイド化される拡散領域１２とから構成されている。そして、拡散領域１２は、その表面をサリサイド化する際に発生し得るスパイク１６の深さと比べて十分に深く形成されている。したがって、サリサイド化工程において、仮にスパイク１６が発生しても、スパイク１６が拡散領域１２直下の空乏層３に到達することが防止される。それ故、本実施形態に係る固体撮像装置１００では、浮遊拡散層１内のスパイク１６に起因するリーク電流が抑制されるので、感光セルの不良の発生を減少させて、歩留まりを向上することができる。

また、本実施形態に係る固体撮像装置１００では、コンタクトを形成する位置に合わせて、浮遊拡散層１の表面のうち、拡散領域１２の表面にのみサリサイド層２が形成されている。このような構成によれば、サリサイド層２を形成すべき部分の面積が減少するため、スパイクが発生する確率が低下する。よって、本実施形態によれば、スパイクに起因するリーク電流が発生する確率を低減することも可能となる。

（第２の実施形態）
図３は、本発明の第２の実施形態に係る固体撮像装置の製造工程を示す図である。

本実施形態に係る固体撮像装置２００は、浮遊拡散層１の全体が深く形成される点に特徴を有している。以下、本実施形態に係る固体撮像装置２００について、製造工程に沿って順に説明する。

まず、図３（ａ）に示されるように、Ｐ型の半導体基板１０の表面に保護酸化膜１４を形成した後、半導体基板１０にＮ型の不純物を選択的に導入して、フォトダイオード５を形成する。また、転送トランジスタ７、リセットトランジスタ８及び増幅トランジスタ９の各々のゲート電極１７〜１９を、保護酸化膜１４上の所定位置（設計位置）に形成する。

次に、その後、図３（ｂ）に示されるように、浮遊拡散層１が形成される部分を除く領域を覆うようにフォトレジスト１５ｂを形成した後、形成されたフォトレジスト１５ｂをマスクとして、半導体基板１０にリンイオンを注入する。

次に、図３（ｃ）に示されるように、フォトダイオード５と、ゲート電極１７と、浮遊拡散層１とを覆うように、フォトレジスト１５ｃを形成した後、フォトレジスト１５をマスクとしてイオン注入を行い、ソース／ドレイン拡散層１３を形成する。例えば、イオン種としてＡｓを用い、加速エネルギーが２０〜５０ｋｅＶ、ドーズ量が１×１０¹⁵〜２×１０¹⁵ｃｍ^-2の条件でイオン注入を行う。尚、ソース／ドレイン拡散層１３へのイオン注入と同時に周辺回路にもイオンを注入して拡散層を形成する。

次に、図３（ｄ）に示されるように、保護酸化膜１４及びゲート電極１７〜１９の全体を覆うように、半導体基板１０上にシリコン酸化膜等の絶縁膜２０を堆積させる。

以降の工程は、破線の矢印で示されるように、浮遊拡散層１の表面の全部をサリサイド化するか（図３（ｅ）及び（ｇ））、一部をサリサイド化するか（図３（ｆ）及び（ｈ））に応じて若干異なる。

浮遊拡散層１の表面の全部をサリサイド化する場合、図３（ｅ）に示されるようなフォトレジスト１５ｅを絶縁膜２０上に形成する。より詳細には、フォトレジスト１５ｅは、後続の工程でサリサイド化される領域上の絶縁膜２０を選択的に除去するために、サリサイド化されないフォトダイオード５を覆うようにパターニングされている。その後、フォトレジスト１５ｅをマスクとして、絶縁膜２０の一部を選択的に除去する。

そして、図３（ｇ）に示されるように、ゲート電極１７〜１９の上面と、浮遊拡散層１及びソース／ドレイン拡散層１３の表面とに、サリサイド層２を形成する。より詳細には、半導体基板１０上の全面に、例えばコバルトを５〜１０ｎｍの膜厚にスパッタする。次に、１回目の熱処理として、４００〜５５０℃で１〜５分間、Ｎ₂雰囲気下でＲＴＡを行う。続いて、ＳＰＭ洗浄によって、未反応のコバルト金属を除去する。２回目の熱処理として、７５０〜８５０℃で１０〜３０秒間、Ｎ２雰囲気下でＲＴＡを行う。その後、１回目の熱処理後と同様に、ＳＰＭ洗浄で未反応のコバルト金属を除去する。この結果、金属膜に接触するシリコンの一部（ゲート電極１７〜１９の上面、浮遊拡散層１及びソース／ドレイン拡散層１３の表面）がサリサイド化され、サリサイド層２が形成される。

このように、浮遊拡散層１の表面の一部にサリサイドを形成する場合、浮遊拡散層１の表面全体に対するサリサイド面積が減少するので、スパイクによるリーク電流発生の確率を低減することができる。

一方、浮遊拡散層１の表面の一部をサリサイド化する場合、図３（ｆ）に示されるようなフォトレジスト１５ｆを絶縁膜２０上に形成する。より詳細には、フォトレジスト１５ｆは、後続の工程でサリサイド化される領域上の絶縁膜２０を選択的に除去するために、フォトダイオード５と、浮遊拡散層１の表面の一部とを覆うようにパターニングされている。その後、フォトレジスト１５ｆをマスクとして、絶縁膜２０の一部を選択的に除去する。

そして、図３（ｈ）に示されるように、ゲート電極１７〜１９の上面と、浮遊拡散層１の表面の一部と、ソース／ドレイン拡散層１３の表面とに、サリサイド層２を形成する。この工程におけるサリサイド層２の形成方法は、図３（ｇ）の工程におけるものと同様であるので、ここでの繰り返しの説明を省略する。

本実施形態に係る固体撮像装置２００は、サリサイド形成時に生じたスパイクに起因するリーク電流を抑制するために、浮遊拡散層１のＰＮ接合深さが、サリサイド形成工程で発生し得るスパイクの深さより深く形成されている点に特徴を有している。具体的には、浮遊拡散層１の底部が２３０ｎｍ以上の深さに位置するように、浮遊拡散層１の全体を形成することが望ましい。

この場合、浮遊拡散層１を共有する各トランジスタのゲート電極長を、他のトランジスタのゲート電極長より長くすることがより好ましい。というのも、深い浮遊拡散層１を形成するために高エネルギーでイオン注入を行うと、注入された不純物イオンの分布が横方向（すなわち、半導体基板１０の表面と平行な方向）に拡がるため、浮遊拡散層１をソースまたはドレインとして含む転送トランジスタ及びリセットトランジスタにおいては、ソース−ドレイン間でのパンチスルーが発生する可能性が高くなる。これを防止するために転送トランジスタ及びリセットトランジスタのゲート電極長を他のトランジスタより長くすることが好ましい。

また、本実施形態においても、浮遊拡散層１上のうちコンタクトを形成する一部の領域にサリサイドを形成することによって、浮遊拡散層１の表面全体に対するサリサイド面積を減少させ、スパイクによるリーク電流発生の確率を低減することができる。

更に、本実施形態に係る固体撮像装置２００の製造方法には、浮遊拡散層１の全体が深く形成されるので、第１の実施形態に示した深さの異なる２つの拡散領域１１及び１２を形成する場合と比べて、工数を減らすことができるという利点がある。

（第３の実施形態）
図４は、本発明の第３の実施形態に係る固体撮像装置の製造工程を示す図である。

本実施形態に係る固体撮像装置３００は、浮遊拡散層１の全体と、ソース／ドレイン拡散層１３とが深く形成される点に特徴を有している。以下、本実施形態に係る固体撮像装置３００について、製造工程に沿って順に説明する。

まず、図４（ａ）に示されるように、半導体基板１０の表面に保護酸化膜１４を形成した後、半導体基板１０に不純物を選択的に導入して、フォトダイオード５を形成する。また、転送トランジスタ７、リセットトランジスタ８及び増幅トランジスタ９の各々のゲート電極１７〜１９を、保護酸化膜１４上の所定位置に形成する。

次に、図４（ｂ）に示されるように、浮遊拡散層１が形成される部分を除く領域を覆うようにフォトレジスト１５ｂを形成した後、形成されたフォトレジスト１５ｂをマスクとして、半導体基板１０と反対導電型のイオンを、半導体基板１０に選択的に注入する。この工程におけるイオン注入の加速エネルギーは、浮遊拡散層１のＰＮ接合深さが２３０ｎｍ以上になるように設定される。

尚、ここでいう浮遊拡散層のＰＮ接合深さは、固体撮像装置３００の完成後における値を示す。したがって、イオン注入直後のＰＮ接合深さは、後続の熱処理工程において拡散層が深さ方向へ広がる分を考慮して決定される。

次に、図４（ｃ）に示されるように、フォトダイオード５と、ゲート電極１７と、浮遊拡散層１とを覆うように、フォトレジスト１５ｃを形成した後、フォトレジスト１５ｃをマスクとしてイオン注入を行い、ソース／ドレイン拡散層１３を形成する。イオン種としては、例えばＡｓが使用される。また、イオン注入条件は、ソース／ドレイン拡散層１３のＰＮ接合深さが、浮遊拡散層１の深さとほぼ同程度になるように設定される。尚、ソース／ドレイン拡散層１３へのイオン注入と同時に周辺回路にもイオンを注入して拡散層を形成する。

次に、図４（ｄ）に示されるように、保護酸化膜１４及びゲート電極１７〜１９の全体を覆うように、半導体基板１０上に絶縁膜２０を堆積させる。

以降の工程は、破線の矢印で示されるように、浮遊拡散層１の表面の全部をサリサイド化するか（図４（ｅ）及び（ｇ））、一部をサリサイド化するか（図４（ｆ）及び（ｈ））に応じて若干異なる。

浮遊拡散層１の表面の全部をサリサイド化する場合、図４（ｅ）に示されるようなフォトレジスト１５ｅを絶縁膜２０上に形成する。より詳細には、フォトレジスト１５ｅは、後続の工程でサリサイド化される領域上の絶縁膜２０を選択的に除去するために、フォトダイオード５を覆うようにパターニングされている。その後、フォトレジスト１５ｅをマスクとして、絶縁膜２０の一部を選択的に除去する。

そして、図４（ｇ）に示されるように、ゲート電極１７〜１９の上面と、浮遊拡散層１及びソース／ドレイン拡散層１３の表面とに、サリサイド層２を形成する。より詳細には、半導体基板１０上の全面に、例えばコバルトを５〜１０ｎｍの膜厚にスパッタする。次に、１回目の熱処理として、４００〜５５０℃で１〜５分間、Ｎ₂雰囲気下でＲＴＡを行う。続いて、ＳＰＭ洗浄によって、未反応のコバルト金属を除去する。２回目の熱処理として、７５０〜８５０℃で１０〜３０秒間、Ｎ２雰囲気下でＲＴＡを行う。その後、１回目の熱処理後と同様に、ＳＰＭ洗浄で未反応のコバルト金属を除去する。この結果、金属膜に接触するシリコンの一部（ゲート電極１７〜１９の上面、浮遊拡散層１及びソース／ドレイン拡散層１３の表面）がサリサイド化され、サリサイド層２が形成される。

このように、浮遊拡散層１の表面の一部にサリサイドを形成する場合、浮遊拡散層１の表面全体に対するサリサイド面積が減少するので、スパイクによるリーク電流発生の確率を低減することができる。

一方、浮遊拡散層１の表面の一部をサリサイド化する場合、図４（ｆ）に示されるようなフォトレジスト１５ｆを絶縁膜２０上に形成する。より詳細には、フォトレジスト１５ｆは、後続の工程でサリサイド化される領域上の絶縁膜２０を選択的に除去するために、フォトダイオード５と、浮遊拡散層１の表面の一部とを覆うようにパターニングされている。その後、フォトレジスト１５ｆをマスクとして、絶縁膜２０の一部を選択的に除去する。

そして、図４（ｈ）に示されるように、ゲート電極１７〜１９の上面と、浮遊拡散層１の表面の一部と、ソース／ドレイン拡散層１３の表面とに、サリサイド層２を形成する。この工程におけるサリサイド層２の形成方法は、図４（ｇ）の工程におけるものと同様であるので、ここでの繰り返しの説明を省略する。

以上説明したように、本実施形態に係る固体撮像装置３００は、サリサイド形成時に生じたスパイクに起因するリーク電流を抑制するために、浮遊拡散層１を含む画素セル内の拡散層と、周辺回路の拡散層とが、サリサイド形成工程で発生し得るスパイクより深く形成されている点に特徴を有している。具体的には、浮遊拡散層１のＰＮ接合深さが２３０ｎｍ以上に位置するように、浮遊拡散層１の全体を形成することが望ましい。浮遊拡散層１のみならず、感光セル内の他の拡散層においてもスパイクに起因するリーク不良等が懸念される場合には、当該他の拡散層の深さも２３０ｎｍ以上となるようにイオンを注入することが好ましい。

この場合、浮遊拡散層１を共有する各トランジスタのゲート電極長を、他のトランジスタのゲート電極長より長くすることがより好ましい。というのも、深い拡散層を形成するために高エネルギーでイオン注入を行うと、注入された不純物イオンの分布が横方向に拡がるため、深い拡散層をソースまたはドレインとして含むトランジスタにおいては、ソース−ドレイン間でのパンチスルーが発生する可能性が高くなる。これを防止するためには、通常の深さより深い拡散層を形成する場合、深い拡散層を有するトランジスタのゲート電極長を、通常の深さの拡散層を有するトランジスタより長くすることが好ましい。

また、本実施形態に係る固体撮像装置３００の製造方法にもまた、浮遊拡散層１の全体が深く形成されるので、第１の実施形態に示したＰＮ接合深さの異なる２つの拡散領域１１及び１２を形成する場合と比べて、工数を減らすことができるという利点がある。

図５は、図４（ｈ）に示される固体撮像装置の浮遊拡散層のＰＮ接合深さと、発生した白キズ不良個数との関係を示すグラフである。

図５において、Ｘ軸は、浮遊拡散層１のＰＮ接合深さをシミュレーションから算出した値を表す。ただし、図５に示す浮遊拡散層のＰＮ接合深さは、固体撮像装置完成時のＰＮ接合深さを示す。また、Ｙ軸は、ウェハ１枚当たりの白キズ不良個数を示す。

図５に示されるように、浮遊拡散層１のＰＮ接合深さが深くなるにつれて、白キズ不良個数が大幅に減少していることが分かる。許容される白キズ不良個数は、固体撮像装置の特性仕様に応じて決定されるが、この例で試験対象とした固体撮像装置３００の許容基準が、１００個以下であると想定すると、固体撮像装置完成時のＰＮ接合深さを２３０ｎｍ以上とすることが好ましい。

尚、上記の各実施形態では、感光セルに１つのフォトダイオードを含む例について説明したが、本発明は、感光セル内に２以上のフォトダイオードが形成された固体撮像装置にも同様に適用できる。

また、上記の各実施形態では、感光セル内に第１〜第３のトランジスタとして、転送トラジスタ、リセットトランジスタ及び増幅トランジスタが形成された例について説明したが、感光セル内に更にトランジスタが設けられていても良い。

本発明に係る固体撮像装置は、デジタルスチルカメラや、デジタルビデオカメラ、携帯電話用小型カメラ等に用いられる固体撮像装置として有用である。

本発明の第１の実施形態に係る固体撮像装置の概略構成を示す断面図 図１に示される固体撮像装置の製造過程を示す概略工程図 本発明の第２の実施形態に係る固体撮像装置の製造工程を示す図 本発明の第３の実施形態に係る固体撮像装置の製造工程を示す図 図４（ｈ）に示される固体撮像装置の浮遊拡散層のＰＮ接合深さと、発生した白キズ不良個数との関係を示すグラフ 従来の固体撮像装置の概略構成を示す回路図 図６に示される固体撮像装置の概略構成を示す断面図

符号の説明

１ 浮遊拡散層
２ サリサイド層
３ 空乏層
４ コンタクト
５ フォトダイオード
６ サリサイドブロック膜
７ 転送トランジスタ
８ リセットトランジスタ
９ 増幅トランジスタ
１０ 半導体基板
１１ 拡散領域（Ｎ^-）
１２ 拡散領域（Ｎ⁺）
１３ ソース／ドレイン拡散層
１４ 保護酸化膜
１５ フォトレジスト
１６ スパイク
１７〜１９ ゲート電極
１００、２００、３００ 固体撮像装置
５０１ 感光セル
５０２ 垂直ドライバ回路部
５０３ 雑音抑制回路部
５０５ 水平ドライバ回路部
５０７ 定電流源
５０８ 増幅器
５１１ フォトダイオード
５１２ 転送トランジスタ
５１３ 増幅トランジスタ
５１４ リセットトランジスタ
５１６ 水平トランジスタ
５２１ 転送制御信号線
５２２ 垂直信号線
５２４ リセット信号線
５２７ 水平信号線
５３１ トランジスタ
５３２、５３５ キャパシタ
５３４ クランプトランジスタ
５４１、５４２、５４３ 回路節点

Claims (7)

1. 固体撮像装置であって、
   半導体基板上の感光領域にマトリックス状に配置された複数の感光セルと、
   前記複数の感光セルを駆動するための駆動手段を含む周辺回路とを備え、
   前記感光セルの各々は、
   入射光を光電変換して得られた信号電荷を蓄積するフォトダイオードと、
   前記フォトダイオードに蓄積された信号電荷を転送する第１のトランジスタと、
   前記第１のトランジスタによって転送された前記信号電荷を一時的に蓄積する浮遊拡散層とを含み、
   前記浮遊拡散層の表面の少なくとも一部はサリサイド層によって覆われ、
   前記浮遊拡散層のうち前記サリサイド層によって覆われる部分は、前記サリサイド層に発生するスパイクよりも深く形成されていることを特徴とする、固体撮像装置。
2. 固体撮像装置であって、
   半導体基板上の感光領域にマトリックス状に配置された複数の感光セルと、
   前記複数の感光セルを駆動するための駆動手段を含む周辺回路とを備え、
   前記感光セルの各々は、
   入射光を光電変換して得られた信号電荷を蓄積するフォトダイオードと、
   前記フォトダイオードに蓄積された信号電荷を転送する第１のトランジスタと、
   前記第１のトランジスタによって転送された前記信号電荷を一時的に蓄積する浮遊拡散層とを含み、
   前記浮遊拡散層の表面の少なくとも一部はサリサイド層によって覆われ、
   前記浮遊拡散層のうち前記サリサイド層に覆われた部分のＰＮ接合深さは、２３０ｎｍ以上であることを特徴とする、固体撮像装置。
3. 前記浮遊拡散層の表面の前記サリサイド層で覆われた領域は、コンタクトを形成する領域であることを特徴とする、請求項１または２に記載の固体撮像装置。
4. 前記浮遊拡散層のうち前記サリサイドで覆われた部分のＰＮ接合深さ及び不純物濃度は、前記浮遊拡散層のうち前記サリサイドで覆われていない部分のＰＮ接合深さ及び不純物濃度よりも大きいことを特徴とする、請求項１〜３のいずれかに記載の固体撮像装置。
5. 前記浮遊拡散層の表面全体が前記サリサイド層で覆われていることを特徴とする、請求項１または２に記載の固体撮像装置。
6. 前記感光セルの各々は、拡散層を有する第２のトランジスタを更に含み、
   前記周辺回路は、拡散層を有するトランジスタを含んでおり、
   前記第２のトランジスタ及び前記周辺回路内のトランジスタの拡散層のＰＮ接合深さは実質的に同一であり、
   前記浮遊拡散層のＰＮ接合深さは、前記第２のトランジスタ及び前記周辺回路内のトランジスタのＰＮ接合深さよりも深いことを特徴とする、請求項１または２に記載の固体撮像装置。
7. 前記感光セルの各々は、
   前記第１のトランジスタと前記浮遊拡散層を共有する第２のトランジスタと、
   前記第１のトランジスタと前記浮遊拡散層を共有しない第３のトランジスタとを更に含み、
   前記第１及び第２のトランジスタの最小ゲート長は、前記第３のトランジスタの最小ゲート長より大きいことを特徴とする、請求項１または２記載の固体撮像装置。

Images