JP6861471B2 - 撮像装置およびその製造方法ならびにカメラ - Google Patents

Description

本発明は、撮像装置およびその製造方法ならびにカメラに関する。

撮像装置において、残像が発生すると画質が劣化する。残像の原因としてシリコン中の酸素の存在が挙げられる。特許文献１は、固体撮像素子に関するものであり、同文献には、半導体基板中の酸素濃度が低いほど残像が少ないことが記載されている。

特開２００７−２５１０７４号公報

特許文献１は、残像の抑制する上で検討が十分ではない。そのため、特許文献１に記載された固体撮像装置では、酸素濃度が十分に小さくならない画素において残像が発生しうる。

本発明は、上記の課題認識を契機としてなされたものであり、残像の発生を抑えるために有利な技術を提供することを目的とする。

本技術の１つの側面は、酸素濃度が２×１０^１６ａｔｏｍｓ／ｃｍ^３以上４×１０^１７ａｔｏｍｓ／ｃｍ^３以下の範囲内である単結晶シリコンからなる第１半導体領域を有するウエハと、前記ウエハの上に配置され、酸素濃度が前記第１半導体領域よりも低い単結晶シリコンからなる第２半導体領域を有するシリコン層と、を含む基板を準備する工程と、酸素を含有する雰囲気中で前記半導体基板を熱処理し、前記第２半導体領域の酸素濃度を２×１０^１６ａｔｏｍｓ／ｃｍ^３以上４×１０^１７ａｔｏｍｓ／ｃｍ^３以下の範囲内にする工程と、前記熱処理の後に、前記第２半導体領域の中に、光電変換素子を形成する工程と、を含む。

本発明の１つの側面は、撮像装置の製造方法に係り、前記製造方法は、単結晶シリコンからなる第１半導体領域を有するウエハと、前記ウエハの上に配置され、単結晶シリコンからなる第２半導体領域を有するシリコン層と、を含む基板を準備する工程と、酸素を含有する雰囲気中で前記基板を熱処理することにより前記基板の表面から前記シリコン層に酸素を導入する工程と、前記熱処理の後に、前記第２半導体領域の中に、光電変換素子を形成する工程と、前記熱処理の後に、前記基板の表面の上にトランジスタのゲート電極を形成する工程と、前記ゲート電極および前記光電変換素子が形成された前記基板の上に配線層を形成する工程と、を含み、前記シリコン層の厚さが５μｍよりも大きく、前記第２半導体領域は、前記基板の表面からの深さが５μｍより小さい第１の部分と、前記基板の表面からの深さが５μｍより大きい第２の部分と、を含み、前記準備する工程では、前記第１半導体領域の酸素濃度が２×１０ ^１６ ａｔｏｍｓ／ｃｍ ^３ 以上４×１０ ^１７ ａｔｏｍｓ／ｃｍ ^３ 以下の範囲内であり、かつ、前記第２半導体領域の酸素濃度が前記第１半導体領域の酸素濃度よりも低く、前記光電変換素子を形成する工程では、前記第１の部分および前記第２の部分の酸素濃度が２×１０ ^１６ ａｔｏｍｓ／ｃｍ ^３ 以上４×１０ ^１７ ａｔｏｍｓ／ｃｍ ^３ 以下の範囲内であり、前記配線層を形成する工程の後において、前記基板の表面から２０μｍの深さから前記基板の表面までの半導体領域における酸素濃度の最大値が、前記基板の表面から２０μｍの深さから前記基板の表面までの半導体領域における酸素濃度の最小値の１０倍以下である。

本発明によれば、残像の発生を抑えるために有利な技術が提供される。

本発明の１つの実施形態の撮像装置の断面構造を模式的に示す図。 本発明の１つの実施形態の撮像装置の製造方法を例示的に説明するための図。 本発明の１つの実施形態の撮像装置の製造方法を例示的に説明するための図。 本発明の１つの実施形態の撮像装置の製造方法を例示的に説明するための図。 本発明の１つの実施形態の撮像装置の製造方法を例示的に説明するための図。 実施形態および比較例について半導体基板の深さ方向における酸素濃度の分布を示す図（熱処理工程の実施前）。 実施形態および比較例について半導体基板の深さ方向における酸素濃度の分布を示す図（酸素を含有する雰囲気中での熱処理工程の実施後）。 実施形態および比較例について半導体基板の深さ方向における酸素濃度の分布を示す図（酸素を含有する雰囲気中での熱処理工程および酸素を含有しない雰囲気中での熱処理工程の実施後）。 製造された撮像装置の半導体基板における酸素濃度の分布を示す図。 撮像装置の構造の例を説明するための図。 基板における不純物濃度分布および酸素濃度分布を説明するための図。 画像中の残像についての基板中の酸素濃度依存性および残像および白キズについての判定結果を説明するための図。 撮像装置の製造方法の例を説明するための図。 素子分離部の形成方法の例を説明するための図。 カメラの構成例を説明するための図。 素子分離部を説明するための図。 素子分離部を説明するための図。 素子分離部を説明するための図。

以下、添付図面を参照しながら本発明をその例示的な第１実施形態を通して説明する。

撮像装置において、残像が発生すると画質が劣化する。残像の原因としてシリコン中の酸素の存在が挙げられる。特開２００７−２５１０７４号公報は、撮像素子に関するものである。特開２００７−２５１０７４号公報には、半導体基板中の酸素濃度が低いほど残像が少ないことが記載されている。具体的な例として、特開２００７−２５１０７４号公報には、酸素濃度が１３．３×１０^１７〜１３．７×１０^１７／ｃｍ^３の範囲のシリコン基板にフォトダイオードを形成することが記載されている。特開２０１０−３４１９５号公報は、エピタキシャルウェーハ等のシリコンウェーハに関するものである。特開２０１０−３４１９５号公報には、ウェーハに対して酸素ガス雰囲気における急速昇降温熱処理を施すことによって固定深さで固溶酸素の最大値および最小値を有する濃度分布を備えたシリコンウェーハを得ることが記載されている。

撮像装置を形成するための半導体基板の深さ方向における酸素濃度の勾配が大きいと、製造段階のプロセス誤差によって酸素の拡散の程度にばらつきが生じうる。これにより、製造された複数の撮像装置間において酸素濃度にばらつきが生じうる。そして、酸素濃度が十分に小さくならない個体において残像が発生しうる。あるいは、撮像装置内の画素間において酸素濃度に分布が生じうる。そして、酸素濃度が十分に小さくならない画素において残像が発生しうる。

本実施形態は、上記の課題認識を契機としてなされたものであり、残像の発生を抑えるために有利な技術を提供することを目的とする。

本実施形態の１つの側面は、（ａ）酸素濃度が２×１０^１６ａｔｏｍｓ／ｃｍ^３以上４×１０^１７ａｔｏｍｓ／ｃｍ^３以下の範囲内である単結晶シリコンからなる第１半導体領域と、
前記第１半導体領域の上に配置され、酸素濃度が前記第１半導体領域よりも低い単結晶シリコンからなる第２半導体領域と、
を含む半導体基板を準備する工程と、
（ｂ）酸素を含有する雰囲気中で前記半導体基板を熱処理し、前記第２半導体領域の酸素濃度を２×１０^１６ａｔｏｍｓ／ｃｍ^３以上４×１０^１７ａｔｏｍｓ／ｃｍ^３以下の範囲内にする工程と、
（ｃ）前記第２半導体領域の中に、光電変換素子を形成する工程と、を含む。

本実施形態によれば、残像の発生を抑えるために有利な技術が提供される。

以下の説明において、第１導電型および第２導電型は、導電型を区別するために用いられる用語であり、第１導電型がｎ型である場合には、第２導電型はｐ型であり、逆に、第１導電型がｐ型である場合には、第２導電型はｎ型である。

図１には、本発明の１つの実施形態の撮像装置１００の断面構造が模式的に示されている。撮像装置１００は、第１半導体領域１０１と、第１半導体領域１０１の上に配置された第２半導体領域１０２と、を含む半導体基板ＳＳを有する固体撮像装置である。第２半導体領域１０２の２つの面のうち第１半導体領域１０１とは反対側の面が半導体基板ＳＳの表面を構成する。半導体基板ＳＳの裏面は第１半導体領域１０１が構成しうる。第２半導体領域１０２は第１半導体領域１０１に連続している。つまり、第１半導体領域１０１と第２半導体領域１０２との間には絶縁体領域が存在しない。この例では、第１半導体領域１０１と第２半導体領域１０２とは、ともに第１導電型を有する。つまり、この例では、第１半導体領域１０１と第２半導体領域１０２は、互いに同じ導電型を有する。第１半導体領域１０１と第２半導体領域１０２とは、互いに異なる導電型を有していてもよい。後述するように、第２半導体領域１０２の中には、互いに導電型や不純物濃度が異なる複数の不純物領域が設けられている。

第１半導体領域１０１における第１導電型の不純物の濃度は、第２半導体領域１０２における第１導電型の不純物の濃度と異なる。一例において、第１半導体領域１０１における第１導電型の不純物の濃度は、第２半導体領域１０２における第１導電型の不純物の濃度より大きい。他の例において、第１半導体領域１０１における第１導電型の不純物の濃度は、第２半導体領域１０２における第１導電型の不純物の濃度より小さい。

第１半導体領域１０１は、単結晶シリコンからなり、単結晶シリコンのインゴッドをスライスし研磨することによって形成されうる。第２半導体領域１０２は、単結晶シリコンからなり、第１半導体領域１０１の上に単結晶シリコン層をエピタキシャル成長法で形成することによって形成されうる。エピタキシャル成長法で形成された層をエピタキシャル層と呼ぶ。第１半導体領域１０１と第２半導体領域１０２との間は、結晶格子が連続しうるため明確な界面を観察できない場合もある。

撮像装置１００の半導体基板ＳＳには光電変換素子ＰＤが配されている。光電変換素子ＰＤは、少なくとも第１半導体領域１０１に配されている。この例では、光電変換素子ＰＤは、第１半導体領域１０１内に配されているが、光電変換素子を第２半導体領域１０２まで延在させることもできる。光電変換素子ＰＤは、電荷蓄積領域として機能しうる第１導電型の不純物領域１０４を有する。第１導電型の不純物領域１０４において、信号電荷が多数キャリアを成す。また、光電変換素子ＰＤは、不純物領域１０４と第１半導体領域１０１との間に、第１導電型とは異なる第２導電型を有する不純物領域１０３を含みうる。さらに、光電変換素子ＰＤは、不純物領域１０４の下に、不純物領域１０４に連続して配された第１導電型の不純物領域１０２ｂを含みうる。第２半導体領域１０２のうち不純物領域１０３よりも下に配置された部分は、不純物領域１０２ａであり、第２半導体領域１０２のうち不純物領域１０３よりも上に配置された部分は、不純物領域１０２ｂである。

不純物領域１０４の第１導電型の不純物濃度は、第２半導体領域１０２（不純物領域１０２ａ、不純物領域１０２ｂ）の不純物濃度よりも高い。不純物領域１０４、不純物領域１０２ｂおよび不純物領域１０３は、光電変換素子ＰＤを構成する。光電変換素子ＰＤで光電変換によって発生する負電荷（電子）および正電荷（正孔）のうち第１導電型における多数キャリアと同型の電荷は、不純物領域１０４に蓄積される。光電変換素子ＰＤは、不純物領域１０４の上側、つまり不純物領域１０４と半導体基板ＳＳの表面との間に配置され第２導電型を有する不純物領域１０５を含みうる。不純物領域１０５は、不純物領域１０４を半導体基板ＳＳの表面から離隔するように機能し、これによって埋め込み型のフォトダイオード構造を有する光電変換素子ＰＤが構成される。

図示されていないが、撮像装置１００は、複数の不純物領域１０４を有する。複数の不純物領域１０４は、ポテンシャル障壁による分離領域として機能する第２導電型の不純物領域１０６、１０７によって相互に分離されうる。不純物領域１０３は、複数の不純物領域１０４の配列の下方に、該配列の領域の全体にわたって広がるように配置されうる。

撮像装置１００は、ＭＯＳイメージセンサとして構成されてもよいし、ＣＣＤイメージセンサとして構成されてもよいし、他の形式のイメージセンサとして構成されてもよい。以下では、撮像装置１００がＭＯＳイメージセンサとして構成される例を説明する。

不純物領域１０４に蓄積された電荷は、ゲート電極１１４（転送ゲート）にアクティブレベルの電位が印加されることによって不純物領域１０２ｂに形成されるチャネルを介して、浮遊拡散領域として機能する第１導電型の不純物領域１１２に転送される。不純物領域１１２は、第２半導体領域１０２のうち、不純物領域１０２ｂと半導体基板ＳＳの表面との間に形成されている。ゲート電極１１４は、半導体基板ＳＳの上にゲート絶縁膜１１６を介して配置されている。不純物領域１０４、不純物領域１１２、ゲート電極１１４およびゲート絶縁膜１１６は、ＭＯＳトランジスタ構造を有する。不純物領域１１２の不純物領域１０４の側には、不純物領域１１２に隣接するように電界緩和領域として機能する不純物領域１１１が配置されうる。不純物領域１１１は、第１導電型を有しうる。

撮像装置１００は、不純物領域１１２に転送された電荷に応じた信号を列信号線に出力するために、複数のトランジスタＴｒを含みうる。複数のトランジスタＴｒは半導体基板ＳＳの表面の側に配されている。トランジスタＴｒは、ソースおよびドレインを構成する不純物領域１１３、ゲート電極１１５、ゲート絶縁膜１１７を含みうる。複数のトランジスタＴｒおよび不純物領域１０４（光電変換素子）を含む素子のうち相互に分離されるべき素子は、素子分離部１１０によって分離されうる。素子分離部１１０は、半導体基板ＳＳの表面の側に形成されたＳＴＩ構造またはＬＯＣＯＳ構造を有する絶縁体で構成されうるが、ＰＮ接合分離によって構成することもできる。第２導電型の不純物領域１０９は、素子分離部１１０の周囲に形成される。不純物領域１０９は、チャネルストップや、素子分離部１１０と第１半導体領域１０２との界面で発生する暗電流に対するシールドとして機能しうる。不純物領域１０９と不純物領域１０３との間には、第２導電型を有する不純物領域１０８が配置されうる。

半導体基板ＳＳの上には、絶縁層１１８、複数の絶縁層１２３、配線層１２０、１２２、コンタクトプラグ１１９およびビアプラグ１２１などが配置されうる。絶縁層１１８は、例えば、反射防止膜および／またはエッチングストッパとして機能しうる。複数の絶縁層１２３は層間絶縁膜として機能しうる。複数の絶縁層１２３の上には、カラーフィルタ層１２４およびマイクロレンズ１２５などが配置されうる。

以下、図２〜図５を参照しながら撮像装置１００の製造方法を例示的に説明する。まず、図２に示したステップＳ２００において、半導体基板ＳＳを準備する準備工程が実施される。半導体基板ＳＳは、第１導電型を有する第１半導体領域１０１と、第１半導体領域１０１の上に配置され第１導電型を有する第２半導体領域１０２とを含む。第１半導体領域１０１は、例えば、単結晶シリコン基板でありうる。より具体的な例において、第１半導体領域１０１は、磁場印加ＣＺ法（ＭＣＺ法）で引き上げを行った直径が３００ｍｍの単結晶シリコンインゴットから切り出された円盤部材の主表面を鏡面研磨して得られた単結晶シリコンウエハでありうる。

ステップＳ２００で実施される準備工程は、第１半導体領域１０１を準備する工程と、第１半導体領域１０１の上に第２半導体領域１０２を形成する工程とを含みうる。第２半導体領域１０２は、典型的には、エピタキシャル成長法によって第１半導体領域１０１の上に形成されうる。例えば、第１半導体領域１０１と第２半導体領域１０２の各々は１×１０^１４〜５×１０^１４ａｔｏｍｓ／ｃｍ^３程度のリンを不純物として含有することでｎ型を示す。

第１半導体領域１０１の酸素濃度は、２×１０^１６ａｔｏｍｓ／ｃｍ^３以上４×１０^１７ａｔｏｍｓ／ｃｍ^３以下の範囲内、例えば、１×１０^１７ａｔｏｍｓ／ｃｍ^３でありうる。酸素濃度がこの範囲内に収まることは、第１半導体領域１０１の酸素濃度の最小値Ｃ１０ｍｉｎが２×１０^１６ａｔｏｍｓ／ｃｍ^３以上であり、第１半導体領域１０１の酸素濃度の最大値Ｃ１０ｍａｘが４×１０^１７ａｔｏｍｓ／ｃｍ^３以下であることを意味する。この酸素濃度は、例えば、Ｏｌｄ ＡＳＴＭによる換算係数から求められうる。第１半導体領域１０１の寸法、抵抗率、導電型に関する制約はない。第２半導体領域１０２の酸素濃度は第１半導体領域１０１の酸素濃度よりも低い。例えば第２半導体領域１０２の酸素濃度の最小値Ｃ２０ｍｉｎは第１半導体領域１０１の酸素濃度の最大値Ｃ１０ｍａｘよりも小さい（Ｃ２０ｍｉｎ＜Ｃ１０ｍａｘ）。さらに、第２半導体領域１０２の酸素濃度の最小値Ｃ２０ｍｉｎは第１半導体領域１０１の酸素濃度の最小値Ｃ１０ｍｉｎよりも小さい（Ｃ２０ｍｉｎ＜Ｃ１０ｍｉｎ）。また、例えば第２半導体領域１０２の酸素濃度の最大値Ｃ２０ｍａｘは第１半導体領域１０１の酸素濃度の最大値Ｃ１０ｍａｘよりも小さい。さらに、第２半導体領域１０２の酸素濃度の最大値Ｃ２０ｍａｘは第１半導体領域１０１の酸素濃度の最小値Ｃ１０ｍｉｎよりも小さい。第２半導体領域１０２は、第１半導体領域１０１と同じ導電型を有し、例えば、５μｍ以上５０μｍ以下の範囲内、より好適には５μｍ以上２５μｍ以下の範囲内の厚さを有しうる。

第２半導体領域１０２は、第１半導体領域１０１における第１導電型の不純物の濃度が第２半導体領域１０２における第１導電型の不純物の濃度と異なるように形成されうる。一例において、第２半導体領域１０２は、第１半導体領域１０１における第１導電型の不純物の濃度が第２半導体領域１０２における第１導電型の不純物の濃度より大きくなるように形成されうる。他の例において、第２半導体領域１０２は、第１半導体領域１０１における第１導電型の不純物の濃度が第２半導体領域１０２における第１導電型の不純物の濃度より小さくなるように形成されうる。

図６には、半導体基板ＳＳの深さ方向における酸素濃度の分布が実線で例示されている。横軸は、半導体基板ＳＳの表面からの深さを示し、縦軸は、酸素濃度（ａｔｍｏｓ／ｃｍ^３）を示している。ここで、図６中の実線（実施形態）は、酸素濃度が１×１０^１７ａｔｏｍｓ／ｃｍ^３の第１半導体領域１０１の上に第２半導体領域１０２を形成して得られた半導体基板ＳＳにおける酸素濃度の分布を示している。図６中に点線で示された比較例は、酸素濃度が１．３×１０^１８ａｔｏｍｓ／ｃｍ^３の第１半導体領域１０１の上に第２半導体領域１０２を形成して得られた半導体基板における酸素濃度の分布を示している。なお、図６の実施形態、比較例ともに、エピタキシャル成長によって形成された単結晶シリコン層である第２半導体領域１０２の厚さは９μｍである。したがって、半導体基板の表面からの深さが９μｍの位置が、第１半導体領域１０１と第２半導体領域１０２との境界に相当する。実線で示された実施形態および点線で示された比較例では、いずれも、第２半導体領域１０２のうち、半導体基板の表面側から半分の深さまでの部分（深さ０〜４．５μｍ）における酸素濃度が１×１０^１６ａｔｏｍｓ／ｃｍ^３以下である。実施形態では、第２半導体領域１０２のうち、残りの部分（深さ４．５〜９μｍ）においても、酸素濃度が１×１０^１６ａｔｏｍｓ／ｃｍ^３以下である。比較例では、第２半導体領域１０２のうち、残りの部分（深さ４．５〜９μｍ）においては、第１半導体領域１０１からの酸素の拡散により酸素濃度が１×１０^１６ａｔｏｍｓ／ｃｍ^３を超えている。

次いで、図２に示したステップＳ２１０、Ｓ２２０、図３に示したＳ２３０において、半導体基板ＳＳにトレンチＴＲを形成するトレンチ形成工程が実施される。まず、ステップＳ２１０において、半導体基板ＳＳの上に膜１５０を形成する工程が実施される。膜１５０は、例えば、酸化シリコン層１５１と、酸化シリコン層１５１の上に配置されたポリシリコン層１５２と、ポリシリコン層１５２の上に配置された窒化シリコン層１５３とを含みうる。ステップＳ２１０に次いで、ステップＳ２２０において、膜１５０をフォトリソグラフィー工程によってパターニングして開口ＯＰ１を形成する工程が実施される。ステップＳ２２０に次いで、ステップＳ２３０において、パターニングされた膜１５０をエッチングマスクとして開口ＯＰ１を通して半導体基板ＳＳ（第２半導体領域１０２）をエッチングする工程が実施される。この工程により、半導体基板ＳＳ（第２半導体領域１０２）にトレンチＴＲが形成される。

次いで、図３に示したステップＳ２４０において、酸素を含有する雰囲気中で半導体基板ＳＳを熱処理。トレンチＴＲを形成することにより、トレンチＴＲの内面から第２半導体領域１０２の深部まで酸素を供給することができる。この熱処理は、トレンチＴＲの内面の酸化を伴い、その結果、トレンチＴＲの内面に酸化シリコン膜１７０が形成されうる。ステップＳ２４０における熱処理は、例えば、８００℃以上１１５０℃以下の温度で実施されうる。また、ステップＳ２４０における熱処理は、例えば、第２半導体領域１０２の酸素濃度が２×１０^１６ａｔｏｍｓ／ｃｍ^３以上４×１０^１７ａｔｏｍｓ／ｃｍ^３以下の範囲内になるように実施されうる。また、ステップＳ２４０における熱処理は、例えば、第２半導体領域１０２の酸素濃度が１×１０^１６ａｔｏｍｓ／ｃｍ^３以上１×１０^１７ａｔｏｍｓ／ｃｍ^３以下の範囲内になるように実施されうる。

ここで、８００℃以上１１５０℃以下の温度におけるシリコンへの酸素の固溶限界濃度は、２×１０^１６ａｔｏｍｓ／ｃｍ^３以上４×１０^１７ａｔｏｍｓ／ｃｍ^３以下の範囲である。そこで、半導体基板ＳＳを得るための第１半導体領域１０１の酸素濃度を当該固溶限界濃度の範囲内の濃度とし、かつ、酸素を含有する雰囲気中でステップＳ２４０における熱処理を実施することが好ましい。このような方法によれば、深さ方向においてほぼ一定の酸素濃度分布を有する半導体基板ＳＳを得ることが容易である。

第２半導体領域１０２の深さ方向の全体において、ステップＳ２４０の熱処理の実施により、第２半導体領域１０２の酸素濃度を２×１０^１６ａｔｏｍｓ／ｃｍ^３以上４×１０^１７ａｔｏｍｓ／ｃｍ^３以下の範囲内にすることができる。また、第２半導体領域１０２の深さ方向の全体において、第２半導体領域１０２の酸素濃度が１×１０^１６ａｔｏｍｓ／ｃｍ^３以上１×１０^１７ａｔｏｍｓ／ｃｍ^３以下の範囲内にすることができる。また、例えば、ステップＳ２４０の後の、第２半導体領域１０２における酸素濃度の最大値、最小値をそれぞれＣ２１ｍａｘ、Ｃ２１ｍｉｎとしたときに、Ｃ２１ｍａｘ／Ｃ２１ｍｉｎが１０以下であることが好ましい。Ｃ２１ｍａｘ／Ｃ２１ｍｉｎは５以下であることがより好ましい。

図７には、ステップＳ２４０において酸素を含有する雰囲気中で熱処理が実施された後における半導体基板ＳＳの深さ方向における酸素濃度の分布が実線で例示されている。ここで、図７に示された結果は、ステップＳ２４０の熱処理工程の温度を１０５０℃とした結果である。

ステップＳ２４０における熱処理では、半導体基板ＳＳを加熱した後に半導体基板ＳＳを強制的に冷却することにより、急速に冷却することができる。この冷却において、半導体基板ＳＳの温度は、例えば、０．１℃／秒以上の温度降下率、好ましくは１℃／秒以上の温度降下率、更に好ましくは１０℃／秒以上の温度降下率で降下されうる。温度降下率は１００℃／秒以下でありうる。このように急速に冷却することにより、不要な酸素の拡散を抑制できる。

次いで、図３に示したステップＳ２５０において、第２導電型の不純物領域１０９を形成するための注入工程が実施される。トレンチＴＲの内面に沿って不純物領域１０９が形成されることで、トレンチＴＲの内面近傍で発生する暗電流を低減できる。ステップＳ２４０の熱処理を不純物領域１０９の形成の後に行うこともできるが、不純物領域１０９の形成をステップＳ２４０の熱処理熱の後に行うことにより、不純物領域１０９の不要な拡散を抑制できる。次いで、図４に示したステップＳ２６０において、トレンチＴＲに絶縁体１６０（酸化シリコン）を充填する充填工程が実施される。この際に、膜１５０の上にも絶縁体１６０が堆積しうる。図４では、酸化シリコン膜１７０を絶縁体１６０と一体的に記載している。次いで、図４に示したステップＳ２７０において、膜１５０の上の絶縁体１６０をＣＭＰ等によって除去する除去工程が実施される。これによりトレンチＴＲ内に素子分離部１１０が形成される。その後、膜１５０が除去される。ステップＳ２４０の酸素雰囲気中での熱処理をステップＳ２６０の絶縁体１６０の埋め込みの後に行うこともできる。しかし、酸素雰囲気中での熱処理を絶縁体１６０の埋め込みの前に行うことで、トレンチＴＲの内面から第２半導体領域１０２の深部まで酸素を供給できる。

次いで、図４に示したステップＳ２８０においては、第２導電型の不純物領域１０３、第２導電型の不純物領域１０６、１０７が形成される。なお、第２導電型の不純物領域１０３、第２導電型の不純物領域１０６、１０７を形成するためのレジストパターンは、省略されている。そして、形成された第２導電型の不純物領域１０３、１０６、１０７を拡散あるいは活性化させるために、酸素を含有しない雰囲気中で熱処理工程を行う。その後、ステップ２８０において、半導体基板ＳＳの上にゲート絶縁膜１１６、１１７およびゲート電極１１４、１１５が形成される。

図８には、ステップＳ２８０の後における半導体基板ＳＳの深さ方向における酸素濃度の分布が実線で例示されている。図８の状態では、上述した酸素を含有しない雰囲気中での熱処理工程や、さらにゲート絶縁膜１１６、１１７の形成のために酸素を含有する雰囲気中での熱処理工程などを経ている。酸素を含有しない雰囲気中で熱処理工程を実施した場合、半導体基板ＳＳの表面に近い領域の酸素は、外方拡散によって脱離する。そのため、ステップＳ２４０の熱処理工程の直後（図７）と比べて、半導体基板ＳＳの表面に近い領域における酸素の濃度が低くなる。図８に示された結果より、ステップＳ２４０の後に実施されうる熱処理（注入した不純物を活性化させるための熱処理、成膜処理）によっても酸素濃度の勾配が許容値内に抑えられることを理解することができる。第２半導体領域１０２の深さ方向の全体において、ステップＳ２８０の後でも、第２半導体領域１０２の酸素濃度を２×１０^１６ａｔｏｍｓ／ｃｍ^３以上４×１０^１７ａｔｏｍｓ／ｃｍ^３以下の範囲内に維持することができる。また、第２半導体領域１０２の深さ方向の全体において、第２半導体領域１０２の酸素濃度が１×１０^１６ａｔｏｍｓ／ｃｍ^３以上１×１０^１７ａｔｏｍｓ／ｃｍ^３以下の範囲内に維持することができる。また、例えば、ステップＳ２８０の後でも、第２半導体領域１０２における酸素濃度の最大値、最小値をそれぞれＣ２２ｍａｘ、Ｃ２２ｍｉｎとしたときに、Ｃ２２ｍａｘ／Ｃ２２ｍｉｎが１０以下であることが好ましい。Ｃ２２ｍａｘ／Ｃ２２ｍｉｎは５以下であることがより好ましい。

次いで、ステップＳ２９０において、半導体基板ＳＳの上にレジストパターンＲＰ２が形成されレジストパターンＲＰ２の開口ＯＰ２を通して半導体基板ＳＳ（第２半導体領域１０２）に第１導電型の不純物が注入され、これにより不純物領域１０４が形成される。その後、レジストパターンＲＰ２が除去される。

次いで、ステップＳ３００において、半導体基板ＳＳの上にレジストパターンＲＰ３が形成され、レジストパターンＲＰ３の開口ＯＰ３を通して半導体基板ＳＳに第２導電型の不純物が注入される。これにより第２導電型の不純物領域１０５が不純物領域１０４の上に形成される。このようにステップＳ２００〜Ｓ３００に渡って光電変換素子ＰＤが形成される。

次いで、ステップＳ３１０において、半導体基板ＳＳの表面およびゲート電極１１４、１１５を覆うように絶縁層１１８が形成される。その後、複数の絶縁層１２３、配線層１２０、１２２、コンタクトプラグ１１９およびビアプラグ１２１などが形成され、更に、カラーフィルタ層１２４およびマイクロレンズ１２５などが形成される。これにより、図１に例示されるよう撮像装置１００が完成する。

図９には、この実施形態に従って製造された撮像装置１００の半導体基板ＳＳにおける酸素濃度の分布が実線で例示されている。図９には、比較例も示されている。比較例では、半導体基板ＳＳの表面から１０μｍ程度の深さにおける酸素濃度が７×１０^１７ａｔｏｍｓ／ｃｍ^３であり、表面近傍の酸素濃度である７×１０^１６ａｔｏｍｓ／ｃｍ^３の約１０倍であり、濃度勾配が極めて大きい。これに対して、この実施形態では、半導体基板ＳＳの表面から１０μｍ程度の深さでも酸素濃度が８×１０^１６ａｔｏｍｓ／ｃｍ^３であり、表面近傍の酸素濃度である５×１０^１６ａｔｏｍｓ／ｃｍ^３の１．６倍程度の濃度である。つまり、この実施形態では、酸素濃度の勾配が低い状態が達成されている。濃酸素度の勾配が低い状態であれば、製造プロセスのばらつきが発生しても、それに起因する残像の発生を抑えることができる。製造プロセスのばらつきとしては、例えば、第１半導体領域１０１を切り出すためのインゴットまたは第１半導体領域１０１における酸素濃度のばらつきを挙げることができる。その他の製造プロセスのばらつきとして、例えば、不純物を半導体基板ＳＳに注入した後に該不純物を活性化させるための熱処理、あるいは、成膜処理における温度ばらつきを挙げることができる。

撮像装置１００において、半導体基板ＳＳにおける残像に対する影響が大きい深さ部分における酸素濃度の最大値、最小値をそれぞれＣｍａｘ、Ｃｍｉｎとしたときに、Ｃｍａｘ／Ｃｍｉｎが１０以下であることが好ましい。例えば、撮像装置１００において、半導体基板ＳＳの表面からの距離が２０μｍ以内の部分における半導体領域の酸素濃度の最大値、最小値をそれぞれＣｍａｘ、Ｃｍｉｎとしたときに、Ｃｍａｘ／Ｃｍｉｎが１０以下であることが好ましい。あるいは、撮像装置１００において、半導体基板ＳＳの表面からの距離が３０μｍ以内の部分における半導体領域の酸素濃度の最大値、最小値をそれぞれＣｍａｘ、Ｃｍｉｎとしたときに、Ｃｍａｘ／Ｃｍｉｎが１０以下であることが好ましい。あるいは、撮像装置１００において、半導体基板ＳＳの表面からの距離が４０μｍ以内の部分における半導体領域の酸素濃度の最大値、最小値をそれぞれＣｍａｘ、Ｃｍｉｎとしたときに、Ｃｍａｘ／Ｃｍｉｎが１０以下であることが好ましい。あるいは、撮像装置１００において、半導体基板ＳＳの表面からの距離が５０μｍ以内の部分における半導体領域の酸素濃度の最大値、最小値をそれぞれＣｍａｘ、Ｃｍｉｎとしたときに、Ｃｍａｘ／Ｃｍｉｎが１０以下であることが好ましい。それぞれの深さの部分において、Ｃｍａｘ／Ｃｍｉｎは５以下であることが好ましい。

なお、半導体基板ＳＳの表面からの深さが１０μｍ以内の部分における酸素濃度の最大値、最小値をそれぞれＣｍａｘ、Ｃｍｉｎとしたときに、Ｃｍａｘ／Ｃｍｉｎの値は、図９に示された実施形態では１．６、図９に示された比較例では約１０である。つまり、図９に示された比較例のＣｍａｘ／Ｃｍｉｎの値は、図９に示された実施形態のＣｍａｘ／Ｃｍｉｎの値よりも、かなり大きく、残像の発生が大きいことが推定される。

以下、上記の各実施形態に係る撮像装置の応用例として、該撮像装置が組み込まれたカメラについて例示的に説明する。カメラの概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置（例えば、パーソナルコンピュータ、携帯端末）も含まれる。カメラは、上記の実施形態として例示された本発明に係る撮像装置と、該撮像装置から出力される信号を処理する処理部とを含む。該処理部は、例えば、Ａ／Ｄ変換器、および、該Ａ／Ｄ変換器から出力されるデジタルデータを処理するプロセッサを含みうる。

以上説明した実施形態は撮像装置として表面照射型のＣＭＯＳイメージセンサを例示したが、裏面照射型にも適用可能であるし、ＣＣＤイメージセンサにも適用可能である。裏面照射型の撮像装置においては、光電変換部を有する単結晶シリコンからなる半導体領域の厚さは１〜１０μｍ程度である。半導体領域の表面から裏面まで、深さ方向の全域で半導体領域の酸素濃度の最大値が最小値の１０倍以下であればよい。半導体領域の表面から裏面まで、深さ方向の全域で半導体領域の酸素濃度２×１０^１６ａｔｏｍｓ／ｃｍ^３以上４×１０^１７ａｔｏｍｓ／ｃｍ^３以下範囲内であればよい。半導体領域の表面から２０μｍまでの範囲のうち、半導体領域の裏面よりも表面から遠い部分には、酸素起因の残像を生じせしめるような半導体領域は存在せずに、マイクロレンズやカラーフィルタが存在しうる。

以下、添付図面を参照しながら本発明の他の側面をその例示的な実施形態である第２実施形態を通して説明する。

撮像装置は、例えば、シリコン等の半導体で構成された基板に配列され且つ各々が光電変換部を含む複数の画素を有しており、各画素で光電変換により発生した電荷に基づいて画像が形成される。

撮像装置には、画像に生じうる残像および白キズを抑制ないし低減することが求められる。残像は、例えば、ある画像を読み出す際に、光電変換により発生した電荷が基板中の欠陥等にトラップされ、その後の他の画像を読み出す際に、該電荷がリリースされることに起因して生じうる。白キズは、撮像装置の製造の間、例えば、トランジスタの電極をニッケルやコバルトによりシリサイド化する工程において基板中に混入した金属不純物に起因して生じうる。

特開２００７−２５１０７４号公報には、基板中の酸素濃度を低くすることによって画像中の残像を抑制することが開示されている。一方で、特開２００３−９２３０１号公報には、基板中の酸素濃度を高くすることによって画像中の白キズを抑制することが開示されている。即ち、特開２００７−２５１０７４号公報及び特開２００３−９２３０１号公報によると、残像の抑制および白キズの抑制の双方を達成するには、互いに相反する構成が基板に要求される。したがって、これら双方を、単に基板中の酸素濃度を調整することによって達成することは難しいと言える。

本実施形態は、画像中の残像および白キズの双方を抑制する新規な技術を提供することを目的とする。

本実施形態の一つの側面は撮像装置にかかり、前記撮像装置は、シリコンで構成された基板上に複数の画素が配列された画素部と、前記基板上の前記画素部の周辺に配された周辺回路部であって各画素からの信号を処理する回路を含む周辺回路部と、を有する。
ここで、前記周辺回路部は、ニッケル及びコバルトの少なくとも一方を含むシリサイド領域を有するトランジスタを有する。
また、各画素は、前記基板に形成され、
光電変換により発生した電荷を蓄積する部分を含む第１導電型の第１領域と、
前記基板の前記第１領域より深い位置であって前記第１領域から離れた位置に配された前記第１導電型の第２領域と、
前記基板の表面からの深さ方向において、前記第１領域と前記第２領域との間に配された第２導電型の第３領域と、を有する。
また、前記第３領域は、
前記深さ方向において前記第２領域から離れた位置に配され、前記第２導電型の正味の不純物濃度が第１極大値を示す位置を含む第１部分と、
前記深さ方向において前記第１部分と前記第２領域との間に配され、前記第２導電型の正味の不純物濃度が前記第１極大値よりも低い第２極大値を示す位置を含む第２部分と、を含む。
前記第２部分の酸素濃度は１×１０^１７［ａｔｏｍｓ／ｃｍ^３］以下である。
本実施形態によれば、画像中の残像および白キズの双方を抑制することができる。

（１−１．撮像装置の構造について）
図１０は、第２実施形態に係る撮像装置１００の構造の例を説明するための模式図である。撮像装置１００は、シリコンで構成された基板ＳＵＢにそれぞれ形成された領域Ｒ１〜Ｒ４等を備える。領域Ｒ１（第１領域）は、例えばＮ型（第１導電型）であり、本明細書において、以下「Ｎ型領域Ｒ１」と示す。領域Ｒ２（第２領域）は、例えばＮ型であり、以下「Ｎ型領域Ｒ２」と示す。領域Ｒ３（第３領域）は、例えばＰ型（第２導電型）であり、以下「Ｐ型領域Ｒ３」と示す。また、領域Ｒ４は、例えばＮ型であり、以下「Ｎ型領域Ｒ４」と示す。

上記領域Ｒ１〜Ｒ４のそれぞれは、例えば、エピタキシャル成長、不純物注入等の公知の半導体製造技術を用いて形成されればよい。具体的には、まず、Ｎ型領域Ｒ４に対応するシリコン基板を準備し、その上にＮ型の半導体部材を例えばエピタキシャル成長によって形成する。次に、該形成された半導体部材に不純物注入によって、Ｎ型領域Ｒ１を形成し、Ｎ型領域Ｒ１の形成前または後にＮ型領域Ｒ１より深い位置にＰ型領域Ｒ３を形成する。Ｎ型領域Ｒ２は、Ｐ型領域Ｒ３とＮ型領域Ｒ４との間の領域であり、したがって、Ｎ型領域Ｒ１より深い位置であってＮ型領域Ｒ１から離れた位置に配されている。

Ｎ型領域Ｒ１は、光電変換によって発生した電荷（この例では電子）が蓄積される部分である電荷蓄積部（不図示）であって、他の部分よりも高い不純物濃度（例えば１×１０^１７［ｃｍ^−３］以上）を有する電荷蓄積部を含む。Ｎ型領域Ｒ１は、基板ＳＵＢの表面近傍にＰ型の領域Ｒ０が形成されることによって、基板ＳＵＢの表面から離れた位置に（埋め込まれるように）形成されてもよい。

Ｐ型領域Ｒ３は、Ｎ型領域Ｒ１とＮ型領域Ｒ２との間に、Ｎ型領域Ｒ１の底面および側面と接触するように形成された領域である。即ち、Ｎ型領域Ｒ１とＰ型領域Ｒ３との間にはＰＮ接合が形成されており、フォトダイオードが形成されている。換言すると、Ｐ型領域Ｒ３は、Ｎ型領域Ｒ１と隣接するように、Ｎ型領域Ｒ１またはそれより浅い位置から、Ｎ型領域Ｒ１より深く且つＮ型領域Ｒ２より浅い位置までにわたって形成されている。

なお、上述の各領域において、Ｐ型を形成するための不純物（Ｐ型不純物）には、例えばボロン（Ｂ）等が用いられ、Ｎ型を形成するための不純物（Ｎ型不純物）には、例えばリン（Ｐ）、ヒ素（Ａｓ）等が用いられればよい。また、図中には、Ｎ型領域Ｒ１におけるＮ型不純物濃度の極大値Ｑ＿Ｒ１、および、Ｐ型領域Ｒ３におけるＰ型不純物濃度の極大値Ｑ１〜Ｑ５が示されているが、これらについての詳細は後述とする。

撮像装置１００は、フローティングディフュージョンＦＤと、ゲート電極ＧＴＸとをさらに備える。フローティングディフュージョンＦＤは、基板ＳＵＢ表面およびその近傍かつＮ型領域Ｒ１から離れた位置に形成されたＮ型領域である。ゲート電極ＧＴＸは、Ｎ型領域Ｒ１とフローティングディフュージョンＦＤとを接続するＭＯＳトランジスタ（転送トランジスタ）のゲート電極であり、基板ＳＵＢ上に絶縁膜Ｆを介して形成される。光電変換により発生しＮ型領域Ｒ１に蓄積された電荷は、ゲート電極ＧＴＸに活性化電圧を供給することで形成されるチャネルを介して、フローティングディフュージョンＦＤに転送される。該転送された電荷またはそれに応じた信号は、不図示の読出回路によって画素信号として読み出される。

また、撮像装置１００は、基板ＳＵＢの表面近傍に形成されたＳＴＩ（ＳｈａｌｌｏｗＴｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造を有する素子分離部ＳＴＩと、その周囲に形成されたチャネルストップ用のＰ型の不純物領域ＣＳとをさらに備える。素子分離部ＳＴＩは、基板ＳＵＢに形成された素子ないしユニットを互いに電気的に分離する。

ここでは説明を省略するが、基板ＳＵＢの上には、１以上の配線層に配された導電部材（配線パターン）及びそれらを接続するプラグ、光学素子（例えば、カラーフィルタ、マイクロレンズ等）を含む構造が配されうる。

図１１は、図１０におけるカットラインＡ１−Ａ２（基板ＳＵＢの表面からの深さ方向）での不純物（ボロンおよびヒ素）の実際の濃度分布を示している。なお、ここでは、本例の説明に必要な部分の不純物濃度のみを図示し、それ以外の部分（例えば領域Ｒ０等）の不純物濃度分布については不図示とする。

ここで、ある領域における“実際”の不純物濃度とは、その領域の導電型に関わらず、その領域に実際に存在する不純物濃度であり、グロス（gross）不純物濃度とも呼ばれる。一方、ある領域における“正味”の不純物濃度とは、その領域の導電型を決定する実効的な不純物濃度であり、ネット（net）不純物濃度とも呼ばれる。即ち、正味の不純物度濃度は、一方の導電型の実際の不純物濃度から、該導電型とは異なる他方の導電型の実際の不純物濃度を減算したものに対応する。例えば、ある領域における実際のボロン（Ｐ型不純物）濃度が４×１０^１６［ｃｍ^−３］且つ実際のヒ素（Ｎ型不純物）濃度が１×１０^１６［ｃｍ^−３］のとき、その領域の導電型はＰ型であり、その領域の正味のＰ型不純物濃度は３×１０^１６［ｃｍ^−３］である。

図１１には実際の不純物濃度を記載しているが、Ｎ型領域Ｒ１におけるＰ型の不純物濃度は、Ｎ型領域Ｒ１におけるＮ型の不純物濃度よりも十分に低く、また、Ｐ型領域Ｒ２におけるＮ型の不純物濃度は、Ｐ型領域Ｒ２におけるＰ型の不純物濃度よりも十分に低い。そのため、図１１に対応する正味の不純物濃度分布は、実質的に、図１１の不純物分布と同様の分布となる。

図１１において、Ｎ型領域Ｒ１のＮ型不純物（ヒ素）濃度を一点鎖線で図示し、また、Ｐ型領域Ｒ３のＰ型不純物（ボロン）濃度を実線で図示している（なお、基板ＳＵＢ中の酸素濃度を破線で図示しているが、これについての詳細は後述とする。）。Ｎ型領域Ｒ１においてＮ型不純物濃度が極大値Ｃ＿Ｒ１を示す位置をピーク位置Ｑ＿Ｒ１とする。前述の光電変換によって発生した電荷は、主に、Ｎ型領域Ｒ１におけるピーク位置Ｑ＿Ｒ１及びその近傍（例えば１×１０^１６［ｃｍ^−３］以上の部分、特に、１×１０^１７［ｃｍ^−３］以上の部分）に蓄積されうる。ピーク位置Ｑ＿Ｒ１は、深さ（基板ＳＵＢの表面からの深さ）０．３［μｍ］程度で、その正味のＮ型不純物濃度は１．２３×１０^１７［ｃｍ^−３］程度である。Ｎ型領域Ｒ１における電荷蓄積部以外の部分については、正味のＮ型不純物濃度は、１×１０^１７［ｃｍ^−３］未満でもよく、例えば１×１０^１４〜１×１０^１６［ｃｍ^−３］程度でもよい。

Ｐ型領域Ｒ３は、例えば、基板ＳＵＢの表面からの深さ方向において、複数の部分Ｐ０〜Ｐ５を有する。本例において、部分Ｐ０は、領域Ｒ１を取り囲む部分である。部分Ｐ１〜Ｐ５は、Ｐ型不純物濃度が極大値Ｃ１〜Ｃ５をそれぞれ示す位置Ｑ１〜Ｑ５をそれぞれ含む。図中に、部分Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５について、Ｐ型不純物濃度が極大値Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５を示すピーク位置Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５をそれぞれ示す（Ｐ１〜Ｐ５及びＱ１〜Ｑ５は、図１０にも図示されている。）。部分Ｐ０〜Ｐ５の境界は、正味のＰ型不純物濃度の分布における不純物濃度が極小値を示す位置とする。本構造は、例えば、複数回の不純物注入をそれぞれ互いに異なる注入エネルギーで行うことによって得られ、この方法によると、Ｐ型領域Ｒ３を、その不純物濃度分布が所望の濃度になるように調節しながら所望の深さまで形成することができる。

Ｐ型領域Ｒ３において、部分Ｐ１〜Ｐ５のうち最も深い部分Ｐ５についての正味のＰ型不純物濃度を、部分Ｐ５以外の部分Ｐ１〜Ｐ４についての正味のＰ型不純物濃度より高くするとよい。例えば、部分Ｐ５についての正味のＰ型不純物濃度の極大値Ｃ５は、部分Ｐ１〜Ｐ４についての正味のＰ型不純物濃度の極大値Ｃ１〜Ｃ４の３倍以上高いとよく、５倍以上高いと更に良い。本構造によると、光電変換によってＰ型領域Ｒ３で発生した電荷の漏れ（具体的には、該電荷がＰ型領域Ｒ３よりも深い方向に漏れること）を防ぐことができ、該電荷を効率的にＮ型領域Ｒ１に導くことができる。

例えば、部分Ｐ１におけるピーク位置Ｑ１は、深さ０．７［μｍ］程度で、その正味のＰ型不純物濃度の極大値Ｃ１は、２．０×１０^１７［ｃｍ^−３］程度である。部分Ｐ２におけるピーク位置Ｑ２は深さ１．２［μｍ］程度で、その正味のＰ型不純物濃度の極大値Ｃ２は１．７×１０^１７［ｃｍ^−３］程度である。部分Ｐ３におけるピーク位置Ｑ３は深さ１．６［μｍ］程度で、その正味のＰ型不純物濃度の極大値Ｃ３は１．０×１０^１７［ｃｍ^−３］程度である。部分Ｐ４におけるピーク位置Ｑ４は深さ２．０［μｍ］程度で、その正味のＰ型不純物濃度の極大値Ｃ４は０．９×１０^１７［ｃｍ^−３］程度である。また、部分Ｐ５におけるピーク位置Ｑ５は深さ３．２［μｍ］程度で、その正味のＰ型不純物濃度の極大値Ｃ５は４．０×１０^１７［ｃｍ^−３］程度である。部分Ｐ１〜Ｐ４における正味のＰ型不純物濃度の極大値Ｃ１〜Ｃ４は深い位置に配されるほど、小さくなっている（Ｃ１＞Ｃ２＞Ｃ３＞Ｃ４）。なお、これらの深さは、入射光（例えば赤色光）の基板ＳＵＢ表面からの侵入深さに基づいて定められればよい。

（１−２．画像に生じうる白キズについて）
撮像装置１００の製造過程において、基板ＳＵＢ中には、例えばシリサイド処理によって、金属不純物（ニッケル、コバルト等）が混入する可能性があり、この金属不純物は、画像中に白キズをもたらす原因となりうる。このことに着目した本発明の発明者は、構成が互いに異なる複数の基板ＳＵＢを用いて実験し、鋭意検討した。そのなかで、発明者は、Ｐ型領域Ｒ３のＰ型不純物濃度分布が互いに異なる複数の基板ＳＵＢを用いた実験により、上記白キズの程度が、Ｎ型領域Ｒ１‐Ｐ型領域Ｒ３間の空乏層の幅（体積）に依存することを見出した。具体的には、発明者は、Ｎ型領域Ｒ１‐Ｐ型領域Ｒ３間の空乏層内の金属不純物の数が多くなると画像中の白キズが増える傾向にあることを見出した。このことは、上記空乏層内の金属不純物が、その空乏層電界によって又は該電界を介してＮ型領域Ｒ１の蓄積電荷に何らかの影響を与えていることに起因すると考えられる。

そこで、本構造では、Ｎ型領域Ｒ１‐Ｐ型領域Ｒ３間の空乏層幅を小さくすることにより、白キズを抑制した。具体的には、Ｐ型領域Ｒ３のＮ型領域Ｒ１側の部分Ｐ１及びＰ２の正味のＰ型不純物濃度の極大値Ｃ１及びＣ２を、Ｐ型領域Ｒ３のＮ型領域Ｒ２側の部分Ｐ３及びＰ４の正味のＰ型不純物濃度の極大値Ｃ３及びＣ４よりも高くした。これにより、上記空乏層がＰ型領域Ｒ３の深い位置まで到達しないようにすることができる。また、Ｐ型領域Ｒ３のＮ型領域Ｒ１側の部分における正味のＰ型不純物濃度を、Ｎ型領域Ｒ１の電荷蓄積部における正味のＮ型不純物濃度よりも高くするとよい。具体的には、図１１に例示されるように、Ｐ型領域Ｒ３の部分Ｐ１におけるピーク位置Ｑ１の正味のＰ型不純物濃度を、Ｎ型領域Ｒ１におけるピーク位置Ｑ＿Ｒ１の正味のＮ型不純物濃度よりも高くするとよい。本構造によると、例えば、撮像装置１００が電荷蓄積モード（Ｎ型領域Ｒ１に電荷を蓄積するための動作モード）の間、Ｎ型領域Ｒ１‐Ｐ型領域Ｒ３間の空乏層は、部分Ｐ１よりも深い部分Ｐ２〜Ｐ５に到達しないようにすることができる。

まとめると、Ｐ型領域Ｒ３は、Ｎ型領域Ｒ１‐Ｐ型領域Ｒ３間の空乏層幅が小さくなるように構成されればよい。本例では、Ｐ型領域Ｒ３を、その一部の正味のＰ型不純物濃度が、該一部より深い位置の他の一部の正味のＰ型不純物濃度よりも高くなるように構成することにより、該他の一部に空乏層が到達しないようにしている。また、Ｐ型領域Ｒ３の該一部の正味のＰ型不純物濃度を、Ｎ型領域Ｒ１のピーク位置Ｑ＿Ｒ１の正味のＮ型不純物濃度よりも高くするとよい。好適には、Ｐ型領域Ｒ３の部分Ｐ１〜Ｐ５のうちＮ型領域Ｒ１に最も近い部分Ｐ１の正味のＰ型不純物濃度を、Ｎ型領域Ｒ１のピーク位置Ｑ＿Ｒ１の正味のＮ型不純物濃度よりも高くすればよい。

また、本例において、部分Ｐ１と部分Ｐ５との間の部分Ｐ２〜Ｐ４の正味のＰ型不純物濃度の極大値Ｃ２〜Ｃ４は、部分Ｐ１の正味のＰ型不純物濃度の極大値Ｃ１よりも低くすることが好ましい。更に、部分Ｐ２〜Ｐ４の正味のＰ型不純物濃度の極大値Ｃ２〜Ｃ４を、部分Ｐ５の正味のＰ型不純物濃度の極大値Ｃ５よりも低くすることが好ましい。また更に、部分Ｐ２〜Ｐ４のいずれかの正味のＰ型不純物濃度を、Ｎ型領域Ｒ１の正味のＮ型不純物濃度よりも低くすることが好ましい。本例では、部分Ｐ３及びＰ４の正味のＰ型不純物濃度の極大値Ｃ３及びＣ４は、Ｎ型領域Ｒ１のピーク位置Ｑ＿Ｒ１の正味のＮ型不純物濃度の極大値Ｃ＿Ｒ１よりも小さい。

（１−３．画像に生じうる残像について）
基板ＳＵＢ中の酸素濃度が高くなると、基板ＳＵＢ中で酸素の複合体（サーマルドナー）が形成されやすくなる。サーマルドナーは、そのエネルギー準位により、光電変換によって生じた電荷をトラップする場合があり、このことは画像中に残像をもたらす原因となりうる。例えば、第１の画像を読み出す際に光電変換によって生じた電荷は、サーマルドナーのエネルギー準位によってトラップされうる。その後、第１の画像とは異なる第２の画像を読み出す際に、該トラップされた電荷がリリースされた場合、第２の画像には、この電荷に起因する残像が生じうる。

特開２００７−２５１０７４号公報によると、基板中の酸素濃度を低くすることによって画像中の残像が抑制される。その一方で、特開２００３−９２３０１号公報によると、基板中の酸素濃度を高くすることによって画像中の白キズが抑制される。

ここで、図１１を参照しながら述べたとおり、Ｎ型領域Ｒ１‐Ｐ型領域Ｒ３間の空乏層幅が小さくなるようにＰ型領域Ｒ３を構成することにより、白キズを抑制することができる。本構造において、残像を十分に抑制するために基板ＳＵＢ中の酸素濃度をどのような範囲にすればよいか、発明者は、酸素濃度が互いに異なる複数の基板ＳＵＢ（０．７×１０^１７〜１４×１０^１７［ａｔｏｍｓ／ｃｍ^３］程度）を用いて実験し、鋭意検討した。

再び図１１を参照すると、図１１は、図１０におけるカットラインＡ１−Ａ２での基板ＳＵＢ中の酸素濃度分布を更に示している。図１１に示されるように、本構造では、基板ＳＵＢ中の酸素濃度を１×１０^１７［ａｔｏｍｓ／ｃｍ^３］以下にし、上記残像を抑制した。

ここで、光電変換により発生した電荷は、Ｎ型領域Ｒ１‐Ｐ型領域Ｒ３間の空乏層に到達すると、電界の大きい空乏層電界によってＮ型領域Ｒ１に向かってドリフトする。Ｐ型領域Ｒ３のうち、特に空乏化していない部分では、その電界が空乏層電界より小さいため、電荷がサーマルドナーのエネルギー準位にトラップされやすい（前述のとおり、このことは、画像中に残像が生じる原因となる。）。よって、この空乏化していない部分においてサーマルドナーが形成されないようにするとよく、少なくとも該空乏化していない部分における酸素濃度を１×１０^１７［ａｔｏｍｓ／ｃｍ^３］以下にするとよい。即ち、Ｐ型領域Ｒ３のうち正味のＰ型不純物濃度がＮ型領域Ｒ１のピーク位置Ｑ＿Ｒ１の正味のＮ型不純物濃度より高い位置又はそれを含む部分（本例では部分Ｐ１）から、それより深い部分までの酸素濃度を１×１０^１７［ａｔｏｍｓ／ｃｍ^３］以下にするとよい。好適には、Ｐ型領域Ｒ３全体を含む領域（Ｎ型領域Ｒ１又はそれより浅い位置からＰ型領域Ｒ３又はそれより深い位置までの領域）で、基板ＳＵＢ中の酸素濃度を１×１０^１７［ａｔｏｍｓ／ｃｍ^３］以下にするとよい。Ｐ型領域Ｒ３より深い位置のＮ型領域Ｒ２では、酸素濃度は、Ｐ型領域Ｒ３での酸素濃度よりも高くてもよく、例えば１×１０^１７［ａｔｏｍｓ／ｃｍ^３］以上になってもよい。

例えば、基板ＳＵＢの表面から、該表面から１５［μｍ］の深さまでの領域（この領域は、Ｐ型領域Ｒ３を含むのに十分な深さを有する。）で、基板ＳＵＢ中の酸素濃度を１×１０^１７［ａｔｏｍｓ／ｃｍ^３］以下にするとよい。他の例では、基板ＳＵＢの表面から、該表面から１０［μｍ］の深さまでの領域で、基板ＳＵＢ中の酸素濃度を１×１０^１７［ａｔｏｍｓ／ｃｍ^３］以下にしてもよい。そして、該表面から１０［μｍ］の深さから、該表面から２０［μｍ］の深さまでの領域で、基板ＳＵＢ中の酸素濃度を２×１０^１７［ａｔｏｍｓ／ｃｍ^３］以下にしてもよい。さらに他の例では、前記基板の表面から１０［μｍ］の深さから、該表面から２０［μｍ］の深さまでの領域の一部では、基板ＳＵＢ中の酸素濃度は１×１０^１７［ａｔｏｍｓ／ｃｍ^３］より大きくてもよい。

また、第３領域Ｒ３の部分Ｐ１〜Ｐ５における酸素濃度は、図１１に示されるように、１×１０^１６［ａｔｏｍｓ／ｃｍ^３］以上であってもよいことに留意されたい。１×１０^１６［ａｔｏｍｓ／ｃｍ^３］以上の酸素が存在することは、基板強度の向上、不純物金属のゲッタリングなどに有効である。本例では、ピーク位置Ｃ４とＣ５との間の領域における酸素濃度を、該領域における正味のＰ型不純物濃度よりも高くした。

図１２（ａ）は、画像中の残像についての基板ＳＵＢ中の酸素濃度依存性の実測結果を示すプロット図である。図中の横軸は、基板ＳＵＢ中の酸素濃度［ａｔｏｍｓ／ｃｍ^３］を示し、縦軸は、画像中の残像の程度（残像量）［ＬＳＢ］を示す。図１２（ａ）によると、基板ＳＵＢ中の酸素濃度を低くすると残像量が小さくなる。また、基板ＳＵＢ中の酸素濃度が１×１０^１７［ａｔｏｍｓ／ｃｍ^３］以下の範囲では残像量が８［ＬＳＢ］以下となり、画像中の残像を十分かつ効果的に低減することができる。

図１２（ｂ）は、基板ＳＵＢ中の酸素濃度が高い場合および低い場合、並びに、Ｐ型領域Ｒ３の正味のＰ型不純物濃度が高いおよび低い場合の個々について、残像量および白キズのそれぞれが許容範囲内か否かの判定結果をまとめたものである。図１２（ｂ）中の基板ＳＵＢ中の酸素濃度の「高」は、該酸素濃度が１×１０^１７［ａｔｏｍｓ／ｃｍ^３］より高いことを示し、「低」は、該酸素濃度が１×１０^１７［ａｔｏｍｓ／ｃｍ^３］以下であることを示す。Ｐ型領域Ｒ３の正味のＰ型不純物濃度の「低」は、Ｐ型領域Ｒ３の少なくとも一部のＰ型不純物濃度がＮ型領域Ｒ１の正味のＮ型不純物濃度より低いことを示し、それ以外のケースを「高」と示す。

上述のそれぞれの場合について、残像／白キズについて、許容範囲内の結果には「○」で示し、そうでないものについては「×」で示す。例えば、図中において、残像が許容範囲内であり且つ白キズが許容範囲内でないものについては「○／×」と示す。図１２（ｂ）によると、基板ＳＵＢ中の酸素濃度が「低」かつＮ型領域Ｒ２の正味のＰ型不純物濃度が「高」の場合に、残像および白キズの双方が許容範囲内になることが分かる。

（１−４．まとめ）
本構造によると、Ｐ型領域Ｒ３を、その一部の正味のＰ型不純物濃度が、該一部より深い位置の他の一部の正味のＰ型不純物濃度よりも高くなるように構成することにより、該他の一部に空乏層が到達しないようにしている。これにより、Ｎ型領域Ｒ１‐Ｐ型領域Ｒ３間の空乏層幅を小さくし、画像中の白キズを抑制することができる。そして、基板ＳＵＢ中の酸素濃度を１×１０^１７［ａｔｏｍｓ／ｃｍ^３］以下にすることにより、Ｐ型領域Ｒ３の深い部分でサーマルドナーが形成されないようにした。これにより、画像中の残像を抑制することができる。

以上、本実施形態によると、画像中の残像および白キズの双方を抑制するのに有利である。

特に、撮像装置１００がデジタル回路を含む場合、撮像装置１００の製造方法は、例えば、該デジタル回路内のトランジスタの各電極等をシリサイド化する工程を含みうるため、基板ＳＵＢ中に金属不純物が混入してしまう可能性がある。例えば、撮像装置１００は、複数の画素が配列された画素部と、その周辺に配された周辺回路部であって各画素からの信号を処理する周辺回路部とを備え、該周辺回路部のトランジスタには、ソース及びドレインにシリサイド領域を有するものが用いられうる。周辺回路部は、例えばアナログデジタル変換回路を含み、該シリサイド領域を有するトランジスタは、このアナログデジタル変換回路の一部にも用いられうる。シリサイド領域の金属には、典型的には、ニッケル、コバルト等が用いられ、その一部は、トランジスタをシリサイド化する工程（シリサイド領域を形成する工程）およびその後の熱処理工程により、不純物として画素部まで拡散しうる。前述のとおり、このことは画像における白キズの原因となりうる。よって、本実施形態によると、特にシリサイド化された領域を含む撮像装置１００において、画像中の残像および白キズの双方を抑制するのに有利である。

図１３（ａ）〜（ｅ）は、撮像装置１００の製造方法における各工程の様子を説明するための模式図である。

図１３（ａ）の工程では、酸素濃度が２×１０^１７［ａｔｏｍｓ／ｃｍ^３］以下の基板ＳＵＢであって、画素部が形成されるべき領域ＲＡ（画素領域）と、周辺回路部が形成されるべき領域ＲＢ（周辺領域）とを有する基板ＳＵＢを準備する。周辺領域ＲＢは、例えば、ＮＭＯＳトランジスタが形成されるべき領域ＲＢ１と、ＰＭＯＳトランジスタが形成されるべき領域ＲＢ２とを含む。

例えば、酸素濃度が１×１０^１６［ａｔｏｍｓ／ｃｍ^３］以上かつ３×１０^１７［ａｔｏｍｓ／ｃｍ^３］以下であるシリコンウエハの上に、エピタキシャル成長によって酸素濃度が１×１０^１６［ａｔｏｍｓ／ｃｍ^３］以下である単結晶シリコン層を形成する。シリコンウエハは、酸素濃度が３×１０^１７［ａｔｏｍｓ／ｃｍ^３］を超えないものが用いられることが望ましい。高酸素濃度（例えば１×１０^１８［ａｔｏｍｓ／ｃｍ^３］以上）のシリコンウエハを用いると、その上に低酸素濃度の単結晶シリコン層を形成したとしても、その後の他の工程（熱処理工程等）で、ウエハから単結晶シリコン層に酸素が移動（拡散）するからである。よって、シリコンウエハは、酸素濃度が少なくとも５×１０^１７［ａｔｏｍｓ／ｃｍ^３］以下のものが用いられるとよい。

なお、エピタキシャル成長によって形成される単結晶シリコン層は、その厚さが５〜２５［μｍ］の範囲内になるように形成されるとよい。これにより、酸素濃度が比較的高いシリコンウエハを用いた場合でも、シリコンウエハ中の酸素が単結晶シリコン層の表面近傍まで拡散し得、単結晶シリコン層の酸素濃度が高くなることを防ぐことができる。

準備した基板ＳＵＢにおいて、領域ＲＡ、ＲＢ１及びＲＢ２の間には、例えばＳＴＩ構造の素子分離部ＳＴＩを形成することができる。素子分離部ＳＴＩは、例えば、酸化シリコン等の絶縁部材で構成されうる。素子分離部ＳＴＩの深さは０．１〜０．５［μｍ］程度である。

その後、画素領域ＲＡにＰ型不純物を注入することによりＰ型領域Ｒ３を形成する。Ｐ型領域Ｒ３は、前述の部分Ｐ０〜Ｐ５を含む（ここでは部分Ｐ０〜Ｐ５を不図示とする。）。部分Ｐ０〜Ｐ５は、例えば、複数回の不純物注入を互いに異なる注入エネルギーで行うことにより形成されうる。

基板ＳＵＢ表面の近傍には、後に形成されるトランジスタの閾値電圧を調節するため、例えば、Ｐ型あるいはＮ型の部分ＰＡ、ＰＢ及びＰＣが形成されてもよい。また、基板ＳＵＢのうち素子分離部ＳＴＩと接触する部分には、素子分離部ＳＴＩと基板ＳＵＢとの境界の結晶欠陥に起因して画素信号に混入しうる暗電流成分を低減するため、素子分離部ＳＴＩを取り囲むようにＰ型の領域ＣＳが形成されていてもよい。

図１３（ｂ）の工程では、例えば、基板ＳＵＢ上に形成された所定のレジストパターン（不図示）を用いて、不純物注入により領域ＲＢ１にＰ型ウエルＰＷＬを形成する。その後、同様の手順で、領域ＲＢ２にＮ型ウエルＮＷＬを形成する。これらのウエルは、いずれが先に形成されてもよい。

図１３（ｃ）の工程では、基板ＳＵＢ表面に絶縁膜Ｆ（トランジスタのゲート絶縁膜）を形成する。絶縁膜Ｆは、例えば酸化シリコンで構成され、その膜厚は３〜２０［ｎｍ］程度とすればよい。その後、絶縁膜Ｆの上に、転送トランジスタのゲート電極ＧＴＸ、他のＭＯＳトランジスタのゲート電極Ｇが形成される。また、基板ＳＵＢの表面およびその近傍には、Ｎ型不純物を注入することにより、Ｎ型領域Ｒ１が形成される。Ｎ型領域Ｒ１は、前述のピーク位置Ｑ＿Ｒ１が、素子分離部ＳＴＩの深さの半分より深くなるように形成されるとよく、好適には、素子分離部ＳＴＩの底面よりも深くなるように形成されてもよい。

さらにその後、ゲート電極ＧＴＸをマスクとして用いてフローティングディフュージョンＦＤが形成されうる。また、領域ＲＢ１及びＲＢ２のそれぞれには、対応するＭＯＳトランジスタのソース／ドレイン領域ＲＤＳが形成されうる。

なお、上記画素を構成する各要素の形成順序は必要に応じて変更されてもよい。例えば、ゲート電極ＧＴＸ及びＮ型領域Ｒ１について、それらのいずれが先に形成されてもよい。

図１３（ｄ）の工程では、Ｎ型領域Ｒ１を埋め込み型にするための領域Ｒ０を形成する。領域Ｒ０は、転送トランジスタの電荷転送効率が維持されるように、ゲート電極ＧＴＸの端から離れた位置に形成されうる。領域Ｒ０は、例えば、ゲート電極ＧＴＸおよびレジストパターンＰＲをマスクとして用いて、基板ＳＵＢ（具体的にはＮ型領域Ｒ１の一部）にＰ型不純物を注入することによって為されればよい。該不純物の注入角度（基板ＳＵＢ上面の法線と不純物の注入方向とが成す角）は、例えば７〜４５度の範囲内で設定されるとよい。これにより、領域Ｒ０は、ゲート電極ＧＴＸの端から離れた位置に形成される。例えば、ゲート電極ＧＴＸの高さを２５０［ｎｍ］としたとき、上記注入は、１２［ｋｅＶ］の注入エネルギーかつ１０〜２０度の範囲内の注入角度で為されればよい。

図１３（ｅ）の工程では、領域ＲＡ、ＲＢ１及びＲＢ２を覆う絶縁膜を形成し、該絶縁膜の一部をエッチングして、ゲート電極Ｇの側面にサイドウォールスペーサＳＷＳを形成する。このとき、該絶縁膜の他の一部は、保護膜ＰＤＰとして領域ＲＡに残されうる。そして、Ｎ型不純物を注入することによって領域ＲＢ１のＮＭＯＳトランジスタをＬＤＤ構造にし、同様に、Ｐ型不純物を注入することによって領域ＲＢ２のＰＭＯＳトランジスタをＬＤＤ構造にする。その後、これらのＭＯＳトランジスタに対してサリサイドプロセスを用いてシリサイド処理を行う。このとき、領域ＲＡの保護膜ＰＤＰをシリサイドプロテクションとして用いることもできる。図中の部分Ｐｓｉｌｉは、各ＭＯＳトランジスタの電極のうちシリサイド化されたシリサイド領域を示している。

その後、図１３（ｅ）の工程で得られた構造の上に、公知の半導体製造技術を用いて、配線パターン、光学素子等を含む構造が形成されればよく、このようにして撮像装置１００を製造することができる。

撮像装置１００は、図１３（ａ）を参照しながら述べたように、ＳＴＩ構造の素子分離部Ｐ１及びＰ２を備えうる。素子分離部Ｐ１及びＰ２は、例えばエッチング等によって基板ＳＵＢの表面から所定の深さまでにわたってトレンチを形成し、該トレンチを絶縁部材で埋めることによって形成されうる。この工程によると、基板ＳＵＢ中に金属不純物が混入する可能性がある他、その間の熱処理に伴って基板ＳＵＢに加わる応力、形成された素子分離部Ｐ１及びＰ２によって基板ＳＵＢに加わる応力等により、画像中に白キズが生じる可能性がある。そのため、ＳＴＩ構造の素子分離部を含む撮像装置１００に本発明を適用することによっても、画像中の残像および白キズの双方を抑制するのに有利である。

図１４（ａ）〜（ｄ）は、撮像装置１００の製造方法におけるＳＴＩ構造の素子分離部（素子分離部Ｐとする。）の形成工程を説明するための図である。図１４（ａ）の工程では、例えばシリコンで構成された基板ＳＵＢ上にシリコン酸化膜Ｆ１、ポリシリコン膜Ｆ２、シリコン窒化膜Ｆ３がこの順に形成された構造を準備する。

図１４（ｂ）の工程では、例えば所定のレジストパターン（不図示）用いたエッチング等により、トレンチＴを形成する。トレンチＴは、シリコン窒化膜Ｆ３の上面から、基板ＳＵＢの表面から所定の深さまでにわたって形成されればよい。

図１４（ｃ）の工程では、例えば酸化処理を行い、トレンチＴにより露出した基板ＳＵＢの露出面に酸化膜Ｆ４（酸化シリコン膜）を形成する。該酸化処理は、例えば、温度１１００℃程度のドライ酸化で為されればよい。酸化膜Ｆ４の膜厚は２０〜５０［ｎｍ］程度とすればよい。

なお、この工程において、基板ＳＵＢの上記露出面が酸化されると共に、トレンチＴにより露出したポリシリコン膜Ｆ２の露出面（側面）も酸化される。これにより、ポリシリコン膜Ｆ２の露出面にも酸化シリコン膜が形成され、該酸化シリコン膜はトレンチＴの形状を維持する作用を有する。

図１４（ｄ）の工程では、トレンチＴを、例えば酸化シリコン等の絶縁部材ＩＭで埋める。この工程は、例えばＣＶＤ（化学気相成長）等の堆積法によって為されればよい。その後、絶縁部材ＩＭの上面を例えばＣＭＰ処理によって平坦化すればよく、このようにして素子分離部Ｐが形成される。

以上、いくつかの好適な態様を例示したが、本発明はこれらの例に限られるものではなく、本発明の趣旨を逸脱しない範囲で、その一部が変更されてもよい。例えば、各半導体領域の導電型を逆にしてもよいし、それを形成する不純物には、同じ導電型で且つ異なる元素のものが用いられてもよい。

また、本明細書に記載された個々の用語は、本発明を説明する目的で用いられたものに過ぎず、本発明は、その用語の厳密な意味に限定されるものでないことは言うまでもなく、その均等物をも含みうる。例えば、「撮像装置」は、ＣＣＤイメージセンサ、ＣＭＯＳイメージセンサ等の固体撮像装置を含み得、また、「画素」はセンサと称されてもよいし、これに伴って「画素信号」はセンサ信号と称されてもよい。

図１５は、以上の例で示された撮像装置１００が適用されたカメラの構成例を説明するための図である。カメラは、撮像装置１００の他、例えば、処理部２００、ＣＰＵ３００（又はプロセッサ）、操作部４００、光学系５００を具備する。また、カメラは、静止画や動画をユーザに表示するための表示部６００、それらのデータを記憶するためのメモリ７００をさらに具備しうる。撮像装置１００は、光学系５００を通過した光に基づいてデジタル信号からなる画像データを生成する。該画像データは、処理部２００により所定の画像処理が為され、表示部６００やメモリ７００に出力される。また、ユーザにより操作部４００を介して入力された撮影条件に応じて、ＣＰＵ３００により、各ユニットの設定情報が変更され、又は、各ユニットの制御方法が変更されうる。なお、カメラの概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置（例えば、パーソナルコンピュータ、携帯端末）も含まれる。

以下、本発明の更に他の側面をその例示的な実施形態である第３実施形態を通して説明する。

本実施形態は、第１実施形態の特徴と第２実施形態の特徴を兼ね備えた実施形態である。すなわち、本実施形態は、第１実施形態における光電変換素子ＰＤが、第２実施形態におけるＮ型領域Ｒ１とＰ型領域Ｒ３との間にＰＮ接合が形成されたフォトダイオードと同様の構造を有する形態である。また、本実施形態では、第１実施形態における第１半導体領域１０１が、第２実施形態におけるＮ型領域Ｒ４に対応する。第１実施形態における不純物領域１０２ａは、第２実施形態におけるＮ型領域Ｒ２に対応する。第１実施形態における第２導電型を有する不純物領域１０３は、第２実施形態におけるＰ型領域Ｒ３に対応する。第２実施形態で説明したように、Ｐ型領域Ｒ３は複数の部分Ｐ０〜Ｐ５を有するため、不純物領域１０３は複数の部分Ｐ０〜Ｐ５に対応した複数の部分を有することになる。第１実施形態における第１導電型の不純物領域１０４は第２実施形態におけるＮ型領域Ｒ１に対応する。第１実施形態における第１導電型の不純物領域１０２ｂは第２実施形態における部分ＰＡあるいは部分ＰＢに対応する。本実施形態においては、第１実施形態における半導体基板ＳＳと第２実施形態における基板ＳＵＢとをまとめて、「基板Ｓ」として説明する。

図１１では、基板ＳＵＢの深さ６μｍまでの酸素濃度を示しているにとどまっているが、本実施形態ではＮ型領域Ｒ４が存在するような、基板Ｓの表面から６μｍよりも深く、２０μｍよりも浅い部分においても、図９と同様の酸素濃度分布を有することになる。つまり、基板Ｓの表面からの距離が２０μｍ以内の部分における半導体領域の酸素濃度の最大値、最小値をそれぞれＣｍａｘ、Ｃｍｉｎとしたときに、Ｃｍａｘ／Ｃｍｉｎが１０以下であり、好ましくは５以下である。また、表面からの距離が２０μｍ以内の部分における半導体領域の酸素濃度が２×１０^１６ａｔｏｍｓ／ｃｍ^３以上４×１０^１７ａｔｏｍｓ／ｃｍ^３以下の範囲内である。その他の点に関しても、第１実施形態と第２実施形態と同様である。

本実施形態では、上述したように基板Ｓ（半導体基板ＳＳあるいは基板ＳＵＢ）の浅部において、１×１０^１６［ａｔｏｍｓ／ｃｍ^３］以上の酸素の存在は不純物金属のゲッタリングなどに有効である。しかし、本実施形態では、半導体基板ＳＳあるいは基板ＳＵＢの深部（半導体領域１０１、領域Ｒ４）における酸素濃度が５×１０^１５［ａｔｏｍｓ／ｃｍ^３］以下と低くなっている。従って、基板Ｓの深部での不純物金属のゲッタリング作用を大きくは望めない。周辺回路部のトランジスタに設けられたシリサイド領域の金属は、基板Ｓの深部を経由して、画素部にまで拡散することが分かっている。そこで、本実施形態のように、フォトダイオードのＰ型の領域を、その一部の正味のＰ型不純物濃度が、該一部より深い位置の他の一部の正味のＰ型不純物濃度よりも高くなるように構成することにより、深部に存在する不純物金属の影響を低減している。よって、残像と白キズの双方を適切なレベルまで抑えることができる。

以下、本発明の更に別の側面をその例示的な実施形態である第４実施形態を通して説明する。

本実施形態は、第１〜３実施形態で説明した素子分離部に特徴を有するものである。第１実施形態の素子分離部１１０は、第２実施形態の画素領域ＲＡの素子分離部ＳＴＩに対応する。第１実施形態における素子分離部１１０の絶縁体１６０、酸化シリコン膜１７０は、第２実施形態における素子分離部ＳＴＩの絶縁部材ＩＭ、酸化膜Ｆ４にそれぞれ対応する。第１実施形態における不純物領域１０９は、第２実施形態における不純物領域ＣＳに対応する。以下、第１実施形態の素子分離部１１０と第２実施形態の画素領域ＲＡの素子分離部ＳＴＩとをまとめて、「素子分離部ＩＳＯ」として説明する。また、素子分離部１１０の絶縁体１６０および酸化シリコン膜１７０と、素子分離部ＳＴＩの絶縁部材ＩＭおよび酸化膜Ｆ４と、まとめて「絶縁体ＩＮＳ」として説明する。素子分離部ＩＳＯはＳＴＩ構造を有し、典型的な絶縁体ＩＮＳは酸化シリコンからなる。なお、第２実施形態の周辺領域ＲＢについては、第２実施形態に従って、素子分離部ＳＴＩ、絶縁部材ＩＭとして説明する。本実施形態でも、第１実施形態における半導体基板ＳＳと第２実施形態における基板ＳＵＢとをまとめて、「基板Ｓ」として説明する。

本実施形態では、素子分離部ＩＳＯの絶縁体ＩＮＳの水素濃度ＣＡ［ａｔｏｍｓ／ｃｍ^３］を５×１０^１８［ａｔｏｍｓ／ｃｍ^３］以上としたものである。絶縁体ＩＮＳの水素濃度ＣＡは１×１０^１９［ａｔｏｍｓ／ｃｍ^３］以上とすることが好ましく、３×１０^１９［ａｔｏｍｓ／ｃｍ^３］以上とすることがより好ましい。上述したように、基板Ｓに１×１０^１６［ａｔｏｍｓ／ｃｍ^３］以上の酸素が存在することは、不純物金属のゲッタリングなどに有効である。しかし、その場合、基板Ｓに例えば１×１０^１８［ａｔｏｍｓ／ｃｍ^３］以上の酸素が存在するような場合に比べれば、不純物金属のゲッタリング作用は低下する。水素濃度ＣＡを５×１０^１８［ａｔｏｍｓ／ｃｍ^３］以上、さらには１×１０^１９［ａｔｏｍｓ／ｃｍ^３］以上とすることで不純物金属に起因する白キズ等のノイズを緩和することができる。これは、水素によって不純物金属が不活性化されるためと推測される。また、ＳＴＩ構造を有する素子分離部ＩＳＯの形成には基板Ｓのトレンチエッチングが必要である。このトレンチエッチングによって基板Ｓに生じたダメージによる画質の低下を、水素が基板Ｓの表面のダングリングボンドを終端化することにより低減することができる。なお、この検討に当たって比較した撮像装置のＳＴＩ構造を有する素子分離部における水素濃度は素子分離部の絶縁体の全体において２×１０^１８［ａｔｏｍｓ／ｃｍ^３］である。なお、絶縁体ＩＮＳの水素濃度ＣＡは３×１０^２１［ａｔｏｍｓ／ｃｍ^３］以下であってもよく１×１０^２１［ａｔｏｍｓ／ｃｍ^３］以下であってもよい。絶縁体ＩＮＳ中に水素濃度ＣＡが上述した条件を満たす部分が存在すればよく、絶縁体ＩＮＳ中に上述した条件を満たさない部分が存在していてもよい。絶縁体ＩＮＳの全部の水素濃度ＣＡが上述した条件を満たすことが好ましい。なお、水素濃度ＣＡは、絶縁体ＩＭ中の水素含有量を増加できる成膜方法（例えばＨＤＰ−ＣＶＤ法）や成膜用の原料ガス（例えばシラン系ガス）を採用することで調整できる。また、基板Ｓ上の水素を含有した絶縁膜など外部からの水素導入によっても調整できる。

図１６（ａ）、（ｂ）には本実施形態における、水素濃度ＣＡの分布の第１例、第２例を示している。図１６（ａ）、（ｂ）において、位置ＴＬは基板Ｓの表面の位置を示しており、位置ＢＬは素子分離部ＩＳＯの底面の位置を示している。位置ＴＬと位置ＢＬの差は素子分離部ＩＳＯの深さに相当する。素子分離部ＩＳＯの深さは例えば０．１〜０．５μｍ、典型的には０．２〜０．４μｍである。図１６（ａ）、（ｂ）の例では素子分離部ＩＳＯの深さは０．２６μｍである。図１６（ａ）に示した第１例では、水素濃度ＣＡは１×１０^１９〜２×１０^２０［ａｔｏｍｓ／ｃｍ^３］の範囲で分布している。図１６（ｂ）に示した第２例では、水素濃度ＣＡは２×１０^１９〜１×１０^２１［ａｔｏｍｓ／ｃｍ^３］の範囲で分布している。第１例、第２例とも、素子分離部ＩＳＯの底面近傍（位置ＢＬ近傍）で水素濃度が顕著に増大している。このように、素子分離部ＩＳＯの深さの半分の位置を基準として、位置ＴＬ側の上半分よりも位置ＢＬ側の下半分の水素濃度が高くなっていることが好ましい。このようにすることで、基板Ｓ内に効果的に水素を供給することができる。

上述したように、素子分離部ＩＳＯの絶縁体ＩＮＳの水素濃度ＣＡ［ａｔｏｍｓ／ｃｍ^３］は分布を示す。絶縁体ＩＮＳの水素量を定量的に示す指標が絶縁体ＩＮＳの水素密度ＤＡ［ａｔｏｍｓ／ｃｍ^２］である。水素密度ＤＡは水素濃度ＣＡの深さ方向における積分値である。仮に水素濃度ＣＡが深さ方向に一定であり、素子分離部ＩＳＯの深さがＤＰ［ｃｍ］であれば、水素密度ＤＡは水素濃度ＣＡと深さＤＰの積（ＤＡ＝ＣＡ×ＤＰ）である。水素濃度ＣＡが分布を示す場合には深さ方向の分解能ＤＲ［ｃｍ］（ＤＲ＝ＤＰ／ｎ）と各深さにおける水素濃度ＣＡｎとの積の総和（ＤＡ＝Σ（ＤＲ×ＣＡｎ））である。

水素密度ＤＡを１×１０^１４［ａｔｏｍｓ／ｃｍ^２］以上とすることで、実用的な白キズの低減効果を得ることができる。水素密度ＤＡが１×１０^１４［ａｔｏｍｓ／ｃｍ^２］とは、深さが０．２μｍである素子分離部ＩＳＯにおいて、水素濃度ＣＡが一様に５×１０^１８［ａｔｏｍｓ／ｃｍ^２］である場合に相当する。水素密度ＤＡは３×１０^１５［ａｔｏｍｓ／ｃｍ^２］以下であってもよい。なお、水素密度ＤＡが１×１０^１４［ａｔｏｍｓ／ｃｍ^２］とは、深さが０．３μｍである素子分離部ＩＳＯにおいて、水素濃度ＣＡが一様に１×１０^２０［ａｔｏｍｓ／ｃｍ^２］である場合に相当する。上述したように素子分離部ＩＳＯの上半分よりも下半分において水素濃度ＣＡが高くなりうるため、水素密度ＤＡは素子分離部ＩＳＯの下半分の水素濃度ＣＡが支配的となる。よって、素子分離部ＩＳＯの下半分に位置する部分が、上述した水素濃度ＣＡの条件を満たすことが好ましい。

図１７には水素密度と白キズの数との関係を示している。図１７のグラフの２点の内の一方は、図１６（ａ）に対応し、水素濃度ＣＡの分布から算出した水素密度ＤＡが５．５×１０^１４［ａｔｏｍｓ／ｃｍ^２］である。図１７のグラフの２点の内の他方は、図１６（ｂ）に対応し、水素密度ＣＡの分布から算出した水素密度ＤＡが２．５×１０^１５［ａｔｏｍｓ／ｃｍ^２］である。水素密度ＤＡが増加するほど、白キズを低減できることが読み取れる。水素密度ＤＡが２×１０^１４［ａｔｏｍｓ／ｃｍ^２］であれば、白キズは５０００個程度と予想され、白キズをこの５０００個の水準からさらに半減するには１．４×１０^１５［ａｔｏｍｓ／ｃｍ^２］とすればよいと分かる。水素密度ＤＡを１．４×１０^１５［ａｔｏｍｓ／ｃｍ^２］以上とすることで、白キズを十分に低減することができる。

次に、第２実施形態で説明した画素領域ＲＡにおける素子分離部ＩＳＯと周辺領域ＲＢにおける素子分離部ＳＴＩとの関係について説明する。ここで、図１３で示した周辺領域ＲＢにおける素子分離部ＳＴＩの絶縁部材の水素濃度をＣＢ［ａｔｏｍｓ／ｃｍ^３］とする。周辺領域ＲＢにおける素子分離部ＳＴＩの絶縁部材の水素濃度ＣＢは、画素領域ＲＡにおける素子分離部ＩＳＯの絶縁体ＩＮＳ（絶縁部材ＩＭ）の水素濃度ＣＡよりも低いことが好ましい。撮像装置１００の製造過程では基板Ｓに様々な欠陥が発生する。この欠陥としては半導体基板Ｓ中の点欠陥、基板Ｓと素子分離部ＩＳＯとの界面に存在する界面準位が挙げられる。また、例えば、基板Ｓとゲート絶縁膜との界面に存在する界面準位、ゲート絶縁膜中の欠陥もが挙げられる。これらの欠陥はトランジスタの性能低下や画素回路領域で発生するノイズの増加を招く。画素領域ＲＡで発生するノイズは画質に直結する。よって、画素領域ＲＡでは、水素供給量を増やすことで欠陥の水素終端を促進させる事が望ましい。一方、周辺領域ＲＢでは、ＭＩＳトランジスタの信頼性確保に主点を置いた場合、水素供給量を制限することが望ましい。これは以下の理由による。撮像装置１００では、信号処理速度の高速化や低消費電力化への要求から、周辺領域ＲＢを構成するＭＩＳトランジスタの微細化が進展している。微細化の進展とともに、ホットキャリア耐性の低下やＮＢＴＩ（Ｎｅｇａｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｉｎｓｔａｂｉｌｉｔｙ）といった、ＭＩＳトランジスタの信頼性低下が顕在化する。これらは水素が過剰に存在すると特性の劣化が促進される。そこで、ＣＢ＜ＣＡを満足することで、画素領域ＲＡおよび周辺領域ＲＢのそれぞれの特性の向上を両立することができる。

画素領域ＲＡと周辺領域ＲＢとの水素濃度差は、例えば、画素領域ＲＡにおける保護膜ＰＤＰが素子分離部ＳＴＩの絶縁部材の水素の外方拡散を抑制し、周辺領域ＲＢにおいては保護膜ＰＤＰを除去することで実現できる。また、画素領域ＲＡと周辺領域ＲＢとで水素阻害部材としての配線構造を異ならせることにより、配線構造の上方に設けたパッシベーション膜等の水素供給源からの水素供給量を異ならせることでも実現できる。

素子分離部ＩＳＯの絶縁体ＩＮＳ中の水素濃度は、ＳＩＭＳ分析により算出した値を採用できる。素子分離部ＩＳＯのＳＩＭ分析は、基板Ｓにおいて素子分離部ＩＳＯやトランジスタが設けられた面（表面）とは反対側の面（裏面）から行うことができる。ＳＩＭＳ分析を基板Ｓと素子分離部ＩＳＯ以外の層を全て除去した状態で基板Ｓの表面側から行うこともできる。以下、水素濃度ＣＡの算出の方法を説明する。

図１８に画素領域ＲＡの素子部ＡＣＴと素子分離部ＩＳＯの配置パターンとＳＩＭＳによる分析領域ＡＡの概略を示す。分析領域ＡＡは１辺が数１０μｍ程度の矩形、または直径が数１０μｍ程度の円形の領域でありその面積をＳＣ（ｃｍ^２）とする。画素領域ＲＡは数μｍ程度の画素回路のパターンが繰り返して配列されている。そのため、分析領域ＡＡには画素回路のパターンが数個から数１０個含まれる。この分析領域ＡＡについてＳＩＭＳ分析を実施して、分析領域ＡＡにおける水素濃度ＭＡ（ａｔｏｍｓ／ｃｍ^３）を算出する。なお、画素領域ＲＡでは画素回路の繰り返しパターンなので、画素領域ＲＡ内のどの領域でＳＩＭＳ分析を行っても分析領域ＡＡ内の水素濃度ＭＡはほぼ同じになる。なお、素子部ＡＣＴは水素の固溶限が低いシリコンからなり、一方で素子分離部ＩＳＯは水素の固溶限が高い、酸化シリコン等の絶縁体からなる。そのため、素子部ＡＣＴの水素濃度は素子分離部ＩＳＯの水素濃度と比較して無視できるほど低くなる。ここで水素濃度ＭＡの分析領域ＡＡに素子部ＡＣＴと素子分離部ＩＳＯが含まれている点に着目すると、ＳＩＭＳ分析で得られた水素濃度ＭＡは素子部ＡＣＴと素子分離部ＩＳＯとを含むＳＩＭＳの分析領域における平均的な水素濃度であるといえる。そして、素子部ＡＣＴの水素濃度が素子分離部ＩＳＯの水素濃度と比較して無視できるほど低くなる。そのため、ＳＩＭＳ分析で得られた水素濃度ＭＡは素子分離部ＩＳＯの水素濃度ＣＡと同等とはならない。それは、分析領域の全体に素子分離部ＩＳＯが存在するのではなく、分析領域には素子部ＡＣＴと素子分離部ＩＳＯとが混在しているからである。そこで、実際の素子分離部ＩＳＯの水素濃度ＣＡは以下のとおり算出する。まず、分析領域ＡＡにおける素子分離部ＩＳＯの面積占有率ＯＡを算出する。面積占有率の算出は、素子分離部ＩＳＯのレイアウト設計に用いたＣＡＤデータ等から算出できる。素子分離部ＩＳＯの面積占有率ＯＡは、分析領域ＡＡを平面視した際の素子分離部ＩＳＯの面積の総和ＳＡ（ｃｍ^２）を分析領域ＡＡの面積ＳＣで割った値である（ＯＡ＝ＳＡ／ＳＣ）。素子分離部ＩＳＯの絶縁体中の水素濃度ＣＡは、分析領域ＡＡにおける水素濃度ＭＡを素子分離部ＩＳＯの面積占有率ＯＡで割った値である（ＣＡ＝ＭＡ／ＯＡ）。面積占有率ＯＡは０より大きく１より小さい値であり、０．２〜０．６程度である。撮像装置１００では、光電変換部ＰＤの受光面積をより大きくするために、画素領域ＲＡの素子部ＡＣＴは素子分離部ＩＳＯよりも大きく設定され、ＯＡは０．５以下でありうる。

周辺領域ＲＢにおける水素濃度ＣＢも同様に算出できる。すなわち、周辺領域ＲＢにおける素子分離部ＳＴＩの絶縁体ＩＭ中の水素濃度ＣＢは、周辺領域ＲＢに対する分析領域における水素濃度ＭＢを素子分離部ＳＴＩの面積占有率ＯＢで割った値である（ＣＢ＝ＭＢ／ＯＢ）。素子分離部ＳＴＩの面積占有率ＯＡは、周辺領域ＲＢに対する分析領域を平面視した際の素子分離部ＳＴＩの面積の総和ＳＢ（ｃｍ^２）を分析領域の面積ＳＣで割った値である（ＯＢ＝ＳＢ／ＳＣ）。

撮像装置１００では、光電変換部ＰＤの受光面積をより大きくするために、画素領域ＲＡの素子部は素子分離部ＩＳＯよりも大きく設定される。そのため、画素領域ＲＡでの素子分離部ＩＳＯの面積占有率ＯＡは周辺領域ＲＢでの素子分離部ＳＴＩの面積占有率ＯＢよりも低い（ＯＡ＜ＯＢ）。一方、単位体積当たりで素子分離部ＩＳＯ，ＳＴＩから供給される水素量は周辺領域ＲＢよりも画素領域ＲＡで多いことが好ましい。画素領域ＲＡにおいて単位体積当たりで素子分離部ＩＳＯから供給可能な水素量ＱＡは水素濃度ＣＡに面積占有率ＯＡを乗じた値に比例する（ＱＡ∝ＣＡ×ＯＡ）。同様に、周辺領域ＲＢにおいて単位体積当たりで素子分離部ＳＴＩから供給可能な水素量ＱＢは水素濃度ＣＢに面積占有率ＯＢを乗じた値に比例する（ＱＢ∝ＣＢ×ＯＢ）。従って、ＱＢ＜ＱＡを満足することはＣＢ×ＯＢ＜ＣＡ×ＯＡを満足することを意味する。ＯＡ＜ＯＢとＣＢ×ＯＢ＜ＣＡ×ＯＡの両方を満足する上では、１０×ＣＢ≦ＣＡを満足することがより好ましい。なお、ＣＡ×ＯＡ＝ＭＡ、ＣＢ×ＯＢ＝ＭＢであることから、ＱＢ＜ＱＡを満足しているかどうかは、ＳＩＭＳ分析において、画素領域ＲＡと周辺領域ＲＢに対して同じ形状の分析領域で検出された水素量を比較することで判断できる。

上述した第１〜４実施形態における酸素濃度もまたＳＩＭＳによって分析できる。その場合、ＳＩＭＳの分析領域には、半導体領域だけでなく、素子分離部ＩＳＯも含まれる。そのため、ＳＩＭＳのデータにおける基板Ｓのうち、素子分離部ＩＳＯが存在する深さ（例えば０．１〜０．５μｍ）の酸素濃度には素子分離部ＩＳＯを構成する酸化シリコン中の酸素の存在が極めて強く反映される。この素子分離部ＩＳＯの酸化シリコンに由来する酸素は、半導体領域中の酸素とは区別されるべきである。現実的には、基板ＳのＳＩＭＳの分析データにおける素子分離部ＩＳＯが存在する深さの酸素濃度は、半導体領域中の酸素濃度分布から除外して考えることができる。なお、基板Ｓ上からウェットエッチングなどによって素子分離部ＩＳＯを除去してからＳＩＭＳによる測定を行うことで、素子分離部ＩＳＯの底面よりも浅い部分の半導体領域中の酸素濃度を評価することも可能である。

第１実施形態ではトレンチＴＲの内面から第２半導体領域１０２の深部まで酸素を供給することを主旨としており、素子分離部１１０が存在する深さにおける酸素濃度を考慮しないことは、第１実施形態の主旨から外れることではない。したがって、半導体基板ＳＵＢの酸素濃度の範囲や最大値、最小値は、素子分離部１１０よりも深い部分において、評価されればよい。換言すれば、半導体体基板ＳＵＢの酸素濃度の範囲や最大値、最小値は、半導体基板ＳＵＢの表面のうち素子分離部１１０の底面を構成する部分より深い部分において、評価されればよい。なお、図９に示したグラフでは、素子分離部１１０が存在する深さの酸素濃度を省略して記載している。

第２実施形態では、Ｐ型領域Ｒ３を、その一部の或る部分の正味のＰ型不純物濃度が、該一部より深い位置の他の一部部分の正味のＰ型不純物濃度よりも高くなるように構成することにより、該或る部分より深い部分他の一部に空乏層が到達しないようにしている。或る部分とは例えば部分Ｐ１であり、他の部分とは、例えばＮ型の電荷蓄積部でありうるし、例えばＰ１より深い部分Ｐ２〜４でありうる。これにより、Ｎ型領域Ｒ１‐Ｐ型領域Ｒ３間の空乏層幅を小さくし、画像中の白キズを抑制することができる。第２実施形態ではＮ型領域Ｒ１のピーク位置Ｑ＿Ｒ１が、素子分離部ＳＴＩの深さの半分より深くなるように配されるとよく、好適には、素子分離部ＳＴＩの底面よりも深い位置に配されてもよい。

第２実施形態は、カラーフィルタ、マイクロレンズ等の光学素子をトランジスタや配線層が設けられた基板の表面側とは反対側（裏面側）に配置した、いわゆる裏面照射型の撮像装置にも適用可能である。その場合、Ｎ領域Ｒ２やＮ型領域Ｒ４が存在せずに、裏面にＰ型領域Ｒ３が露出して配置されてもよい。裏面照射型の撮像装置では、シリコンウエハとしてのＮ型領域Ｒ４の上に、エピタキシャル成長によって単結晶シリコン層が形成され、当該単結晶シリコン層へのイオン注入によってＮ型領域Ｒ１やＰ型領域Ｒ３等が形成されうる。その後、シリコンウエハや単結晶シリコン層の一部（Ｎ型領域Ｒ２に相当）は研磨によって除去されるが、研磨の前に酸素が単結晶シリコン層に拡散すれば、上述したようなＰ型領域に酸素が存在すれば、残像の影響は同様に生じ得る。さらに、青色光のようなシリコンで吸収されやすい光による残像の課題も生じやすくなる。従って、裏面照射型の撮像装置に本発明を適用することは有用である。例えば、光が入射する裏面側に位置するＰ型領域Ｒ３の少なくとも一部を低酸素濃度とすれば、残像の影響を低減することができる。また、空乏層のＰ型領域Ｒ３への広がりを抑制できる構造にすれば、基板の研磨に伴う白キズの影響を低減することもできる。

以上説明した実施形態は、本発明の思想を逸脱しない限り、適宜に組み合わせが可能であり、その組み合わせは本開示の一部を構成する。また、図面から明らかに把握できる事項、特に各種グラフにおける具体的数値等は、本明細書において明確な記載がなくとも、本開示の一部を構成する。

１００：撮像装置、１０１：第１半導体領域、１０２：第２半導体領域、Ｒ１：Ｎ型領域、Ｒ２：Ｎ型領域、Ｒ３：Ｐ型領域。

Claims (35)

1. 単結晶シリコンからなる第１半導体領域を有するウエハと、前記ウエハの上に配置され、単結晶シリコンからなる第２半導体領域を有するシリコン層と、を含む基板を準備する工程と、
   酸素を含有する雰囲気中で前記基板を熱処理することにより前記基板の表面から前記シリコン層に酸素を導入する工程と、
   前記熱処理の後に、前記第２半導体領域の中に、光電変換素子を形成する工程と、
   前記熱処理の後に、前記基板の表面の上にトランジスタのゲート電極を形成する工程と、
   前記ゲート電極および前記光電変換素子が形成された前記基板の上に配線層を形成する工程と、
   を含み、
   前記シリコン層の厚さが５μｍよりも大きく、前記第２半導体領域は、前記基板の表面からの深さが５μｍより小さい第１の部分と、前記基板の表面からの深さが５μｍより大きい第２の部分と、を含み、
   前記準備する工程では、前記第１半導体領域の酸素濃度が２×１０^１６ａｔｏｍｓ／ｃｍ^３以上４×１０^１７ａｔｏｍｓ／ｃｍ^３以下の範囲内であり、かつ、前記第２半導体領域の酸素濃度が前記第１半導体領域の酸素濃度よりも低く、
   前記光電変換素子を形成する工程では、前記第１の部分および前記第２の部分の酸素濃度が２×１０^１６ａｔｏｍｓ／ｃｍ^３以上４×１０^１７ａｔｏｍｓ／ｃｍ^３以下の範囲内であり、
   前記配線層を形成する工程の後において、前記基板の表面から２０μｍの深さから前記基板の表面までの半導体領域における酸素濃度の最大値が、前記基板の表面から２０μｍの深さから前記基板の表面までの半導体領域における酸素濃度の最小値の１０倍以下である、
   ことを特徴とする撮像装置の製造方法。
2. 前記光電変換素子を形成する工程では、前記第２の部分の酸素濃度が１×１０^１６ａｔｏｍｓ／ｃｍ^３以上１×１０^１７ａｔｏｍｓ／ｃｍ^３以下の範囲内である、ことを特徴とする請求項１に記載の撮像装置の製造方法。
3. 前記第１半導体領域は、前記基板の表面からの深さが２０μｍより小さい第３の部分を含み、前記光電変換素子を形成する工程において、前記第３の部分の酸素濃度が１×１０^１６ａｔｏｍｓ／ｃｍ^３以上１×１０^１７ａｔｏｍｓ／ｃｍ^３以下の範囲内である、ことを特徴とする請求項１又は２に記載の撮像装置の製造方法。
4. 前記光電変換素子を形成する工程では、前記第１の部分の酸素濃度が１×１０^１６ａｔｏｍｓ／ｃｍ^３以上１×１０^１７ａｔｏｍｓ／ｃｍ^３以下の範囲内である、ことを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置の製造方法。
5. 単結晶シリコンからなる基板を準備する工程と、
   酸素を含有する雰囲気中で前記基板を熱処理することにより前記基板の表面から前記基板に酸素を導入する工程と、
   前記熱処理の後に、前記基板の中に光電変換素子を形成する工程と、
   前記熱処理の後に、前記基板の表面の上にトランジスタのゲート電極を形成する工程と、
   前記ゲート電極および前記光電変換素子が形成された前記基板の上に配線層を形成する工程と、
   を含み、
   前記光電変換素子を形成する工程における前記基板は、前記基板の表面からの距離が２０μｍである部分を含み、かつ、酸素濃度が２×１０^１６ａｔｏｍｓ／ｃｍ^３以上４×１０^１７ａｔｏｍｓ／ｃｍ^３以下の範囲内である第１半導体領域と、前記第１半導体領域と前記基板の表面との間に位置し、かつ、前記基板の表面からの距離が５μｍである部分を含み、かつ、酸素濃度が２×１０^１６ａｔｏｍｓ／ｃｍ^３以上４×１０^１７ａｔｏｍｓ／ｃｍ^３以下の範囲内である第２半導体領域と、を有し、
   前記配線層を形成する工程の後において、前記基板の表面から２０μｍの深さから前記基板の表面までの半導体領域における酸素濃度の最大値が、前記基板の表面から２０μｍの深さから前記基板の表面までの半導体領域における酸素濃度の最小値の１０倍以下であり、
   前記光電変換素子を形成する工程において、前記第２半導体領域の中に前記光電変換素子を形成する、
   ことを特徴とする撮像装置の製造方法。
6. 前記最大値が前記最小値の５倍以下であり、前記第１半導体領域が酸素濃度の前記最大値を示す部分を有し、前記第２半導体領域が酸素濃度の前記最小値を示す部分を有する、ことを特徴とする請求項１乃至５のいずれか１項に記載の撮像装置の製造方法。
7. 前記第１半導体領域は、前記基板の表面からの距離が１０μｍである部分と、前記基板の表面からの距離が５０μｍである部分と、酸素濃度が１×１０^１７ａｔｏｍｓ／ｃｍ^３である部分と、を含み、
   前記基板の表面から２０μｍの深さから前記基板の表面までの前記半導体領域は、酸素濃度が８×１０^１６ａｔｏｍｓ／ｃｍ^３である部分を含む、
   ことを特徴とする請求項５又は６に記載の撮像装置の製造方法。
8. 前記基板を準備する工程における前記基板は、単結晶シリコンからなるウエハと、前記ウエハの上に配置され、単結晶シリコンからなるシリコン層と、を含み、前記シリコン層は前記基板の表面からの深さが８μｍである部分を含み、前記ウエハは酸素濃度が２×１０^１６ａｔｏｍｓ／ｃｍ^３以上４×１０^１７ａｔｏｍｓ／ｃｍ^３以下の範囲内である領域を含み、前記シリコン層は前記ウエハの前記領域よりも酸素濃度が低い領域を含み、
   前記光電変換素子を形成する工程において、前記ウエハが前記第１半導体領域を有し、前記シリコン層が前記第２半導体領域を有する、
   ことを特徴とする請求項５乃至７のいずれか１項に記載の撮像装置の製造方法。
9. 前記熱処理の前に、前記基板の表面にトレンチを形成する工程を更に含み、
   前記熱処理では、前記トレンチの内面が酸化される、
   ことを特徴とする請求項１乃至８のいずれか１項に記載の撮像装置の製造方法。
10. 前記熱処理の後に、前記トレンチの内面に沿って不純物領域を形成する工程と、前記トレンチに絶縁体を充填する工程と、を更に含む、
    ことを特徴とする請求項９に記載の撮像装置の製造方法。
11. 前記熱処理は、８００℃以上１１５０℃以下の温度で実施される、
    ことを特徴とする請求項１乃至１０のいずれか１項に記載の撮像装置の製造方法。
12. 前記熱処理をする工程では、前記基板を加熱した後に１℃／秒以上１００℃／秒以下の温度降下率で前記基板を冷却する、
    ことを特徴とする請求項１乃至１１のいずれか１項に記載の撮像装置の製造方法。
13. 前記ゲート電極を形成した後において、前記第２半導体領域における酸素濃度の最大値、最小値をそれぞれＣ２２ｍａｘ、Ｃ２２ｍｉｎとしたときに、Ｃ２２ｍａｘ／Ｃ２２ｍｉｎが１０以下である、
    ことを特徴とする請求項１乃至１２のいずれか１項に記載の撮像装置の製造方法。
14. 前記準備する工程において、
    前記第２半導体領域は前記第１半導体領域と同じ導電型を有し、
    前記光電変換素子を形成する工程では、
    前記第１半導体領域と前記基板の表面との間に前記第２半導体領域の導電型とは異なる導電型の第１不純物領域と、
    前記第１不純物領域と前記基板の表面との間に前記第２半導体領域の導電型と同じ導電型の第２不純物領域と、を形成する
    ことを特徴とする請求項１乃至１３のいずれか１項に記載の撮像装置の製造方法。
15. 前記撮像装置が裏面照射型である、
    ことを特徴とする請求項１乃至１４のいずれか１項に記載の撮像装置の製造方法。
16. 単結晶シリコンからなる基板と、前記基板の表面の側に配された酸化シリコンを含む素子分離部と、を有する撮像装置であって、
    前記基板は、
    前記基板の表面からの距離が２０μｍである部分を含み、かつ、酸素濃度が２×１０^１６ａｔｏｍｓ／ｃｍ^３以上４×１０^１７ａｔｏｍｓ／ｃｍ^３以下の範囲内である第１半導体領域と、
    前記第１半導体領域と前記基板の表面との間に位置し、かつ、前記基板の表面からの距離が５μｍである部分を含み、かつ、酸素濃度が２×１０^１６ａｔｏｍｓ／ｃｍ^３以上４×１０^１７ａｔｏｍｓ／ｃｍ^３以下の範囲内である第２半導体領域と、を有し、
    前記基板の前記表面から２０μｍの深さから前記基板の前記表面までの半導体領域における酸素濃度の最大値、最小値をそれぞれＣｍａｘ、Ｃｍｉｎとしたときに、Ｃｍａｘ／Ｃｍｉｎが１０以下であり、
    前記第２半導体領域に光電変換素子が配されている、
    ことを特徴とする撮像装置。
17. Ｃｍａｘ／Ｃｍｉｎが５以下である、
    ことを特徴とする請求項１６に記載の撮像装置。
18. 前記第２半導体領域の厚さが５μｍより大きい、
    ことを特徴とする請求項１６又は１７に記載の撮像装置。
19. 前記第２半導体領域の少なくとも一部の酸素濃度が５×１０^１６ａｔｏｍｓ／ｃｍ^３以上１×１０^１７ａｔｏｍｓ／ｃｍ^３以下である、
    ことを特徴とする請求項１６乃至１８のいずれか１項に記載の撮像装置。
20. 前記光電変換素子は、ｎ型の第１不純物領域と、前記第１不純物領域よりも前記基板の表面から離れて配されたｐ型の第２不純物領域と、を有し、
    前記第２不純物領域の酸素濃度が１×１０^１６ａｔｏｍｓ／ｃｍ^３以上１×１０^１７ａｔｏｍｓ／ｃｍ^３以下である、
    ことを特徴とする請求項１６乃至１９のいずれか１項に記載の撮像装置。
21. 前記第２不純物領域は、前記ｐ型の正味の不純物濃度が第１極大値を示す位置を含む第１部分と、
    前記第１部分よりも前記基板の表面から離れて配され、前記ｐ型の正味の不純物濃度が前記第１極大値よりも低い第２極大値を示す位置を含む第２部分と、を含む、
    ことを特徴とする請求項２０に記載の撮像装置。
22. 前記基板は、
    光電変換により発生した電荷を蓄積する部分を含む第１導電型の第１領域と、
    前記基板の前記第１領域より深い位置であって前記第１領域から離れた位置に配された前記第１導電型の第２領域と、
    前記基板の表面からの深さ方向において、前記第１領域と前記第２領域との間に配された第２導電型の第３領域と、
    を有し、
    前記第３領域は、
    前記深さ方向において前記第２領域から離れた位置に配された第１部分と、
    前記深さ方向において前記第１部分と前記第２領域との間に配された第２部分と、を含み、
    前記第１部分の第２導電型の正味の不純物濃度の第１極大値が、前記第１領域の第１導電型の正味の不純物濃度の極大値、および／または、前記第２部分の第２導電型の正味の不純物濃度の第２極大値よりも高く、
    前記深さ方向において、前記第１部分の前記第１極大値を示す第１位置と、前記第２部分の前記第２極大値を示す第２位置との間における酸素濃度は１×１０^１６ａｔｏｍｓ／ｃｍ^３以上１×１０^１７ａｔｏｍｓ／ｃｍ^３以下である、ことを特徴とする請求項１６乃至２１のいずれか１項に記載の撮像装置。
23. 前記第３領域は、前記深さ方向において前記第２部分と前記第２領域との間に配された第３部分であって、前記第２導電型の正味の不純物濃度が前記第２極大値よりも高い第３極大値を示す第３位置を含む第３部分をさらに含み、前記第３位置における酸素濃度は１×１０^１６ａｔｏｍｓ／ｃｍ^３以上１×１０^１７ ａｔｏｍｓ／ｃｍ^３ 以下である、ことを特徴とする請求項２２に記載の撮像装置。
24. 前記第３領域は、前記深さ方向において前記第２部分と前記第３部分との間に配された第４部分であって、前記第２導電型の正味の不純物濃度が前記第２極大値よりも低い第４極大値を示す位置を含む第４部分をさらに含む、
    ことを特徴とする請求項２３に記載の撮像装置。
25. 前記第３領域の一部における酸素濃度は、該一部の前記第２導電型の不純物濃度よりも高い、
    ことを特徴とする請求項２２乃至２４のいずれか１項に記載の撮像装置。
26. 前記第３領域における酸素濃度は前記第２領域における酸素濃度よりも低い、
    ことを特徴とする請求項２２乃至２５のいずれか１項に記載の撮像装置。
27. 前記基板中の酸素濃度は、前記基板の表面から０．７μｍの深さの位置から、前記基板の表面から３．２μｍの深さの位置までの領域において、１×１０^１６ａｔｏｍｓ／ｃｍ^３以上１×１０^１７ ａｔｏｍｓ／ｃｍ^３ 以下である、ことを特徴とする請求項１６乃至２６のいずれか１項に記載の撮像装置。
28. 前記基板の表面からの深さが１０μｍ以上である領域の少なくとも一部において、前記基板中の酸素濃度は１×１０^１７ａｔｏｍｓ／ｃｍ^３より大きく、４×１０^１７ａｔｏｍｓ／ｃｍ^３以下である、
    ことを特徴とする請求項１６乃至２７のいずれか１項に記載の撮像装置。
29. 前記基板にはトランジスタが設けられており、前記トランジスタは、前記基板の表面の上に配されたニッケル及びコバルトの少なくとも一方を含むシリサイド領域を有する、ことを特徴とする請求項１６乃至２８のいずれか１項に記載の撮像装置。
30. 前記トランジスタは、各画素からの信号をアナログデジタル変換するためのアナログデジタル変換回路の一部を構成している、
    ことを特徴とする請求項２９に記載の撮像装置。
31. 前記素子分離部はＳＴＩ構造を有する、
    ことを特徴とする請求項１６乃至３０のいずれか１項に記載の撮像装置。
32. 前記素子分離部は、水素濃度が５×１０^１８ａｔｏｍｓ／ｃｍ^３以上３×１０^２１ａｔｏｍｓ／ｃｍ^３以下である部分を有する絶縁体で構成されている、ことを特徴とする請求項１６乃至３１のいずれか１項に記載の撮像装置。
33. 前記素子分離部は、水素を含む絶縁体で構成されており、前記基板の深さ方向における前記素子分離部の水素濃度を積分した水素密度が１×１０^１４ａｔｏｍｓ／ｃｍ^２以上３×１０^１５ａｔｏｍｓ／ｃｍ^２以下である、ことを特徴とする請求項１６乃至３２のいずれか１項に記載の撮像装置。
34. 前記光電変換素子が配された画素部と、前記基板上の前記画素部の周辺に配された周辺回路部であって各画素からの信号を処理する回路を含む周辺回路部と、を有し、
    前記画素部および前記周辺回路部には水素を含む絶縁体で構成された素子分離部が配されており、
    前記周辺回路部における前記素子分離部の絶縁体の水素濃度は、前記画素部における前記素子分離部の絶縁体の水素濃度よりも低い、
    ことを特徴とする請求項１６乃至３３のいずれか１項に記載の撮像装置。
35. 請求項１６乃至３４のいずれか１項に記載の撮像装置と、
    前記撮像装置から出力される信号を処理する処理部と、を備えることを特徴とするカメラ。

Images