JP5772491B2 - エピタキシャルウエーハ及びその製造方法 - Google Patents

エピタキシャルウエーハ及びその製造方法 Download PDF

Info

Publication number
JP5772491B2
JP5772491B2 JP2011230781A JP2011230781A JP5772491B2 JP 5772491 B2 JP5772491 B2 JP 5772491B2 JP 2011230781 A JP2011230781 A JP 2011230781A JP 2011230781 A JP2011230781 A JP 2011230781A JP 5772491 B2 JP5772491 B2 JP 5772491B2
Authority
JP
Japan
Prior art keywords
epitaxial layer
thickness
epitaxial
atoms
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011230781A
Other languages
English (en)
Other versions
JP2013089858A (ja
Inventor
星　亮二
亮二 星
昌弘 櫻田
昌弘 櫻田
布施川　泉
泉 布施川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2011230781A priority Critical patent/JP5772491B2/ja
Priority to US14/349,011 priority patent/US9425345B2/en
Priority to KR1020147010474A priority patent/KR102000457B1/ko
Priority to DE112012003985.8T priority patent/DE112012003985B4/de
Priority to PCT/JP2012/006298 priority patent/WO2013057887A1/ja
Priority to TW101138713A priority patent/TWI523206B/zh
Publication of JP2013089858A publication Critical patent/JP2013089858A/ja
Application granted granted Critical
Publication of JP5772491B2 publication Critical patent/JP5772491B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H01L27/14843—Interline transfer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H01L31/0288—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、撮像素子製造用のエピタキシャルウエーハ及びその製造方法に関する。
固体撮像素子に用いられるシリコンウエーハとしては、フォトダイオード（撮像素子）を形成する際に、光電効果によってキャリアを発生させたり、そのキャリアを井戸型ポテンシャルによって溜めておいたりする際の均一な動作を確保するため、面内およびウエーハ間の抵抗率を均一にすることが可能であるエピタキシャルウエーハが用いられる。フォトダイオードはこのエピタキシャル層内に形成されるが、フォトダイオードからの不要な電荷を流すためにフォトダイオードを形成する層よりも下側に抵抗率の低いエピタキシャル層を形成する２層エピタキシャル層や多層エピタキシャル層が用いられることもある。例えば、ｎ型シリコンウエーハに、抵抗率の低いエピタキシャル層（ｎ＋層：ドーパントが多いので＋を付けて表現することが多い）を成長させ、その上に通常抵抗率のエピタキシャル層を成長させたｎ／ｎ＋／ｎという構造などが比較的多く用いられている。
撮像素子製造用のシリコンウエーハに関する特徴としては、ゲッタリング技術が挙げられる。撮像素子では白傷などと呼ばれる映像上の欠陥が発生することがあり、これは不純物などに起因することが知られている。この不純物を防止する手法としては、シリコンウエーハ内に酸素析出物（ＢＭＤ）を形成したり（イントリンシックゲッタリング）、シリコンウエーハの下面側に機械的なダメージや歪を形成したり（イクストリンシックゲッタリング）して、撮像素子製造中の熱環境を利用して歪場に不純物を捕らえるゲッタリング技術が知られている。撮像素子製造用のシリコンウエーハではこのゲッタリング能力を更に向上させるために特許文献１、２などで開示されている炭素をドープしてＢＭＤを向上（増加及び制御）させる方法が用いられてきている。
次に、エピタキシャル層に関する特徴としては先にも述べた抵抗率の均一性はもちろんであるが、エピタキシャル層の厚さも特徴的である。エピタキシャル層にはフォトダイオードが形成されるが、この部分ではレンズで集光され色フィルタによって色分けされた光で光電効果を起こし、それによって発生したキャリア数を光の強度として感知する。光の進入深さは波長によって異なり、例えば光の強度が半分になる深さは青色で約０．３μｍ、赤色であれば３μｍ程度である。赤色を効率よく受光するためにはエピタキシャル層の厚さが最低でも３μｍ程度は必要であるため、その下部に形成されるキャリアを放出する領域を合わせると４μｍ以上は必要であり、メモリーやロジックなどに使われるエピタキシャル層の厚さよりは厚く成長させるのが一般的である。厚いエピタキシャル層の記載例として、特許文献３〜５では厚さに関する議論はほとんど行われていないが２−１０μｍまたは１−２０μｍなどと記載されている。更に特許文献６、７では実施例にて１１μｍまたは１２μｍのエピタキシャル層の厚さが記載されており、撮像素子用に厚いエピタキシャル層が用いられている例は過去にも存在する。しかしながらエピタキシャル層の厚さを厚く成長させるとその分コストアップになるため無制限に厚くすることはできず、従って実際に撮像素子に用いられる現実のエピタキシャル層の厚さは４−６μｍ程度が現実的な厚さである。
しかしながら近年、シリコンウエーハに含まれている不純物分布が悪影響をもたらすことがわかってきた。シリコンウエーハは一般にＣＺ法（ＭＣＺ法を含む）により育成されたシリコン単結晶から切り出されている。これらの結晶成長方法においては、石英ルツボ内でシリコン原料を溶融して、そこからシリコン単結晶を育成するものであって、石英ルツボから溶出した酸素原子がシリコン単結晶中に過飽和な状態で含まれている。この酸素原子は、先に述べたイントリンシックゲッタリングのＢＭＤとして有用である。つまりデバイス製造等の熱プロセスを通じて、シリコン単結晶中の過剰な酸素原子がＳｉと反応してＳｉＯ２の形でシリコン単結晶内に析出する。これがＢＭＤ（Ｂｕｌｋ Ｍｉｃｒｏ Ｄｅｆｅｃｔ）と呼ばれるものである。
またＣＺ法によるシリコン単結晶中には酸素原子のほかに、抵抗率を制御するためにドーパントが含まれている。３族のＢや５族のＰ、Ａｓ、Ｓｂなどの原子が一般的である。さらに炭素をドープしたシリコン単結晶においては炭素原子も不純物として含まれている。これらのドーパントや酸素・炭素原子はシリコン単結晶中に偏析現象によって取り込まれていく。しかしシリコン溶融液内の不純物の濃度が完全に均一ではない点、成長速度が一定でなく炉内の温度変動や結晶の直径によって変動するため実効の偏析係数が成長速度に連動して変化する点などからシリコン単結晶中の不純物濃度は不均一になる。このときシリコン単結晶の成長界面が平らでなく一般的に上凸形状である点と、シリコン単結晶を回転させながら育成している点とから、同心円状の縞状濃淡分布を形成する。これがストリエーションまたは成長縞と呼ばれるものである。
近年、撮像素子上にこの濃淡と一致するような不良が発生することが明らかになってきた。不良の内容としては、光が入ってない状態でもキャリアが発生してしまう暗電流や発生した電荷を井戸型ポテンシャル内で溜める際のエネルギー障壁高さ異常などである。従って単結晶育成中にストリエーション状の不純物分布を低減する必要がある。これに対する技術として特許文献８では成長速度を一定範囲内で抑制することが提案されている。
特開２００１−１０２３８４号公報 特開２００１−２３７２４７号公報 特開２００９−２１２３５１号公報 特開２００９−２１２３５２号公報 特開２０１１−８２４４３号公報 特開平６−１６３４１０号公報 特開平１０−４１３１１号公報 特開２００９−２７４８８８号公報
しかしながら、近年の更なる微細化・高感度化の流れの中ではこれだけでは充分でなくなってきており、暗電流やポテンシャル異常の問題が再度発生する場合があることがわかってきた。本発明者らがこの問題を解析していくと、シリコンウエーハ中に含まれていた酸素原子が撮像素子製造中にエピタキシャル層内に拡散してしまい、その酸素が例えばドナー化したりして、上述のような問題が引き起こされることが推定された。特許文献６、７のように厚いエピタキシャル層の例は少ないながら存在するが、これらの文献ではエピタキシャル層中の不純物に関しては触れられておらず充分とはいえない。
本発明は上記問題点に鑑みてなされたものであり、シリコンウエーハ中の酸素等不純物の悪影響がエピタキシャル層の撮像素子形成部分まで及ばないエピタキシャルウエーハ及びその製造方法を提供することを目的とする。
本発明は、上記課題を解決するためになされたものであって、ＣＺ法によりシリコン単結晶を育成し、該シリコン単結晶からシリコンウエーハを作製し、該シリコンウエーハ上にエピタキシャル層を成長することで撮像素子製造用のエピタキシャルウエーハを製造する方法であって、
前記エピタキシャル層の成長前に、前記撮像素子の製造において前記シリコンウエーハから前記エピタキシャル層に酸素が拡散することで、前記撮像素子の製造後において前記エピタキシャル層中の酸素濃度が４×１０１７ａｔｏｍｓ／ｃｍ３以上となる領域の厚さＸを計算し、
前記エピタキシャル層の成長において、前記エピタキシャル層を、前記厚さＸに加えて、更に前記撮像素子の製造後におけるエピタキシャル層中の酸素濃度が４×１０１７ａｔｏｍｓ／ｃｍ３未満となる領域の厚さが６μｍ以上となる厚さで成長することを特徴とするエピタキシャルウエーハの製造方法を提供する。
このような製造方法であれば、シリコンウエーハ中の酸素等不純物の悪影響がエピタキシャル層の撮像素子形成部分まで及ばないエピタキシャルウエーハを製造することができる。
また、前記エピタキシャル層の成長前に、厚さＸを下記式により計算することが好ましい。
４×１０１７＝（［Ｏｉ］ｉｎｉ＋［Ｏｉ］ｓｏｌ（Ｔ））／２−（［Ｏｉ］ｉｎｉ−［Ｏｉ］ｓｏｌ（Ｔ））／２×ｅｒｆ［Ｘ／｛２√（Ｄ（Ｔ）ｔ）｝］
（式中、［Ｏｉ］ｉｎｉは前記シリコンウエーハの初期酸素濃度、Ｔは前記撮像素子製造中の最も高温の熱プロセスの温度、［Ｏｉ］ｓｏｌ（Ｔ）は前記温度Ｔにおける酸素の固溶度、Ｄ（Ｔ）は前記温度Ｔにおける酸素の拡散係数、ｔは前記温度Ｔの熱プロセスの処理時間、ｅｒｆはエラー関数を示す。）
上記のように、撮像素子の製造の熱プロセスによってシリコンウエーハからエピタキシャル層中に拡散する酸素の濃度は厚さＸの関数として表すことができる。酸素の拡散係数は熱処理温度が下がれば劇的に下がるので、上記式のように、撮像素子製造中の最も高温の熱プロセスについてのみ拡散する酸素濃度を計算することで、煩雑な計算が不要になり、また汎用性の高い計算方法となる。
さらに、前記エピタキシャル層の成長において、エピタキシャル層として多層エピタキシャル層を成長することができる。
このように抵抗率や導電型の異なるエピタキシャル層を多層成長させた場合であっても、本発明のエピタキシャルウエーハの製造方法であれば、シリコンウエーハ中の酸素等不純物の悪影響は撮像素子形成部分まで及ばない。
また、前記エピタキシャル層の成長において、エピタキシャル層を、厚さＸに加えて、更に撮像素子の製造後にエピタキシャル層中の酸素濃度が４×１０１７ａｔｏｍｓ／ｃｍ３未満となる領域の厚さが６μｍ以上となる厚さであって、該エピタキシャル層全体の厚さが９μｍ以上２０μｍ以下となる厚さで成長することが好ましい。
近年の撮像素子製造プロセスではゲート酸化膜が形成される熱処理がもっとも高温のプロセスであることが多く、このプロセス後にエピタキシャル層中の酸素濃度が４×１０１７ａｔｏｍｓ／ｃｍ３以上となる領域の厚さは約３μｍ程度と見積もられる。そのため、エピタキシャル層を厚さ９μｍ以上に形成することが望ましく、また厚いほど好ましい。また、２０μｍ以下であればコストパフォーマンスが良い。
さらに、前記シリコン単結晶の育成において、炭素濃度が１．３×１０１６−２２×１０１６ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ’７４）となるように炭素をドープし、酸素濃度が８×１０１７−１６×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ’７９）となるように制御してシリコン単結晶を育成することができる。
このように、炭素をドープするシリコン単結晶の場合であれば、炭素濃度が１．３×１０１６ａｔｏｍｓ／ｃｍ３以上であればＢＭＤ向上効果が得られ、炭素濃度が２２×１０１６ａｔｏｍｓ／ｃｍ３以下であればシリコン単結晶における炭素の固溶限界までは達しないので単結晶化しやすい。また、酸素濃度が８×１０１７ａｔｏｍｓ／ｃｍ３以上であればＢＭＤを形成しやすく、酸素濃度が１６×１０１７ａｔｏｍｓ／ｃｍ３以下であればＢＭＤの個数、サイズともに良好でゲッタリング能力が向上する。
また、前記シリコン単結晶の育成において、炭素をドープせず、酸素濃度が１６×１０１７−２４×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ’７９）となるように制御してシリコン単結晶を育成することができる。
このように、炭素をドープしないシリコン単結晶の場合でも、酸素濃度が１６×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ’７９）以上とすることでＢＭＤが十分成長する。また、酸素濃度が２４×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ’７９）以下であれば酸素析出量が大きくなりすぎず、ウエーハの反りなど別の問題を引き起こす可能性を抑制できる。
さらに、本発明は、ＣＺ法により育成したシリコン単結晶から作製されたシリコンウエーハに、エピタキシャル層を成長させた撮像素子製造用のエピタキシャルウエーハであって、
前記エピタキシャル層は、前記撮像素子の製造において前記シリコンウエーハから前記エピタキシャル層に酸素が拡散することで、前記撮像素子の製造後において前記エピタキシャル層中の酸素濃度が４×１０１７ａｔｏｍｓ／ｃｍ３以上となる領域と、前記撮像素子の製造後にエピタキシャル層中の酸素濃度が４×１０１７ａｔｏｍｓ／ｃｍ３未満となる領域とが形成されるものであり、該酸素濃度が４×１０１７ａｔｏｍｓ／ｃｍ３未満の領域の厚さは６μｍ以上となるものであることを特徴とするエピタキシャルウエーハを提供する。
このようなエピタキシャルウエーハであれば、シリコンウエーハ中の酸素等不純物の悪影響がエピタキシャル層の撮像素子形成部分まで及ばないものとなる。
以上説明したように、本発明のエピタキシャルウエーハの製造方法であれば、シリコンウエーハ中の酸素等不純物の悪影響がエピタキシャル層の撮像素子形成部分まで及ばないエピタキシャルウエーハを製造することができる。また、撮像素子の製造後においてエピタキシャル層中の酸素濃度が４×１０１７ａｔｏｍｓ／ｃｍ３以上となる領域の厚さＸの算出も、煩雑な計算は不要であり、汎用性の高い方法で行うことができる。さらに、シリコンウエーハとして、適切な炭素濃度、酸素濃度を有するものを使用することで優れたゲッタリング能力を有するエピタキシャルウエーハを製造することができる。本発明により製造されたエピタキシャルウエーハはデジタルカメラや携帯電話などに用いられているＣＣＤやＣＩＳといった固体撮像素子用に好適に用いることができる。
本発明のエピタキシャルウエーハの製造方法のフロー図である。 実施例１の条件におけるエピタキシャルウエーハに熱シミュレーションを施した場合の酸素濃度の分布を示した図である。 実施例２の条件におけるエピタキシャルウエーハに熱シミュレーションを施した場合の酸素濃度の分布を示した図である。
以下、本発明を詳細に説明するが、本発明はこれに限定されるものではない。上述のように、シリコンウエーハ中の酸素等不純物の悪影響がエピタキシャル層の撮像素子形成部分まで及ばないエピタキシャルウエーハの製造方法が望まれていた。
本発明者らは、上記問題点について鋭意検討を重ねた結果、シリコンウエーハ中の酸素等不純物の悪影響が及ぶエピタキシャル層の領域の厚さを算出し、この厚さに加えて酸素等不純物の悪影響が及ばないエピタキシャル層の領域（撮像素子形成部分）の厚さが６μｍ以上となる厚さで、エピタキシャル層を成長することでシリコンウエーハ中の酸素等不純物の悪影響がエピタキシャル層の撮像素子形成部分まで及ばないエピタキシャルウエーハとなることを見出して、本発明を完成させた。
図１に本発明のエピタキシャルウエーハの製造方法のフロー図を示す。本発明の製造方法では、ＣＺ法によりシリコン単結晶を育成し、該シリコン単結晶からシリコンウエーハ１を作製し（図１（Ａ））、エピタキシャル層を成長する前に、撮像素子の製造後においてエピタキシャル層中の酸素濃度が４×１０１７ａｔｏｍｓ／ｃｍ３以上となる領域の厚さＸを計算する（図１（Ｂ））。その後、エピタキシャル層４を、厚さＸに加えて、更に撮像素子の製造後におけるエピタキシャル層４中の酸素濃度が４×１０１７ａｔｏｍｓ／ｃｍ３未満となる領域の厚さが６μｍ以上となる厚さで成長し、撮像素子製造用のエピタキシャルウエーハ１０を製造する（図１（Ｃ））。
図１（Ｄ）に示すように、撮像素子を製造するプロセス中では、その熱環境によりシリコンウエーハ１からエピタキシャル層４中に酸素が拡散していく。その結果、撮像素子の製造後には、エピタキシャル層４中に拡散した酸素濃度が高い領域と低い領域が形成される。本発明では、撮像素子の製造後においてエピタキシャル層中の酸素濃度が４×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ’７９）以上となるシリコンウエーハに近い領域を緩衝層２’、撮像素子の製造後におけるエピタキシャル層中の酸素濃度が４×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ’７９）未満となるシリコンウエーハから離れた領域を有効層３’と呼ぶこととする。緩衝層２’、有効層３’はどちらも撮像素子の製造前のエピタキシャル層４のことである。本発明では、成長するエピタキシャル層４全体の厚さは、撮像素子を製造後の緩衝層２’となる領域２の厚さと有効層３’となる領域３の厚さの和である。
例えば図１（Ｄ）で行う撮像素子製造プロセスでは、エピタキシャル層４上にＰ型ウェル・ゲート酸化膜５を形成し、この内にｎ型不純物注入部６及びｐ型不純物注入部７を選択的にイオン注入し、転送部とフォトダイオードを形成する。また、その上にポリシリコン電極８、受光部を除く部分に遮光膜９を形成することで、撮像素子を形成できる。
前述のように撮像素子製造中（図１（Ｄ））にシリコンウエーハから酸素が拡散し、デバイス特性に悪影響をもたらすことが判ってきたため、本発明ではシリコンウエーハ１からの影響を排除するための緩衝層２’となる領域２の厚さを予め算出し（図１（Ｂ））、これに加えて、更に撮像素子を作製するための有効層３’となる領域３の厚さが６μｍ以上となる厚さで、エピタキシャル層４を成長する（図１（Ｃ））。これにより、シリコンウエーハの影響を受けない高感度で高集積度な撮像素子製造用エピタキシャルウエーハを作製することができる。
ここで、撮像素子製造後に有効層となる領域は、撮像素子の製造後におけるエピタキシャル層中の酸素濃度が４×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ’７９）未満となる領域とし、その厚さとしては６μｍ以上必要とした。有効層に撮像素子を形成する場合には、入射光を光電変換してキャリアを発生させそれを溜めておくフォトダイオード（撮像素子）部分とその下に不要となった電荷を排出する部分が形成される。他に転送部などフォトダイオードで感じた光の強さを読み取る部分も形成される。
先に述べたように光の進入深さは波長によって異なり、例えば光の強度が半分になる深さは青色で約０．３μｍ、赤色であれば３μｍ程度である。赤色を効率よく受光するためにはフォトダイオードの厚さが最低でも３μｍ程度は必要である。従って不要電荷を放出する領域も含めた撮像素子製造に必要な厚さは少なくとも４μｍ以上である。必要な厚さは本来撮像素子設計に関わるものであり一概に決められるものではないが、昨今の撮像素子の高感度化を鑑み本発明では有効層となる領域に必要な厚さを６μｍ以上とした。
また、撮像素子製造後に緩衝層となる領域は、撮像素子の製造後においてエピタキシャル層中の酸素濃度が４×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ’７９）以上となる領域とした。酸素濃度４×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ’７９）で撮像素子製造後に緩衝層となる領域と有効層となる領域を分けたのは、撮像素子製造の後工程などで行われる配線やパッケージなどで低温の熱処理によって酸素ドナーが発生することが考えられるためである。酸素ドナーは酸素濃度が減れば激減する。本発明者らの実験データでは最も酸素ドナーが発生しやすい４５０℃で５時間の熱処理をした場合、酸素濃度が４×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ’７９）の場合にはキャリアは約８×１０１１ａｔｏｍｓ／ｃｍ３発生し、酸素濃度８×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ’７９）の場合にはキャリアは約５×１０１３ａｔｏｍｓ／ｃｍ３発生し、さらに酸素濃度が１２×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ’７９）の場合にはキャリアは約６×１０１４ａｔｏｍｓ／ｃｍ３発生した。これから分かるように、酸素濃度が２倍、３倍となるにつれて桁違いに酸素ドナー起因のキャリアが増加することがわかる。フォトダイオードを作製する近辺のもともとのドーパント濃度は１０１４〜１０１５程度であるから、酸素ドナー起因キャリアによる悪影響を防止するためにはこれより２桁程度酸素ドナー濃度が低いことが望まれる。従って、酸素濃度が４×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ’７９）以上の部分を緩衝層となる領域とし、それを除いた部分はフォトダイオード等を作製する有効層となる領域とした。
一般にエピタキシャル層の厚さが厚くなるとコストも高くなる。エピタキシャル層を成長させる工程ではウエーハのロード／アンドロードや前処理等の工程はあるが、最も工程の時間を律速するのはエピタキシャル層を成長させる工程である。それはエピタキシャル層の成長速度が非常に遅いためである。従ってエピタキシャル層を厚く成長させることはコストアップに直結するものである。このため必要な厚さ以上はエピタキシャル層の厚さを厚くしないのが普通である。しかし、本発明では従来必要とされてきたフォトダイオード等を作製するのに必要な厚さに加えて、シリコンウエーハからの影響を抑制するための緩衝層となる領域を設ける点が最大の特徴である。これにより、今後予想される微細化・高感度化の要求に対し、エピタキシャル層の厚さアップによるパフォーマンスの向上が期待でき、最終的にコストパフォーマンスの優れた製品を提供することが可能となる。
また、緩衝層の厚さを以下のようにして決めることで、撮像素子製造後の酸素濃度を確認する作業を省くことができる。シリコンウエーハとエピタキシャル層との界面からエピタキシャル層側の距離、すなわち緩衝層となる領域の厚さをＸとすると、熱プロセスによってシリコンウエーハからエピタキシャル層中に拡散する酸素の濃度Ｃは厚さＸの関数として次式のように表される。なおここでｅｒｆはエラー関数（誤差関数）の略であり、拡散の濃度を求めるために一般的に用いられるものである。
Ｃ（Ｘ）＝（［Ｏｉ］ｉｎｉ＋［Ｏｉ］ｓｏｌ（Ｔ））／２−（［Ｏｉ］ｉｎｉ−［Ｏｉ］ｓｏｌ（Ｔ））／２×ｅｒｆ［Ｘ／｛２√（Ｄ（Ｔ）ｔ）｝］
（式中、［Ｏｉ］ｉｎｉはシリコンウエーハの初期酸素濃度、Ｔは撮像素子製造中の最も高温の熱プロセスの温度、［Ｏｉ］ｓｏｌ（Ｔ）は温度Ｔにおける酸素の固溶度、Ｄ（Ｔ）は温度Ｔにおける酸素の拡散係数、ｔは温度Ｔの熱プロセスの処理時間、ｅｒｆはエラー関数を示す。）
これにより求められた酸素濃度分布から、酸素濃度が４×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ’７９）となる厚さ、すなわち緩衝層となる領域の厚さＸとして定めることができる。
なお、上記式では、拡散した酸素濃度を撮像素子製造中の最高温度の処理温度により計算しているが、エピタキシャル層成長時の熱処理や撮像素子製造中の他の熱処理など全ての熱処理において酸素の拡散を計算することもできる。しかしながら、それぞれの熱処理についての計算を行うと計算式が煩雑になる恐れがあり、また計算式の汎用性が損なわれる恐れがある。一方で、エピタキシャル成長は高温だが短時間であるし、撮像素子製造中の熱処理の詳細に関してはデバイスメーカーのノウハウに関わる問題であり、撮像素子を製造するに際し適宜変更されるものである。また、最近の撮像素子製造温度の全体的な低温化に伴って高温で熱処理される工程は減少してきている。さらに、酸素の拡散係数は熱処理温度が下がれば劇的に下がる。以上より、拡散した酸素濃度の算出式に、簡便性と汎用性を持たせるため、上記式では最も高温の撮像素子製造プロセスを代表して試算して、概算の緩衝層となる領域の厚さを決定することとした。
また、本発明のエピタキシャルウエーハの製造方法においては、１層のエピタキシャル層を成長させる場合だけではなく、撮像素子構造の一部をエピタキシャル成長時に造り込む場合など２層以上の多層エピタキシャル層を成長することもできる。このような多層エピタキシャルウエーハにおいては、各々のエピタキシャル層の厚さを合計した全体のエピタキシャル層の厚さが、上述の緩衝層となる領域及び有効層となる領域の厚さを有するものであれば良い。
多層エピタキシャル層を形成する場合は、抵抗率や導電型の異なるエピタキシャル層を多層成長させることができる。本発明はシリコンウエーハ中の酸素等不純物の悪影響がエピタキシャル層のフォトダイオード形成部分まで及ばないことを目的とするが、このように抵抗率が異なっていたとしてもエピタキシャル層中の酸素原子や炭素原子濃度はシリコンウエーハに比較すれば皆無といえるほどに低いので、どの抵抗率の層であっても緩衝層となる領域としての役割を果たすことが可能である。
緩衝層となる領域の厚さは上述したように、撮像素子製造プロセスの設計に依存する数値ではあるが近年のプロセスではゲート酸化膜が形成される熱処理がもっとも高温のプロセスであることが多い。例えば、基板の初期酸素濃度を１４．５×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ’７９）、酸化膜を形成する温度と時間を１０００℃、６０分と想定すれば、酸素濃度が４×１０１７ａｔｏｍｓ／ｃｍ３以上となる深さは約２．６μｍである。従って近年の撮像素子におけるおおよその緩衝層となる領域の厚さは３μｍ程度と見積もられる。有効層となる領域としては６μｍ以上必要であることから、撮像素子用のエピタキシャル層の全体の厚さの最低厚さは９μｍと見積もられる。
以上のことからエピタキシャル層の全体の厚さを９μｍ以上２０μｍ以下とすることが望ましい。上限を２０μｍとしたのはコストがパフォーマンス以上に高くなるおそれがあるからである。将来、エピタキシャル成長技術が改善されコストが下がる方策が見つかれば、エピタキシャル層は厚ければ厚いほど良いといえる。
本発明のエピタキシャルウエーハの製造方法では、白傷の対策もあるので従来用いられてきた炭素をドープしたシリコン単結晶の場合には、炭素濃度は１．３×１０１６−２２×１０１６ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ’７４）であることが好ましい。炭素濃度が１．３×１０１６ａｔｏｍｓ／ｃｍ３以上であればＢＭＤ向上効果が得られ、２２×１０１６ａｔｏｍｓ／ｃｍ３以下であればシリコン単結晶における炭素の固溶限界までは達しないので単結晶化しやすい。
また、炭素をドープしたシリコン単結晶の酸素濃度は８×１０１７−１６×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ’７９）に制御されたものが好ましい。８×１０１７ａｔｏｍｓ／ｃｍ３以上であればＢＭＤを形成しやすい。また、１６×１０１７ａｔｏｍｓ／ｃｍ３以下であればＢＭＤの個数、サイズともに良好でゲッタリング能力が向上する。
さらに、炭素をドープしないシリコン単結晶の場合であれば、酸素濃度が１６×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ’７９）以上であればＢＭＤが十分成長する。従って撮像素子の白傷対策用のシリコンウエーハとして、炭素をドープせずに酸素濃度１６×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ’７９）以上であるシリコンウエーハを用いることも有効である。また、２４×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ’７９）以下であれば酸素析出量が大きくなりすぎず、ウエーハの反りなど別の問題を引き起こす可能性を抑制できる。
以下、本発明の実施例および比較例を挙げてさらに詳細に説明するが、本発明は下記の実施例に限定されるものではない。
〔実施例１〕
磁場を印加したＣＺ法であるＭＣＺ法を用いて、炭素濃度５．４×１０１６ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ’７４）、酸素濃度１４．２×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ’７９）の直径３００ｍｍのシリコン単結晶を育成し、これから切り出したウエーハを研磨してシリコンウエーハとした。
このとき酸素の拡散に最も影響すると思われる熱処理がゲート酸化熱処理であり、具体的には１０００℃、６０分ドライ酸素雰囲気で行う予定であった。上記酸素濃度とこの熱処理条件から撮像素子製造後のエピタキシャル層の酸素濃度が４×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ’７９）以上になる領域の厚さは上記式により図２に示すように２．３μｍと計算される。フォトダイオード形成領域深さが６μｍであったとすると、シリコンウエーハの影響を受けないために必要な厚さは８．３μｍとなる。なお、ここで酸素の拡散係数Ｄ（Ｔ）はＤ（Ｔ）＝Ｄｏｅｘｐ（−Ｅｏ／ｋＴ）、Ｄｏ＝０．１３（ｃｍ２／ｓ）、Ｅｏ＝２．５３（ｅＶ）、酸素の固溶度［Ｏｉ］ｓｏｌ（Ｔ）は［Ｏｉ］ｓｏｌ（Ｔ）＝［Ｏｉ］ｏｅｘｐ（−Ｅｏｉ／ｋＴ）、［Ｏｉ］ｏ＝９．００×１０２２（ａｔｏｍｓ／ｃｍ３）、Ｅｏｉ＝１．５２（ｅＶ）として計算した。
このため試算で求めた８．３μｍより厚い９μｍのエピタキシャル層をシリコンウエーハ上に成長し、撮像素子プロセスに投入した。エピタキシャル層はＰドープｎ型の層を形成した。また撮像素子のプロセスの概略としては、ｎ型エピタキシャル層にＰ型ウェル・ゲート酸化膜を形成し、このウェル内にｎ型及びｐ型の不純物を選択的にイオン注入し、転送部とフォトダイオードを形成する。その上にポリシリコン電極、受光部を除く部分に遮光膜を形成することで、撮像素子を形成した。
その結果、実施例１では筋状の暗電流異常は検出されなかった。また、シリコンウエーハには光散乱法によって１×１０９／ｃｍ３以上の白傷の抑制には充分と思われるＢＭＤが検出された。従って、上記の試算で求めたエピタキシャル層の厚さが８．３μｍ以上必要であるという結果が妥当であったことが証明されたと考えられる。
〔比較例〕
次にシリコンウエーハは全く同じシリコン単結晶（結晶炭素濃度５．４×１０１６ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ’７４）、酸素濃度１４．２×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ’７９））から切り出したものを用い、エピタキシャル層の厚さを上記の試算で求めた８．３μｍより薄い６μｍとしたこと以外は実施例１と全く同じエピタキシャルウエーハを作製した。このウエーハを実施例１と同じ撮像素子プロセスに投入した。
その結果、出来上がった撮像素子には実施例１では見られなかった筋状の暗電流異常が検出された。一方でシリコンウエーハには光散乱法によって１×１０９／ｃｍ３以上の白傷の抑制には充分と思われるＢＭＤが検出された。これをＸ線トポグラフ及び光散乱法にてウエーハ面内観察すると、Ｘ線では回折強度の濃淡として、光散乱法ではＢＭＤ密度の多寡として、同心円状のストリエーションパターン（縞状の分）が観察された。これら縞状分布と筋状の暗電流不良パターンを比較すると類似性が高いことがわかった。従って、ストリエーション起因で不良を発生させてしまったことが考えられる。
実施例１の試算結果からシリコンウエーハの影響を受けないために必要な厚さは８．３μｍとなる。このため６μｍのエピタキシャル層の厚さでは問題が発生したものと考えられる。
また、比較例と実施例１で用いたエピタキシャルウエーハに撮像素子製造プロセスを模した熱シミュレーションを施した。それらのウエーハをＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ−ｍｉｃｒｏｐｒｏｂｅ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｅｒ）を用いて、表面から深さ方向に酸素濃度の分布を測定した。その結果、比較例で用いたウエーハでは表面から奥に行くにしたがって徐々に酸素濃度が高くなり、表面から３．７μｍ（シリコンウエーハ−エピタキシャル層界面から２．３μｍ）のところで酸素濃度４×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ’７９）となった。一方で実施例１に用いたウエーハの場合、図２に示すように同様に表面から奥に行くにしたがって徐々に酸素濃度が高くなっていき、深さ約６．５μｍ（シリコンウエーハ−エピタキシャル層界面から２．５μｍ）のところで酸素濃度４×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ’７９）となった。
以上のことから、有効層として必要な深さがおおよそ６μｍであること、充分な緩衝層を有するべきであること、有効層として機能するにはその酸素濃度が４×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ’７９）以下であることが必要であることが確認できた。
〔実施例２〕
比較例と実施例１で用いたシリコンウエーハとは異なり、炭素をドープせず、酸素濃度を１７×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ’７９）と高くして育成したシリコン単結晶からシリコンウエーハを形成した。この酸素濃度の異なるシリコンウエーハを用いて、撮像素子製造プロセスを模した熱シミュレーションを施した後に酸素濃度分布を測定し、有効層の厚さが充分取れるかの確認実験を行う。このとき撮像素子製造プロセスの条件変更を想定して、実施例１で用いた熱シミュレーションのうち酸化膜形成熱処理を１０００℃、３０分と半分の時間に設定した。
この酸素濃度及び熱処理条件から計算されるエピタキシャル層中の酸素濃度は図３のようになり、酸素濃度４×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ’７９）を満たす厚さは１．９μｍと試算された。そこでこの炭素ドープしていない高酸素濃度シリコンウエーハに有効層として６μｍ以上が取れると予測される厚さ８μｍのエピタキシャル層を成長させた。その後、酸化膜形成熱処理を１０００℃、３０分としたデバイスシミュレーション熱処理を施した。
このウエーハをＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ−ｍｉｃｒｏｐｒｏｂｅ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｅｒ）を用いて、表面から深さ方向に酸素濃度の分布を測定した。表面から奥に行くにしたがって徐々に酸素濃度が高くなり、表面から６．２μｍ（シリコンウエーハ−エピタキシャル層界面から１．８μｍ）のところで酸素濃度４×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ’７９）となった。つまり、計算した予想どおりフォトダイオード形成に必要な有効層の厚さ６μｍを確保できていた。またシリコンウエーハ中には光散乱法によって１×１０９／ｃｍ３以上の白傷の抑制には充分と思われるＢＭＤが検出された。
以上のように、事前に撮像素子製造プロセスの熱処理条件とシリコンウエーハの酸素濃度とがわかっていれば、本発明の製造方法を用いて有効層の厚さを確保するためのエピタキシャル層の厚さを事前に予想してエピタキシャル層を成長させることができ、これによってシリコンウエーハ中の酸素等不純物の悪影響がエピタキシャル層の撮像素子形成部分まで及ばないエピタキシャルウエーハを製造でき、不良率を低減することが可能である。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１…シリコンウエーハ、 ２…緩衝層となる領域、 ２’…緩衝層、 ３…有効層となる領域、 ３’…有効層、 ４…エピタキシャル層、 ５…Ｐ型ウェル・ゲート酸化膜、 ６…ｎ型不純物注入部、 ７…ｐ型不純物注入部、 ８…ポリシリコン電極、 ９…遮光膜、 １０…エピタキシャルウエーハ

Claims (7)

  1. ＣＺ法によりシリコン単結晶を育成し、該シリコン単結晶からシリコンウエーハを作製し、該シリコンウエーハ上にエピタキシャル層を成長することで撮像素子製造用のエピタキシャルウエーハを製造する方法であって、
    前記エピタキシャル層の成長前に、前記撮像素子の製造において前記シリコンウエーハから前記エピタキシャル層に酸素が拡散することで、前記撮像素子の製造後において前記エピタキシャル層中の酸素濃度が４×１０１７ａｔｏｍｓ／ｃｍ３以上となる領域の厚さＸを計算し、
    前記エピタキシャル層の成長において、前記エピタキシャル層を、前記厚さＸに加えて、更に前記撮像素子の製造後におけるエピタキシャル層中の酸素濃度が４×１０１７ａｔｏｍｓ／ｃｍ３未満となる領域の厚さが６μｍ以上となる厚さで成長することを特徴とするエピタキシャルウエーハの製造方法。
  2. 前記エピタキシャル層の成長前に、前記厚さＸを下記式により計算することを特徴とする請求項１に記載のエピタキシャルウエーハの製造方法。
    ４×１０１７＝（［Ｏｉ］ｉｎｉ＋［Ｏｉ］ｓｏｌ（Ｔ））／２−（［Ｏｉ］ｉｎｉ−［Ｏｉ］ｓｏｌ（Ｔ））／２×ｅｒｆ［Ｘ／｛２√（Ｄ（Ｔ）ｔ）｝］
    （式中、［Ｏｉ］ｉｎｉは前記シリコンウエーハの初期酸素濃度、Ｔは前記撮像素子製造中の最も高温の熱プロセスの温度、［Ｏｉ］ｓｏｌ（Ｔ）は前記温度Ｔにおける酸素の固溶度、Ｄ（Ｔ）は前記温度Ｔにおける酸素の拡散係数、ｔは前記温度Ｔの熱プロセスの処理時間、ｅｒｆはエラー関数を示す。）
  3. 前記エピタキシャル層の成長において、前記エピタキシャル層として多層エピタキシャル層を成長することを特徴とする請求項１又は請求項２に記載のエピタキシャルウエーハの製造方法。
  4. 前記エピタキシャル層の成長において、前記エピタキシャル層を、前記厚さＸに加えて、更に前記撮像素子の製造後にエピタキシャル層中の酸素濃度が４×１０１７ａｔｏｍｓ／ｃｍ３未満となる領域の厚さが６μｍ以上となる厚さであって、該エピタキシャル層全体の厚さが９μｍ以上２０μｍ以下となる厚さで成長することを特徴とする請求項１乃至請求項３のいずれか１項に記載のエピタキシャルウエーハの製造方法。
  5. 前記シリコン単結晶の育成において、炭素濃度が１．３×１０１６−２２×１０１６ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ’７４）となるように炭素をドープし、酸素濃度が８×１０１７−１６×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ’７９）となるように制御して前記シリコン単結晶を育成することを特徴とする請求項１乃至請求項４のいずれか１項に記載のエピタキシャルウエーハの製造方法。
  6. 前記シリコン単結晶の育成において、炭素をドープせず、酸素濃度が１６×１０１７−２４×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ’７９）となるように制御して前記シリコン単結晶を育成することを特徴とする請求項１乃至請求項４のいずれか１項に記載のエピタキシャルウエーハの製造方法。
  7. ＣＺ法により育成したシリコン単結晶から作製されたシリコンウエーハに、エピタキシャル層を成長させた撮像素子製造用のエピタキシャルウエーハであって、
    前記エピタキシャル層は、前記撮像素子の製造において前記シリコンウエーハから前記エピタキシャル層に酸素が拡散することで、前記撮像素子の製造後において前記エピタキシャル層中の酸素濃度が４×１０１７ａｔｏｍｓ／ｃｍ３以上となる領域と、前記撮像素子の製造後にエピタキシャル層中の酸素濃度が４×１０１７ａｔｏｍｓ／ｃｍ３未満となる領域とが形成されるものであり、該酸素濃度が４×１０１７ａｔｏｍｓ／ｃｍ３未満の領域の厚さは６μｍ以上となるものであることを特徴とするエピタキシャルウエーハ。

JP2011230781A 2011-10-20 2011-10-20 エピタキシャルウエーハ及びその製造方法 Active JP5772491B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2011230781A JP5772491B2 (ja) 2011-10-20 2011-10-20 エピタキシャルウエーハ及びその製造方法
US14/349,011 US9425345B2 (en) 2011-10-20 2012-10-02 Epitaxial wafer and manufacturing method thereof
KR1020147010474A KR102000457B1 (ko) 2011-10-20 2012-10-02 에피택셜 웨이퍼 및 그 제조방법
DE112012003985.8T DE112012003985B4 (de) 2011-10-20 2012-10-02 Epitaxialwafer und Herstellungsverfahren dafür
PCT/JP2012/006298 WO2013057887A1 (ja) 2011-10-20 2012-10-02 エピタキシャルウエーハ及びその製造方法
TW101138713A TWI523206B (zh) 2011-10-20 2012-10-19 Epitaxial wafer and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011230781A JP5772491B2 (ja) 2011-10-20 2011-10-20 エピタキシャルウエーハ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013089858A JP2013089858A (ja) 2013-05-13
JP5772491B2 true JP5772491B2 (ja) 2015-09-02

Family

ID=48140556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011230781A Active JP5772491B2 (ja) 2011-10-20 2011-10-20 エピタキシャルウエーハ及びその製造方法

Country Status (6)

Country Link
US (1) US9425345B2 (ja)
JP (1) JP5772491B2 (ja)
KR (1) KR102000457B1 (ja)
DE (1) DE112012003985B4 (ja)
TW (1) TWI523206B (ja)
WO (1) WO2013057887A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6020342B2 (ja) * 2013-05-10 2016-11-02 信越半導体株式会社 シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
JP6442817B2 (ja) * 2013-08-20 2018-12-26 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
DE102014106594B4 (de) * 2014-05-09 2022-05-05 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements
EP3113224B1 (en) * 2015-06-12 2020-07-08 Canon Kabushiki Kaisha Imaging apparatus, method of manufacturing the same, and camera
JP6861471B2 (ja) * 2015-06-12 2021-04-21 キヤノン株式会社 撮像装置およびその製造方法ならびにカメラ
US10026843B2 (en) 2015-11-30 2018-07-17 Taiwan Semiconductor Manufacturing Co., Ltd. Fin structure of semiconductor device, manufacturing method thereof, and manufacturing method of active region of semiconductor device
JP6737066B2 (ja) * 2016-08-22 2020-08-05 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法
JP6822375B2 (ja) * 2017-10-19 2021-01-27 信越半導体株式会社 シリコンエピタキシャルウエーハの製造方法
EP4137613A1 (de) 2021-08-18 2023-02-22 Siltronic AG Verfahren zur herstellung einer epitaktisch beschichteten hableiterscheibe aus einkristallinem silizium
CN118043947A (zh) 2021-09-30 2024-05-14 信越半导体株式会社 外延片及其制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6189623A (ja) * 1984-10-09 1986-05-07 Matsushita Electronics Corp 半導体装置の製造方法
JPH0443646A (ja) * 1990-06-11 1992-02-13 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US5923071A (en) * 1992-06-12 1999-07-13 Seiko Instruments Inc. Semiconductor device having a semiconductor film of low oxygen concentration
JP3353277B2 (ja) 1992-09-25 2002-12-03 ソニー株式会社 エピタキシャルウェハの製造方法
JP3941075B2 (ja) 1996-07-18 2007-07-04 ソニー株式会社 エピタキシャルシリコン基板及び固体撮像装置並びにこれらの製造方法
JPH11145147A (ja) * 1997-11-11 1999-05-28 Nec Corp 半導体装置および半導体装置の製造方法
JP4069554B2 (ja) 1999-09-30 2008-04-02 株式会社Ｓｕｍｃｏ エピタキシャルシリコンウェーハの製造方法
JP2001237247A (ja) 2000-02-25 2001-08-31 Shin Etsu Handotai Co Ltd エピタキシャルウエーハの製造方法及びエピタキシャルウエーハ、並びにエピタキシャル成長用ｃｚシリコンウエーハ
JP4656788B2 (ja) * 2001-11-19 2011-03-23 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP4288406B2 (ja) * 2003-01-17 2009-07-01 株式会社ニコン 固体撮像装置の製造方法
DE102007033873A1 (de) 2007-07-20 2009-01-22 Infineon Technologies Austria Ag Verfahren zur Dotierung eines Halbleiterwafers und Halbleiterbauelement
EP2112254A3 (en) 2008-03-05 2011-06-01 Sumco Corporation Silicon substrate and manufacturing method thereof
JP5401809B2 (ja) 2008-03-05 2014-01-29 株式会社Ｓｕｍｃｏ シリコン基板とその製造方法
JP5401808B2 (ja) 2008-03-05 2014-01-29 株式会社Ｓｕｍｃｏ シリコン基板とその製造方法
JP2009274888A (ja) 2008-05-13 2009-11-26 Shin Etsu Handotai Co Ltd シリコン単結晶製造方法及びシリコン単結晶ウェーハ
JP2011082443A (ja) 2009-10-09 2011-04-21 Sumco Corp エピタキシャルウェーハおよびその製造方法
JP2011086702A (ja) * 2009-10-14 2011-04-28 Sumco Corp 裏面照射型固体撮像素子用エピタキシャル基板およびその製造方法

Also Published As

Publication number Publication date
TWI523206B (zh) 2016-02-21
JP2013089858A (ja) 2013-05-13
DE112012003985B4 (de) 2022-06-30
KR102000457B1 (ko) 2019-07-16
KR20140084049A (ko) 2014-07-04
US9425345B2 (en) 2016-08-23
DE112012003985T5 (de) 2014-08-21
TW201340299A (zh) 2013-10-01
WO2013057887A1 (ja) 2013-04-25
US20140374861A1 (en) 2014-12-25

Similar Documents

Publication Publication Date Title
JP5772491B2 (ja) エピタキシャルウエーハ及びその製造方法
KR100654354B1 (ko) 게더링 기능을 가지는 저결함 에피택셜 반도체 기판, 이를이용한 이미지 센서 및 이의 제조 방법
KR101973017B1 (ko) 실리콘 단결정 웨이퍼의 제조방법 및 전자 디바이스
KR101208651B1 (ko) 실리콘 기판과 그 제조방법
JP5099023B2 (ja) エピタキシャルウエーハの製造方法及び固体撮像素子の製造方法
US20090230488A1 (en) Low dark current image sensor
JP2007273959A (ja) 光検出素子及びその製造方法
JP2009212354A (ja) シリコン基板の製造方法
KR101341132B1 (ko) 이면조사형 고체촬상소자용 에피택셜 기판 및 그 제조방법
TWI688002B (zh) 磊晶矽晶圓的製造方法、磊晶矽晶圓及固體攝像元件的製造方法
WO2014057741A1 (ja) シリコンエピタキシャルウェーハ及びそれを用いた固体撮像素子の製造方法
US9349902B2 (en) System and method for reducing irregularities on the surface of a backside illuminated photodiode
JP2018037468A (ja) 光電変換装置および撮像システム
US20110049664A1 (en) Epitaxial substrate for back-illuminated image sensor and manufacturing method thereof
JP5846025B2 (ja) エピタキシャルウェーハの製造方法
US20070205488A1 (en) Light-detecting device and manufacturing method thereof
US20100047953A1 (en) Method for producing wafer for backside illumination type solid imaging device
JP2003100760A (ja) エピタキシャルシリコンウェハおよびその製造方法
CN112951932B (zh) 固体摄像组件用的硅单晶基板及硅磊晶晶圆、以及固体摄像组件
JP2011086702A (ja) 裏面照射型固体撮像素子用エピタキシャル基板およびその製造方法
US20060019423A1 (en) Method for manufacturing solid-state image sensor
JP2009283726A (ja) 固体撮像装置及びその製造方法
JP2011054654A (ja) 薄厚化デバイス素子用シリコンウェーハの製造方法
JP2011054763A (ja) 裏面照射型イメージセンサ用エピタキシャル基板およびその製造方法
JPH08264548A (ja) シリコン半導体ウェーハ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150615

R150 Certificate of patent or registration of utility model

Ref document number: 5772491

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250