DE102014106594B4 - Verfahren zum Herstellen eines Halbleiterbauelements - Google Patents

Verfahren zum Herstellen eines Halbleiterbauelements Download PDF

Info

Publication number
DE102014106594B4
DE102014106594B4 DE102014106594.8A DE102014106594A DE102014106594B4 DE 102014106594 B4 DE102014106594 B4 DE 102014106594B4 DE 102014106594 A DE102014106594 A DE 102014106594A DE 102014106594 B4 DE102014106594 B4 DE 102014106594B4
Authority
DE
Germany
Prior art keywords
oxygen
epitaxial layer
semiconductor substrate
diffusion region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014106594.8A
Other languages
English (en)
Other versions
DE102014106594A1 (de
Inventor
Hans-Joachim Schulze
Johannes Georg Laven
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102014106594.8A priority Critical patent/DE102014106594B4/de
Priority to JP2015093812A priority patent/JP6100307B2/ja
Priority to US14/706,435 priority patent/US9847229B2/en
Publication of DE102014106594A1 publication Critical patent/DE102014106594A1/de
Application granted granted Critical
Publication of DE102014106594B4 publication Critical patent/DE102014106594B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Verfahren (200) zum Ausbilden eines Halbleiterbauelements, wobei das Verfahren Folgendes umfasst:Ausbilden einer Implantationsmaske auf einer Oberfläche eines Halbleitersubstrats zum Maskieren einer Sauerstoffimplantation an einem Teil der Oberfläche des Halbleitersubstrats;Implantieren (210) von Sauerstoff in das Halbleitersubstrat;anschließend Abscheiden (110) einer Epitaxieschicht auf dem Halbleitersubstrat; undAusbilden (120) einer Sauerstoffdiffusionsregion innerhalb der Epitaxieschicht durch Sauerstoffdiffusion aus dem Halbleitersubstrat in einen Teil der Epitaxieschicht.

Description

  • Gebiet
  • Ausführungsformen betreffen Messungen zur Erhöhung der Dauerhaftigkeit oder Lebensdauer von Halbleiterbauelementen und insbesondere ein Halbleiterbauelement und ein Verfahren zum Herstellen eines Halbleiterbaueelements.
  • Hintergrund
  • Die Dauerhaftigkeit und Lebensdauer eines Halbleiterbauelements wird häufig durch Spannungsspitzen oder Stromspitzen während des Abschaltens des Halbleiterbauelements beeinflusst. Beispielsweise können hohe Ströme während des Abschaltens von Leistungshalbleiterbauelementen auftreten. Es ist beispielsweise erwünscht, die Zerstörungsgefahr aufgrund hoher Ströme zum Erhöhen der Dauerhaftigkeit oder Lebensdauer von Halbleiterbauelementen zu mindern.
  • Die Druckschrift DE 10 2011 113 549 A1 offebart ein Halbleiterbauelement mit Dotierstoffgebiet in einem Halbleiterkörper und die Druckschrift WO 2005 / 108 656 A1 beschreibt ein Halbleitersubstrat. Ferner offenbart die Druckschrift US 2010 / 0 151 692 A1 einen epitaktischen Wafer und die Druckschrift WO 00/ 25 356 A1 beschreibt ein Verfahren zur Herstellung eines Leistungshalbleiters mit einer Stoppzone.
  • Kurzdarstellung
  • Es besteht Bedarf, ein Konzept zum Erhöhen der Dauerhaftigkeit oder Lebensdauer von Halbleiterbauelementen vorzusehen.
  • Ein derartiger Bedarf kann durch den Gegenstand der Ansprüche erfüllt werden.
  • Einige erläuternde Beispiele betreffen ein Verfahren zum Ausbilden eines Halbleiterbauelements. Das Verfahren umfasst das Abscheiden einer Epitaxieschicht auf einem Halbleitersubstrat und Ausbilden einer Sauerstoffdiffusionsregion innerhalb der Epitaxieschicht durch Sauerstoffdiffusion vom Halbleitersubstrat in einen Teil der Epitaxieschicht. Ferner umfasst das Verfahren das Tempern von zumindest der Sauerstoffdiffusionsregion der Epitaxieschicht auf einer Temperatur zwischen 400 °C und 480 °C für mehr als 15 Minuten. Das Verfahren nach Anspruch 1 umfasst das Implantieren von Sauerstoff in ein Halbleitersubstrat und das anschließende Abscheiden einer Epitaxieschicht auf dem Halbleitersubstrat. Ferner umfasst das Verfahren das Ausbilden einer Sauerstoffdiffusionsregion innerhalb der Epitaxieschicht durch Sauerstoffdiffusion vom Halbleitersubstrat in einen Teil der Epitaxieschicht.
  • Einige erläuternde Beispiele betreffen ein Verfahren zum Ausbilden eines Halbleiterbauelements. Das Verfahren umfasst das Abscheiden einer Epitaxieschicht auf einem Halbleitersubstrat und Ausbilden einer Sauerstoffdiffusionsregion innerhalb der Epitaxieschicht durch Sauerstoffdiffusion vom Halbleitersubstrat in einen Teil der Epitaxieschicht. Ferner umfasst das Verfahren das Implantieren von Wasserstoff in die Diffusionsregion der Epitaxieschicht.
  • Einige erläuternde Beispiele betreffen ein Halbleiterbauelement, umfassend ein Epitaxialsubstrat und mehrere Transistorstrukturen oder Diodenstrukturen, die sich auf einer Vorderseite des Epitaxialsubstrats befinden. Ferner umfasst das Halbleiterbauelement eine Donatorregion, die sich auf einer Rückseite des Epitaxialsubstrats befindet. Die Donatorregion umfasst mehr als 1014 sauerstoffinduzierte thermische Donatoren pro cm3 mit einem Energieniveau zwischen 30 meV und 200 meV.
  • Einige erläuternde Beispiele betreffen ein Halbleiterbauelement, umfassend ein Epitaxialsubstrat mit einer Donatorregion. Die Donatorregion umfasst eine seitlich variierende Sauerstoffkonzentration.
  • Figurenliste
  • Im Folgenden werden einige Vorrichtungen und/oder Verfahren nur als Beispiel und unter Bezugnahme auf die beiliegenden Figuren beschrieben; es zeigen
    • 1 ein Ablaufdiagramm eines Verfahrens zum Ausbilden eines Halbleiterbauelements, das Tempern der Diffusionsregion enthält;
    • 2 ein Ablaufdiagramm eines Verfahrens zum Ausbilden eines Halbleiterbauelements, das Implantieren von Sauerstoff enthält;
    • 3 ein Ablaufdiagramm zum Ausbilden eines Halbleiterbauelements, das Implantieren von Wasserstoff enthält;
    • 4 ein Ablaufdiagramm eines Verfahrens zum Ausbilden eines Halbleiterbauelements, das Aktivieren von thermischen Donatoren enthält;
    • 5a bis 5d schematische Querschnitte des Ausbildens eines Halbleiterbauelements durch das Verfahren, das in 4 gezeigt ist;
    • 6 ein Ablaufdiagramm eines Verfahrens zum Ausbilden eines Halbleiterbauelements, das ein Sauerstoffimplantat enthält;
    • 7a bis 7d schematische Querschnitte des Ausbildens eines Halbleiterbauelements gemäß dem Verfahren, das in 6 gezeigt ist;
    • 8 ein Ablaufdiagramm eines Verfahrens zum Ausbilden eines Halbleiterbauelements, das ein strukturiertes Sauerstoffimplantat enthält;
    • 9a bis 9e schematische Querschnitte des Ausbildens eines Halbleiterbauelements gemäß dem Verfahren, das in 8 gezeigt ist;
    • 10 ein Ablaufdiagramm eines Verfahrens zum Ausbilden eines Halbleiterbauelements, das einen zusätzlichen Temperprozess enthält;
    • 11a bis 11f schematische Querschnitte des Ausbildens eines Halbleiterbauelements gemäß dem Verfahren, das in 10 gezeigt ist;
    • 12 ein Ablaufdiagramm eines Verfahrens zum Ausbilden eines Halbleiterbauelements, das ein Wasserstoffimplantat enthält;
    • 13a bis 13f schematische Querschnitte des Ausbildens eines Halbleiterbauelements gemäß dem Verfahren, das in 12 gezeigt ist;
    • 14 ein Ablaufdiagramm eines Verfahrens zum Ausbilden eines Halbleiterbauelements;
    • 15 einen schematischen Querschnitt eines Halbleiterbauelements;
    • 16 einen schematischen Querschnitt eines Halbleiterbauelements;
    • 17a ein Diffusionsprofil von Sauerstoff auf 1050 °C für 100 Minuten und 1150 °C für 60 Minuten mit der Grenzfläche zum Trägersubstrat bei 0 µm;
    • 17b ein schematisches Diffusionsprofil von Sauerstoff;
    • 18 die Diffusionskonstante von Sauerstoff (interstitiell) in Silizium, wie in „Intrinsic point defects, impurities, and their diffusion in silicon“, P. Pichler, Springer, 2004 veröffentlicht; und
    • 19 die Löslichkeit von Sauerstoff (interstitiell) in Silizium, wie in „Intrinsic point defects, impurities, and their diffusion in silicon“, P. Pichler, Springer, 2004 veröffentlicht.
  • Detaillierte Beschreibung
  • Verschiedene Ausführungsbeispiele werden nun unter Bezugnahme auf die beiliegenden Zeichnungen eingehender beschrieben, in denen einige Ausführungsbeispiele dargestellt sind. In den Figuren können die Stärken von Leitungen, Schichten und/oder Regionen aus Gründen der Übersichtlichkeit übertrieben sein.
  • Dementsprechend sind, während weitere Ausführungsformen zu verschiedenen Modifikationen und alternativen Ausbildungen imstande sind, einige Ausführungsbeispiele davon als Beispiel in den Figuren gezeigt und hierin detailliert beschrieben. Es versteht sich jedoch, dass nicht beabsichtigt ist, die Ausführungsbeispiele auf die bestimmten offenbarten Formen zu begrenzen, sondern dass im Gegensatz dazu Ausführungsformen alle Modifikationen, Äquivalente und Alternativen abdecken sollen, die in den Anwendungsbereich der Offenbarung fallen. Gleiche Bezugszeichen beziehen sich in der Beschreibung der Figuren durchweg auf gleiche oder ähnliche Elemente.
  • Es versteht sich, dass, wenn ein Element als mit einem anderen Element „verbunden“ oder „verkuppelt“ bezeichnet ist, dieses direkt mit dem anderen Element verbunden oder verkuppelt sein kann oder Zwischenelemente vorhanden sein können. Im Gegensatz dazu sind, wenn ein Element als mit einem anderen Element „direkt verbunden“ oder „direkt verkuppelt“ bezeichnet ist, keine Zwischenelemente vorhanden. Andere Worte, die zum Beschreiben der Beziehung zwischen Elementen verwendet sind, sollten gleicherweise ausgelegt werden (z.B. „zwischen“ gegenüber „direkt zwischen“, „benachbart“ gegenüber „direkt benachbart“ usw.).
  • Die hierin verwendete Terminologie dient nur dem Zweck des Beschreibens bestimmter Ausführungsbeispiele und soll weitere Ausführungsbeispiele nicht einschränken. Wie hierin verwendet, sollen die Singularformen „ein“ und „eine“ ebenfalls die Pluralformen beinhalten, solange es im Kontext nicht deutlich anders angegeben ist. Es versteht sich ferner, dass die Begriffe „umfasst“, „umfassend“, „enthält“ und/oder „enthaltend“ bei Gebrauch hierin das Vorhandensein von angegebenen Merkmalen, Ganzzahlen, Vorgängen, Betrieben, Elementen und/oder Bauteilen spezifiziert, das Vorhandensein oder die Hinzufügung von einem/er oder mehr anderen Merkmalen, Ganzzahlen, Vorgängen, Betrieben, Elementen, Bauteilen und/oder Gruppen davon jedoch nicht ausschließen.
  • Wenn nicht anders definiert, weisen alle hierin verwendeten Begriffe (einschließlich technische und wissenschaftliche Begriffe) dieselbe Bedeutung auf, wie sie gewöhnlich vom Durchschnittsfachmann, zu dessen Fachgebiet Ausführungsbeispiele gehören, verstanden werden. Es versteht sich ferner, dass Begriffe, wie jene, die zum Beispiel in allgemein benutzten Wörterbüchern definiert sind, derart auszulegen sind, dass sie eine Bedeutung haben, die mit ihrer Bedeutung im Kontext des relevanten Fachs konsistent ist, und nicht in einem idealisierten oder übermäßig formellen Sinn auszulegen sind, sofern dies hierin nicht ausdrücklich so definiert ist.
  • 1 zeigt ein Ablaufdiagramm eines Verfahrens 100 zum Ausbilden eines Halbleiterbauelements gemäß einer Ausführungsform. Das Verfahren 100 umfasst das Abscheiden 110 einer Epitaxieschicht auf einem Halbleitersubstrat und Ausbilden 120 einer Sauerstoffdiffusionsregion innerhalb der Epitaxieschicht durch Sauerstoffdiffusion vom Halbleitersubstrat in einen Teil der Epitaxieschicht. Ferner umfasst das Verfahren 100 das Tempern 130 von zumindest der Sauerstoffdiffusionsregion des Epitaxieschicht auf einer Temperatur zwischen 400 °C und 480 °C für mehr als 15 Minuten.
  • Durch Implantieren von Sauerstoffatomen in die Epitaxieschicht und Tempern der resultierenden Sauerstoffdiffusionsregion kann eine Region thermischer Donatoren ausgebildet werden. Die Ladungsträgerbeweglichkeit innerhalb der Diffusionsregion kann im Vergleich zur Benutzung anderer Donatoren (beispielsweise Phosphor) verringert werden. Dadurch kann die Schaltweichheit von Halbleiterbauelementen (z.B. Ausschalten eines bipolaren Transistors oder einer bipolaren Diode mit isoliertem Gate) verbessert sein. Ein Halbleiterbauelement mit verbesserter Weichheit kann beispielsweise eine erhöhte Dauerhaftigkeit oder Lebensdauer aufweisen.
  • Das Halbleitersubstrat des Halbleiterbauelements kann beispielsweise ein siliziumbasiertes Halbleitersubstrat (z.B. CZ-Wafer oder MCZ-Wafer), ein siliziumkarbidbasiertes Halbleitersubstrat, ein galliumarsenidbasiertes Halbleitersubstrat oder ein galliumnitridbasiertes Halbleitersubstrat sein.
  • Die Epitaxieschicht kann durch eine Epitaxialverarbeitungstechnologie auf dem Halbleitersubstrat abgeschieden 110 werden, die dazu imstande ist, eine Epitaxieschicht auf einem vorgegebenen oder erwünschten Halbleitersubstrat auszubilden. Beispielsweise kann die Epitaxieschicht eine Siliziumschicht, eine Siliziumkarbidschicht, eine Galliumarsenidschicht oder eine Galliumnitridschicht sein.
  • Während und/oder nach der Abscheidung der Epitaxieschicht können Sauerstoffatome aus dem Halbleitersubstrat zur Epitaxieschicht diffundieren, wodurch eine Region mit erhöhter Sauerstoffkonzentration im Vergleich zu anderen Regionen der Epitaxieschicht bewirkt wird. Die Sauerstoffdiffusion ist auf gut definierte Art und Weise beispielsweise durch die Sauerstoffkonzentration des Halbleitersubstrats (beispielsweise einer Oberflächenregion des Halbleitersubstrats, die der Epitaxieschicht zugekehrt ist), die Prozesstemperaturen und damit die Sauerstofflöslichkeitsgrenze und Verarbeitungszeit der Abscheidung der Epitaxieschicht und/oder von Herstellungsprozessen, die der Abscheidung 110 der Epitaxieschicht folgen, steuerbar. Anders gesagt kann die Sauerstoffdiffusion aus dem Halbleitersubstrat in die Epitaxieschicht bereits während der Abscheidung 110 der Epitaxieschicht beginnen.
  • Zumindest die Sauerstoffdiffusionsregion (oder beispielsweise der Teil des Halbleiterbauelements, der vor dem Tempern bereits ausgebildet ist) der Epitaxieschicht wird auf einer Temperatur zwischen 400 °C und 480 °C (oder zwischen 420 °C und 470 °C oder zwischen 440 °C und 460 °C, beispielsweise 450 °C) für mehr als 15 Minuten (beispielsweise für mehr als 40 Minuten und weniger als 30 Stunden, für mehr als 1 Stunde und weniger als 20 Stunden oder für mehr als 5 Stunden und weniger als 15 Stunden) getempert oder erhitzt. Im Temperaturbereich zwischen 400 °C und 480 °C kann die Ausbildung von langen Sauerstoffketten eingeleitet werden. Derartige lange Sauerstoffketten innerhalb der Epitaxieschicht können beispielsweise thermische Donatoren mit zumindest einem Donatorenergieniveau zwischen 30 meV und 200 meV (oder zwischen 40 meV und 1100 meV, beispielsweise im Wesentlichen 50 meV) ausbilden. Anders gesagt kann die Epitaxieschicht beispielsweise auf eine vordefinierte Temperatur (oder Temperaturbereich) für eine vordefinierte Zeit erhitzt werden, um die thermische Donatoreigenschaft der Sauerstoffatome innerhalb der Sauerstoffdiffusionsregion zu aktivieren.
  • Beispielsweise ist eine Sauerstoffkonzentration innerhalb von zumindest einem Teil des Halbleitersubstrats größer als eine Festkörperlöslichkeit von Sauerstoff innerhalb der Epitaxieschicht, beispielsweise auf einer maximalen Prozesstemperatur Tmax während aller folgenden Prozessschritte oder auf 1100 °C. Dadurch kann das Diffundieren von Sauerstoffatomen in das Substrat auf sehr homogene und reproduzierbare Art und Weise durch die Temperaturabhängigkeit der Sauerstofflöslichkeitsgrenze gesteuert werden. Beispielsweise zeigt 18 das Sauerstoffdiffusionsvermögen für verschiedene Temperaturen und 19 die Sauerstofflöslichkeit auf verschiedenen Temperaturen.
  • Die Sauerstoffdiffusionsregion kann eine Region der Epitaxieschicht sein, die eine höhere Sauerstoffkonzentration als ein restlicher Teil der Epitaxieschicht umfasst (z.B. mehr als die Zweifache oder 10 Mal höher). Die Sauerstoffdiffusionsregion kann eine Stärke (beispielsweise gemessen von einer Oberfläche der Epitaxieschicht in die Epitaxieschicht) von beispielsweise mehr als 1µm (oder mehr als 5 µm oder mehr als 10 µm oder eine Stärke zwischen 1 µm und 100 µm, zwischen 5 µm und 50 µm oder zwischen 10 µm und 30 µm) betragen.
  • Optional können an das Tempern der Diffusionsregion anschließende Prozesse Temperaturen unter 400 °C nutzen. Anders gesagt können Prozessvorgänge zum Ausbilden des Halbleiterbauelements im Anschluss an das Tempern von zumindest der Diffusionsregion der Epitaxieschicht auf einer Temperatur zwischen 400 °C und 480 °C hauptsächlich auf Temperaturen unter 400 °C durchgeführt werden. Beispielsweise können bei den folgenden Prozessvorgängen z.B. Temperaturen über 400 °C für Zeitdauern von mehr als einer Minute vermieden werden. Beispielsweise können alle Prozessvorgänge zum Ausbilden des Halbleiterbauelements im Anschluss an das Tempern der Diffusionsregion vollständig unter 400 °C ausgeführt werden. Dadurch kann eine zerstörerische Einwirkung auf die Sauerstoffketten, die während des Temperns der Sauerstoffdiffusionsregion ausgebildet wurden, oder eine weitere Ausbildung von thermischen Donatoren verhindert oder niedrig gehalten werden. Alternativ oder optional kann zumindest ein Teil des Thermaldonatorglühprozesses auf Temperaturen zwischen 420 °C und 480 °C ein Teil eines anderen Prozesses sein, der beispielsweise einen Glühschritt erfordert oder durchführt.
  • Das Verfahren 100 kann einen oder mehr zusätzliche optionale Vorgänge umfassen, die einem oder mehr Aspekten entsprechen, welche in Verbindung mit einem beschriebenen Konzept oder einer oder mehr Ausführungsformen, die unten beschrieben sind (z.B. Implantieren von Sauerstoff in das Halbleitersubstrat und/oder Implantieren von Wasserstoff in das Halbleitersubstrat), angegeben sind.
  • 2 zeigt ein Ablaufdiagramm eines Verfahrens 200 zum Ausbilden eines Halbleiterbauelements gemäß einer Ausführungsform. Das Verfahren 200 umfasst das Implantieren 210 von Sauerstoff in ein Halbleitersubstrat und Abscheiden 110 einer Epitaxieschicht auf dem Halbleitersubstrat. Ferner umfasst das Verfahren das Ausbilden 120 einer Sauerstoffdiffusionsregion innerhalb der Epitaxieschicht durch Sauerstoffdiffusion aus dem Halbleitersubstrat in einen Teil der Epitaxieschicht.
  • Durch Implantieren von Sauerstoff in das Halbleitersubstrat kann eine Sauerstoffkonzentration innerhalb des Halbleitersubstrats auf eine gewünschte Konzentration erhöht werden. Dadurch kann die Menge von Sauerstoff, die in die Epitaxieschicht diffundiert, beeinflusst werden. Die Sauerstoffdiffusionsregion kann aufgrund der steuerbaren Menge von Sauerstoff, die in die Epitaxieschicht diffundiert, eine Region von thermischen Donatoren mit einer gewünschten Donatorkonzentration aufbauen.
  • Das Implantieren 210 von Sauerstoffionen in das Halbleitersubstrat kann mit niedriger Implantationsenergie ausgeführt werden, sodass die Sauerstoffkonzentration innerhalb einer Oberflächenregion (die sich beispielsweise von einer Oberfläche des Halbleitersubstrats in das Halbleitersubstrat ausdehnt) des Halbleitersubstrats erhöht wird.
  • Die Sauerstoffimplantation kann über die gesamte Oberfläche des Halbleitersubstrats hinweg durchgeführt werden oder nur an einem Teil der Oberfläche des Halbleitersubstrats durchgeführt werden. Beispielsweise kann ein Fenster des Ionenimplanters auf ein gewünschtes Teil des Halbleitersubstrats (z.B. Halbleiterwafer) reduziert werden, sodass nur das gewünschte Teil des Halbleitersubstrats der Sauerstoffimplantation ausgesetzt ist. Alternativ kann eine Maskenschicht auf der Oberfläche des Halbleitersubstrats ausgebildet werden (beispielsweise Photoresistschicht), um die Sauerstoffimplantation in gewünschten Regionen des Halbleitersubstrats zu maskieren oder zu verhindern. Dadurch kann beispielsweise eine seitliche Variation der Sauerstoffkonzentration innerhalb des Halbleitersubstrats erzielbar werden.
  • Danach kann die Sauerstoffdiffusionsregion durch Sauerstoffdiffusion mit seitlich variierender Sauerstoffkonzentration ausgebildet werden, was zu einer Sauerstoffdiffusionsregion mit seitlich variierender Sauerstoffkonzentration führt. Beispielsweise kann in einem vordefinierten Abstand zu einer Oberfläche der Epitaxieschicht eine maximale Sauerstoffkonzentration der Sauerstoffdiffusionsregion höher als das Zweifache (oder höher als das Zehnfache) einer minimalen Sauerstoffkonzentration im vordefinierten Abstand sein.
  • Dadurch kann eine abwechselnde Folge von ersten Konzentrationsregionen und zweiten Konzentrationsregionen, die seitlich in einer Richtung entlang einer Oberfläche des Halbleitersubstrats verteilt sind, erhalten werden.
  • Optional wird eine Sauerstoffkonzentration des Halbleitersubstrats vor der Sauerstoffimplantation gemessen. Dadurch kann die bereits innerhalb des Halbleitersubstrats bestehende Sauerstoffkonzentration für die Festlegung der Sauerstoffdosis, die implantiert werden soll, berücksichtigt werden, um beispielsweise eine gewünschte resultierende Sauerstoffkonzentration zumindest in einer Oberflächenregion des Halbleitersubstrats zu erhalten.
  • Mehr Details bezüglich der Abscheidung 110 der Epitaxieschicht und zum Ausbilden 120 der Sauerstoffdiffusionsregion innerhalb der Epitaxieschicht sind in Verbindung mit 1 oder einer oder mehr Ausführungsformen, die unten beschrieben sind, angegeben.
  • Das Verfahren 200 kann einen oder mehr zusätzliche optionale Vorgänge umfassen, die einem oder mehr Aspekten entsprechen, welche in Verbindung mit einem beschriebenen Konzept oder einer oder mehr Ausführungsformen erwähnt sind, die oben oder unten beschrieben sind (z.B. Tempern der Diffusionsregion auf einer Temperatur zwischen 400 °C und 480 °C für mehr als 15 Minuten und/oder Implantieren von Wasserstoff in die Diffusionsregion).
  • 3 zeigt ein Verfahren 300 zum Ausbilden eines Halbleiterbauelements gemäß einer Ausführungsform. Das Verfahren 300 umfasst das Abscheiden 110 einer Epitaxieschicht auf einem Halbleitersubstrat und Ausbilden 120 einer Sauerstoffdiffusionsregion innerhalb der Epitaxieschicht durch Sauerstoffdiffusion aus dem Halbleitersubstrat in einen Teil der Epitaxieschicht. Ferner umfasst das Verfahren 300 das Implantieren 330 von Wasserstoff in die Sauerstoffdiffusionsregion der Epitaxieschicht.
  • Durch Implantieren von Wasserstoffionen in die Sauerstoffdiffusionsregion kann das Wachsen von Sauerstoffketten durch den Wasserstoff katalysiert oder stimuliert werden. Beispielsweise kann aufgrund der katalysierenden Wirkung des Wasserstoffs innerhalb der Sauerstoffdiffusionsregion beispielsweise die Prozesszeit zum Tempern der Sauerstoffdiffusionsregion auf einer Temperatur zwischen 400 °C und 480 °C reduziert oder der Temperprozess vermieden werden. Dadurch kann die Erzeugung von thermischen Donatoren, die durch Sauerstoff innerhalb der Sauerstoffdiffusionsregion dargestellt sind, verbessert werden. Das Schaltverhalten des Halbleiterbauelements kann aufgrund der thermischen Donatoren geglättet werden. Dadurch kann die Dauerhaftigkeit und/oder Lebensdauer des Halbleiterbauelements erhöht werden.
  • Der Wasserstoff kann mit einer Implantationsenergie implantiert 330 werden, die zum Implantieren von Wasserstoff in die Sauerstoffdiffusionsregion der Epitaxieschicht geeignet ist. Alternativ oder zusätzlich kann ein Wasserstoff-Diffusionsschritt durchgeführt werden (beispielsweis durch plasmazugeführte Diffusion).
  • Optional kann ein zusätzlicher Glühvorgang zum Verbessern der katalysierenden Wirkung des Wasserstoffs innerhalb der Sauerstoffdiffusionsregion durchgeführt werden (beispielsweise zum Beseitigen jeglicher (parasitärer) H-rel thermischen Donatoren, die durch die H-Implantation eingeleitet wurden). Anders gesagt kann das Verfahren 300 Tempern oder Erhitzen von zumindest einer Sauerstoffdiffusionsregion der Epitaxieschicht auf einer Temperatur zwischen 500 °C und 600 °C für mehr als 15 Minuten nach der Wasserstoffimplantation umfassen.
  • Mehr Details in Verbindung mit dem Abscheiden 110 der Epitaxieschicht und dem Ausbilden 120 der Sauerstoffdiffusionsregion sind beispielsweise in Verbindung mit 1 und/oder einer oder mehr Ausführungsformen, die unten beschrieben sind, angegeben.
  • Das Verfahren 300 kann einen oder mehr zusätzliche optionale Vorgänge umfassen, die einem oder mehr Aspekten entsprechen, welche in Verbindung mit einem beschriebenen Konzept oder einer oder mehr Ausführungsformen erwähnt sind, die oben oder unten beschrieben sind (z.B. Tempern der Diffusionsregion auf einer Temperatur zwischen 400 °C und 480 °C für mehr als 15 Minuten und/oder Implantieren von Sauerstoff in das Halbleitersubstrat).
  • Wie bereits angegeben kann der Diffusionsprozess des Sauerstoffs aus dem Halbleitersubstrat zur Epitaxieschicht bereits während der Abscheidung 110 der Epitaxieschicht beginnen. Beispielsweise kann das Abscheiden 110 der Epitaxieschicht auf das Halbleitersubstrat zumindest teilweise in einem ersten Temperaturbereich über 1000 °C (z.B. 1050 °C für 100 Minuten oder eine andere Temperatur und Zeit abhängig vom Halbleiterbauelement, das ausgebildet werden soll) erfolgen, wodurch zumindest ein Teil der Sauerstoffdiffusion aus dem Halbleitersubstrat in einen Teil der Epitaxieschicht bewirkt wird, der die Sauerstoffdiffusionsregion innerhalb der Epitaxieschicht ausbildet. Der erste Temperaturbereich kann beispielsweise durch eine einzige Temperatur über 1000 °C für eine vordefinierte Zeit definiert sein oder durch ein variierendes Temperaturprofil definiert sein, das unterschiedliche Temperaturen zu verschiedenen Zeiten umfasst.
  • Optional kann ein oben beschriebenes Verfahren ferner das Ausbilden von Feldeffekttransistorstrukturen auf einer Vorderseite des Halbleiterbauelements umfassen. Anders gesagt können Feldeffekttransistorstrukturen beispielsweise auf einer Oberfläche der Epitaxieschicht gegenüber dem Halbleitersubstrat (z.B. Trägersubstrat) oder auf einer Schicht, die auf der Epitaxieschicht abgelagert ist, ausgebildet werden.
  • Die Vorderseite des Halbleiterbauelements kann eine Seite des Halbleiterbauelements sein, die mehr komplexe Strukturen als eine Rückseite des Halbleiterbauelements umfasst. Beispielsweise können sich die Feldeffekttransistorstrukturen (beispielsweise besonders das Gate eines Feldeffekttransistors) eines IGBT auf der Vorderseite eines Halbleiterbauelements befinden, während sich ein Emitter auf einer Rückseite eines bipolaren Transistors mit isoliertem Gate befinden kann.
  • Die IGBT-Transistor- oder die Feldeffekttransistorstrukturen können n-Kanal-Feldeffekttransistorstrukturen sein.
  • Die Sauerstoffdiffusionsregion der Epitaxieschicht kann beispielsweise eine Feldstoppregion eines bipolaren Transistors mit isoliertem Gate (beispielsweise Schicht zwischen einem Rückseitenemitter und einer Drift-Region) ausbilden.
  • Das Ausbilden der Feldeffekttransistorstrukturen kann zumindest teilweise in einem zweiten Temperaturbereich ausgeführt werden, der höher als der erste Temperaturbereich ist. Dadurch kann weiterer Sauerstoff aus dem Halbleitersubstrat zur Epitaxieschicht diffundieren. Beispielsweise kann der zweite Temperaturbereich eine oder mehr Temperaturen für eine oder mehr verschiedene Zeiten umfassen. Beispielsweise kann zumindest eine Temperatur des zweiten Temperaturbereichs über 1050 °C (z.B. 1100 °C) liegen.
  • Ein oben beschriebenes Verfahren kann ferner optional ein zusätzliches Tempern von zumindest der Sauerstoffdiffusionsregion der Epitaxieschicht in einem dritten Temperaturbereich umfassen, der höher als der zweite Temperaturbereich ist. Dadurch kann die Sauerstoffdiffusion aus dem Halbleitersubstrat zur Epitaxieschicht unabhängig von der Abscheidung der Epitaxieschicht und/oder dem Ausbilden der Feldeffekttransistorstrukturen beeinflusst werden, um beispielsweise eine gewünschte Sauerstoffkonzentration oder Sauerstoffverteilung innerhalb der Sauerstoffdiffusionsregion zu erreichen. Das zusätzliche Tempern der Sauerstoffdiffusionsregion im dritten Temperaturbereich kann beispielsweise vor oder nach dem Ausbilden der Feldeffekttransistorstrukturen erfolgen.
  • Ein oben beschriebenes Verfahren kann ferner das Ausbilden einer Emitterschicht auf der Rückseite des Halbleiterbauelements umfassen. Dadurch kann beispielsweise ein bipolarer Transistor mit isoliertem Gate hergestellt werden.
  • 4 zeigt ein Ablaufdiagramm eines Verfahrens zum Ausbilden eines Halbleiterbauelements. Die Prozessübersicht gibt ein epitaxiales Wachstum 408 des aktiven Volumens (z.B. Temperaturprozess T1), das die Abscheidung der oben genannten Epitaxieschicht darstellt, und Verarbeiten 412 der Bauelementvorderseite mit Temperaturprozess T2 (beispielsweise Transistorzelle und/oder Kantenabschluss, Ausbilden einer Feldeffekttransistorstruktur oder einer Anodenregion) an. Ferner umfasst das Verfahren 400 Abdünnen (414 von der Rückseite des Trägersubstrats, das das Halbleitersubstrat darstellt, (beispielsweise durch Verwenden vorher ausgeführter Gräben als chemisch-mechanische (CMP) Polierstopps) und Verarbeiten 416 der Bauelementrückseite (beispielsweise p+ Emitterimplantation). Zusätzlich umfasst das Verfahren 400 einen Temperaturprozess 420 zum Aktivieren der thermischen Donatoren (beispielsweise 400 °C, 5 Stunden), einen optionalen Waferabdünnprozess (Abdünnen des Wafers), ein Verarbeiten 422 der Bauelementvorderseite (beispielsweise Metallisierung und/oder Imid) und einen Back-End- (BE-) Prozess 424, der die Metallisierung der Rückseite aufweist. Dadurch kann beispielsweise eine Diode und/oder ein Transistor mit isoliertem Gate ausgebildet werden. Ferner gibt das Ablaufdiagramm weitere optionale Vorgänge an, die in Verbindung mit einem oder mehr Beispielen unten beschrieben sind.
  • 5a bis 5d zeigen schematische Querschnitte eines Halbleiterbauelements während des Ausbildens des Halbleiterbauelements gemäß dem Verfahren, das in 4 gezeigt ist. 5a zeigt das Trägersubstrat 510 mit einer Sauerstoffkonzentration CO über der maximalen Festkörperlöslichkeit SO(Tmax) des folgenden Prozesses. 5b zeigt das epitaxiale Wachstum des aktiven Bauelementvolumens 520 (beispielsweise eine Wärmebilanz T1 von 1050 °C für 100 Minuten für ein 1200-V-Bauelement). Sauerstoff diffundiert in das aktive Volumen 520 (in die Epitaxieschicht oder das Substrat) während des Prozesses entsprechend der Diffusionskonstante D(T) von Sauerstoff und der Festkörperlöslichkeit S(T) von Sauerstoff, beispielsweise.
  • Infolgedessen wird eine Sauerstoffdiffusionsregion 522 innerhalb der Epitaxieschicht 520 durch Sauerstoffdiffusion aus dem Halbleitersubstrat 510 in das Epitaxialsubstrat 520 ausgebildet.
  • 5c zeigt das Verarbeiten der Bauelementvorderseite (z.B. Transistorzellen 530 des bipolaren Transistors mit isoliertem Gate IGBT) mit einem p-Körper-Antrieb T2 (beispielsweise auf 1100°C). Der p-Körper-Antrieb kann ein Temperaturprozess zum Glühen oder Diffundieren der Dotierung der Feldeffekttransistorstruktur sein (beispielsweise nach der p-Implantation). Aufgrund der Nutzung von Temperaturen innerhalb eines zweiten Temperaturbereichs T2 dehnt sich die Sauerstoffdiffusionsregion weiter in die Epitaxieschicht 520 hinein aus.
  • 5d zeigt das Halbleiterbauelement nach dem Schleifen des Wafers (z.B. Abtragen des Trägersubstrats) und der Implantation des p+ Emitters 540 auf der Rückseite. Optional erfolgt das Abdünnen des Wafers unter Nutzung von CMP-Stoppstrukturen. Ferner wird ein Aktivierungsprozess der Sauerstoffthermaldonatoren OTD auf Grundlage des gesteuert erzeugten Sauerstoffprofils durchgeführt.
  • Das Verfahren 400 kann einen oder mehr zusätzliche optionale Vorgänge entsprechend einem oder mehr Aspekten umfassen, die in Verbindung mit dem beschriebenen Konzept oder einer oder mehr Ausführungsformen, die oben oder unten beschrieben sind, angegeben sind.
  • 6 zeigt ein Ablaufdiagramm eines Verfahrens 430 zum Ausbilden eines Halbleiterbauelements gemäß einer Ausführungsform. Die Prozessübersicht umfasst eine optionale Messung 402 der Sauerstoffkonzentration des Trägersubstrats (Halbleitersubstrats). Ferner umfasst das Verfahren 430 eine Sauerstoffimplantation 404 in das Trägersubstrat (beispielsweise optional mit Dosisanpassungen entsprechend der Anfangssauerstoffkonzentration) und ein epitaxiales Wachstum 408 des aktiven Volumens (beispielsweise durch Temperaturprozess T1). Zusätzlich umfasst das Verfahren 430 das Verarbeiten 412 der Bauelementvorderseite mit dem Temperaturprozess T2 (beispielsweise Transistorzellen, Ätzabschluss und/oder Feldeffekttransistorstrukturen) und ein Abdünnen der Rückseite des Trägersubstrats 414 (beispielsweise durch Nutzung von vorher ausgeführten Gräben als CMP-Stopps). Ferner umfasst das Verfahren 430 das Verarbeiten 416 der Bauelementvorderseite (beispielsweise p+ Emitterimplantation) und einen Temperaturprozess 420 zum Aktivieren der thermischen Donatoren (beispielsweise 400 °C, 5 Stunden). Zusätzlich umfasst das Verfahren 430 eine optionale Waferabdünnung, ein Verarbeiten 422 der Bauelementvorderseite (beispielsweise Metallisierung, Imid) und eine Back-End- (BE-) Verarbeitung 424 mit einer Metallisierung der Rückseite. Ferner gibt das Ablaufdiagramm von 6 zusätzliche optionale Vorgänge an, die in Verbindung mit einer oder mehr Ausführungsformen oben oder unten beschrieben sind.
  • 7a bis 7d zeigen schematische Querschnitte des Ausbildens eines Halbleiterbauelements gemäß dem Verfahren, das in 6 gezeigt ist. 7a zeigt eine Sauerstoffimplantation in ein Trägersubstrat (Halbleitersubstrat) 510. Dadurch kann eine Oberflächenregion 712 mit erhöhter Sauerstoffkonzentration CO,1, ausgebildet werden. Optional kann die Sauerstoffimplantation beispielsweise mit einer Dosisanpassung entsprechend der Sauerstoffkonzentration CO des (restlichen) Trägersubstrats erfolgen.
  • 7b zeigt ein epitaxiales Wachstum des aktiven Bauelementvolumens 520 (beispielsweise mit einer Wärmebilanz T1 von beispielsweise 1050 °C für 100 Minuten für ein 1200-V-Bauelement). Während der Abscheidung des Epitaxialsubstrats diffundiert Sauerstoff in das aktive Volumen gemäß der Diffusionskonstante D(T) von Sauerstoff und der Festkörperlöslichkeit S(T). Dadurch kann eine Sauerstoffdiffusionsregion 522 mit einer Sauerstoffkonzentration CO(T1) < CO,1 ausgebildet werden.
  • 7c zeigt das Verarbeiten der Bauelementvorderseite (beispielsweise IGBT-Transistorzellen) mit einem P-Körper-Antrieb (beispielsweise auf 1100 °C), das beispielsweise zu einer Sauerstoffdiffusionsregion 522 mit einer Sauerstoffkonzentration von CO(T2) ≤ CO,1, führt.
  • 7d zeigt das Halbleiterbauelement nach dem Schleifen des Wafers (beispielsweise Abtragen des Trägersubstrats) und Implantation des p+ Emitters 540 der Rückseite. Optional erfolgt das Abdünnen des Wafers unter Nutzung von CMP-Stoppstrukturen. Ferner wird ein Aktivierungsprozess der Sauerstoffthermaldonatoren OTD auf Grundlage des gesteuert erzeugten Sauerstoffprofils ausgeführt.
  • Das Verfahren 430 kann einen oder mehr zusätzliche optionale Vorgänge entsprechend einem oder mehr Aspekten umfassen, die in Verbindung mit einem Konzept oder einer oder mehr Ausführungsformen beschrieben sind, welche oben oder unten beschrieben sind.
  • 8 zeigt ein Ablaufdiagramm eines Verfahrens 440 zum Ausbilden eines Halbleiterbauelements gemäß einer Ausführungsform. Das Verfahren 440 gleicht dem Verfahren, das in 6 gezeigt ist, umfasst jedoch zusätzlich eine strukturierte Sauerstoffimplantation 406. Ferner gibt das Ablaufdiagramm von 8 zusätzliche optionale Vorgänge an, die in Verbindung mit einer oder mehr Ausführungsformen oben oder unten beschrieben sind.
  • 9a bis 9e zeigen schematische Querschnitte des Ausbildens eines Halbleiterbauelements gemäß dem Verfahren von 8. 9a zeigt eine Sauerstoffimplantation in ein Trägersubstrat (Halbleitersubstrat) 510.
  • 9b zeigt eine strukturierte Sauerstoffimplantation in das Halbleitersubstrat, die eine maskierte Sauerstoffimplantation ist. Dadurch kann eine seitlich variierende Sauerstoffkonzentration in einer Oberflächenregion des Trägersubstrats erreicht werden.
  • Dadurch kann eine abwechselnde Folge von ersten Konzentrationsregionen 914 und zweiten Konzentrationsregionen 916, die seitlich in einer Richtung entlang einer Oberfläche des Halbleitersubstrats verteilt sind, erhalten werden.
  • 9c zeigt ein epitaxiales Wachstum des aktiven Bauelementvolumens 520 (beispielsweise mit einer Wärmebilanz T1 von beispielsweise 1050 °C für 100 Minuten für ein 1200-V-Bauelement). Während der Abscheidung des Epitaxialsubstrats diffundiert Sauerstoff in das aktive Volumen gemäß der Diffusionskonstante D(T) von Sauerstoff und der Festkörperlöslichkeit S(T). Nach dem epitaxialen Wachstum der Epitaxieschicht 520 kann die Sauerstoffdiffusionsregion 522 beispielsweise eine Sauerstoffkonzentration von CO(T1) ≤ CO,1 < CO,2 umfassen.
  • 9d zeigt das Verarbeiten der Bauelementvorderseite (z.B. IGBT-Transistorsätze) mit einem p-Körper-Antrieb (beispielsweise auf 1100 °C). Nach dem Verarbeiten der Bauelementvorderseite kann die Sauerstoffdiffusionsregion 522 innerhalb der Epitaxieschicht 520 eine seitlich variierende Sauerstoffkonzentration (beispielsweise CO,1 < CO(T2) ≤ CO,2) umfassen.
  • 9e zeigt das Halbleiterbauelement nach dem Schleifen des Wafers (beispielsweise Abtragen des Trägersubstrats) und der Implantation des p+ Emitters 540 der Rückseite. Optional erfolgt das Abdünnen unter Nutzung von CMP-Stoppstrukturen. Ferner wird ein Aktivierungsprozess der Sauerstoffthermaldonatoren OTD auf Grundlage des gesteuert erzeugten Sauerstoffprofils ausgeführt.
  • Das Verfahren 440 kann einen oder mehr zusätzliche optionale Vorgänge entsprechend einem oder mehr Aspekten umfassen, die in Verbindung mit einem Konzept oder einer oder mehr Ausführungsformen beschrieben sind, welche oben oder unten beschrieben sind.
  • 10 zeigt ein Verfahren 450 zum Ausbilden eines Halbleiterbauelements gemäß einer Ausführungsform. Das Verfahren 450 gleicht dem Verfahren, das in 8 gezeigt ist, umfasst jedoch zusätzlich einen weiteren Temperaturprozess 410 (z.B. inert) auf einer dritten Temperatur oder in einem dritten Temperaturbereich T3 (beispielsweise T1 < T2 < T3 oder T1 < T3 < T2). 10 gibt einen weiteren optionalen Vorgang an, der von einem oder mehr anderen Beispielen genutzt werden kann, die oben oder unten aufgeführt sind.
  • 11a bis 11f zeigen schematische Querschnitte des Ausbildens des Halbleiterbauelements gemäß dem Verfahren, das in 10 gezeigt ist. 11a zeigt eine Sauerstoffimplantation in ein Trägersubstrat (Halbleitersubstrat) 510.
  • 11b zeigt eine strukturierte zweite Sauerstoffimplantation in das Trägersubstrat, die eine maskierte Sauerstoffimplantation ist. Dadurch kann eine seitlich variierende Sauerstoffkonzentration in einer Oberflächenregion des Trägersubstrats erreicht werden.
  • 11c zeigt ein epitaxiales Wachstum des aktiven Bauelementvolumens 520 (beispielsweise mit einer Wärmebilanz T1 von beispielsweise 1050 °C für 100 Minuten für ein 1200-V-Bauelement). Während des Abscheidens des Epitaxialsubstrats diffundiert Sauerstoff gemäß der Diffusionskonstante D(T) von Sauerstoff und der Festkörperlöslichkeit S(T) in das aktive Volumen. Nach dem epitaxialen Wachstum der Epitaxieschicht 520 kann die Sauerstoffdiffusionsregion 522 beispielsweise eine Sauerstoffkonzentration von CO(T1) ≤ CO,1 < CO,2 umfassen.
  • 11d zeigt ein zusätzliches Tempern auf einer Temperatur oder in einem Temperaturbereich T3. Der zusätzliche Sauerstoffantrieb auf der Temperatur oder im Temperaturbereich T3 (beispielsweise inert) kann im Anschluss an die Epitaxie erfolgen. Beispielsweise ist T1 < T2 < T3. Sauerstoff diffundiert während dieses Prozesses gemäß der Diffusionskonstante D(T) von Sauerstoff und der Festkörperlöslichkeit S(T) von Sauerstoff in das aktive Volumen. Dadurch kann eine Sauerstoffdiffusionsregion 522 mit einer Sauerstoffkonzentration von beispielsweise CO,1 < CO(T3) ≤ CO,2 erreicht werden.
  • 11e zeigt das Verarbeiten der Bauelementvorderseite (z.B. IGBT-Transistorsätze) mit einem p-Körper-Antrieb (beispielsweise auf 1100 °C). Nach dem Verarbeiten der Bauelementvorderseite kann die Sauerstoffdiffusionsregion 522 innerhalb der Epitaxieschicht 520 eine seitlich variierende Sauerstoffkonzentration (beispielsweise CO,1 < CO(T2) ≤ CO,2) umfassen.
  • 11f zeigt das Halbleiterbauelement nach dem Schleifen des Wafers (beispielsweise Abtragen des Trägersubstrats) und der Implantation des p+ Emitters 540 der Rückseite. Optional erfolgt das Abdünnen des Wafers unter Nutzung von CMP-Strukturen. Ferner wird ein Aktivierungsprozess der Sauerstoffthermaldonatoren OTD auf Grundlage des gesteuert erzeugten Sauerstoffprofils ausgeführt.
  • Das Verfahren 450 kann einen oder mehr zusätzliche optionale Vorgänge entsprechend einem oder mehr Aspekten umfassen, die in Verbindung mit einem Konzept oder einer oder mehr Ausführungsformen angegeben sind, welche oben oder unten beschrieben sind.
  • 12 zeigt ein Ablaufdiagramm eines Verfahrens 460 zum Ausbilden eines Halbleiterbauelements gemäß einer Ausführungsform. Das Verfahren 460 gleicht dem Verfahren, das in 4 gezeigt ist, umfasst jedoch zusätzlich eine Wasserstoffimplantation 480 (beispielsweise optional mit einem Wärmeprozess zur obigen Wasserstoffdiffusion und Wasserstoffthermaldonator- (HDT-) Beseitigung, beispielsweise 500 °C für z.B. eine Stunde), die nach dem Verarbeiten 416 der Bauelementrückseite und vor dem Wärmeprozess 420 zum Aktivieren der thermischen Donatoren des Sauerstoffs ausgeführt werden kann. 12 gibt weitere optionale Vorgänge an, die durch ein oder mehr Verfahren genutzt werden können, welche oben oder unten beschrieben sind.
  • 13a bis 13f zeigen einen schematischen Querschnitt des Ausbildens eines Halbleiterbauelements gemäß dem Verfahren, das in 12 gezeigt ist. 13a zeigt das Trägersubstrat 510 mit einer Sauerstoffkonzentration CO über der maximalen Festkörperlöslichkeit SO(Tmax) des folgenden Prozesses. 13b zeigt das epitaxiale Wachstum des aktiven Bauelementvolumens 520 (beispielsweise mit einer Wärmebilanz T1 von 1050 °C für 100 Minuten für ein 1200-V-Bauelement). Sauerstoff diffundiert beispielsweise während des Prozesses entsprechend der Diffusionskonstante D(T) von Sauerstoff und der Festkörperlöslichkeit S(T) von Sauerstoff in das aktive Volumen 520 (in die Epitaxieschicht oder das Substrat).
  • Infolgedessen wird durch Sauerstoffdiffusion aus dem Halbleitersubstrat 510 in das Epitaxialsubstrat 520 eine Sauerstoffdiffusionsregion 522 innerhalb der Epitaxieschicht 520 ausgebildet.
  • 13c zeigt das Verarbeiten der Bauelementvorderseite (beispielsweise IGBT-Transistorzellen 530) mit einem p-Körper-Antrieb T2 (beispielsweise auf 1100 °C). Der p-Körper-Antrieb kann ein Temperaturprozess zum Glühen oder Diffundieren der Dotierung der Feldeffekttransistorstruktur (beispielsweise nach p-Implantation) sein. Aufgrund der Nutzung von Temperaturen innerhalb eines zweiten Temperaturbereichs T2 dehnt sich die Sauerstoffdiffusionsregion 522 weiter in die Epitaxieschicht 520 aus.
  • 13d zeigt das Abdünnen des Wafers (z.B. Abtragen des Trägersubstrats) und die Implantation des P-Emitters der Rückseite. Optional können beispielsweise CMP-Stoppstrukturen zum Abtragen benutzt werden.
  • 13e zeigt die Implantation von Wasserstoff (beispielsweise mit Wasserstoffthermaldonatorenbeseitigungsprozess). Es kann eine vergrabene Wasserstoffimplantation gefolgt von einem optionalen Wasserstoffdiffusionsvorgang ausgeführt werden. Alternativ oder zusätzlich kann ein Glühvorgang zum Ausglühen von wasserstoffkorrelierten Donatoren (HTD) auf 550 °C für eine Stunde für Wasserstoffdosen von beispielsweise über 1013cm2 erfolgen. Durch Implantieren von Wasserstoff in die Sauerstoffdiffusionsregion 522 kann eine Region mit erhöhter Wasserstoffkonzentration 1324 erreicht werden. Diese Region 1324 kann durch einen Diffusionsprozess ausgeweitet werden. Der Wasserstoff kann beispielsweise das Wachstum großer Wasserstoffketten katalysieren, die thermische Donatoren aufbauen. Alternativ oder zusätzlich kann ein Glühschritt auf 350 - 500 °C für 1 - 10 Stunden, beispielsweise auf 400 - 490 °C für 1 - 5 Stunden, beispielsweise auf 400 °C für 1 - 4 Stunden ausgeführt werden, beispielsweise um H-rel thermische Donatoren einzuleiten.
  • 13f zeigt das Halbleiterbauelement nach dem Schleifen des Wafers (beispielsweise Abtragen des Trägersubstrats) und Implantation des p+ Emitters 540 der Rückseite. Optional erfolgt das Abdünnen unter Nutzung von CMP-Stoppstrukturen. Ferner wird ein Aktivierungsprozess der Sauerstoffthermaldonatoren (OTD) auf Grundlage des gesteuert erzeugten Sauerstoffprofils ausgeführt.
  • Das Verfahren 460 kann einen oder mehr zusätzliche optionale Vorgänge entsprechend einem oder mehr Aspekten umfassen, die in Verbindung mit einem Konzept oder einer oder mehr Ausführungsformen beschrieben sind, welche oben oder unten beschrieben sind.
  • 14 zeigt ein Ablaufdiagramm eines Verfahrens 470 gemäß einer Ausführungsform. Das Verfahren 470 umfasst eine Kombination von Prozessvorgängen der Verfahren, die in Verbindung mit 1 bis 13f beschrieben sind.
  • Details bezüglich der verschiedenen Prozesse des Verfahrens 470 sind in Verbindung mit Ausführungsformen oben oder unten beschrieben.
  • Einige Ausführungsformen betreffen ein Halbleiterdiodenbauelement (z.B. Siliziumdiode oder Siliziumkarbiddiode) oder ein Halbleiterfeldeffekttransistorbauelement (z.B. rückwärts sperrender oder rückwärts leitender bipolarer Transistor mit isoliertem Gate) oder ein Verfahren zum Ausbilden eines Halbleiterdiodenbauelements oder eines Halbleiterfeldeffekttransistorbauelements. Anders gesagt kann ein Halbleiterbauelement gemäß dem beschriebenen Konzept oder einer oder mehr Ausführungsformen beispielsweise ein Halbleiterdiodenbauelement oder ein Halbleiterfeldeffekttransistorbauelement implementieren.
  • Die Sauerstoffdiffusionsregion der Epitaxieschicht kann beispielsweise eine Feldstoppregion eines bipolaren Transistors mit isoliertem Gate (beispielsweise Schicht zwischen einem Rückseitenemitter und einer Driftregion) ausbilden.
  • Einige Ausführungsformen betreffen ein Leistungshalbleiterbauelement. Anders gesagt kann ein Halbleiterbauelement gemäß dem beschriebenen Konzept oder einer oder mehr Ausführungsformen, die oben beschrieben sind, eine Sperrspannung von mehr als 100 V (beispielsweise zwischen 100 V und 10000 V oder mehr als 500 V, mehr als 1000 V oder mehr als 4000 V) umfassen.
  • Einige Ausführungsformen betreffen eine sauerstoffinduzierte Feldstoppzone. Das vorgeschlagene Konzept kann das Erzeugen von kostengünstigen Feldstopps für IGBTs, Leistungs-MOSFETs (Metall-Oxid-Halbleiter-Feldeffekttransistor) und Dioden mit hoher Reproduzierbarkeit ermöglichen.
  • Beispielsweise kann durch Nutzung von Sauerstoff eine hohe Durchdringungstiefe erreicht werden. Im Vergleich kann bei Nutzung von Donatoren wie Phosphor oder Selen die Durchdringungstiefe (besonders für Phosphor) aufgrund der niedrigen Diffusionskonstante begrenzt sein. Ferner kann die Kompatibilität mit Dünnwaferprozessen bei großen Waferdurchmessern wie 8" oder 12" (für Phosphor oder Selen) problematisch sein. Eine Temperatur unter 500 °C kann beispielsweise für eine Dotierung mit Protonen genügen.
  • Die Erzeugung einer definierten Feldstoppzone durch Diffundieren von Sauerstoff während des epitaxialen Wachstums aus dem Trägersubstrat in die resultierende HalbleiterEpitaxieschicht und durch ein anschließendes geeignetes Tempern, das thermische Donatoren erzeugt, ist vorgeschlagen.
  • Ein vorgeschlagenes Verfahren kann eine sehr akkurate Anpassung der Sauerstoffkonzentration durch die Sauerstoffdiffusion ermöglichen, wenn die Sauerstoffkonzentration des benutzten Trägersubstrats über der Festkörperlöslichkeit auf der angewendeten Prozesstemperatur während des epitaxialen Wachstums und/oder der folgenden Hochtemperaturprozesse (beispielsweise Körper-Antrieb) liegt. Die Festkörperlöslichkeit ist beispielsweise in 19 gezeigt. Die temperaturabhängige Festkörperlöslichkeit von Sauerstoff kann die resultierende Sauerstoffkonzentration innerhalb des Halbleiterbauelements nach dem epitaxialen Wachstum bestimmen, wobei die resultierende Genauigkeit beispielsweise (nur) von der Genauigkeit der Ofenprozesse abhängen kann.
  • Der Grad der Sauerstoffkonzentration des Substrats kann höher als der Grad der gewünschten Dotierung innerhalb der Epitaxieschicht sein, sodass eine gewünschte hohe Reproduzierbarkeit erreicht werden kann. Dafür können CZ-Wafer (Czochralski-Prozess) mit einer Sauerstoffkonzentration über 1018 cm-3 oder alternativ ein MCZ-Wafer (Magnetfeld-Czochralski-Prozess) mit genügender Sauerstoffdotierung geeignet sein. Ferner können Trägersubstrate mit niedrigeren Sauerstoffkonzentrationen als jenen, die in 19 vorgeschlagen sind, nach einer hochdosierten Sauerstoffimplantation in das Trägersubstrat vor dem epitaxialen Wachstumsprozess benutzt werden. Der Grad der Dotierung kann beispielsweise durch die Temperatur für die Epitaxieabscheidung und außerdem die folgenden Hochtemperaturvorgänge gesteuert werden. 17a zeigt ein Beispiel für zwei Sauerstoffprofile innerhalb des späteren aktiven Volumens des Bauelements, das auf diese Art und Weise ausgebildet wird. Durch Nutzung einer geeigneten Variation von Prozesstemperaturen und Prozesszeiten können nicht nur grundlegende Sauerstoffdotierungsprofile angepasst oder ausgebildet werden, die im Wesentlichen gemäß einer komplementären Fehlerfunktion verlaufen können, sondern es können außerdem mehrgradige Profile mit verschiedenen Dotierungsgraden und vertikalen Dotierungsgradienten aufgrund einer Auswahl von unterschiedlichen Prozesstemperaturen ermöglicht werden. Beispielsweise können zweistufige Profile, die zu einer guten Weichheit des Abschaltens und einer verbesserten Kurzschlussfestigkeit führen können, im vorgeschlagenen Verfahren implementiert werden, beispielsweise durch eine Diffusion auf einer Temperatur T1 gefolgt von einer Diffusion auf einer Temperatur T2, wobei T1 niedriger als T2 ist.
  • 17b zeigt ein schematisches Dotierungsprofil auf einer Rückseite eines bipolaren Transistorbauelements mit isoliertem Gate. Eine p-Emitterregion 1710 reicht von einer Rückseitenfläche x0 des Halbleitersubstrats zu einer ersten Grenze x1 zur Sauerstoffdiffusionsregion. Die Sauerstoffdiffusionsregion verläuft von der Grenze x1 zum Emitter hin zu einer Grenze x4 zur Drift-Region 1750 des IGBT mit homogener Drift-Zonendotierung hin. Die Sauerstoffdiffusionsregion umfasst einen ersten Teil 1720 von x1 bis x2 mit einer ersten Sauerstoffkonzentration, einen zweiten Teil 1730 von x2 bis x3 mit einer zweiten Sauerstoffkonzentration und einen dritten Teil 1730 von x3 bis x4 mit einer dritten Sauerstoffkonzentration. Die Diffusionsregion implementiert eine 3-Schritt-Feldstoppzone, die durch sauerstoffinduzierte thermische Donatoren induziert ist.
  • Jeder Glühschritt führt zu unterschiedlichen Sauerstofflöslichkeitsgrenzen, wenn beispielsweise die Glühtemperaturen unterschiedlich sind. Daher kann das resultierende sauerstoffinduzierte thermische Donatorprofil mehrere abgestufte Schritte aufweisen. Beispielsweise kann für den Fall von drei unterschiedlichen Glühtemperaturen ein thermisches Dotierungsprofil mit 3 Schritten resultieren.
  • Die Dotierungsprofile, die aus den Sauerstoffdotierungsprofilen resultieren, welche auf diese Art und Weise angepasst sind, können durch einen Temperaturprozess danach angepasst werden, der zum Erzeugen von thermischen Donatoren geeignet ist. Dafür können Temperaturen im Bereich von 400 °C und 480 °C geeignet sein. Eine gute oder maximale Dotierungseffizienz kann beispielsweise auf ungefähr 450 °C erreicht werden. Die Glühzeit (Temperzeit) kann beispielsweise im Bereich von 30 Minuten bis 20 Stunden oder im Bereich von 1 Stunde und 10 Stunden liegen.
  • Abhängig vom genutzten Temperaturbereich können außerdem thermische Doppeldonatoren (Sauerstoffthermaldoppeldonatoren, OTDD) erzeugt werden. OTDD können beispielsweise einen zusätzlichen tiefen Donatorgrad unter 150 meV neben einem flachen Donatorgrad auf im Wesentlichen 50 meV umfassen. Der Ionisierungsgrad von OTDD-Feldstopps kann aufgrund der vergleichsweise hohen Ionisierungsenergie des tiefen Grads mit ansteigender Bauelementtemperatur zunehmen. Dadurch kann die Emittereffizienz des Bauelements in Abhängigkeit von der Temperatur variiert werden. Daher ist eine Verringerung des heißen Kriechstroms und eine Verbesserung der Weichheit des Abschaltvorgangs erzielbar.
  • Es ist beispielsweise die Erzeugung eines donatorähnlichen Feldstoppprofils durch eine Diffusion von Sauerstoff aus einem sauerstoffdotierten Substrat vorgeschlagen, wobei die Sauerstoffdotierung des Substrats höher als der Grad der gewünschten Sauerstoffdotierung in der Epitaxieschicht ist. Beispiele vorgeschlagener Verfahren sind in 1 bis 13f gezeigt.
  • Beispielsweise ist ein Prozess zum Erzeugen von zweistufigen Sauerstoffprofilen vorgeschlagen, für die zwei voreilende Temperaturprozesse auf zwei Temperaturen T1 und T2 genutzt werden können. Der Prozess auf Temperatur T1 kann vor dem Prozess auf Temperatur T2 ausgeführt werden, und T1 kann niedriger als T2 sein. Optional kann das epitaxiale Wachstum beispielsweise zum Einfügen des Prozesses T2 unterbrochen werden. Optional kann die Epitaxie unterbrochen werden und ein Tempern auf 1200 °C ausgeführt werden, um unabhängig oder unabhängiger von der Wärmebilanz zu werden. Optional kann eine hochdosierte Sauerstoffimplantation in das Trägersubstrat vor dem Wachstum des späteren Bauelementsubstrats ausgeführt werden. Die implantierte Dosis kann derart ausgewählt sein, dass die Oberflächenkonzentration innerhalb des Trägers (beispielsweise unter Berücksichtigung außerdem der folgenden Gesamtwärmebilanz) beispielsweise über der höchsten Festkörperlöslichkeit während der folgenden Prozesse unabhängig von der Anfangskonzentration liegt.
  • Der Feldstopp kann vor dem Wachstum der tatsächlichen Epitaxial- (Epi-) Schicht durch eine strukturierte Sauerstoff- (O-) Implantation in das Trägersubstrat strukturiert werden (z.B. abgestufter Feldstopp möglich), wenn ein Trägersubstrat mit einer Sauerstoff- (O-) Konzentration unterhalb der Löslichkeit (beispielsweise alternativ außerdem eine O-arme erste Epi-Schicht) genutzt wird. Ferner kann eine seitlich variierte Sauerstoffkombination im Trägersubstrat mit einem oben beschriebenen, zweistufigen Prozess kombiniert werden, wobei beispielsweise die Sauerstoffkonzentration O1 in ersten Regionen im Bereich der Löslichkeit auf T1, zumindest unter T2, liegt und die Sauerstoffkonzentration O2 in zweiten Regionen zumindest über der Löslichkeit von T2 liegt. Eine gewünschte seitliche Variation des rückseitigen partiellen Transistorverstärkungsfaktors von IGBTs oder Thyristoren kann aufgrund dieser Maßnahme angepasst werden, um die Weichheit des Abschaltens zu verbessern. Optional kann eine Implementierung der sogenannten HDR-Prinzipien (hohe dynamische Robustheit) durch Implementieren einer erhöhten Feldstoppkonzentration in der Region des Kantenabschlusses ermöglicht werden, was zu vermindertem Floating mit freien Ladungsträgern der Kantenregion in einem Ein-Zustand führen kann. Beispielsweise nutzt das oben beschriebene Verfahren eine hochdosierte Sauerstoffimplantation oder Plasmaabscheidung in das Trägersubstrat, wobei die Dosis abhängig von einer vorher gemessenen Anfangskonzentration innerhalb des Trägersubstrats ausgewählt wird, um einen gut steuerbaren Prozess unabhängig von der Sauerstoffkonzentration des Anfangssubstrats zu ermöglichen.
  • Optional kann eine zusätzliche Wasserstoffimplantation (z.B. mit niedriger Implantationsenergie) in die Rückseite des Bauelements im Anschluss an einen Abdünnprozess ausgeführt werden. Dadurch kann die Diffusionsgrenze des Sauerstoffs beispielsweise (direkt) vor der Aktivierung der thermischen Donatoren, jedoch nach der Diffusion des Sauerstoffs auf die gewünschte Profilform des Feldstopps erheblich reduziert werden. Dadurch kann die Wärmebilanz, die für die Aktivierung des Feldstopps erforderlich ist, beispielsweise erheblich reduziert werden.
  • Die Implementierung einer vorgeschlagenen Sauerstoffdiffusionsregion kann durch eine Dotierprofilanalyse erkennbar sein (z.B. Ausbreitungswiderstandsanalyse, Deep-level Transient Spectroscopy (DLTS), Infrarot-Spektroskopie oder Fotolumineszenz).
  • 15 zeigt einen schematischen Querschnitt eines Halbleiterbauelements gemäß einer Ausführungsform. Das Halbleiterbauelement 1500 umfasst ein Epitaxialsubstrat 11510, mehrere Transistorstrukturen oder Diodenstrukturen 1520, die sich auf der Vorderseite des Epitaxialsubstrats 1510 befinden, und eine Donatorregion 1530, die sich auf einer Rückseite des Epitaxialsubstrats 1510 befindet. Die Donatorregion 1530 umfasst mehr als 1×1014 sauerstoffinduzierte thermische Donatoren pro cm3 (oder mehr als 3×1014 sauerstoffinduzierte thermische Donatoren pro cm3 mehr als 1×1015 sauerstoffinduzierte thermische Donatoren pro cm3, mehr als 1×1016 sauerstoffinduzierte thermische Donatoren pro cm3 oder mehr als 1×1017 sauerstoffinduzierte thermische Donatoren pro cm3) mit einem Donatorenergieniveau zwischen 30 meV und 200 meV.
  • Die Donatorregion kann eine Region mit erhöhten thermischen Donatoren implementieren. Dadurch kann die Weichheit des Schaltens von Halbleiterbauelementen (z.B. bipolarer Transistor mit isoliertem Gate oder Diode) verbessert werden. Ein Halbleiterbauelement mit verbesserter Weichheit kann beispielsweise eine erhöhte Dauerhaftigkeit oder Lebensdauer aufweisen.
  • Die Konzentration von Sauerstoffatomen pro cm3 innerhalb der Donatorregion 1530 kann beispielsweise das Zehnfache der sauerstoffinduzierten thermischen Donatorkonzentration betragen. Ferner kann außerdem eine der Donatorregion 1530 benachbarte Region einige sauerstoffinduzierte thermische Donatoren umfassen, die mit zunehmendem Abstand von der Donatorregion 1530 abnehmen.
  • Mehr Details sind in Verbindung mit einer oder mehr Ausführungsformen, die oben beschrieben sind (z.B. Epitaxialsubstrat, Transistorstrukturen oder Sauerstoffdiffusionsregion, die eine Donatorregion darstellt) beschrieben. Das Halbleiterbauelement 1500 kann ein oder mehr Merkmale entsprechend einem oder mehr Aspekten umfassen, die in Verbindung mit einem vorgeschlagenen Konzept oder einer oder mehr der oben beschriebenen Ausführungsformen beschrieben sind (z.B. 1 bis 14).
  • Gemäß einem Beispiel kann ein Halbleiterbauelement ein Epitaxialsubstrat, mehrere Transistorstrukturen, die sich auf einer Vorderseite des Epitaxialsubstrats befinden, und eine Donatorregion umfassen, die sich auf einer Rückseite des Epitaxialsubstrats 1510 befinden. Die Donatorregion 1530 umfasst mehr als 1×1017 Sauerstoffatome pro cm3 (oder mehr als 1×1018 Sauerstoffatome pro cm3) mit einem Donatorenergieniveau zwischen 30 meV und 200 meV.
  • Mehr Details sind in Verbindung mit einer oder mehr Ausführungsformen, die oben beschrieben sind (z.B. Epitaxialsubstrat, Transistorstrukturen oder Sauerstoffdiffusionsregion, die eine Donatorregion darstellt) beschrieben. Das Halbleiterbauelement 1500 kann ein oder mehr Merkmale entsprechend einem oder mehr Aspekten umfassen, die in Verbindung mit einem vorgeschlagenen Konzept oder einer oder mehr der oben beschriebenen Ausführungsformen beschrieben sind (z.B. 1 bis 14).
  • 16 zeigt einen schematischen Querschnitt eines Halbleiterbauelements gemäß einer Ausführungsform. Das Halbleiterbauelement 1600 umfasst ein Epitaxialsubstrat 1610 mit einer Donatorregion 1620. Die Donatorregion 1620 umfasst eine seitlich variierende Sauerstoffkonzentration.
  • Die Donatorregion kann eine Region mit erhöhten thermischen Donatoren implementieren. Dadurch kann die Weichheit des Schaltens von Halbleiterbauelementen (z.B. bipolarer Transistor mit isoliertem Gate oder Diode) verbessert werden. Ein Halbleiterbauelement mit verbesserter Weichheit kann beispielsweise eine erhöhte Dauerhaftigkeit oder Lebensdauer aufweisen.
  • Ein Beispiel eines seitlichen Verlaufs 1630 einer Sauerstoffkonzentration COx in einer Richtung x entlang einer Oberfläche des Epitaxialsubstrats 1610 ist in 16 gezeigt.
  • Mehr Details sind in Verbindung mit einer oder mehr Ausführungsformen, die oben beschrieben sind (z.B. Epitaxialsubstrat, Sauerstoffdiffusionsregion, die eine Donatorregion darstellt, oder eine seitliche Variation der Sauerstoffkonzentration) beschrieben. Das Halbleiterbauelement 1600 kann eine oder mehr Merkmale entsprechend einem oder mehr Aspekten umfassen, die in Verbindung mit dem vorgeschlagenen Konzept oder einer oder mehr der oben beschriebenen Ausführungsformen beschrieben sind (z.B. 1 bis 14).
  • Ausführungsbeispiele können ferner ein Computerprogramm vorsehen, das einen Programmcode zum Ausführen von einem der obigen Verfahren aufweist, wenn das Computerprogramm auf einem Computer oder Prozessor ausgeführt wird. Der Fachmann würde ohne weiteres anerkennen, dass Vorgänge von verschiedenen, oben beschriebenen Verfahren durch programmierte Computer ausgeführt werden können. Hierbei sind einige Ausführungsbeispiele außerdem zum Abdecken von Programmspeichervorrichtungen ausgelegt, beispielsweise digitale Speichermedien, die maschinen- oder computerlesbar sind und maschinenausführbare oder computerausführbare Anweisungsprogramme codieren, wobei die Anweisungen einige oder alle der Vorgänge der oben angegebenen Verfahren ausführen. Die Programmspeichervorrichtungen können beispielsweise Digitalspeicher, magnetische Speichermittel wie etwa Magnetplatten und Magnetbänder, Festplatten oder optisch lesbare, digitale Datenspeichermedien sein. Ferner sind Ausführungsbeispiele außerdem zum Abdecken von Computern, die zum Ausführen der Vorgänge der oben beschriebenen Verfahren programmiert sind, oder von (F)PLAs oder (F)PGAs ausgelegt, die zum Ausführen der Vorgänge der oben beschriebenen Verfahren programmierbar sind.
  • Die Beschreibung und die Zeichnungen stellen lediglich die Prinzipien der Offenbarung dar. Man wird daher erkennen, dass der Fachmann verschiedene Anordnungen ersinnen kann, die, obgleich hierin nicht ausdrücklich beschrieben oder gezeigt, die Prinzipien der Erfindung verkörpern und in ihrem Wesen und Umfang enthalten sind. Zudem sind alle Beispiele, die hierin angeführt sind, prinzipiell ausdrücklich nur zu Lehrzwecken beabsichtigt, um dem Leser beim Verständnis der Prinzipien der Offenbarung und der Konzepte zu helfen, welche vom Erfinder (von den Erfindern) zum Weiterentwickeln des Fachgebiets beigetragen sind, und sie sind als derartige spezifisch angeführte Beispiele und Bedingen nicht einschränkend zu verstehen. Zudem ist beabsichtigt, dass alle Aussagen, die hierin Prinzipien, Aspekte und Ausführungsformen der Offenbarung sowie spezifische Beispiele davon anführen, Äquivalente davon einschließen.
  • Funktionsblöcke, die als „Mittel für...“ (Ausführen einer bestimmten Funktion) bezeichnet sind, sind als Funktionsblöcke zu verstehen, die Schaltungen umfassen, welche zum jeweiligen Ausführen einer bestimmten Funktion konfiguriert ist. Daher kann „Mittel für etwas“ ebenso als „Mittel, das für etwas konfiguriert oder geeignet ist“ verstanden werden. Ein Mittel, das zum Ausführen einer bestimmten Funktion konfiguriert ist, impliziert daher nicht, dass ein derartiges Mittel (zu einem gegebenen Zeitpunkt) notwendigerweise die Funktion ausführt.
  • Funktionen verschiedener Elemente, die in den Figuren gezeigt sind, darunter jegliche Funktionsblöcke, die als „Mittel“, „Mittel zum Zuführen eines Sensorsignals“, „Mittel zum Erzeugen eines Senden-Signals“ usw. bezeichnet sind, können durch die Verwendung dedizierter Hardware, wie etwa „einen Signalgeber“, „eine Signalverarbeitungseinheit“, „einen Prozessor“, „eine Steuerung“ usw. sowie Hardware versehen sein, welche dazu imstande ist, Software in Verbindung mit geeigneter Software auszuführen. Zudem kann jede Einheit, die hierin als „Mittel“ beschrieben ist, „einem oder mehr Modulen“, „einem oder mehr Geräten“, „einer oder mehr Einheiten“ usw. entsprechen und als solche implementiert sein. Wenn sie von einem Prozessor vorgesehen werden, können die Funktionen von einem einzelnen dedizierten Prozessor, einem einzelnen gemeinsamen Prozessor oder mehreren individuellen Prozessoren vorgesehen werden, von denen einige gemeinsam sein können. Zudem sollte der ausdrückliche Gebrauch des Begriffs „Prozessor“ nicht als ausschließlich Hardware, die zur Ausführung von Software imstande ist, betreffend ausgelegt werden und kann implizit ohne Einschränkung Digitalsignalprozessor- (DSP-) Hardware, Netzwerkprozessor, anwendungsspezifische integrierte Schaltung (ASIC), FPGA, Festwertspeicher (ROM) zum Speichern von Software, Arbeitsspeicher (RAM) und nichtflüchtige Speicherung beinhalten. Andere Hardware, ob herkömmlich und/oder anwenderspezifisch, kann ebenfalls beinhaltet sein.
  • Der Fachmann wird erkennen, dass jegliche Blockdiagramme hierin konzeptionelle Ansichten von veranschaulichenden Schaltungen darstellen, die die Prinzipien der Offenbarung verkörpern. Gleicherweise wird man erkennen, dass jegliche Ablaufdiagramme, Flussdiagramme, Zustandsübergangsdiagramme, Pseudo-Code und dergleichen verschiedene Prozesse darstellen, die im Wesentlichen in computerlesbarem Medium dargestellt sein können und somit durch einen Computer oder Prozessor ausgeführt werden können, ungeachtet dessen, ob ein derartiger Computer oder Prozessor ausdrücklich gezeigt ist.
  • Zudem sind die folgenden Ansprüche hiermit in die detaillierte Beschreibung eingegliedert, wobei jeder Anspruch als separates Ausführungsbeispiel eigenständig sein kann. Während jeder Anspruch als separates Ausführungsbeispiel eigenständig sein kann, ist zu beachten, dass - obgleich sich ein abhängiger Anspruch in den Ansprüchen auf eine spezifische Kombination mit einem oder mehr anderen Ansprüchen beziehen kann - andere Ausführungsbeispiele ebenfalls eine Kombination des abhängigen Anspruchs mit dem Gegenstand jedes anderen abhängigen oder unabhängigen Anspruchs beinhalten können. Derartige Kombinationen sind hierin vorgeschlagen, sofern nicht angegeben ist, dass eine spezifische Kombination nicht beabsichtigt ist. Zudem ist es beabsichtigt, außerdem Merkmale eines Anspruchs in einem anderen unabhängigen Anspruch zu beinhalten, selbst wenn dieser Anspruch nicht direkt abhängig vom unabhängigen Anspruch gemacht ist.
  • Es ist ferner zu beachten, dass Verfahren, die in der Schrift oder in den Ansprüchen offenbart sind, durch ein Gerät implementiert werden können, das Mittel zum Ausführen von jedem der jeweiligen Vorgänge dieser Verfahren aufweist.
  • Ferner versteht es sich, dass die Offenbarung von mehrfachen Vorgängen oder Funktionen, die in der Spezifikation oder in Ansprüchen offenbart sind, nicht als innerhalb der spezifischen Reihenfolge auszulegen sind. Daher begrenzt die Offenbarung von mehrfachen Vorgängen oder Funktionen diese nicht auf eine bestimmte Reihenfolge, sofern diese Vorgänge oder Funktionen nicht aus technischen Gründen austauschbar sind. Zudem kann in einigen Ausführungsformen ein einzelner Vorgang mehrfache Untervorgänge beinhalten oder darin aufgeteilt sein. Derartige Untervorgänge können beinhaltet und Teil der Offenbarung dieses einzelnen Vorgangs sein, sofern sie nicht ausdrücklich ausgeschlossen sind.

Claims (14)

  1. Verfahren (200) zum Ausbilden eines Halbleiterbauelements, wobei das Verfahren Folgendes umfasst: Ausbilden einer Implantationsmaske auf einer Oberfläche eines Halbleitersubstrats zum Maskieren einer Sauerstoffimplantation an einem Teil der Oberfläche des Halbleitersubstrats; Implantieren (210) von Sauerstoff in das Halbleitersubstrat; anschließend Abscheiden (110) einer Epitaxieschicht auf dem Halbleitersubstrat; und Ausbilden (120) einer Sauerstoffdiffusionsregion innerhalb der Epitaxieschicht durch Sauerstoffdiffusion aus dem Halbleitersubstrat in einen Teil der Epitaxieschicht.
  2. Verfahren nach Anspruch 1, ferner umfassend das Implantieren (330) von Wasserstoff in die Sauerstoffdiffusionsregion der Epitaxieschicht.
  3. Verfahren nach Anspruch 2, ferner umfassend das Tempern von zumindest der Sauerstoffdiffusionsregion der Epitaxieschicht auf einer Temperatur zwischen 500 °C und 600 °C für mehr als 15 Minuten nach der Wasserstoffimplantation (330).
  4. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend das Messen (402) einer Sauerstoffkonzentration des Halbleitersubstrats vor der Sauerstoffimplantation.
  5. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend das Tempern (130) von zumindest der Sauerstoffdiffusionsregion der Epitaxieschicht auf einer Temperatur zwischen 400 °C und 480 °C für mehr als 15 Minuten.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Tempern (130) von zumindest der Sauerstoffdiffusionsregion der Epitaxieschicht auf einer Temperatur zwischen 420 °C und 470 °C für mehr als 2 Stunden und weniger als 20 Stunden erfolgt.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei Prozessvorgänge zum Ausbilden des Halbleitersubstrats im Anschluss an das Tempern (130) von zumindest der Sauerstoffdiffusionsregion der Epitaxieschicht auf einer Temperatur zwischen 400 °C und 480 °C auf Temperaturen unter 400 °C erfolgen.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine Sauerstoffkonzentration innerhalb zumindest eines Teils des Halbleitersubstrats größer als eine Festkörperlöslichkeit von Sauerstoff innerhalb der Epitaxieschicht ist.
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Abscheiden (110) der Epitaxieschicht auf dem Halbleitersubstrat zumindest teilweise in einem ersten Temperaturbereich über 1000 °C erfolgt, wodurch zumindest ein Teil der Sauerstoffdiffusion aus dem Halbleitersubstrat in den Teil der Epitaxieschicht, der die Sauerstoffdiffusionsregion innerhalb der Epitaxieschicht ausbildet, bewirkt wird.
  10. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend das Ausbilden (412) von Feldeffekttransistorstrukturen auf einer Vorderseite des Halbleiterbauelements.
  11. Verfahren nach Anspruch 10, wobei das Ausbilden (412) der Feldeffekttransistorstrukturen zumindest teilweise in einem zweiten Temperaturbereich erfolgt, der höher als der erste Temperaturbereich ist.
  12. Verfahren nach Anspruch 11, ferner umfassend das Tempern (410) von zumindest der Sauerstoffdiffusionsregion der Epitaxieschicht in einem dritten Temperaturbereich, der höher als der zweite Temperaturbereich ist.
  13. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend das Ausbilden (416) einer Emitterschicht auf einer Rückseite des Halbleiterbauelements.
  14. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Halbleiterbauelement eine Sperrspannung von mehr als 100 V aufweist.
DE102014106594.8A 2014-05-09 2014-05-09 Verfahren zum Herstellen eines Halbleiterbauelements Active DE102014106594B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102014106594.8A DE102014106594B4 (de) 2014-05-09 2014-05-09 Verfahren zum Herstellen eines Halbleiterbauelements
JP2015093812A JP6100307B2 (ja) 2014-05-09 2015-05-01 半導体デバイスを形成するための方法および半導体デバイス
US14/706,435 US9847229B2 (en) 2014-05-09 2015-05-07 Method for forming a semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014106594.8A DE102014106594B4 (de) 2014-05-09 2014-05-09 Verfahren zum Herstellen eines Halbleiterbauelements

Publications (2)

Publication Number Publication Date
DE102014106594A1 DE102014106594A1 (de) 2015-11-12
DE102014106594B4 true DE102014106594B4 (de) 2022-05-05

Family

ID=54336391

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014106594.8A Active DE102014106594B4 (de) 2014-05-09 2014-05-09 Verfahren zum Herstellen eines Halbleiterbauelements

Country Status (3)

Country Link
US (1) US9847229B2 (de)
JP (1) JP6100307B2 (de)
DE (1) DE102014106594B4 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6701945B2 (ja) * 2016-05-18 2020-05-27 富士電機株式会社 窒化物半導体装置および窒化物半導体装置の製造方法
JP6678549B2 (ja) 2016-09-27 2020-04-08 株式会社 日立パワーデバイス 半導体装置およびその製造方法、並びに電力変換システム
DE102016125340A1 (de) * 2016-12-22 2018-06-28 Infineon Technologies Ag Verfahren zum Bilden eines Halbleitersubstrats, Verfahren zum Bilden eines Halbleiterbauelements, Halbleitersubstrat und Halbleiterbauelement
CN106876483B (zh) * 2017-01-23 2019-10-11 西安电子科技大学 高击穿电压肖特基二极管及制作方法
US10833021B2 (en) 2017-06-29 2020-11-10 Alpha And Omega Semiconductor (Cayman) Ltd. Method for precisely aligning backside pattern to frontside pattern of a semiconductor wafer
US10170559B1 (en) 2017-06-29 2019-01-01 Alpha And Omega Semiconductor (Cayman) Ltd. Reverse conducting IGBT incorporating epitaxial layer field stop zone and fabrication method
US20190006461A1 (en) 2017-06-29 2019-01-03 Alpha And Omega Semiconductor (Cayman) Ltd. Semiconductor device incorporating epitaxial layer field stop zone
US11295949B2 (en) * 2019-04-01 2022-04-05 Vishay SIliconix, LLC Virtual wafer techniques for fabricating semiconductor devices
JP7331520B2 (ja) * 2019-07-23 2023-08-23 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、シリコンウェーハの製造方法および半導体装置の製造方法
CN111162009B (zh) * 2020-02-28 2021-08-24 电子科技大学 一种低导通电阻低压分离栅mos器件的制造方法
CN113571415B (zh) * 2021-09-22 2022-01-11 上海积塔半导体有限公司 Igbt器件及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000025356A1 (de) 1998-10-23 2000-05-04 Eupec, Europ. Gesellschaft Für Leistungshalbleiter Mbh & Co. Kg Verfahren zur herstellung eines leistungshalbleiters mit einer stoppzone
WO2005108656A1 (en) 2004-05-07 2005-11-17 Toyota Jidosha Kabushiki Kaisha Semiconductor substrate and semiconductor device, and manufacturing methods thereof
DE102007036147A1 (de) 2007-08-02 2009-03-05 Infineon Technologies Austria Ag Verfahren zum Herstellen eines Halbleiterkörpers mit einer Rekombinationszone, Halbleiterbauelement mit einer Rekombinationszone und Verfahren zum Herstellen eines solchen Halbleiterbauelements
US20100151692A1 (en) 2008-12-15 2010-06-17 Sumco Corporation Epitaxial wafer and method of manufacturing the same
DE102011113549A1 (de) 2011-09-15 2013-03-21 Infineon Technologies Ag Ein Halbleiterbauelement mit einem Dotierstoffgebiet in einem Halbleiterkörper und ein Verfahren zur Herstellung eines Dotierstoffgebiets in einem Halbleiterkörper

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61102778A (ja) * 1984-10-26 1986-05-21 Matsushita Electronics Corp 半導体装置の製造方法
JPH0628237B2 (ja) * 1987-10-28 1994-04-13 日本電気株式会社 薄膜形成方法
JPH05308076A (ja) * 1992-03-03 1993-11-19 Fujitsu Ltd シリコンウエーハの酸素析出方法
JPH08148501A (ja) * 1994-11-17 1996-06-07 Hitachi Ltd シリコン半導体装置の製造方法
JPH09121052A (ja) * 1995-08-21 1997-05-06 Fuji Electric Co Ltd 半導体装置およびその製造方法
JPH09260639A (ja) * 1996-03-27 1997-10-03 Hitachi Ltd シリコン半導体装置の製造方法
JPH11145146A (ja) * 1997-11-10 1999-05-28 Nec Corp 半導体基板及びその製造方法
JP3988262B2 (ja) * 1998-07-24 2007-10-10 富士電機デバイステクノロジー株式会社 縦型超接合半導体素子およびその製造方法
US20020157597A1 (en) * 2000-01-26 2002-10-31 Hiroshi Takeno Method for producing silicon epitaxial wafer
US6417078B1 (en) * 2000-05-03 2002-07-09 Ibis Technology Corporation Implantation process using sub-stoichiometric, oxygen doses at different energies
JP4032342B2 (ja) * 2002-03-27 2008-01-16 株式会社Ｓｕｍｃｏ 半導体シリコン基板の製造方法
US6689671B1 (en) * 2002-05-22 2004-02-10 Advanced Micro Devices, Inc. Low temperature solid-phase epitaxy fabrication process for MOS devices built on strained semiconductor substrate
JP4654710B2 (ja) * 2005-02-24 2011-03-23 信越半導体株式会社 半導体ウェーハの製造方法
DE102005026408B3 (de) * 2005-06-08 2007-02-01 Infineon Technologies Ag Verfahren zur Herstellung einer Stoppzone in einem Halbleiterkörper und Halbleiterbauelement mit einer Stoppzone
JP2010161237A (ja) * 2009-01-08 2010-07-22 Toyota Motor Corp 半導体装置の製造方法
US8877581B2 (en) * 2009-08-24 2014-11-04 Texas Instruments Incorporated Strain-engineered MOSFETs having rimmed source-drain recesses
JP5532758B2 (ja) * 2009-08-31 2014-06-25 富士電機株式会社 半導体装置の製造方法および半導体装置
JP5827063B2 (ja) * 2011-08-03 2015-12-02 ローム株式会社 半導体装置およびその製造方法
JP5772491B2 (ja) * 2011-10-20 2015-09-02 信越半導体株式会社 エピタキシャルウエーハ及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000025356A1 (de) 1998-10-23 2000-05-04 Eupec, Europ. Gesellschaft Für Leistungshalbleiter Mbh & Co. Kg Verfahren zur herstellung eines leistungshalbleiters mit einer stoppzone
WO2005108656A1 (en) 2004-05-07 2005-11-17 Toyota Jidosha Kabushiki Kaisha Semiconductor substrate and semiconductor device, and manufacturing methods thereof
DE102007036147A1 (de) 2007-08-02 2009-03-05 Infineon Technologies Austria Ag Verfahren zum Herstellen eines Halbleiterkörpers mit einer Rekombinationszone, Halbleiterbauelement mit einer Rekombinationszone und Verfahren zum Herstellen eines solchen Halbleiterbauelements
US20100151692A1 (en) 2008-12-15 2010-06-17 Sumco Corporation Epitaxial wafer and method of manufacturing the same
DE102011113549A1 (de) 2011-09-15 2013-03-21 Infineon Technologies Ag Ein Halbleiterbauelement mit einem Dotierstoffgebiet in einem Halbleiterkörper und ein Verfahren zur Herstellung eines Dotierstoffgebiets in einem Halbleiterkörper

Also Published As

Publication number Publication date
JP2015216371A (ja) 2015-12-03
DE102014106594A1 (de) 2015-11-12
US9847229B2 (en) 2017-12-19
JP6100307B2 (ja) 2017-03-22
US20150325440A1 (en) 2015-11-12

Similar Documents

Publication Publication Date Title
DE102014106594B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102014116666B4 (de) Ein Verfahren zum Bilden eines Halbleiterbauelements
DE102007020039B4 (de) Verfahren zur Herstellung einer vertikal inhomogenen Platin- oder Goldverteilung in einem Halbleitersubstrat und in einem Halbleiterbauelement, derart hergestelltes Halbleitersubstrat und Halbleiterbauelement
DE102016120771B3 (de) Verfahren zum Herstellen von Halbleitervorrichtungen und Halbleitervorrichtung, die wasserstoff-korrelierte Donatoren enthält
DE102012102341B4 (de) Halbleiterbauelement und Substrat mit chalkogen-dotiertem Gebiet
DE102007036147B4 (de) Verfahren zum Herstellen eines Halbleiterkörpers mit einer Rekombinationszone
DE10055446B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102015109961A1 (de) Verfahren zur Behandlung eines Halbleiterwafers
DE112006001791B4 (de) Non-Punch-Through Hochspannungs-IGBT für Schaltnetzteile und Verfahren zur Herstellung derselben
DE102015108929A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Feldstoppzone
DE102018205274B4 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE102013216195A1 (de) Verfahren zur Nachdotierung einer Halbleiterscheibe
DE102017130355A1 (de) Ein Halbleiterbauelement und ein Verfahren zum Bilden eines Halbleiterbauelements
DE102013106795B4 (de) Halbleitervorrichtung mit einem Randgebiet und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015111213B4 (de) Verfahren zum Verringern einer bipolaren Degradation bei einem SiC-Halbleiterbauelement und Halbleiterbauelement
DE102015107085A1 (de) Verfahren zum Herstellen von Halbleitervorrichtungen und Sauerstoffkorrelierte thermische Donatoren enthaltende Halbleitervorrichtung
DE112015006631T5 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102008025733A1 (de) Verfahren zum Herstellen eines Halbleiterkörpers
DE102014119088A1 (de) Ein Verfahren zum Bilden eines Halbleiterbauelements und eines Halbleitersubstrats
DE102011052605A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung
DE102008027521A1 (de) Verfahren zum Herstellen einer Halbleiterschicht
DE112005001587T9 (de) Verbessertes Verfahren für Resurf-Diffusion für Hochspannungs-Mosfet
DE102022114411A1 (de) Verfahren zur herstellung von ohmschen kontakten auf einem siliciumcarbid(sic)-substrat, verfahren zur herstellung einer halbleitervorrichtung, und halbleitervorrichtung
DE102015109661A1 (de) Verfahren zum Bilden eines Halbleiterbauelements und Halbleiterbauelement
DE102017121693B4 (de) Dotierungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative