DE102011052605A1 - Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung - Google Patents

Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung Download PDF

Info

Publication number
DE102011052605A1
DE102011052605A1 DE102011052605A DE102011052605A DE102011052605A1 DE 102011052605 A1 DE102011052605 A1 DE 102011052605A1 DE 102011052605 A DE102011052605 A DE 102011052605A DE 102011052605 A DE102011052605 A DE 102011052605A DE 102011052605 A1 DE102011052605 A1 DE 102011052605A1
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductor body
foreign substances
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102011052605A
Other languages
English (en)
Other versions
DE102011052605B4 (de
Inventor
Hans-Joachim Schulze
Peter Irsigler
Thomas Neidhart
Günter Schagerl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102011052605.6A priority Critical patent/DE102011052605B4/de
Priority to CN201210281066.3A priority patent/CN102956448B/zh
Priority to US13/584,801 priority patent/US8895418B2/en
Publication of DE102011052605A1 publication Critical patent/DE102011052605A1/de
Application granted granted Critical
Publication of DE102011052605B4 publication Critical patent/DE102011052605B4/de
Priority to US14/552,461 priority patent/US9613804B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Eine Ausführungsform beschreibt ein Verfahren zur Herstellung einer Halbleitervorrichtung. Hierbei werden Fremdstoffe in einen Halbleiterkörper (100) über eine erste Seite (101) des Halbleiterkörpers (100) implantiert. Danach wird eine Driftzonenschicht (110) auf der ersten Seite (101) des Halbleiterkörpers (100) ausgebildet. Es folgt ein Abtragen des Halbleiterkörpers (100) von einer der ersten Seite (101) des Halbleiterkörpers (100) gegenüber liegenden zweiten Seite (102) bis zu einem durch die Fremdstoffe definierten pn Übergang bzw. eine durch den pn Übergang aufgespannte Raumladungszone oder einer durch die Fremdstoffe definierten Dotierstoffkonzentration.

Description

  • HINTERGRUND
  • Die Anmeldung beschäftigt sich mit einer Halbleitervorrichtung sowie einem Verfahren zu ihrer Herstellung.
  • Für eine Vielzahl von Anwendungen elektronischer Halbleitervorrichtungen und integrierter Schaltungen (IC, integrated circuit) ist es vorteilhaft, die Gesamtdicke der Halbleitervorrichtungen bzw. der integrierten Schaltungen zu beschränken. So sind beispielsweise bei Chipkarten und Smartcards ein geringes Gewicht und eine geringe Bauhöhe von Bedeutung. Ebenso können die elektrischen Eigenschaften von z.B. vertikalen Leistungshalbleiterbauelementen durch gezielte Einstellungen der Dicke des in Halbleitervorrichtungen verwendeten Halbleiterkörpers verbessert werden, indem die Dicke des Halbleiterkörpers an die Spannungsklasse des jeweiligen Leistungshalbleiterbauelements angepasst wird, um unnötigen elektrischen Widerstand durch überdimensionierte Halbleiterkörper zu vermeiden.
  • Dazu ist eine sehr genaue und reproduzierbare Dickeneinstellung über die gesamte Fläche des verwendeten Halbleiterkörpers wünschenswert, um Ausbeuteverluste bei der Herstellung zu vermeiden und um zuverlässige elektrische Eigenschaften der Halbleitervorrichtung bzw. der integrierten Schaltung sicherzustellen.
  • Ausführungsbeispiele dieser Erfindung behandeln im Folgenden ein Verfahren zum Herstellen einer Halbleitervorrichtung, das eine exakte und reproduzierbare Dünnung eines Halbleiterkörpers der Halbleitervorrichtung erlaubt. Weitere Ausführungsbeispiele widmen sich derartigen Halbleitervorrichtungen.
  • Die Erfindung wird durch die unabhängigen Patentansprüche definiert. Weiterbildungen der Erfindung finden sich in den abhängigen Ansprüchen.
  • ZUSAMMENFASSUNG
  • Eine Ausführungsform betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung. Das Verfahren umfasst ein Implantieren von Fremdstoffen in einen Halbleiterkörper über eine erste Seite des Halbleiterkörpers. Gemäß diesem Verfahren erfolgt danach ein Ausbilden einer Driftzonenschicht auf der ersten Seite des Halbleiterkörpers sowie ein Abtragen des Halbleiterkörpers von einer der ersten Seite gegenüberliegenden zweiten Seite des Halbleiterkörpers bis zu einem durch die Fremdstoffe definierten pn-Übergang bzw. eine durch den pn Übergang aufgespannte Raumladungszone oder bis zu einer durch die Fremdstoffe definierten Dotierstoffkonzentration.
  • Eine Halbleitervorrichtung gemäß einer Ausführungsform der Erfindung umfasst einen Halbleiterkörper mit einer ersten Seite und einer zweiten Seite. Die Halbleitervorrichtung umfasst zudem eine Mehrzahl von Feldstoppzonen, die innerhalb des Halbleiterkörpers zur zweiten Seite des Halbleiterkörpers hin in unterschiedlichen Tiefen ausgebildet sind. Für eine oder jede einer Mehrzahl von Feldstoppzonen erfüllt ein vertikaler Abstand b1 von einem Maximum eines Dotierstoffkonzentrationsprofils der jeweiligen Feldstoppzone zum halben Maximum in Richtung der ersten Seite und ein vertikaler Abstand b2 vom Maximum des Dotierstoffkonzentrationsprofils zum halben Maximum in Richtung der zweiten Seite die Beziehung 0,9 < b1/b2 < 1,1.
  • KURZBESCHREIBUNG DER FIGUREN
  • 1A bis 1C sind schematische Querschnittsansichten eines Halbleiterkörpers während eines Verfahrens zur Herstellung einer Halbleitervorrichtung, bei dem Fremdstoffe in den Halbleiterkörper implantiert werden, um dadurch einen Stopp eines nachgelagerten Abtragens des Halbleiterkörpers zu definieren.
  • 2A bis 2F sind schematische Querschnittsansichten eines Halbleiterkörpers während eines Verfahrens zur Herstellung einer Halbleitervorrichtung, bei dem eine Feldstoppzone vom n-Typ einen Endpunkt beim Abtragen eines Substrats vom p-Typ definiert.
  • 3 zeigt eine Querschnittsansicht eines Halbleiterkörpers während eines Verfahrens zur Herstellung einer Halbleitervorrichtung als Alternative zum in 2C gezeigten Prozessstadium, wobei innerhalb einer Driftzone vom n–-Typ eine Mehrzahl von Feldstoppzonen zur Seite eines p-Typ Substrats ausgebildet sind.
  • 4 zeigt eine zu dem in der Querschnittsansicht von 2D gezeigten Prozessabschnitt andere Ausführungsform.
  • 5 zeigt eine zu den in der Querschnittsansicht von 2D und 4 gezeigten Prozessabschnitten andere Ausführungsform.
  • DETAILLIERTE BESCHREIBUNG
  • Nachfolgend werden Ausführungsbeispiele mit Bezug auf die Abbildungen näher erläutert. Die Erfindung ist jedoch nicht auf die konkret beschriebenen Ausführungsformen beschränkt, sondern kann in geeigneter Weise modifiziert und abgewandelt werden. Einzelne Merkmale und Merkmalskombinationen einer Ausführungsform lassen sich mit Merkmalen und Merkmalskombinationen einer anderen Ausführungsform geeignet kombinieren, sofern dies nicht ausdrücklich ausgeschlossen ist.
  • Bevor nachfolgend die Ausführungsbeispiele anhand der Figuren näher erläutert werden, sei darauf hingewiesen, dass übereinstimmende Elemente in den Figuren mit übereinstimmenden oder ähnlichen Bezugszeichen versehen sind und auf eine wiederholte Beschreibung dieser Elemente verzichtet wird. Außerdem sind die Figuren nicht notwendigerweise maßstabsgetreu dargestellt, da deren Schwerpunkt auf der Veranschaulichung und Erläuterung von Grundprinzipien dient.
  • Im Folgenden sei ein pn-Übergang als ein Ort in einem Halbleiterkörper definiert, an dem eine Dotierstoffkonzentration vom n-Typ unter eine Dotierstoffkonzentration vom p-Typ fällt oder eine Dotierstoffkonzentration vom p-Typ unter eine Dotierstoffkonzentration vom n-Typ fällt bzw. eine Differenz zwischen p- und n-Dotierstoffkonzentration ihr Vorzeichen wechselt.
  • Die 1A bis 1C zeigen schematische Querschnittsansichten eines Halbleiterkörpers 100 während verschiedener Prozessstadien zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform.
  • In der schematischen Querschnittsansicht von 1A ist ein Halbleiterkörper 100 mit einer ersten Seite 101 und einer zweiten Seite 102 dargestellt, wobei die senkrecht zur ersten Seite 101 verlaufende Richtung als y-Richtung bezeichnet wird und eine senkrecht zur y-Richtung und parallel zur ersten Seite 101/zweiten Seite 102 verlaufende Richtung als x-Richtung bezeichnet wird. Der Halbleiterkörper 100 umfasst typischerweise eine Halbleiterscheibe, einen sogenannten "Wafer". Die Halbleiterscheibe kann beispielsweise frei von aufgebrachten Halbleiterschichten sein oder aber eine oder eine Mehrzahl auf der ersten Seite 101 und/oder der zweiten Seite 102 aufgebrachter Schichten aufweisen. Gemäß einer Ausführungsform umfasst der Halbleiterkörper 100 ein p-dotiertes Halbleitersubstrat aus Silizium, d.h. einen Si-Wafer, z. B. mit einem Durchmesser von 8 Zoll (200 mm), 12 Zoll (300 mm) oder auch 18 Zoll (450 mm).
  • Über die erste Seite 101 werden Fremdstoffe 105 oberflächennah in den Halbleiterkörper 100 implantiert. Als Fremdstoff, der nach Aktivierung eine n-Dotierung in Silizium bewirkt, kann beispielsweise ein oder eine Kombination der Materialien, Phosphor, Arsen, Antimon, Selen und Schwefel verwendet werden.
  • Wie in der schematischen Querschnittsansicht des Halbleiterkörpers 100 in 1B schematisch dargestellt, wird eine Driftzonenschicht 110 auf der ersten Seite 101 des Halbleiterkörpers 100 ausgebildet und Teil desselben. Die Driftzonenschicht 110 kann beispielsweise epitaktisch auf die erste Seite 101 des Halbleiterkörpers 100 aufgewachsen werden. Eine Dicke sowie eine Dotierstoffkonzentration inder Driftzonenschicht 110 kann in Abhängigkeit von elektrischen Anforderungen der herzustellenden Halbleitervorrichtung, z.B. von einer Spannungsklasse oder einem Einschaltwiderstand, geeignet gewählt werden.
  • Der Ausbildung der Driftzonenschicht 110 auf den mit den Fremdstoffen 105 implantierten Halbleiterkörper 100 kann die Ausbildung einer Halbleiterschicht oder eines Halbleiterschichtstapels auf dem mit den Fremdstoffen 105 implantierten Halbleiterkörper 100 vorausgehen.
  • Optional kann die vorab ausgebildete Halbleiterschicht bzw. eine oder mehrere Schichten des Halbleiterschichtstapels mit Fremdstoffen implantiert werden. Hierdurch lassen sich beispielsweise eine oder eine Mehrzahl von Feldstoppzonen erzeugen, die im fertiggestellten Halbleiterbauelement wie z.B. einem Insulated Gate Bipolar Transistor (IGBT), einer Diode oder einem Feldeffekttransistor (FET, Field Effect Transistor) wie einem Metall-Oxid-Halbleiter FET (MOSFET, Metal-Oxide-Semiconductor FET) zum Abbau des elektrischen Feldes dienen und ein "Durchgreifen" des elektrischen Feldes bzw. der Raumladungszone bis zu einen rückseitigen hochdotierten Gebiet wie etwa einem Emittergebiet verhindern sollen. Diese Feldstoppzone bzw. Feldstoppzonen eines Feldstoppzonenstapels können beispielsweise strukturiert ausgebildet werden, indem die die Feldstoppzonen definierenden Fremdstoffe durch eine vorab auf dem Halbleiterkörper erzeugte Implantationsmaske implantiert werden. Bei der Implantationsmaske kann es sich beispielsweise um eine fotolithografisch strukturierte Hartmaske oder eine Lackmaske handeln.
  • Mit einer lateralen Strukturierung der Feldstoppzonen ist es beispielsweise möglich, den Abschaltvorgang von IGBTs weicher zu gestalten, da sich ein Ladungsträgerabfluss durch eine Breite als auch einen Abstand der Aussparungen in der Feldstoppzonenschicht steuern lässt. Beispielhaft liegt eine Dicke der Feldstoppzone bzw. einer Feldstoppzone im Feldstoppzonenstapel – je nach Wahl eines die Feldstoppzone definierenden Fremdstoffs und einer nachfolgenden Temperatur-/Zeitbelastung – im Bereich zwischen 1 µm und 30 µm oder auch zwischen 2 µm und 7 µm. Typische Implantationsenergien und -dosen der Fremdstoffe zur Definition einer Feldstoppschicht liegen für Phosphor (P) als Fremdstoff im Bereich von 50 keV bis 200 keV sowie 2 × 1011 cm–2 bis 1 × 1013 cm–2 oder auch 4 × 1011 cm–2 bis 2 × 1012 cm–2.
  • Der Ausbildung der Driftzonenschicht 110 schließt sich eine Prozessierung des Halbleiterkörpers an der ersten Seite 101, z.B. an einer Vorderseite des Halbleiterkörpers 100, an. Diese weitere Prozessierung dient der Fertigstellung der zu erzeugenden Halbleitervorrichtung und schließt beispielsweise das Ausbilden von Halbleiterzonen innerhalb der Driftzonenschicht 110 an der ersten Seite 101 ein. Beispielsweise lassen sich durch Implantation und/oder Diffusion Fremdstoffe in die Driftzonenschicht 110 einbringen, die der Ausbildung von dotierten Halbleitergebieten innerhalb der Driftzonenschicht 110 dienen, z.B. der Ausbildung einer Anode einer Leistungsdiode, von Body und Source eines vertikalen IGBTs oder MOSFETs. Auch kann die Ausbildung einer oder mehrerer Verdrahtungslagen mit Zwischenverbindungen aus mit leitfähigem Material gefüllten Kontaktöffnungen folgen, um etwa einzelne Zellen in einem Zellenfeld der Halbleitervorrichtung untereinander elektrisch zu verbinden bzw. die einzelnen Zellen in einem Zellenfeld der Halbleitervorrichtung mit einem Kontaktanschlussbereich elektrisch zu verbinden. Der Kontaktanschlussbereich kann beispielsweise über Bonddrähte mit Pins der verpackten Halbleitervorrichtung verbunden wird.
  • Im Rahmen der Prozessierung an der ersten Seite 101 hergestellte Elemente sind in der vereinfachten schematischen Querschnittsansicht von 1B in Form von Quadraten 125 an der ersten Seite 101 schematisch zusammengefasst.
  • Wie in der schematischen Querschnittsansicht von 1C dargestellt, wird der Halbleiterkörper 100 von der zweiten Seite 102 aus abgetragen. Eine Umrandung des abgetragenen Bereichs des Halbleiterkörpers 100 ist schematisch durch eine gestrichelte Linie dargestellt. Eine Abtragungsrichtung ist mit Pfeilen 109 gekennzeichnet. Bildet die von den Fremdstoffen 105 ausgehende Dotierung des Halbleiterkörpers 100 zu der im darunterliegenden Halbleiterkörper 100 vorhandenen Dotierung einen pn-Übergang aus, z.B. im Falle einer Phosphorimplantation in ein p-dotiertes Halbleitersubstrat, so kann der Halbleiterkörper 100 von der zweiten Seite 102 aus vorzugsweise mit einem elektrochemischen Ätzverfahren abgetragen werden, wobei der pn-Übergang bzw. die durch den pn-Übergang aufgespannte Raumladungszone als Ätzstopp zur Beendigung des Ätzprozesses dient. Bei Erreichen dieses Ätzstopps bricht der Ätzvorgang automatisch ab und erfolgt auf diese Weise selbstjustiert. Somit ist ein präziser Abtrag des Halbleiterkörpers 100 von der zweiten Seite 102 aus möglich und damit eine präzise Einstellung der Enddicke der Halbleitervorrichtung, wodurch eine Erniedrigung der Schwankungen in der Enddicke der Halbleitervorrichtung erzielt wird. Als Ätzstopp dient beispielsweise eine charakteristische Änderung eines innerhalb der elektrochemischen Ätzvorrichtung fließenden Stromes beim Erreichen des Ätzstopps, d.h. des pn-Übergangs, die zur Beendigung des Ätzvorganges verwendet wird. Zu Beginn des Abtragens von der zweiten Seite 102 aus können auch mechanische Abtragverfahren zum Einsatz kommen. Die Höhe der Dotierung des Halbleiterkörpers 100, z. B. eines Substrats, und deren etwa durch Ausdiffusion von Dotierstoffen hervorgerufene Schwankung hat bei den beschriebenen Verfahren zur Dünnung des Halbleiterkörpers keinen Einfluss auf die zur Dünnung herangezogenen pn-Übergänge.
  • Ebenso ist es möglich, die Ätzung nicht elektrochemisch durchzuführen, sondern in einem stark alkalischen Medium wie z.B. einer wässrigen KOH- oder TMAH-Lösung. Da hoch Bor-dotiertes Silizium beim Ätzen Borsilikat-Glas bildet, lässt sich etwa bei Verwendung von Bor als Fremdstoff 105 in einem schwach p- oder n-dotierten Halbleiterkörper 100 eine durch die Fremdstoffe 105 hervorgerufene hohe Bordotierung (z.B. > 1019 cm–3) als Ätzstopp verwenden.
  • Nach dem Abtragen des Halbleiterkörpers 100 von der zweiten Seite 102 aus bis zu einem durch die Fremdstoffe 105 definierten pn-Übergang bzw. die durch den pn-Übergang aufgespannte Raumladungszone oder bis zu einer durch die Fremdstoffe 105 definierten Dotierstoffkonzentration können sich weitere Prozesse von dieser Seite, z.B. der Rückseite aus, anschließen, um die Halbleitervorrichtung zu vervollständigen. Sofern nicht bereits das durch die Fremdstoffe 105 definierte Halbleitergebiet etwa den kollektorseitigen Emitter eine IGBTs, den kathodenseitigen Emitter einer Diode oder das Drain des MOSFETs darstellt, können weitere Implantationen von der zweiten Seite 102 aus erfolgen, um diese Gebiete auszubilden. Hieran kann sich die Ausbildung eines elektrischen Anschlussgebiets an der zweiten Seite 102, z. B. einer Metallisierungslage oder eines Metallisierungsschichtstapels anschließen. Je nach Dünnungsverfahren kann das Substrat auch n-dotiert sein.
  • Die 2A bis 2F zeigen schematische Querschnittsansichten eines Halbleiterkörpers während der Herstellung einer Halbleitervorrichtung gemäß einer weiteren Ausführungsform.
  • In der schematischen Querschnittsansicht eines p-Typ Halbleitersubstrats 200 wie z.B. eines p-Typ Halbleitersubstrats aus Si in 2A erfolgt eine optionale Implantation von Bor in einen Oberflächenbereich an einer ersten Seite 201 des p-Typ Halbleitersubstrats 200.
  • Ein schematisches Profil von implantiertem Bor entlang einer zur ersten Seite 201 senkrechten Tiefenrichtung y sowie einer parallel zur ersten Seite 201 verlaufenden Amplitudenachse x ist schematisch mit dem Bezugskennzeichen 215 gekennzeichnet.
  • Wie in der schematischen Querschnittsansicht des Halbleitersubstrats 200 in 2B gezeigt, wird eine Halbleiterschicht 220 auf der ersten Seite 201 des Halbleitersubstrats 200 ausgebildet, z.B. durch epitaktisches Wachstum der Halbleiterschicht 220 als Si-Schicht auf ein p-Typ Siliziumsubstrat. Dann werden n-Typ Fremdstoffe, z.B. ein Material oder eine Materialkombination aus Phosphor, Arsen, Antimon, Selen und Schwefel bei einem Grundmaterial aus z.B. Silizium, über die erste Seite 201 in die erste Halbleiterschicht 220 implantiert (vgl. schematisch dargestelltes Profil 216). Die Halbleiterschicht kann beispielsweise eine Dicke von 1 µm bis 10 µm oder auch von 2 µm bis 7 µm aufweisen. Abhängig vom Temperaturbudget während der Ausbildung der Halbleiterschicht 220 bzw. einem bereits in diesem Prozessstadium möglicherweise ausgeführten Ausheilschritt kann es zu einer Verbreiterung des vorab optional eingebrachten Bor-Implantationsprofil kommen. Dies ist in 2B schematisch durch einen im Vergleich zu 2A geringeren Spitzenwert der Fremdstoffverteilung des Bors als auch durch eine vergleichsweise größere Breite des schematisch gezeigten Implantationsprofils 215 dargestellt.
  • Vor oder auch nach der Implantation der n-Typ Fremdstoffe in die Halbleiterschicht 220 kann diese strukturiert werden, z.B. mittels Fotolithografie. Beispielshaft zeigt die 2C eine strukturierte Halbleiterschicht 220.
  • Wie in der schematischen Querschnittansicht von 2C gezeigt, wird auf die optional strukturierte erste Halbleiterschicht 220 eine zweite Halbleiterschicht 222 vom n–-Typ ausgebildet, z.B. durch epitaktisches Wachstum. Die zweite n–-Typ Halbleiterschicht 222 stellt eine Driftzonenschicht der auszubildenden Halbleitervorrichtung dar. Eine Dotierstoffkonzentration sowie eine Dicke dieser zweiten Halbleiterschicht 222 wird in Abhängigkeit von den Anforderungen an die herzustellende Halbleitervorrichtung wie z.B. deren Spannungsfestigkeit geeignet gewählt.
  • Wie in der schematischen Querschnittansicht von 2D gezeigt, schließt sich der Ausbildung der die Driftzonenschicht darstellenden zweiten Halbleiterschicht 222 eine Prozessierung an der ersten Seite 201, z.B. einer Vorderseite, an. Im Rahmen dieser Prozessierung können weitere Fremdstoffe in den Halbleiterkörper eingebracht werden, z.B. durch Implantation und/oder Diffusion, welche vergrabene oder auch an die erste Seite 201 reichende Halbeiterzonen vom n-Typ und/oder p-Typ definieren. Je nach Art der herzustellenden Halbleitervorrichtung, z.B. Diode, Feldeffekttransistor, Bipolartransistor, kann es sich bei diesen weiteren Halbleiterzonen etwa um Source, Body, Anodenemitter handeln. Ebenso kann ein Verdrahtungsbereich auf der ersten Seite 201 aufgebracht werden, z.B. durch Ausbildung einer oder mehrer leitfähiger Ebenen wie Metallisierungsebenen, die als Verdrahtungsmuster, z. B. als Leitungsbahnmuster strukturiert sind, und zwischen denen sich dielektrische Zwischenschichten befinden können. Eine leitfähige Verbindung zwischen Leiterbahnen unterschiedenen Ebenen lässt sich beispielsweise durch Kontaktöffnungen in den dielektrischen Zwischenschichten erzeugen.
  • Im Rahmen der Prozessierung an der ersten Seite 201 hergestellte Elemente sind in der vereinfachten schematischen Querschnittsansicht von 2D in Form von Quadraten 225 an der ersten Seite 201 schematisch zusammengefasst.
  • Wie in 2E gezeigt, erfolgt eine Rückdünnung des Halbleitersubstrats 200 von der zweiten Seite 202 aus. Das Abtragen des Halbleiterkörpers 200 erfolgt beispielsweise elektrochemisch bis zu einem durch das n-dotierte Profil 216 und das p-dotierte Profil 215 definierten pn-Übergang (vgl. 2D) oder dessen Raumladungszone. Erfolgte, wie in 2A gezeigt, vor der Ausbildung der ersten Halbleiterschicht 220 die optionale Bor-Implantation, so kann das Abtragen des Halbleiterkörpers 200 auch in einer alkalischen Ätzung erfolgen und an der vorab eingebrachten Bor-dotierten Schicht enden. Somit ist ein präziser Abtrag des Halbleiterkörpers 100 von der zweiten Seite 102 aus möglich und damit eine präzise Einstellung der Enddicke der Halbleitervorrichtung, wodurch eine Erniedrigung der Schwankungen in der Enddicke der Halbleitervorrichtung erzielt wird.
  • Wie in 2F gezeigt, erfolgt eine Prozessierung von der zweiten Seite 202 aus. Falls nicht bereits vorab, z.B. im in 2A gezeigten Prozessschritt, eine für die Funktionalität des herzustellenden Bauelements erforderliche hochdotierte Schicht erzeugt wurde, z.B. ein Kathodenemitter einer Diode, ein hochdotiertes Draingebiet eines FETs oder ein kollektorseitiger Emitter eines IGBTs, kann ein derartiges Gebiet 229 durch Implantation entsprechender Fremdstoffe von der zweiten Seite 202 aus erzeugt werden. Ebenso kann sich eine Ausbildung einer Kontaktschicht wie einer Metallschicht 227 an der zweiten Seite 202 anschließen. Falls das p-dotierte Gebiet 215 als Ätzstopp dient, kann dieses Dotierungsgebiet auch als p-dotierter Emitter verwendet werden, so dass keinerlei Hochtemperaturprozesse mehr erforderlich sind für die gedünnten Scheiben, was insbesondere für dünne Scheiben mit großem Durchmesser einen erheblichen Ausbeutevorteil mit sich bringt.
  • Alternativ zu der in 2C gezeigten Ausgestaltung mit einer ersten Halbleiterschicht 220 und einer die Driftzonenschicht darstellenden zweiten Halbleiterschicht 222 kann auch, wie in 3 in schematischer Querschnittsansicht dargestellt, ein Schichtstapel bestehend aus einer ersten bis vierten Feldstoppzone 220a, 220b, 220c, 220d ausgebildet werden, bevor die Driftzonenschicht 222 erzeugt wird. In dem erläuterten Beispiel sind die untersten Feldstoppzonen 220a, 220b unterschiedlich strukturiert. Selbstverständlich können diese Schichten auch unstrukturiert ausgebildet werden. Durch Strukturierung der Feldstoppzonenschichten kann beispielsweise ein weicheres Abschalten von IGBTs erzielt werden, insbesondere durch Steuerung des Ladungsträgerabflusses mittels der Breite und des Abstands der Aussparungen in einer oder mehrerer der Feldstoppschichten. Die Feldstoppzonen 220a, 220b, 220c, 220d können beispielsweise in aufeinanderfolgend aufgewachsenen Halbleiterschichten 235a, 235b, 235c, 235d durch maskierte oder unmaskierte Implantation von Fremdstoffen erzeugt werden, wobei die jeweilige Implantation beispielsweise nach Abscheiden jeder einzelnen Schicht durchgeführt wird. Gemäß einer Ausführungsform nimmt eine Breite d1, d2, d3, d4 eines Dotierstoffkonzentrationsprofils 216a, 216b, 216c, 216d der ersten bis vierten Feldstoppzonen 220a, 220b, 220c, 220d mit zunehmender Tiefe, d.h. mit zunehmendem Abstand vom Halbleitersubstrat 200, ab. Dieser Zusammenhang wird durch d4 < d3 < d2 < d1 erfasst. Ebenso kann eine Amplitude N1, N2, N3, N4 der Dotierstoffkonzentration in den ersten bis ersten bis vierten Feldstoppzonen 220a, 220b, 220c, 220d mit zunehmender Tiefe, d.h. mit zunehmendem Abstand vom Halbleitersubstrat 200, abnehmen. Dieser Zusammenhang wird durch N4 < N3 < N2 < N1 erfasst. Werden die vier Feldstoppzonen 220a, 220b, 220c, 220d beispielsweise mit übereinstimmender Dosis ausgebildet, so stellt sich obiger Zusammenhang d4 < d3 < d2 < d1 etwa dadurch ein, dass die im Prozessablauf später erzeugten Feldstoppzonen gegenüber den im Prozessablauf früher erzeugten Feldstoppzonen ein geringeres Temperaturbudget erfahren und somit die Ausdiffusion des Dotierstoffprofils der entsprechenden Zonen weniger stark voranschreitet. Gemäß einer weiteren Ausführungsform bleibt eine Breite d1, d2, d3, d4 des Dotierstoffkonzentrationsprofils 216a, 216b, 216c, 216d der ersten bis vierten Feldstoppzonen 220a, 220b, 220c, 220d mit zunehmender Tiefe, d.h. mit zunehmendem Abstand vom Halbleitersubstrat 200, konstant. Dieser Fall stellt sich als Grenzfall beispielsweise dann ein, wenn Temperaturbudget zur Erzeugung der Feldstoppzonen vernachlässigbar klein ist gegenüber dem der Ausbildung der Feldstoppzonen nachgelagerten Temperaturbudget, das etwa bei der Prozessierung an einer Vorderseite anfällt. Die Implantationsdosen werden etwa so gewählt, dass die vier für die vier Feldstoppzonen verwendeten Dosen von 220a bis 220d abnehmen.
  • Die Dotierstoffprofile weisen beispielsweise anders als durch Protonenbestrahlung erzeugte Profile eine annähernd Gausssche Verteilung auf. Für jede der Mehrzahl von Feldstoppzonen erfüllt etwa ein vertikaler Abstand b1 von einem Maximum, z. B. N1, eines Dotierstoffkonzentrationsprofils der jeweiligen Feldstoppzone zum halben Maximum in Richtung der ersten Seite 201 und ein vertikaler Abstand b2 vom Maximum des Dotierstoffkonzentrationsprofils zum halben Maximum in Richtung der zweiten Seite die Beziehung 0,9 < b1/b2 < 1,1 oder auch 0,95 < b1/b2 < 1,05. In 3 sind beispielhaft vier Feldstoppzonen dargestellt. Selbsverständlich kann die Anzahl der Feldstoppzonen hiervon verscheiden gewählt werden und etwa auch 1, 2, 3, 5, 6, 7 oder noch mehr Feldstoppzonen umfassen. Mit dem beschriebenen Herstellungsverfahren lässt sich eine Herstellung durch aufwändigere und Temperatur-instabilere Protonenimplantation vermieden.
  • Auch können die Dotierstoffprofile überlappen und damit etwa ein in die Tiefe abnehmendes Profil mit lokalen Maxima definieren. Bei Verwendung vieler Schichten mit geringer Dicke lässt sich auch ein annähernd kontinuierlich abnehmendes Dotierungsprofil mit nur sehr schwachen oder auch vernachlässigbaren Maxima erzeugen. Eine Breite eines Dotierstoffkonzentrationsprofils in einer Tiefenrichtung kann durch die Wahl der aufbrachten Schichtdicken in weiten Grenzen frei variiert werden.
  • Neben der in der 3 gezeigten beispielhaften Anzahl von vier Feldstoppzonen lässt sich auch eine hiervon verschiedene Anzahl von Feldstoppschichten ausbilden. Keine, eine, mehrere oder sämtliche dieser Feldstoppschichten können strukturiert sein. Auch lassen sich die oben beschrieben Relationen zwischen den Feldstoppschichten auf eine von vier verschiedene Anzahl von Feldstoppzonenschichten übertragen.
  • Alternativ zu der in 2D gezeigten Ausgestaltung kann, wie in 4 gezeigt, neben der in 2A gezeigten Implantation von Bor in das Halbleitersubstrat 200 (vgl. zugehöriges Profil 215’ in 4) eine weitere Implantation von n-Typ Fremdstoffen erfolgen, wobei die n-Typ Fremdstoffe vorzugsweise tiefer in das Halbleitersubstrat 200 implantiert werden als der Fremdstoff Bor (vgl. zugehöriges Profil 217 in 4). Eine solche zusätzliche Implantation bietet sich beispielsweise bei der Herstellung eines IGBTs an. In diesem Fall lässt sich das Abtragen des Substrats 200 zunächst elektrochemisch bis zu einem pn-Übergang 230 zwischen dem durch die implantierten n-Typ Fremdstoffe ausgebildeten n-Typ Halbleitergebiet 233 und dem p-Typ Halbleitersubstrat 200 durchführen. Daran anschließend kann das durch die implantierten n-Typ Fremdstoffe ausgebildete n-Typ Halbleitergebiet 233 etwa durch alkalische Ätzung entfernt werden, die an der durch Implantation von Bor (vgl. etwa 2A) erzeugten p+-Typ Halbleiterschicht 234 endet. Diese p+-Typ Halbleiterschicht 233 dient etwa als kollektorseitiger Emitter des IGBTs und wird etwa in dem in 2A gezeigten Prozesstadium durch geeignete Wahl von Implantationsdosis und -energie erzeugt.
  • Bei der in 4 gezeigten Ausführungsform wird der kollektorseitige Emitter des IGBTs vor dem Abtragen des Halbleitersubstrats 200 ausgebildet, sodass sich in einem Dünnscheibenzustand, d. h. nach Abtragen des Halbleitersubstrats, keine weiteren Implantationssprozesse anschließen und etwa lediglich noch eine Kontaktmetallisierung aufzubringen ist.
  • Als weitere in 5 dargestellte Alternative zu der in 2D gezeigten Querschnittsansicht kann unterhalb der Halbleiterschicht 220 eine n+-Typ Halbleiterschicht 237 in das Halbleitersubstrat 200 eingebracht sein, z.B. im Rahmen des in 2A gezeigten Implantationsprozesses, wobei hier anstelle des im Zusammenhang mit 2A beschriebenen Fremdstoffs Bor ein n-Typ Fremdstoff implantiert wird.
  • Ein Abtragen des Halbleitersubstrats 200 erfolgt beispielsweise elektrochemisch und endet am pn-Übergang 230’ zwischen dem durch die implantierten n-Typ Fremdstoffe erzeugten n+-Typ Halbleitergebiet 237 und dem p-Typ Halbleitersubstrat 200. Die verbleibende n+-Typ Halbleiterschicht 237 dient beispielsweise als Kathodenemitter einer Diode oder auch als Drain eines FETs. Somit ist ein präziser Abtrag des Halbleitersubstrats 200 möglich und damit eine präzise Einstellung der Enddicke der Halbleitervorrichtung, wodurch eine Erniedrigung der Schwankungen in der Enddicke der Halbleitervorrichtung erzielt wird.

Claims (25)

  1. Ein Verfahren zur Herstellung einer Halbleitervorrichtung, umfassend: Implantieren von Fremdstoffen (105) in einen Halbleiterkörper (100) über eine erste Seite (101) des Halbleiterkörpers (100); und danach Ausbilden einer Driftzonenschicht (110) auf der ersten Seite (101) des Halbleiterkörpers (100); und Abtragen des Halbleiterkörpers (100) von einer der ersten Seite (101) des Halbleiterkörpers (100) gegenüber liegenden zweiten Seite (102) bis zu einem durch die Fremdstoffe (105) definierten pn Übergang bzw. eine durch den pn Übergang aufgespannte Raumladungszone oder einer durch die Fremdstoffe definierten Dotierstoffkonzentration.
  2. Das Verfahren nach Anspruch 1, bei dem vor dem Implantieren der Fremdstoffe eine Halbleiterschicht (220) auf der ersten Seite (201) des Halbleiterkörpers (200) ausgebildet wird und die Fremdstoffe in diese Halbleiterschicht (220) implantiert werden.
  3. Das Verfahren nach Anspruch 2, bei dem das Ausbilden der Halbleiterschicht (220) und das Implantieren von Fremdstoffen in diese Halbleiterschicht (220) mehrfach wiederholt wird zur Erzeugung eines Schichtstapels (220a...220d) mit implantierten Fremdstoffen.
  4. Das Verfahren nach Anspruch 3, bei dem eine Implantationsdosis der Fremdstoffe in den Schichten des Schichtstapels (220a...220d) mit zunehmendem Abstand der jeweiligen Schicht zur zweiten Seite kleiner eingestellt wird.
  5. Das Verfahren nach Anspruch 3 oder 4, bei dem eine Breite eines Implantationsprofils der Fremdstoffe in den Schichten des Schichtstapels (220a...220d) mit zunehmendem Abstand der Schicht zur zweiten Seite kleiner eingestellt wird.
  6. Das Verfahren nach einem der Ansprüche 2 bis 5, bei dem die Fremdstoffe in die Halbleiterschicht (220) oder in wenigstens eine Halbleiterschicht des Schichtstapels (220a...220d) über eine Implantationsmaske eingebracht werden.
  7. Das Verfahren nach einem der Ansprüche 2 bis 6, bei dem die Halbleiterschicht (220) oder die Halbleiterschichten des Schichtstapels (220a...220d) jeweils eine Dicke im Bereich zwischen 1 µm und 10 µm aufweisen.
  8. Das Verfahren nach einem der vorangehenden Ansprüche, bei dem ein Halbleitersubstrat des Halbleiterkörpers als p-dotiertes Siliziumsubstrat gewählt wird.
  9. Das Verfahren nach Anspruch 8, bei dem vor dem Implantieren der Fremdstoffe in den Halbleiterkörper (200) Bor in das Halbleitersubstrat über die erste Seite implantiert wird.
  10. Das Verfahren nach einem der vorangehenden Ansprüche, bei dem nach dem Abtragen des Halbleiterkörpers weitere Fremdstoffe über die zweite Seite (202) in den Halbleiterkörper implantiert werden und der Halbleiterkörper in einem Oberflächenbereich an der zweiten Seite zeitlich begrenzt aufgeschmolzen wird und rekristallisiert.
  11. Das Verfahren nach einem der Ansprüche 1 bis 9, bei dem nach dem Abtragen des Halbleiterkörpers weitere Fremdstoffe über die zweite Seite (202) in den Halbleiterkörper diffundiert werden.
  12. Das Verfahren nach einem der vorangehenden Ansprüche, bei dem die Fremdstoffe aus einem oder mehreren der Materialien Phosphor, Arsen, Antimon, Selen, Schwefel ausgewählt sind.
  13. Das Verfahren nach Anspruch 1, wobei nach dem Abtragen des Halbleiterkörpers keine weitere Implantation von Fremdstoffen in den Halbleiterkörper zur Herstellung der Halbleitervorrichtung erfolgt.
  14. Das Verfahren nach Anspruch 13, bei dem die Halbleitervorrichtung als Insulated Gate Bipolar Transistor ausgebildet wird und das Implantieren der Fremdstoffe in den Halbleiterkörper aus Silizium mit Bor als Fremdstoff erfolgt.
  15. Das Verfahren nach Anspruch 14, bei dem vor dem Abscheiden einer ersten Halbleiterschicht (220) auf ein Halbleitersubstrat (200) des Halbleiterkörpers der Fremdstoff Bor implantiert wird.
  16. Das Verfahren nach Anspruch 14, bei dem nach dem Abscheiden einer ersten Halbleiterschicht (220) auf ein Halbleitersubstrat (200) des Halbleiterkörpers der Fremdstoff Bor in die erste Halbleiterschicht (220) über die erste Seite implantiert wird.
  17. Das Verfahren nach einem der Ansprüche 14 bis 16, bei dem ein n-Typ Fremdstoff in den Halbleiterkörper über die erste Seite implantiert wird und eine Implantationstiefe des n-Typ Fremdstoffs zur ersten Seite größer gewählt wird als die Implantationstiefe des Bors.
  18. Das Verfahren nach Anspruch 17, bei dem das Abtragen des Halbleiterkörpers ein erstes Abtragen bis zu einem durch den n-Typ Fremdstoff und ein p-Typ Halbleitersubstratmaterial definierten pn-Übergang bzw. eine durch den pn Übergang aufgespannte Raumladungszone und ein weiteres Abtragen bis zum implantierten Bor umfasst.
  19. Das Verfahren nach einem der vorangehenden Ansprüche, bei dem die Halbleitervorrichtung als Diode oder Metall-Oxid-Halbleiter Feldeffekttransistor ausgebildet wird und das Implantieren der Fremdstoffe in den Halbleiterkörper aus Silizium mit einem n-Typ Fremdstoff erfolgt.
  20. Das Verfahren nach einem der vorangehenden Ansprüche, bei dem der Halbleiterkörper nach dem Implantieren der Fremdstoffe und vor dem Ausbilden der Driftzonenschicht (110) in einem Oberflächenbereich an der ersten Seite (101) zeitlich begrenzt aufgeschmolzen wird und rekristallisiert.
  21. Eine Halbleitervorrichtung, umfassend: einen Halbleiterkörper mit einer ersten Seite (201) und einer zweiten Seite; eine oder eine Mehrzahl von Feldstoppzonen (220a...220d), die innerhalb des Halbleiterkörpers zur zweiten Seite des Halbleiterkörpers hin in unterschiedlichen Tiefen ausgebildet sind, wobei für die eine oder jede der Mehrzahl von Feldstoppzonen ein vertikaler Abstand b1 von einem Maximum eines Dotierstoffkonzentrationsprofils der jeweiligen Feldstoppzone zum halben Maximum in Richtung der ersten Seite und ein vertikaler Abstand b2 vom Maximum des Dotierstoffkonzentrationsprofils zum halben Maximum in Richtung der zweiten Seite die Beziehung 0,9 < b1/b2 < 1,1 erfüllt.
  22. Die Halbleitervorrichtung nach Anspruch 21, wobei die eine oder wenigstens eine der Mehrzahl von Feldstoppzonen in einer Ebene parallel zur ersten und zweiten Seite strukturiert ist.
  23. Die Halbleitervorrichtung nach Anspruch 21 oder 22, wobei eine Breite des Konzentrationsprofils in der Tiefenrichtung in der Mehrzahl von Feldstoppzonen im Bereich 1 µm bis 30 µm liegt.
  24. Die Halbleitervorrichtung nach einem der Ansprüche 21 bis 23, wobei die Halbleitervorrichtung ein IGBT, ein MOSFET oder eine Diode ist.
  25. Die Halbleitervorrichtung nach einem der Ansprüche 21 bis 24, wobei die Dotierstoffkonzentrationsprofile benachbarter Feldstoppzonen der Mehrzahl von Feldstoppzonen überlappen.
DE102011052605.6A 2011-08-11 2011-08-11 Verfahren zur Herstellung einer Halbleitervorrichtung Active DE102011052605B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102011052605.6A DE102011052605B4 (de) 2011-08-11 2011-08-11 Verfahren zur Herstellung einer Halbleitervorrichtung
CN201210281066.3A CN102956448B (zh) 2011-08-11 2012-08-08 用于制造半导体装置的方法和半导体装置
US13/584,801 US8895418B2 (en) 2011-08-11 2012-08-13 Semiconductor device and method for producing a semiconductor device
US14/552,461 US9613804B2 (en) 2011-08-11 2014-11-24 Method of manufacturing semiconductor devices which allows reproducible thinning of a semiconductor body of the semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102011052605.6A DE102011052605B4 (de) 2011-08-11 2011-08-11 Verfahren zur Herstellung einer Halbleitervorrichtung

Publications (2)

Publication Number Publication Date
DE102011052605A1 true DE102011052605A1 (de) 2013-02-14
DE102011052605B4 DE102011052605B4 (de) 2014-07-10

Family

ID=47595417

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011052605.6A Active DE102011052605B4 (de) 2011-08-11 2011-08-11 Verfahren zur Herstellung einer Halbleitervorrichtung

Country Status (3)

Country Link
US (2) US8895418B2 (de)
CN (1) CN102956448B (de)
DE (1) DE102011052605B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016102070A1 (de) * 2016-02-05 2017-08-10 Infineon Technologies Ag Ein Verfahren zum Bilden eines Halbleiterbauelements und ein Halbleiterbauelement
US10115817B2 (en) 2013-10-04 2018-10-30 Infineon Technologies Ag Method of manufacturing a semiconductor device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011052605B4 (de) * 2011-08-11 2014-07-10 Infineon Technologies Austria Ag Verfahren zur Herstellung einer Halbleitervorrichtung
CN104282555B (zh) * 2013-07-11 2017-03-15 无锡华润上华半导体有限公司 一种绝缘栅双极性晶体管的制造方法
US20150118810A1 (en) * 2013-10-24 2015-04-30 Madhur Bobde Buried field ring field effect transistor (buf-fet) integrated with cells implanted with hole supply path
US20150294868A1 (en) * 2014-04-15 2015-10-15 Infineon Technologies Ag Method of Manufacturing Semiconductor Devices Containing Chalcogen Atoms
WO2016051973A1 (ja) * 2014-10-03 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
CN105789046B (zh) * 2014-12-25 2019-02-15 无锡华润上华科技有限公司 场截止绝缘栅双极晶体管的制备方法
DE102018123439B4 (de) * 2018-09-24 2020-04-23 Infineon Technologies Ag Leistungshalbleitertransistor, Verfahren zum Verarbeiten eines Leistungshalbleitertransistors und Verfahren zum Produzieren eines Leistungshalbleitertransistors
DE102018129467A1 (de) * 2018-11-22 2020-05-28 Infineon Technologies Ag Verfahren zum herstellen eines halbleiterbauelements

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19840032C1 (de) * 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
DE102006046844A1 (de) * 2006-10-02 2008-04-03 Infineon Technologies Austria Ag Leistungshalbleiterbauelement mit Feldstoppzone und Verfahren zur Herstellung eines solchen Leitstungshalbleiterbauelements
DE102008056195A1 (de) * 2007-11-08 2009-05-28 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Epitaxieschicht und Verfahren zum Herstellen eines Halbleiterbeuelements
EP2339637A1 (de) * 2009-12-28 2011-06-29 STMicroelectronics S.r.l. MOSFET-Leistungsanordnung und Verfahren zu deren Herstellung

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4966663A (en) * 1988-09-13 1990-10-30 Nanostructures, Inc. Method for forming a silicon membrane with controlled stress
EP1319252B1 (de) 2000-09-21 2012-02-15 Cambridge Semiconductor Limited Halbleiterbauelement und dessen herstellungsverfahren
CN100595937C (zh) * 2002-08-01 2010-03-24 日亚化学工业株式会社 半导体发光元件及发光装置
DE10239312B4 (de) * 2002-08-27 2006-08-17 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements mit einer Driftzone und einer Feldstoppzone und Halbleiterbauelement mit einer Driftzone und einer Feldstoppzone
US7741666B2 (en) * 2008-02-08 2010-06-22 Omnivision Technologies, Inc. Backside illuminated imaging sensor with backside P+ doped layer
DE102008025733A1 (de) * 2008-05-29 2009-12-10 Infineon Technologies Austria Ag Verfahren zum Herstellen eines Halbleiterkörpers
TWI473246B (zh) * 2008-12-30 2015-02-11 Epistar Corp 發光二極體晶粒等級封裝
US7838325B2 (en) * 2009-02-13 2010-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method to optimize substrate thickness for image sensor device
JPWO2011071100A1 (ja) * 2009-12-11 2013-04-22 豊田合成株式会社 半導体発光素子、半導体発光素子を用いた発光装置および電子機器
CN102142459A (zh) * 2010-12-23 2011-08-03 上海北京大学微电子研究院 CoolMOS结构
US8653542B2 (en) * 2011-01-13 2014-02-18 Tsmc Solid State Lighting Ltd. Micro-interconnects for light-emitting diodes
US8241932B1 (en) * 2011-03-17 2012-08-14 Tsmc Solid State Lighting Ltd. Methods of fabricating light emitting diode packages
DE102011052605B4 (de) * 2011-08-11 2014-07-10 Infineon Technologies Austria Ag Verfahren zur Herstellung einer Halbleitervorrichtung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19840032C1 (de) * 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
DE102006046844A1 (de) * 2006-10-02 2008-04-03 Infineon Technologies Austria Ag Leistungshalbleiterbauelement mit Feldstoppzone und Verfahren zur Herstellung eines solchen Leitstungshalbleiterbauelements
DE102008056195A1 (de) * 2007-11-08 2009-05-28 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Epitaxieschicht und Verfahren zum Herstellen eines Halbleiterbeuelements
EP2339637A1 (de) * 2009-12-28 2011-06-29 STMicroelectronics S.r.l. MOSFET-Leistungsanordnung und Verfahren zu deren Herstellung

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
H. A. Waggener, "Electrochemically Controlled Thinning of Silicon," In:Bell System Tech. J., 50, März 1970, Seiten 473-475 *
N. Jackson, et al "An Electrochemical P-N Junction Etch-Stop for the Formation of Silicon Microstructures" In: IEEE Electron Device Letters, Vol. EDL-2, No. 2, Februar 1981, Seiten 44-45 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10115817B2 (en) 2013-10-04 2018-10-30 Infineon Technologies Ag Method of manufacturing a semiconductor device
DE102014114312B4 (de) 2013-10-04 2024-07-04 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102016102070A1 (de) * 2016-02-05 2017-08-10 Infineon Technologies Ag Ein Verfahren zum Bilden eines Halbleiterbauelements und ein Halbleiterbauelement
US9911808B2 (en) 2016-02-05 2018-03-06 Infineon Technologies Ag Method for forming a semiconductor device and a semiconductor device
DE102016102070B4 (de) 2016-02-05 2022-05-12 Infineon Technologies Ag Ein Verfahren zum Bilden eines Halbleiterbauelements und ein Halbleiterbauelement

Also Published As

Publication number Publication date
US8895418B2 (en) 2014-11-25
US20150076664A1 (en) 2015-03-19
CN102956448A (zh) 2013-03-06
CN102956448B (zh) 2016-09-28
US9613804B2 (en) 2017-04-04
DE102011052605B4 (de) 2014-07-10
US20130207223A1 (en) 2013-08-15

Similar Documents

Publication Publication Date Title
DE102011052605B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102013107632B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen mittels Ionenimplantation
DE102007036147B4 (de) Verfahren zum Herstellen eines Halbleiterkörpers mit einer Rekombinationszone
DE102010060229B4 (de) Halbleitervorrichtung mit Halbleiterzonen, Herstellungsverfahren hierfür und Integrierte Schaltung
EP1719184B1 (de) Hochvolt-pmos-transistor
DE102012223663B4 (de) Halbleiterbauelement mit einer platzsparenden Randstruktur
DE112011105826B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung selbiger
DE102013007215A1 (de) Leistungsvorrichtung und Herstellungsverfahren hierfür
DE102019115161A1 (de) Leistungsvorrichtung mit superübergang und schottky-diode
DE102008049719A1 (de) Asymmetrische Transistorbauelemente, die durch asymmetrische Abstandshalter und eine geeignete Implantation hergestellt sind
DE102013106795B4 (de) Halbleitervorrichtung mit einem Randgebiet und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112015006631T5 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE112006001791T5 (de) Nicht-Punch-Through Hochspannungs-IGBT für Schaltnetzteile
DE102017117999A1 (de) Ionenimplantationsvorrichtung und verfahren zum herstellen vonhalbleitervorrichtungen
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
DE102004039209B4 (de) Verfahren zur Herstellung einer n-dotierten Feldstoppzone in einem Halbleiterkörper und Halbleiterbauelement mit einer Feldstoppzone
DE102019112985A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen
EP1307923A1 (de) Hochvolt-diode und verfahren zu deren herstellung
DE102016114264A1 (de) Herstellungsverfahren einschliesslich einer aktivierung von dotierstoffen und halbleitervorrichtungen mit steilen übergängen
DE102015118616B3 (de) Latchup-fester Transistor
DE112013000866B4 (de) Siliziumkarbid (SiC)-Halbleitervorrichtungen
DE102007033873A1 (de) Verfahren zur Dotierung eines Halbleiterwafers und Halbleiterbauelement
DE102018123439B4 (de) Leistungshalbleitertransistor, Verfahren zum Verarbeiten eines Leistungshalbleitertransistors und Verfahren zum Produzieren eines Leistungshalbleitertransistors
DE102008050298A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102012003747B4 (de) Ein Verfahren zur Herstellung eines Halbleiterbauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final