DE112006001791T5 - Nicht-Punch-Through Hochspannungs-IGBT für Schaltnetzteile - Google Patents

Nicht-Punch-Through Hochspannungs-IGBT für Schaltnetzteile Download PDF

Info

Publication number
DE112006001791T5
DE112006001791T5 DE112006001791T DE112006001791T DE112006001791T5 DE 112006001791 T5 DE112006001791 T5 DE 112006001791T5 DE 112006001791 T DE112006001791 T DE 112006001791T DE 112006001791 T DE112006001791 T DE 112006001791T DE 112006001791 T5 DE112006001791 T5 DE 112006001791T5
Authority
DE
Germany
Prior art keywords
contact
igbt
semiconductor wafer
collector
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112006001791T
Other languages
English (en)
Other versions
DE112006001791B4 (de
Inventor
Richard Manhattan Beach Francis
Chiu El Segundo Ng
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of DE112006001791T5 publication Critical patent/DE112006001791T5/de
Application granted granted Critical
Publication of DE112006001791B4 publication Critical patent/DE112006001791B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/904—Charge carrier lifetime control

Abstract

Verfahren für die Verarbeitung der Rückseite eines IGBT-Halbleiterplättchens, wobei der IGBT eine Silizium-Halbleiterscheibe von einem der Leitungstypen mit einer Oberseite, die Grenzschichten zur Bildung eines IGBT enthält, und einer Unterseite umfasst, die einen Emitterkontakt aufnimmt, wobei das Verfahren das Implantieren von Atomen einer leichten Spezies in die Unterseite zur Beschädigung des Silizium-Gitters der Halbleiterscheibe bis zu einer vorgegebenen Tiefe, um einen eine reduzierte Träger-Lebensdauer aufweisenden Bereich in der Halbleiterscheibe über die vorgegebene Tiefe zu bilden, und das nachfolgende Bilden eines flachen transparenten Kollektorbereiches des anderen Leitungstyps in der Unterseite des eine verringerte Träger-Lebensdauer aufweisenden Bereichs, und das nachfolgende Bilden eines leitenden Metallkontaktes auf dem Kollektorbereich und danach die Wärmebehandlung des Kontaktes und die Aktivierung des Kollektorbereiches umfasst.

Description

  • Gebiet der Erfindung
  • Die Erfindung bezieht sich auf bipolare Transistoren mit isoliertem Gate (IGBTs) und insbesondere auf eine IGBT-Struktur und einem Herstellungsverfahren für Anwendungen auf Schaltnetzteile (SMPSs).
  • Hintergrund der Erfindung
  • IGBTs sind gut bekannt. IGBTs können für einen Durchgriff- oder für einen Durchgriff-freien (punch-through bzw. non-punch through) Betrieb ausgelegt werden. Eine bekannte IGBT-Struktur und ein Verfahren zu ihrer Herstellung für IGBTs, die für Motorsteuer-Anwendungen eingesetzt werden, verwendet eine Durchgriff-freie (NPT-)Betriebsart, bei der das Bauteil so ausgelegt ist, dass es einen niedrigen Durchlassspannungsabfall (VCEON) aufweist, wenn das Bauteil leitet, auf Kosten einer vergrößerten Abschaltenergie (EOFF).
  • Derartige Bauteile sind nicht sehr gut für die Anwendung bei Schaltnetzteilen angepasst, bei denen die Abschaltenergie EOFF zu einem Minimum gemacht werden sollte, selbst auf Kosten eines höheren Wertes von VCEON.
  • Es würde sehr wünschenswert sein, ein Verfahren zur Erzeugung von Hochspannungs-(beispielsweise 600V) NPT-IGBTs mit einer verringerten EOFF zu schaffen, das keine wesentlichen Verfahrensänderungen gegenüber denen erfordert, die normalerweise für konventionelle IGBTs verwendet werden.
  • Kurze Beschreibung der Erfindung
  • Gemäß der vorliegenden Erfindung wird ein neuartiger NPT-IGBT in einer Halbleiterscheibe mit verringerter Dicke (weniger als ungefähr 100μm dick) erzeugt, der eine transparente P+-Anode (Kollektor) an seiner Rückseite und einen neuartigen Bereich geringer Trägerlebensdauer benachbart zu der transparenten Anode zur Steuerung des Schaltverlustes aufweist. Der Bereich niedriger Trägerlebensdauer wird durch eine Implantation einer leichten Atom-Spezies, vorzugsweise Wasserstoff, gebildet, was bisher lediglich für Durchgriff-(PT-)Bauteile verwendet wurde.
  • Bei einer bevorzugten Ausführungsform der Erfindung weist eine eine verringerte Dicke aufweisende Float-Zonen-Halbleiterscheibe aus N-Leitungstyp-Material mit einer Dicke von 85 Mikrometern ein IGBT-Grenzschichtmuster auf seiner oberen Oberfläche und eine Wasserstoff-Implantation vorzugsweise zwischen ungefähr 1 E11 bis 1 E14 in die Rückseite der Halbleiterscheibe und bis zu einer Tiefe von vorzugsweise 1,0 bis 2,5 Mikrometern zur Bildung eines beschädigten Bereiches mit reduzierter Trägerlebensdauer an der Rückseite der Halbleiterscheibe auf. Als nächstes wird eine transparente P+-Anode von 0,5 Mikrometern durch eine Bor-Implantation mit einer Dosis von vorzugsweise zwischen 5 E13 und 1 E12 auf der unteren Oberfläche ausgebildet.
  • Eine Metallschicht aus Al/Ti/NiV/Ag wird dann auf die Rückseiten-Oberfläche durch Zerstäuben aufgebracht, gefolgt von einer Niedrigtemperatur-Wärmebehandlung (weniger als 400°C für 30 bis 60 Minuten), um übermäßige Schäden zu beseitigen, die durch die erste Implantation hervorgerufen wurden, und um die Wechselwirkung von Al, Si und P-Typ-Dotierungsmitteln zu verbessern, um die rückseitige Grenzschicht zu bilden. Die Halbleiterscheiben können im Vakuum vor der Al-Abscheidung vorgeheizt werden, um dazu beizutragen, dass Implantationsschäden beseitigt werden und die Oberfläche besser für eine starke Al-, Si- und P-Dotierungsmittel-Wechselwirkung vorbereitet wird.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist ein Querschnitt durch eine IGBT-Halbleiterscheibe (oder Plättchen), der einen kleinen Teil (zwei "Zellen") des Bauteils zeigt.
  • Ausführliche Beschreibung der bevorzugten Ausführungsform
  • In 1 ist ein kleiner Teil einer Halbleiterscheibe 10 gezeigt, die eine Vielzahl von gleichzeitig verarbeiteten Halbleiterplättchen enthält, die jeweils identische Grenzschichtmuster haben und nach dem Abschluss der Halbleiterscheiben-Verarbeitung vereinzelt werden. Die Halbleiterscheibe 10 ist ein Float-Zonen- Material vom N-Typ (es wird keine eine Epitaxial-Grenzschicht aufnehmende Schicht benötigt), und sie kann irgendein gewünschtes Grenzschichtmuster auf ihrer oberen Oberfläche aufweisen.
  • Die Halbleiterscheibe weist anfänglich eine konventionelle Dicke auf, beispielsweise 300 Mikrometer, so dass das obere Muster mit konventionellen Verarbeitungs-Ausrüstungen verarbeitet werden kann.
  • So werden mit Abstand angeordnete Basis-(oder Kanal-)Bereiche 20, 21 und 22 in konventioneller Weise implantiert und in die obere Oberfläche der Halbleiterscheibe 10 eindiffundiert. Diese Basisbereiche können konventionelle P+-Hauptkörper zur Verringerung von Rb und eine P--Leitfähigkeit in ihren invertierbaren Kanalbereichen zur Verringerung der Schwellenwertspannung aufweisen.
  • Jeder Basisbereich 20, 21 und 22 nimmt jeweilige N+-Source-Diffusionen 23, 24 und 25 auf, die invertierbare Kanalbereiche definieren, die sich in den Basisbereichen von den Rändern der Sourcen zu den nach außen gerichteten Kanten der Basisbereiche erstrecken. Diese invertierbaren Bereiche werden dann mit konventionellen Gateoxid-Schichten 30, 31 bedeckt, die ihrerseits Silizium-Gate-Elektroden 40 bzw. 41 aufnehmen. Eine Polysiliziumbreite von 8 Mikrometern wird verwendet. (Es sei bemerkt, dass die Basisbereiche 20, 21 und 22 unter Verwendung des Gate-Polysilizium als ein Maskenmuster implantiert werden). Die Gates 40 und 41 werden dann durch Zwischenschicht-Oxide 42 bzw. 43 bedeckt.
  • Eine obere Emitterelektrode 50 wird dann oberhalb der Zwischenschicht-Oxide geformt und sie ergibt in geeigneten flachen Gräben einen Kontakt mit den Sourcebereichen 21, 24, 25 und den P+-Kontaktbereichen der Basisbereiche 20, 21 und 22.
  • Danach wird die obere Oberfläche beispielsweise durch Bedecken mit einem Band geschützt, und die Halbleiterscheibe wird in einem bekannten Schleif- oder Ätz-Verfahren in ihrer Dicke auf einen Wert von weniger als ungefähr 100 Mikrometern, vorzugsweise auf 85 Mikrometer, verringert. Die untere Oberfläche 60 oder die Anodenseite der in ihrer Dicke verringerten Halbleiterscheibe 10 wird dann gemäß der Erfindung verarbeitet.
  • Das Betriebsverhalten eines NPT IGBT hängt sehr stark von dem spezifischer Widerstand des N--Substrates, seiner Dicke und der Injektions-Effizienz der Anode ab. Um eine wünschenswerte Durchbruch-Charakteristik zu erzielen, muss das eine lange Trägerlebensdauer aufweisende N--Substrat eine ausreichende Breite aufweisen, um die Verarmungsschicht zu begrenzen, was das Schaltverhalten beeinflussen kann. Die Erfindung bildet einen eine geringe Trägerlebensdauer aufweisenden Bereich in dem N--Substrat, um die Schaltcharakteristik des IGBT zu verbessern. Dieser Bereich mit geringer Trägerlebensdauer wird durch Implantieren einer leichten Atom-Spezies, beispielsweise Wasserstoff oder Helium gebildet, um eine beschädigte Schicht in der Unterseite der Silizium-Halbleiterscheibe zu bilden. Diese beschädigte Schicht ergibt Rekombinations-Mittelpunkte für die Träger und senkt somit die Trägerlebensdauer. Das Ausmaß der Lebensdauer-Verringerung wird durch die Implantations-Spezies, die Energie, die Dosis und die Wärmebehandlungzyklen nach der Implantation gesteuert.
  • Unter erneuter Bezugnahme auf 1 und gemäß einer ersten Ausführungsform der Erfindung wird eine Implantation einer leichten Spezies, vorzugsweise Wasserstoff, mit einer Energie von 100 bis 1000 KeV und einer Dosis von 1 E10 bis 1 E13 auf die untere Oberfläche 60 angewandt um einen beschädigten Bereich 62 mit niedriger Träger-Lebensdauer bis zu einer Tiefe von 1,0 bis 2,5 Mikrometern zu bilden. Danach wird ein transparenter P+-Anoden-(oder Kollektor-)Bereich 65 durch Implantieren eines Dotierungsmittels vom P-Typ, vorzugsweise Bor, mit einer Energie von 40 bis 100 KeV und einer Dosis von 1 E12 bis 1 E15 in die Rückseite 60 der Halbleiterscheibe 10 bis zu einer Tiefe von ungefähr 0,5 Mikrometern gebildet.
  • Danach wird ein Kollektor-Kontakt 70 durch aufeinanderfolgendes Aufstäuben von Metallschichten aus Al/Ti/NiV/Ag auf die Rückseite der Halbleiterscheibe 10 gebildet. Andere Metalle können nach Wunsch verwendet werden. Auf den Metallzerstäubungs-(oder anderen Abscheidungs-)Prozess folgt eine Wärmebehandlung über 30 bis 60 Minuten bei 200°C bis 400°C. Dieser Wärmebehandlungsprozess beseitigt übermäßige Schäden, die durch die erste Implantation von Wasserstoff oder einer anderen leichten Atom-Spezies hervorgerufen wurden, und verbessert die Wechselwirkung des Aluminium- Kontaktes 70 mit dem Silizium und dem P-Typ-Dotierungsmittel in dem Bereich 65, um die Rückseiten-Grenzschicht und den Kontakt zu bilden.
  • Bei einer zweiten Ausführungsform der Erfindung und nachfolgend zur Bildung des Bereiches 65 wird die Halbleiterscheibe 10 in ein Rückseiten-Metallabscheidungs-Werkzeug überführt und auf 300°C bis 400°C für 30 bis 60 Sekunden im Hochvakuum vorgeheizt. Hierauf folgt die Metallzerstäubung und Wärmebehandlung des Kontaktes 70, wie dies weiter oben beschrieben wurde. Der Vorheizschritt unter Vakuum ist nützlich, um übermäßige Schäden zu beseitigen, die durch die erste Implantation hervorgerufen wurden, und er bereitet die Silizium-Oberfläche 60 für eine starke Al-, Si- und P-Typ-Dotierungsmittel-Wechselwirkung vor, die für die Erzeugung der Anode 65 kritisch ist.
  • Die Verwendung der vorstehend beschriebenen neuartigen Verfahren ermöglicht die Einführung eines Bereiches 62 mit niedriger Trägerlebensdauer in die N--Halbleiterscheibe 10 und ermöglicht die neuartige Kontrolle des VCEON gegenüber Schaltenergie-Kompromisses durch Ändern der zwei Implantationsdosen, ihrer Energie und der Wärmebehandlungs-Temperatur und ermöglicht es, einen NPT IGBT zu schaffen, der sehr gut zur Verwendung in Schaltnetzteilen geeignet ist.
  • Obwohl die vorliegende Erfindung bezüglich spezieller Ausführungsformen beschrieben wurde, sind viele andere Abänderungen und Modifikationen und andere Anwendungen für den Fachmann ersichtlich. Es wird daher bevorzugt, dass die Erfindung nicht durch die hier angegebene spezielle Beschreibung beschränkt ist.
  • Zusammenfassung:
  • Ein Verfahren zur Bildung eines NPT-IGBT in einer dünnen Silizium-Halbleiterscheibe vom N-Leitungstyp, bei dem die untere Oberfläche einer dünnen Silizium-Halbleiterscheibe (100 Mikrometer dick oder weniger) einen flachen Bereich mit reduzierter Träger-Lebensdauer in seiner Unterseite aufweist, die durch eine Implantation von Atomen einer leichten Spezies bis zu einer Tiefe von weniger als ungefähr 2,5 Mikrometern gebildet ist. Ein transparenter P+-Kollektor-Bereich mit einer Tiefe von ungefähr 0,5 Mikrometern wird in der Unterseite des beschädigten Bereiches durch eine Bor-Implantation gebildet. Ein Kollektorkontakt aus Al/Ti/NiV und Ag wird auf den Kollektorbereich aufgesprüht und einer Wärmebehandlung bei 200°C bis 400°C über 30 bis 60 Minuten unterworfen. Ein Wärme-Vorbehandlungsschritt vor dem Aufbringen des Kollektor-Metalls kann im Vakuum bei ungefähr 300°C bis 400°C über 30 bis 60 Sekunden ausgeführt werden.

Claims (15)

  1. Verfahren für die Verarbeitung der Rückseite eines IGBT-Halbleiterplättchens, wobei der IGBT eine Silizium-Halbleiterscheibe von einem der Leitungstypen mit einer Oberseite, die Grenzschichten zur Bildung eines IGBT enthält, und einer Unterseite umfasst, die einen Emitterkontakt aufnimmt, wobei das Verfahren das Implantieren von Atomen einer leichten Spezies in die Unterseite zur Beschädigung des Silizium-Gitters der Halbleiterscheibe bis zu einer vorgegebenen Tiefe, um einen eine reduzierte Träger-Lebensdauer aufweisenden Bereich in der Halbleiterscheibe über die vorgegebene Tiefe zu bilden, und das nachfolgende Bilden eines flachen transparenten Kollektorbereiches des anderen Leitungstyps in der Unterseite des eine verringerte Träger-Lebensdauer aufweisenden Bereichs, und das nachfolgende Bilden eines leitenden Metallkontaktes auf dem Kollektorbereich und danach die Wärmebehandlung des Kontaktes und die Aktivierung des Kollektorbereiches umfasst.
  2. Verfahren nach Anspruch 1, bei der der eine Leitungstyp der N-Typ ist, und bei dem die Halbleiterscheibe eine Dicke von weniger als 100 Mikrometern hat.
  3. Verfahren nach Anspruch 2, bei dem die vorgegebene Tiefe der Beschädigung kleiner als ungefähr 2,5 Mikrometer ist und die Atome der leichten Spezies aus der Gruppe ausgewählt sind, die aus Wasserstoff und Helium besteht.
  4. Verfahren nach Anspruch 3, bei dem der transparente Kollektor durch eine Bor-Implantation mit einer Tiefe von ungefähr 0,5 Mikrometern gebildet ist.
  5. Verfahren nach Anspruch 3, bei dem der Metallkontakt auf dem Kollektor-Bereich eine Al-Schicht in Kontakt mit der Silizium-Halbleiterscheibe einschließt.
  6. Verfahren nach Anspruch 4, bei dem der Metallkontakt auf dem Kollektor-Bereich eine Al-Schicht im Kontakt mit der Silizium-Halbleiterscheibe einschließt.
  7. Verfahren nach Anspruch 5, bei dem die Wärmebehandlung bei ungefähr 200°C bis 400°C über ungefähr 30 bis 60 Minuten ausgeführt wird.
  8. Verfahren nach Anspruch 6, bei dem die Wärmebehandlung bei ungefähr 200°C bis 400°C über ungefähr 30 bis 60 Minuten ausgeführt wird.
  9. Verfahren nach Anspruch 3, bei dem die Implantation der leichten Spezies eine Energie von 100 bis 1000 KeV und eine Dosis von 1 E12 bis 1 E15 Atomen pro cm2 aufweist.
  10. Verfahren nach Anspruch 8, bei dem die Implantation der leichten Spezies eine Energie von 100 bis 1000 KeV und eine Dosis von 1 E12 bis 1 E15 Atomen pro cm2 aufweist.
  11. Verfahren nach Anspruch 1, das weiterhin einen anfänglichen Wärmebehandlungsschritt vor der Ausbildung des leitenden Metallkontaktes durch Erhitzen der Halbleiterscheibe in Vakuum auf 300°C bis 400°C für 30 bis 60 Sekunden einschließt.
  12. Verfahren nach Anspruch 10, das weiterhin einen anfänglichen Wärmebehandlungsschritt vor der Ausbildung des leitenden Metallkontaktes durch Erhitzen des Halbleiterplättchens in Vakuum auf 300°C bis 400°C für 30 bis 60 Sekunden einschließt.
  13. Nicht-Punch-Through-IGBT mit einem Silizium-Halbleiterplättchen, das eine obere und eine untere Oberfläche und eine Dicke von weniger als ungefähr 100 Mikrometern, ein IGBT-Grenzschichtmuster in der oberen Oberfläche des Halbleiterplättchens, die durch einen Anodenkontakt bedeckt ist; eine absichtlich beschädigte flache Schicht aus Silizium, die sich von der unteren Oberfläche des Halbleiterplättchens aus erstreckt und eine niedrigere Träger-Lebensdauer als der Hauptteil der Halbleiterscheibe aufweist; einen transparenten Kollektorbereich, der in der Unterseite der beschädigten Schicht bis zu einer Tiefe von ungefähr 0,5 Mikrometern gebildet ist; und einen Kollektorkontakt auf dem Kollektorkontakt aufweist.
  14. Bauteil nach Anspruch 13, bei dem die absichtlich beschädigte Schicht eine Tiefe in die untere Oberfläche von weniger als ungefähr 2,5 Mikrometern hat.
  15. Bauteil nach Anspruch 14, bei dem die absichtlich beschädigte Schicht durch Implantation beschädigt ist.
DE112006001791.8T 2005-07-27 2006-07-19 Non-Punch-Through Hochspannungs-IGBT für Schaltnetzteile und Verfahren zur Herstellung derselben Expired - Fee Related DE112006001791B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/190,602 US7534666B2 (en) 2005-07-27 2005-07-27 High voltage non punch through IGBT for switch mode power supplies
US11/190,602 2005-07-27
PCT/US2006/028005 WO2007015903A2 (en) 2005-07-27 2006-07-19 High voltage non punch through igbt for switch mode power supplies

Publications (2)

Publication Number Publication Date
DE112006001791T5 true DE112006001791T5 (de) 2008-05-08
DE112006001791B4 DE112006001791B4 (de) 2014-02-13

Family

ID=37694881

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112006001791.8T Expired - Fee Related DE112006001791B4 (de) 2005-07-27 2006-07-19 Non-Punch-Through Hochspannungs-IGBT für Schaltnetzteile und Verfahren zur Herstellung derselben

Country Status (4)

Country Link
US (1) US7534666B2 (de)
JP (1) JP2009503850A (de)
DE (1) DE112006001791B4 (de)
WO (1) WO2007015903A2 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5033335B2 (ja) * 2006-02-21 2012-09-26 ルネサスエレクトロニクス株式会社 半導体装置およびそれを用いたインバータ装置
US7977713B2 (en) * 2008-05-08 2011-07-12 Semisouth Laboratories, Inc. Semiconductor devices with non-punch-through semiconductor channels having enhanced conduction and methods of making
US7994548B2 (en) 2008-05-08 2011-08-09 Semisouth Laboratories, Inc. Semiconductor devices with non-punch-through semiconductor channels having enhanced conduction and methods of making
JP2010109031A (ja) * 2008-10-29 2010-05-13 Sanken Electric Co Ltd 半導体装置及びその製造方法
CN101752415A (zh) * 2008-12-03 2010-06-23 上海芯能电子科技有限公司 一种绝缘栅双极晶体管及其制造方法
JP2011187916A (ja) * 2010-02-12 2011-09-22 Fuji Electric Co Ltd 逆阻止型絶縁ゲートバイポーラトランジスタの製造方法
GB2478590A (en) 2010-03-12 2011-09-14 Precitec Optronik Gmbh Apparatus and method for monitoring a thickness of a silicon wafer
CN104253041A (zh) * 2013-06-27 2014-12-31 无锡华润上华半导体有限公司 非穿通型绝缘栅双极晶体管的制造方法
CN103515226B (zh) * 2013-07-25 2016-04-06 北京工业大学 埋多晶指内透明集电区绝缘栅双极晶体管及制造方法
US10438947B2 (en) 2015-01-13 2019-10-08 Mitsubishi Electric Corporation Semiconductor device, manufacturing method therefor and semiconductor module
CN113851379A (zh) * 2021-09-24 2021-12-28 上海积塔半导体有限公司 Igbt器件及其制作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03171777A (ja) * 1989-11-30 1991-07-25 Toshiba Corp 半導体装置
JPH10284718A (ja) * 1997-04-08 1998-10-23 Fuji Electric Co Ltd 絶縁ゲート型サイリスタ
KR20010034362A (ko) * 1998-11-26 2001-04-25 다니구찌 이찌로오 반도체 장치 및 그 제조방법
JP4088011B2 (ja) * 2000-02-16 2008-05-21 株式会社東芝 半導体装置及びその製造方法
US6482681B1 (en) * 2000-05-05 2002-11-19 International Rectifier Corporation Hydrogen implant for buffer zone of punch-through non epi IGBT
JP2002093813A (ja) * 2000-09-13 2002-03-29 Toyota Motor Corp 半導体装置の製造方法
JP2003069019A (ja) * 2001-08-29 2003-03-07 Toshiba Corp 半導体装置およびその製造方法
US7557386B2 (en) 2006-03-30 2009-07-07 Infineon Technologies Austria Ag Reverse conducting IGBT with vertical carrier lifetime adjustment

Also Published As

Publication number Publication date
DE112006001791B4 (de) 2014-02-13
JP2009503850A (ja) 2009-01-29
WO2007015903A3 (en) 2009-04-23
US7534666B2 (en) 2009-05-19
US20070026577A1 (en) 2007-02-01
WO2007015903A2 (en) 2007-02-08

Similar Documents

Publication Publication Date Title
DE112006001791B4 (de) Non-Punch-Through Hochspannungs-IGBT für Schaltnetzteile und Verfahren zur Herstellung derselben
DE112016001611B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102007036147B4 (de) Verfahren zum Herstellen eines Halbleiterkörpers mit einer Rekombinationszone
EP1342264B1 (de) Schichten in substratscheiben
DE19704996C2 (de) Verfahren zur Herstellung eines IGBT-Bauelementes
DE2711562C3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102007030805B4 (de) Halbleitervorrichtung und Herstellungsverfahren derselben
DE102007020039B4 (de) Verfahren zur Herstellung einer vertikal inhomogenen Platin- oder Goldverteilung in einem Halbleitersubstrat und in einem Halbleiterbauelement, derart hergestelltes Halbleitersubstrat und Halbleiterbauelement
DE102014101951B4 (de) Superjunction-Halbleitervorrichtung mit Implantationszonen und Verfahren zu deren Herstellung
DE102018215731B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102013106946B4 (de) Verfahren zum Bilden von lateral variierenden Dotierungskonzentrationen und eines Halbleiterbauelements
DE4114174A1 (de) Leistungstransistorbauteil sowie verfahren zu seiner herstellung
DE112015000610T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015100340A1 (de) Bipolare halbleitervorrichtung und herstellungsverfahren dafür
DE3037316A1 (de) Verfahren zur herstellung von leistungs-schaltvorrichtungen
DE102015108929A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Feldstoppzone
DE10036891A1 (de) Verfahren zum Herstellen einer Schottky-Diode und einer verwandten Struktur
DE112005001587T9 (de) Verbessertes Verfahren für Resurf-Diffusion für Hochspannungs-Mosfet
DE2502547A1 (de) Halbleiterkoerper mit bipolartransistor und verfahren zu dessen herstellung
DE102007033873A1 (de) Verfahren zur Dotierung eines Halbleiterwafers und Halbleiterbauelement
DE102017128247A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit ersten und zweiten Feldstoppzonenbereichen
DE112013000866T5 (de) SiC Vorrichtung mit hoher Sperrspannung, abgeschlossen durch einen Abflachungskantenabschluss
DE102017212818B4 (de) Halbleiteranordnung
DE102009051317B4 (de) Verfahren zur Herstellung eines Halbleiterbauelement
DE112012001986B4 (de) Bipolares Punch-Through-Halbleiterbauelement und Verfahren zur Herstellung eines derartigen Halbleiterbauelements

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 21/331 AFI20060719BHDE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R020 Patent grant now final

Effective date: 20141114

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AMERICAS CORP., EL SEGUN, US

Free format text: FORMER OWNER: INTERNATIONAL RECTIFIER CORP., EL SEGUNDO, CALIF., US

R082 Change of representative

Representative=s name: DR. WEITZEL & PARTNER PATENT- UND RECHTSANWAEL, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee