JP2010109031A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2010109031A
JP2010109031A JP2008277839A JP2008277839A JP2010109031A JP 2010109031 A JP2010109031 A JP 2010109031A JP 2008277839 A JP2008277839 A JP 2008277839A JP 2008277839 A JP2008277839 A JP 2008277839A JP 2010109031 A JP2010109031 A JP 2010109031A
Authority
JP
Japan
Prior art keywords
layer
crystal defect
active region
defect layer
igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008277839A
Other languages
English (en)
Inventor
Katsuyuki Torii
克行 鳥居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2008277839A priority Critical patent/JP2010109031A/ja
Priority to KR1020117005046A priority patent/KR101222847B1/ko
Priority to US13/120,899 priority patent/US8384123B2/en
Priority to PCT/JP2009/005316 priority patent/WO2010050130A1/ja
Priority to CN200980139284.XA priority patent/CN102171800B/zh
Publication of JP2010109031A publication Critical patent/JP2010109031A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors

Abstract

【課題】高いスイッチング速度と低いオン抵抗とを両立させたＩＧＢＴを得る。
【解決手段】このＩＧＢＴ１０においては、結晶欠陥層２５が、活性領域２０においてはｎ層１０２中に、非活性領域４０においてはｐ型基板１０１中に形成されている。すなわち、活性領域２０における結晶欠陥層２５は、非活性領域４０における結晶欠陥層２５よりも表面からみて浅い位置に形成されている。このＩＧＢＴ１０においては、上記の構成により、正孔注入量が非活性領域４０において少なくされることにより、スイッチング速度が高くなる。一方、活性領域２０における正孔注入量の減少は非活性領域４０よりも小さくなる。従って、この際のオン抵抗の増大は抑制される。
【選択図】図１

Description

本発明は、半導体装置、特に、大電流で動作させることが可能な絶縁ゲートバイポーラトランジスタの構造及びその製造方法に関する。
近年、大電流で駆動することのできる絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：以下、ＩＧＢＴと略）が、スイッチング素子として用いられている。
図４は、典型的なＩＧＢＴ素子の断面構造の一例である。このＩＧＢＴ素子１００においては、バイポーラトランジスタの機能と絶縁ゲート型トランジスタ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＭＯＳＦＥＴ）の機能とが組み合わせられている。ここでは、バイポーラトランジスタのコレクタとなるｐ型基板１０１上にベースとなるｎ層１０２が形成され、エミッタとなるｐ＋層１０３、ｎ＋層１０４、ＭＯＳＦＥＴの一部であるゲート酸化膜１０５、ゲート１０６が表面側（図４中上側）に形成されている。ｐ＋層１０３、ｎ＋層１０４にはエミッタ電極１０７が接続されており、これとゲート１０６との間のショートを防ぐための絶縁層１０８が形成されている。この構造においては、ｎ層１０２、ｎ＋層１０４、ゲート酸化膜１０５、ゲート１０６によってＭＯＳＦＥＴが形成される。このＭＯＳＦＥＴの動作電流がｐ型基板１０１、ｎ層１０２、ｐ＋層１０３によって形成されるｐｎｐ（バイポーラ）トランジスタのベース電流となる。すなわち、ゲート電圧が閾値以上とされてこのＭＯＳＦＥＴがオンとされることによってこのｐｎｐトランジスタもオンとされる。この際、元々のｎ層１０２自身の抵抗は低くなくとも、ｎ層１０２にｐ型基板１０１から正孔が注入されることによって伝導度変調が起こり、その伝導度がｐｎｐトランジスタのオン時には高くなるため、大電流を流す、すなわちオン抵抗を低くすることができる。従って、注入される正孔量を多くすることによって、オン抵抗を低くすることができる。なお、実際には上記の構成のＩＧＢＴ素子１００が同一基板上に複数形成され、これらが並列に接続されることによって特にオン抵抗を低くしている場合が多い。この場合には、同一の半導体基板上に図４の構成のＩＧＢＴ素子１００が複数形成され、これらが並列に接続された構成となる。
一方、このＩＧＢＴ素子１００がオフされる際には、ゲート電圧が閾値よりも小さくされることによりＭＯＳＦＥＴがオフとなり、ベース電流がオフとされる。これにより、ｐｎｐトランジスタもオフとなるが、この際、ｎ層１０２にオン時に存在していた正孔が消滅するまで、電流は流れる。すなわち、この正孔は電子と再結合して消滅するが、これが消滅するまでの間はこのｐｎｐトランジスタは完全にはオフとはならない。従って、このＩＧＢＴのスイッチング速度を向上させるためには、この正孔が消滅するまでの時間（正孔の寿命）を短縮させることが必要になる。
このために、ｎ層１０２における正孔の寿命を短くする構造が提案されている。例えば、特許文献１には、ｎ層中に正孔寿命の短くなる結晶欠陥層をイオン注入によって形成する技術が記載されている。この技術においては、例えば水素やヘリウム等の軽元素をイオン注入することによって特定の深さにおいてのみ結晶欠陥層を形成することができ、この結晶欠陥層において特に正孔寿命を短くすることができることを利用している。また、特許文献２には、同様の結晶欠陥層をｐ型基板側に形成する技術が記載されている。こうした技術を用いることによって、ＩＧＢＴ素子１００のスイッチング性能を向上させることができた。
特開２００１−１０２３９２号公報 特開平４−２６９８７４号公報
しかしながら、ベースとなるｎ層１０２における正孔はスイッチング速度を低下させている一因となる一方で、前記のＩＧＢＴの動作原理より、そのオン抵抗を低くすることにも直接寄与している。従って、このｎ層１０２における正孔の寿命を短くしたり、その注入量を制限することにより、スイッチング速度は向上するが、オン抵抗が高くなる。すなわち、上記の技術においては、スイッチング速度とオン抵抗とはトレードオフの関係にあった。
従って、高いスイッチング速度と低いオン抵抗とを両立させたＩＧＢＴを得ることは困難であった。
本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の半導体装置は、ｐ型基板上にｎ層が形成された構成の半導体基板上に、前記ｐ型基板をコレクタ、前記ｎ層をベースとして、表面側にエミッタ及びゲートが形成された構成の絶縁ゲートバイポーラトランジスタ素子を具備し、前記半導体基板中に結晶欠陥が多く導入された結晶欠陥層が形成された半導体装置であって、前記半導体基板において前記絶縁ゲートバイポーラトランジスタ素子が形成された領域である活性領域における前記結晶欠陥層は、前記半導体基板において前記絶縁ゲートバイポーラトランジスタ素子が形成されていない領域である非活性領域における前記結晶欠陥層よりも前記表面からみて浅い位置に形成されていることを特徴とする。
本発明の半導体装置において、前記非活性領域における正孔注入量が前記活性領域における正孔注入量よりも少なくなるように、前記結晶欠陥層が前記活性領域及び前記非活性領域に形成されていることを特徴とする。
本発明の半導体装置において、前記活性領域において形成された絶縁ゲートバイポーラトランジスタ素子のエミッタに接続されたエミッタ共通電極がニッケル又はニッケルを含む合金を含んで形成されることを特徴とする。
本発明の半導体装置の製造方法は、ｐ型基板上にｎ層が形成された構成の半導体基板上に、前記ｐ型基板をコレクタ、前記ｎ層をベースとして、表面側にエミッタ及びゲートが形成された構成の絶縁ゲートバイポーラトランジスタ素子を具備し、前記半導体基板中に結晶欠陥が多く導入された結晶欠陥層が形成された半導体装置の製造方法であって、前記半導体基板上に前記絶縁ゲートバイポーラトランジスタ素子を形成するトランジスタ形成工程と、前記絶縁ゲートバイポーラトランジスタ素子上において、前記絶縁ゲートバイポーラトランジスタ素子のエミッタに接続されたエミッタ共通電極を形成する電極形成工程と、前記表面側からイオン注入を行うことによって前記結晶欠陥層を前記半導体基板中に形成するイオン注入工程と、を具備することを特徴とする。
本発明は以上のように構成されているので、高いスイッチング速度と低いオン抵抗とを両立させたＩＧＢＴを得ることができる。
以下、本発明の半導体装置を実施するための最良の形態となる絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：以下、ＩＧＢＴと略）につき説明する。このＩＧＢＴ１０の構成の断面図が図１である。
このＩＧＢＴ１０においては、半導体（シリコン）基板１１において、図１中左側に図４と同様の構造のＩＧＢＴ素子１００が複数配列されており、並列に接続されている領域（活性領域２０）が存在する。ただし、これらのＩＧＢＴ素子において、図４における一方のエミッタ領域は隣接するＩＧＢＴ素子と共通化されており、かつエミッタ電極は全てのＩＧＢＴ素子１００において共通化されている。図１中右側はチップ外周部（端部）３０となっており、活性領域２０とチップ外周部３０との間の領域（非活性領域４０）にはＩＧＢＴ素子は形成されていない。その代わりに、チップ外周部３０と活性領域２０との間の間には、耐圧を保持するためのガードリングとして形成されたガードリングｐ層４１が活性領域２０を囲んだ形態で複数形成されている。なお、このガードリングｐ層４１はＩＧＢＴ素子１００の個々の動作には影響しない。また、図１中には他の構成要素も記載されているが、本願発明の内容と直接関係がない構成要素についての説明は省略する。
上記の構造において用いられる半導体基板１１は、コレクタとなるｐ型基板１０１、ベースとなるｎ層１０２の２層から構成されている。すなわち、これらは活性領域２０、非活性領域４０中において一様に存在している。
一方、図４に示されたｐ＋層１０３，ｎ＋層１０４、ゲート酸化膜１０５、ゲート１０６は個々のＩＧＢＴ素子毎に形成されている。ただし、エミッタとなる各ｐ＋層１０３、各ｎ＋層１０４はエミッタ共通電極２１で接続されている。同様に、各ゲート１０６もゲート電極（図示せず）で接続されている。また、エミッタ共通電極２１とゲート電極等がショートしないように、図４における絶縁層が一体化された絶縁層２２が全面に形成されている。この構成により、このＩＧＢＴ１０においては、半導体基板１１上に形成された各ＩＧＢＴ素子１００は並列に接続されて動作する。
ここで、このＩＧＢＴ１０においては、結晶欠陥層２５が、活性領域２０においてはｎ層１０２中に、非活性領域４０においてはｐ型基板１０１中に形成されている。すなわち、活性領域２０における結晶欠陥層２５は、非活性領域４０における結晶欠陥層２５よりも表面からみて浅い位置に形成されている。この結晶欠陥層２５は、特許文献１に記載の素子と同様に、水素やヘリウム等の軽元素をイオン注入することによってｎ層１０２またはｐ型基板１０１中に導入された結晶欠陥が多く導入された層である。この層が形成される深さは、イオン注入された軽元素の飛程によって決まる。また、結晶欠陥層２５は、この深さ（イオンの飛程）を中心として図１中の上下方向に、注入されたイオンの分布に応じた広がりをもち、この広がりが結晶欠陥層２５の厚さとなる。これらはイオン注入条件によって適宜設定できるが、結晶欠陥層２５が形成される深さを活性領域２０と非活性領域４０において変えることが、後述する製造方法によって特に容易に行われる。
すなわち、このＩＧＢＴ１０においても特許文献１等と同様に結晶欠陥層２５を導入しているが、特許文献１に記載の構造とは異なり、活性領域２０と非活性領域４０とで結晶欠陥層２５の形成される箇所（図１中における深さ）を異ならせている。この作用につき以下に説明する。
前記の通り、この結晶欠陥層２５中においては正孔の寿命が短くなるため、この存在によってｎ層１０２への正孔注入量は影響を受ける。この際、結晶欠陥層２５の存在する深さによってその効果は異なる。例えば、結晶欠陥層２５がｎ層１０２中にある場合には、ｐ型基板１０１とｎ層１０２との界面（ｐｎ接合）から注入された正孔はこの結晶欠陥層２５中の結晶欠陥にトラップされる。ただし、この正孔はｐ型基板１０１からｎ層１０２に図１中で下側から上側へ拡散によって注入されたものであるため、このｐｎ接合に近いほどその濃度が高い。従って、この結晶欠陥層２５がこのｐｎ接合に近い箇所にある場合の方が正孔注入量を減少させる効果が大きい。従って、結晶欠陥層２５がｎ層１０２中に形成されている場合には、結晶欠陥層２５がこのｐｎ接合に近い箇所にあるほど注入正孔量は少なくなる。
一方、ｐ型基板１０１中に結晶欠陥層２５が形成された場合、この結晶欠陥層２５においては注入されるべき正孔の数は少ない。従って、この結晶欠陥層２５がｐ型基板１０１中にある場合も、正孔注入量に影響を及ぼす。例えば、結晶欠陥層２５がｐ型基板１０１においてｐｎ接合から離れた箇所にある場合（図１において結晶欠陥層２５が下側にある場合）には、結晶欠陥層２５よりもｐｎ接合に近い結晶欠陥のないｐ層の影響が大きくなるため、結晶欠陥層２５がｐｎ接合から離れるほど正孔注入量は多くなる。すなわち、結晶欠陥層２５がｎ層１０２中にある場合とはそのメカニズムは異なるが、結晶欠陥層２５のｐｎ接合からの距離に応じた正孔注入量の変化は、結晶欠陥層２５がｐ型基板１０１中にある場合でも同様である。
以上より、結晶欠陥層２５がｐｎ接合に近い箇所にある場合には正孔注入量が少なくなり、結晶欠陥層２５がｐ型基板１０１とｎ層１０２との界面から図１における上側あるいは下側に離れた場合には、正孔注入量は多くなる。従って、この結晶欠陥層２５の深さと正孔注入量との関係は、概念的には図２に示す通りになる。ただし、前記の通り、結晶欠陥層２５が正孔注入量に影響を与えるメカニズムはこれがｎ層１０２中にある場合とｐ型基板１０１中にある場合とでは異なるため、ｐｎ接合を中心にして完全に対称な特性とはならない。従って、正孔注入量が最も少なくなる深さはｐｎ接合とは一致せず、その深さは素子構造に影響される。実験的には、この深さに最も大きな影響を与えるのはｐ型基板１０１の不純物濃度であり、これが高い場合には浅くなる傾向がある。具体的には、これが１×１０１８〜１０１９ｃｍ−３の場合に、図２に示すとおり、ｐｎ接合からｐ型基板１０１側に１０μｍ程度の深さであった。
従って、図１に示すように、結晶欠陥層２５が活性領域２０においてはｎ層１０２中に形成され、非活性領域４０においてはｐ型基板１０１中に形成されている場合には、正孔注入量に対する結晶欠陥層２５の影響は非活性領域４０においてより大きくなる。すなわち、ｐ型基板１０１及びｎ層１０２は活性領域２０と非活性領域４０において一様に形成されているものの、ｐ型基板１０１からｎ層１０２へ注入される正孔注入量は非活性領域４０において小さくなる。
ここで、前記の通り、正孔注入量はこのＩＧＢＴ１０のオン抵抗を小さくすることに寄与する一方で、スイッチング速度の低下の原因ともなる。この際、オン抵抗の低下に寄与する、すなわち、動作電流を大きくすることに寄与するのは主にＩＧＢＴ素子１００が形成された箇所（活性領域２０）において注入された正孔であり、非活性領域４０において注入された正孔がこれに寄与する割合は小さい。一方、非活性領域４０において注入された正孔がオフ時に残留していると、ＩＧＢＴ素子１００に流れる電流が減衰しにくく裾を引いた状態となる、すなわち、スイッチング時間が長くなる。すなわち、非活性領域４０において注入された正孔がオン抵抗に与える影響は小さいが、この正孔がスイッチング時間に与える影響は大きい。従って、非活性領域４０における正孔注入量を活性領域２０よりも少なくすれば、オン抵抗を低く保ったままで、スイッチング速度を高めることができる。
このＩＧＢＴ１０においては、上記の構成により、正孔注入量が非活性領域４０において少なくされることにより、スイッチング速度が高くなる。一方、活性領域２０における正孔注入量の減少は非活性領域４０よりも小さくなる。従って、この際のオン抵抗の増大は抑制される。
従って、高いスイッチング速度と低いオン抵抗とを両立させたＩＧＢＴを得ることができる。
なお、上記の例では、活性領域２０における結晶欠陥層２５はｎ層１０２中のｐｎ接合付近に形成され、非活性領域４０中のｐｎ接合付近に形成されていたが、これに限られるものではない。図２の特性において、非活性領域４０中の結晶欠陥層２５の位置における正孔注入量が、活性領域２０中の結晶欠陥層２５の位置における正孔注入量よりも少なくなっている限りにおいて、同様の効果が得られる。例えば、活性領域２０、非活性領域４０のどちらにおいても結晶欠陥層２５はｎ層１０２中に形成され、活性領域２０における結晶欠陥層２５はより浅い位置（図１中の上側）にある場合でも、同様の効果が得られる。また、非活性領域４０中の結晶欠陥層２５がｐｎ接合から１０μｍ程度下側に形成され、活性領域２０中の結晶欠陥層２５がこれよりも浅い位置に形成されている場合でも同様である。従って、非活性領域４０中の結晶欠陥層２５がｐｎ接合から１０μｍ以内の深さに形成され、かつ活性領域２０中の結晶欠陥層２５がこれよりも浅い箇所に形成された場合には、同様の効果を奏する。
また、この構造においては、活性領域２０における正孔注入量が低減されることにより、寄生トランジスタ効果やラッチアップも抑制される。従って、ＩＧＢＴの破壊耐性も向上させることができる。
また、上記の例では、動作が主にｐ型基板１０１（エミッタ）側からの正孔注入量によって決まるノンパンチスルー型の動作をするＩＧＢＴにつき記載した。しかしながら、上記の原理より、動作が主にｎ層１０２中での正孔の寿命によって決まるパンチスルー型の動作をするＩＧＢＴについても、同様に本実施の形態の構成が有効であることは明らかである。また、トレンチ構造を用いてＭＯＳ部を高集積化したトレンチ型ＩＧＢＴに対しても同様に有効であることも明らかである。
また、上記の例では、上記の構造がｐ型基板上に形成されている例につき記載したが、ｐ型基板の代わりにイントリシック基板を用い、これに不純物拡散等を行ってｐ層を形成した上に上記の構造を形成した場合でも、同様の効果を奏することは明らかである。すなわち、半導体基板の構成は上記の動作が行える限りにおいて任意である。
以下、上記のＩＧＢＴ１０の製造方法の一例につき説明する。上記の構造は、以下に述べる製造方法によって特に容易に形成することができる。
図３は、この製造方法を模式的に示す工程断面図である。まず、図３（ａ）に示されるように、ＩＧＢＴにおけるゲートやエミッタ領域等が半導体基板１１上に形成される（トランジスタ形成工程）。この製造工程は例えば特許文献１等に記載のものと同様である。すなわち、シリコンのｐ型基板１０１上にエピタキシャル成長によってｎ層１０２を形成し、これが半導体基板１１となる。その後、ゲート酸化膜１０５を形成した後にホウ素等を選択的にイオン注入することによってｐ＋層１０３を形成し、更にリン、砒素等を同様にイオン注入することによってｎ＋層１０４を形成する。ゲート１０６はゲート酸化膜１０５上に多結晶シリコンをＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等によって形成した後に、これを選択的にエッチングすることによって形成される。
次に、図３（ｂ）に示されるように、各ＩＧＢＴ素子１００を電気的に接続する工程（電極形成工程）を行う。ここでは、全面に絶縁層２２が形成された上で、各ゲート１０６、各ｐ＋層１０３及びｎ＋層１０４に対して導通がとれるように絶縁層２２に対してコンタクト孔が形成され、これを介してゲート電極（図示せず）、エミッタ共通電極２１が形成される。これらの電極を形成するに際しては、例えば、金属材料で構成された層を全面に形成し、その後でリソグラフィ、エッチング（ウェットエッチング、ドライエッチング）を行うことにより、所望のパターンのゲート電極、エミッタ共通電極２１とすることができる。以上の工程は従来より公知の製造工程と同様である。
ここで、ゲート電極は活性領域２０の端のみに形成することによって各ゲート１０６を接続してもよい。これに対して、エミッタ共通電極２１は、図３（ａ）における上側から見て、活性領域２０の大部分を覆い、非活性領域４０は覆っていない形態とする。
次に、図３（ｃ）に示すように、同図中の上側（表面側）から水素やヘリウム等の軽元素をイオン注入する（イオン注入工程）。この際、イオン注入は全面にわたり一様に行われる。すなわち、注入されるイオンのエネルギーは一定であり、照射密度は一様である。
このイオンは半導体基板１１（ｎ層１０２）に到達するが、その際、ｎ層１０２の上に形成されている層を透過した後でｎ層１０２に到達する。ｎ層１０２の上に形成されている層とは、絶縁層２２、ゲート電極、エミッタ共通電極２１等である。ここで、例えば絶縁層２２はＳｉＯ２等の比較的イオン阻止能の低い材料で構成されるため、その影響が小さいのに対して、エミッタ共通電極２１は金属で構成されるため、イオン阻止能が高い。更に、エミッタ共通電極２１は前記の通り、活性領域２０のほぼ全面にわたり形成されている。なお、ｐ＋層１０３及びｎ＋層１０４の主成分はシリコンであり、ｎ層１０２と同様であるため、これらの有無によりｎ層１０２に到達するイオンは影響を受けない。
従って、図３（ｃ）に示されるように、ｎ層１０２中におけるイオンのエネルギーは、エミッタ共通電極２１の存在により減衰され、活性領域２０においては非活性領域４０よりも実効的に低くなる。なお、同図中では矢印の長さをイオンのエネルギーに対応させて表示している。
このイオンのエネルギーが高い場合には深い箇所に結晶欠陥層２５が形成され、低い場合には浅い箇所に結晶欠陥層２５が形成される。従って、図３（ｄ）に示されるように、活性領域２０においては浅い箇所に結晶欠陥層２５が形成され、非活性領域４０には深い箇所に結晶欠陥層２５が形成される。すなわち、図１の形態で結晶欠陥層２５が形成される。
この製造方法においては、イオンをエミッタ共通電極２１を通して注入するために、エミッタ共通電極の材質及び厚さとイオンのエネルギーは、図３（ｄ）の構成が実現されるように設定する。例えば、エミッタ共通電極２１を０．５μｍの厚さのニッケル（Ｎｉ）で構成し、Ｈｅイオンの加速電圧を２０ｋｅＶとして注入する場合、活性領域２０における結晶欠陥層２５は非活性領域４０における結晶欠陥層２５よりも４μｍ程度浅い箇所に形成されるため、この構成が実現できる。
上記の製造方法においては、結晶欠陥層２５を形成するためにイオン注入を行っているが、その際に、新たな工程、例えばリソグラフィ等を用いてイオン注入の際のマスクを形成する工程を行うことなく、結晶欠陥層２５の深さを活性領域２０と非活性領域４０とで異ならせている。従って、単純な工程で図１の構造のＩＧＢＴ１０を製造することができる。あるいは、リソグラフィ等を新たに行うことなしに自己整合的に結晶欠陥層２５を形成することができるため、結晶欠陥層２５の形成される深さを高い精度で活性領域２０においてのみ浅くすることができる。
なお、注入されるイオン種は、特許文献１等に記載の場合と同様に、水素やヘリウム等の軽元素が好ましい。重元素を注入した場合には、結晶欠陥を導入する以外にも、例えば、注入された重元素自身の及ぼす電気的効果や、エミッタ共通電極２１の構成元素がノックオンされてｎ層１０２等に注入されることによる影響が生ずる。
なお、エミッタ共通電極２１の材質、厚さは前記の通りに適宜設定されるが、その構造は、単層構造に限られず、積層構造又は合金を含む構造とすることができる。例えば、Ａｌ、Ａｌ／Ｃｕ、Ａｌ／Ｔｉ／Ｎｉ、Ｔｉ／Ａｌ等の材料及び構造を用いることができる。ただし、Ａｌは軽く、イオンを減速させる効果が小さいため、より重いＮｉ等を用いることが好ましい。従って、この観点からは、エミッタ共通電極２１の中にはＮｉ又はＮｉ合金を含むことが好ましく、Ａｌ／Ｎｉ、Ａｌ／Ｔｉ／Ｎｉ／Ａｕ（Ａｇ）等の積層構造を用いることが好ましい。
なお、実際には活性領域２０上にはエミッタ共通電極２１以外にもゲート１０６、絶縁層２２等が不均一に存在している。しかしながら、特にエミッタ共通電極２１をこうした材料で構成すれば、注入されたイオンにエミッタ共通電極２１以外の構成要素が与える影響は比較的小さくなる。従って、厳密には活性領域２０において結晶欠陥層２５が形成される深さは一様とはならないが、このＩＧＢＴ１０における前記の効果を得ることに対しては、エミッタ共通電極２１以外による大きな影響はない。
また、エミッタ共通電極２１は活性領域２０の広い範囲を覆う形態であることが前記の効果を得る上では好ましいが、必ずしも全面を覆う必要はなく、例えば個々のＩＧＢＴ素子１００の動作に与える影響の大きな箇所にのみ形成した形態としてもよい。
なお、この製造方法によって上記の構成のＩＧＢＴ（半導体装置）を製造することができるが、これに限られるものではなく、結晶欠陥層２５を活性領域２０と非活性領域４０とで異なる深さに形成できれば、他の製造方法を用いることができる。例えば、製造工程は複雑になるものの、半導体基板１１における非活性領域４０の裏面にマスクを形成し、裏面からイオン注入することによっても同様の構造を製造することができる。
本発明の実施の形態に係るＩＧＢＴの構造の断面図である。 半導体基板中において形成された結晶欠陥層の深さと正孔注入量との関係を示す図である。 本発明の実施の形態に係るＩＧＢＴの製造方法を示す工程断面図である。 ＩＧＢＴ素子の構造を示す断面図である。
符号の説明
１０ ＩＧＢＴ（半導体装置）
１１ 半導体基板
２０ 活性領域
２１ エミッタ共通電極
２２、１０８ 絶縁層
２５ 結晶欠陥層
３０ チップ外周部
４０ 非活性領域
４１ ガードリングｐ層
１００ ＩＧＢＴ素子
１０１ ｐ型基板
１０２ ｎ層
１０３ ｐ＋層
１０４ ｎ＋層
１０５ ゲート酸化膜
１０６ ゲート
１０７ エミッタ電極

Claims (4)

  1. ｐ型基板上にｎ層が形成された構成の半導体基板上に、前記ｐ型基板をコレクタ、前記ｎ層をベースとして、表面側にエミッタ及びゲートが形成された構成の絶縁ゲートバイポーラトランジスタ素子を具備し、前記半導体基板中に結晶欠陥が多く導入された結晶欠陥層が形成された半導体装置であって、
    前記半導体基板において前記絶縁ゲートバイポーラトランジスタ素子が形成された領域である活性領域における前記結晶欠陥層は、前記半導体基板において前記絶縁ゲートバイポーラトランジスタ素子が形成されていない領域である非活性領域における前記結晶欠陥層よりも前記表面からみて浅い位置に形成されていることを特徴とする半導体装置。
  2. 前記非活性領域における正孔注入量が前記活性領域における正孔注入量よりも少なくなるように、前記結晶欠陥層が前記活性領域及び前記非活性領域に形成されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記活性領域において形成された絶縁ゲートバイポーラトランジスタ素子のエミッタに接続されたエミッタ共通電極がニッケル又はニッケルを含む合金を含んで形成されることを特徴とする請求項１又は２に記載の半導体装置。
  4. ｐ型基板上にｎ層が形成された構成の半導体基板上に、前記ｐ型基板をコレクタ、前記ｎ層をベースとして、表面側にエミッタ及びゲートが形成された構成の絶縁ゲートバイポーラトランジスタ素子を具備し、前記半導体基板中に結晶欠陥が多く導入された結晶欠陥層が形成された半導体装置の製造方法であって、
    前記半導体基板上に前記絶縁ゲートバイポーラトランジスタ素子を形成するトランジスタ形成工程と、
    前記絶縁ゲートバイポーラトランジスタ素子上において、前記絶縁ゲートバイポーラトランジスタ素子のエミッタに接続されたエミッタ共通電極を形成する電極形成工程と、
    前記表面側からイオン注入を行うことによって前記結晶欠陥層を前記半導体基板中に形成するイオン注入工程と、
    を具備することを特徴とする半導体装置の製造方法。
JP2008277839A 2008-10-29 2008-10-29 半導体装置及びその製造方法 Pending JP2010109031A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008277839A JP2010109031A (ja) 2008-10-29 2008-10-29 半導体装置及びその製造方法
KR1020117005046A KR101222847B1 (ko) 2008-10-29 2009-10-13 반도체 장치 및 그 제조방법
US13/120,899 US8384123B2 (en) 2008-10-29 2009-10-13 Semiconductor device and method for manufacturing same
PCT/JP2009/005316 WO2010050130A1 (ja) 2008-10-29 2009-10-13 半導体装置及びその製造方法
CN200980139284.XA CN102171800B (zh) 2008-10-29 2009-10-13 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008277839A JP2010109031A (ja) 2008-10-29 2008-10-29 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2010109031A true JP2010109031A (ja) 2010-05-13

Family

ID=42128503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008277839A Pending JP2010109031A (ja) 2008-10-29 2008-10-29 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US8384123B2 (ja)
JP (1) JP2010109031A (ja)
KR (1) KR101222847B1 (ja)
CN (1) CN102171800B (ja)
WO (1) WO2010050130A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013009985A1 (de) 2013-06-14 2014-12-18 X-Fab Semiconductor Foundries Ag IGBT-Leistungstransistor für hohe Spannungen in grabenisolierter SOI-Technologie und Verfahren zu seiner Herstellung
WO2015145929A1 (ja) * 2014-03-25 2015-10-01 株式会社デンソー 半導体装置
JP2017059711A (ja) * 2015-09-17 2017-03-23 株式会社デンソー 半導体装置
JP2017059712A (ja) * 2015-09-17 2017-03-23 ローム株式会社 半導体装置および半導体装置の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012134198A (ja) * 2010-12-20 2012-07-12 Mitsubishi Electric Corp 半導体装置およびその製造方法
CN104347403B (zh) * 2013-07-31 2017-11-14 无锡华润上华科技有限公司 一种绝缘栅双极性晶体管的制造方法
CN113571415B (zh) * 2021-09-22 2022-01-11 上海积塔半导体有限公司 Igbt器件及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982807A (ja) * 1995-09-20 1997-03-28 Hitachi Ltd 半導体装置
JPH10270451A (ja) * 1997-03-25 1998-10-09 Rohm Co Ltd 半導体装置およびその製造方法
JP2002368214A (ja) * 2001-06-07 2002-12-20 Denso Corp Ｍｏｓトランジスタ

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2561963B2 (ja) 1989-11-27 1996-12-11 三菱電機株式会社 絶縁ゲート型バイポーラトランジスタおよびその製造方法
JPH04269874A (ja) 1991-02-26 1992-09-25 Toshiba Corp 半導体装置
JP3438971B2 (ja) 1994-12-14 2003-08-18 三洋電機株式会社 縦型ｍｏｓ半導体装置の製造方法
JP2883017B2 (ja) * 1995-02-20 1999-04-19 ローム株式会社 半導体装置およびその製法
KR100485680B1 (ko) 1997-03-25 2005-08-31 롬 가부시키가이샤 반도체장치및그제조방법
JP2001077357A (ja) 1999-08-31 2001-03-23 Toshiba Corp 半導体装置
JP3695249B2 (ja) 1999-09-30 2005-09-14 株式会社日立製作所 半導体装置及びそれを用いた電力変換装置
JP2002093813A (ja) * 2000-09-13 2002-03-29 Toyota Motor Corp 半導体装置の製造方法
JP3885616B2 (ja) 2002-03-08 2007-02-21 富士電機デバイステクノロジー株式会社 半導体装置
JP3952452B2 (ja) * 2002-03-25 2007-08-01 新電元工業株式会社 半導体装置の製造方法
JP4857520B2 (ja) 2004-01-07 2012-01-18 トヨタ自動車株式会社 バイポーラ半導体装置及びその製造方法
JP4910304B2 (ja) * 2005-04-20 2012-04-04 トヨタ自動車株式会社 半導体装置
US7534666B2 (en) * 2005-07-27 2009-05-19 International Rectifier Corporation High voltage non punch through IGBT for switch mode power supplies
DE102006025958B3 (de) * 2006-06-02 2007-10-11 Infineon Technologies Ag Sanft schaltendes Halbleiterbauelement mit hoher Robustheit und geringen Schaltverlusten
DE102007029121B3 (de) * 2007-06-25 2008-11-20 Infineon Technologies Austria Ag Verfahren zur Herstellung eines Halbleiterbauelements, sowie Halbleiterbauelement
DE102007036147B4 (de) * 2007-08-02 2017-12-21 Infineon Technologies Austria Ag Verfahren zum Herstellen eines Halbleiterkörpers mit einer Rekombinationszone
US7687825B2 (en) * 2007-09-18 2010-03-30 Cree, Inc. Insulated gate bipolar conduction transistors (IBCTS) and related methods of fabrication
JP4265684B1 (ja) * 2007-11-07 2009-05-20 トヨタ自動車株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982807A (ja) * 1995-09-20 1997-03-28 Hitachi Ltd 半導体装置
JPH10270451A (ja) * 1997-03-25 1998-10-09 Rohm Co Ltd 半導体装置およびその製造方法
JP2002368214A (ja) * 2001-06-07 2002-12-20 Denso Corp Ｍｏｓトランジスタ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013009985A1 (de) 2013-06-14 2014-12-18 X-Fab Semiconductor Foundries Ag IGBT-Leistungstransistor für hohe Spannungen in grabenisolierter SOI-Technologie und Verfahren zu seiner Herstellung
DE102013009985B4 (de) 2013-06-14 2019-06-13 X-Fab Semiconductor Foundries Ag IGBT-Leistungstransistor, herstellbar in einer grabenisolierten SOI-Technologie und Verfahren zu seiner Herstellung
WO2015145929A1 (ja) * 2014-03-25 2015-10-01 株式会社デンソー 半導体装置
JP2015185742A (ja) * 2014-03-25 2015-10-22 株式会社デンソー 半導体装置
JP2017059711A (ja) * 2015-09-17 2017-03-23 株式会社デンソー 半導体装置
JP2017059712A (ja) * 2015-09-17 2017-03-23 ローム株式会社 半導体装置および半導体装置の製造方法
US10516020B2 (en) 2015-09-17 2019-12-24 Rohm Co., Ltd. Semiconductor device including crystal defect region and method for manufacturing the same

Also Published As

Publication number Publication date
CN102171800A (zh) 2011-08-31
US8384123B2 (en) 2013-02-26
US20110175139A1 (en) 2011-07-21
WO2010050130A1 (ja) 2010-05-06
KR20110036773A (ko) 2011-04-08
KR101222847B1 (ko) 2013-01-16
CN102171800B (zh) 2014-01-29

Similar Documents

Publication Publication Date Title
US8304305B2 (en) Semiconductor component
JP5102411B2 (ja) 半導体装置およびその製造方法
JP4746927B2 (ja) 半導体装置の製造方法
WO2010050130A1 (ja) 半導体装置及びその製造方法
JP2007184486A (ja) 半導体装置
JP2013201360A (ja) 半導体装置
US20120241899A1 (en) Power semiconductor device
JP6621925B2 (ja) 半導体装置及びその製造方法
JP2019003969A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2015177010A (ja) 半導体装置およびその製造方法
US20160240608A1 (en) Field-stop reverse conducting insulated gate bipolar transistor and manufacturing method therefor
JP2018078216A (ja) 半導体装置およびその製造方法
KR20160012879A (ko) 반도체 장치
JP2010267762A (ja) 半導体装置およびその製造方法
JP2023080193A (ja) トレンチ型半導体装置の製造方法
CN111129135A (zh) 半导体装置
JP2005197472A (ja) バイポーラ半導体装置
JP2010267767A (ja) 半導体装置およびその製造方法
CN113809145B (zh) 窄台面绝缘栅双极型晶体管器件及形成方法
JP2004247593A (ja) 半導体装置及びその製造方法
JP2004221370A (ja) 半導体装置
JP2009004763A (ja) 半導体装置
KR101550798B1 (ko) 래치업 억제구조를 가지는 전력용 반도체 장치 및 그 제조방법
JP2006303111A (ja) 半導体素子
WO2023233802A1 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131202

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140624