JPH04269874A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04269874A
JPH04269874A JP3030969A JP3096991A JPH04269874A JP H04269874 A JPH04269874 A JP H04269874A JP 3030969 A JP3030969 A JP 3030969A JP 3096991 A JP3096991 A JP 3096991A JP H04269874 A JPH04269874 A JP H04269874A
Authority
JP
Japan
Prior art keywords
region
anode
type
low
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3030969A
Other languages
English (en)
Inventor
Shinichi Umekawa
梅川 真一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3030969A priority Critical patent/JPH04269874A/ja
Publication of JPH04269874A publication Critical patent/JPH04269874A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thyristors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、特に絶縁ゲ−ト型バイ
ポ−ラトランジスタを構成する半導体装置の改良に関す
る。
【0002】
【従来の技術】一般に、絶縁ゲ−ト型バイポ−ラトラン
ジスタは、いわゆるIGBT(Insulated  
Gate  Bipolar  Transistor
)とも呼ばれており、広くモ−タ制御乃至インバ−タ等
の各種スイッチング素子として実用化されている。通常
、IGBTは、パワ−MOSFETのドレイン領域に連
続して、これと反対導電型のアノ−ド領域を形成したも
のである。従来のNチャネル型IGBTの構造を図6に
示す。
【0003】11は、P+ 型アノ−ド領域、12は、
N+ 型高濃度領域、13は、N− 型高比抵抗領域で
あり、この高比抵抗領域13の表面にP+ 型ベ−ス拡
散層14が形成されている。また、このP+ 型ベ−ス
拡散層14内には、N+ 型ソ−ス拡散層15が形成さ
れている。そして、ソ−ス拡散層15と、表面に露出し
ている高比抵抗領域13との間に挟まれたP+ 型ベ−
ス拡散層14をチャネル領域16として、このチャネル
領域16上にはゲ−ト絶縁膜17を介してゲ−ト電極1
8が配置されている。また、ベ−ス拡散層14とソ−ス
拡散層15上には、これら双方にコンタクトするソ−ス
電極19が形成されている。一方、反対側の表面に露出
しているアノ−ド領域11には、アノ−ド電極20が形
成されている。
【0004】ところで、上記IGBTは、高入力インピ
−ダンス、低オン抵抗という特徴を有している。しかし
、アノ−ド領域11からN− 型高比抵抗領域(ドレイ
ン領域)13へ注入された少数キャリアの一部は、N−
 型高比抵抗領域13に過剰キャリアとして蓄積される
ことが知られている。このため、電流遮断時にゲ−ト電
極18の印加電圧を零にしてチャネルを閉じ、電子の流
れを止めるようにしても、その蓄積された少数キャリア
が排出されるまで、IGBTはオフ状態にならない。さ
らに、N− 型高比抵抗領域13に残る電子は、アノ−
ド領域11を通り抜ける際に、N− 型高比抵抗領域1
3からアノ−ド領域11への少数キャリアの注入を誘起
するため、タ−ンオフ時間を大きくするという欠点があ
る。
【0005】そこで、IGBTのタ−ンオフスピ−ドを
改善すべく考えられた方法が、以下に示すような、ライ
フタイムの制御によりキャリア・ライフタイムを小さく
する手法である。即ち、第1に、ライフタイムを制御す
る方法としては、例えば金(Au)、プラチナ(Pt)
等を用いる重金属拡散法がある。第2に、電子線、中性
子線、γ線、プロトン等の放射線を照射する方法がある
。これにより、キャリア・ライフタイムを小さくするこ
とができる。なお、上記二つのライフタイムの制御手法
は、既にサイリスタやダイオ−ド等の種々の素子に適用
されている。
【0006】しかしながら、これら手法によれば、タ−
ンオフ時間は改善されるが、同時にキャリア・ライフタ
イムの低下を招くため、伝導度や変調度を低下させるこ
とが知られている。この結果、この素子の最大の利点で
ある低オン抵抗特性が悪化するという欠点がある。
【0007】一方、IGBTのドレイン領域中の、N+
 型高濃度領域12又はN− 型高比抵抗領域13内に
、低ライフタイム層を形成するようにプロトンを照射す
る方法が知られている。しかし、この方法では、耐圧特
性の劣化を招くこと、タ−ンオフ時に長いテ−ル電流を
引くこと、及びN− 型高比抵抗領域13中のキャリア
・ライフタイムの低下によりオン抵抗が増大すること等
の問題点が内在する。
【0008】
【発明が解決しようとする課題】このように、ライフタ
イムの制御が素子特性に与える影響は大きく、特に高速
化を狙うためには、ライフタイムの厳しい制御性が要求
される。従って、ライフタイムの制御性が良く、かつス
イッチング特性とオン電圧特性の優れたライフタイムの
制御手法が望まれている。しかしながら、上述したよう
に、現状では、ライフタイムの制御性が良いこと、スイ
ッチング特性とオン電圧特性の優れていることの双方を
満たすライフタイムの制御手法は考えられていない。
【0009】そこで、本発明は、シリコン層の深さ方向
に選択的にライフタイムを制御する粒子を注入すること
により、スイッチング特性とオン電圧特性のトレ−ドオ
フを改善し、低タ−ンオフ時間及び低オン抵抗を達成す
ることを目的とする。
【0010】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置は、第1導電型のアノ−ド領域
と、前記アノ−ド領域上に形成された第2導電型のドレ
イン領域と、前記ドレイン領域の表面領域に形成された
第1導電型のベ−ス領域と、前記ベ−ス領域の表面領域
に形成された第2導電型のソ−ス領域と、少なくとも前
記ソ−ス領域と前記ドレイン領域との間のチャネル領域
上に絶縁膜を介して形成されたゲ−ト電極と、前記べ−
ス領域および前記ソ−ス領域に隣接して形成されたソ−
ス電極と、前記アノ−ド領域に隣接して形成されたアノ
−ド電極と、高エネルギ−粒子の注入により形成され、
少なくとも前記アノ−ド領域内に再結合の数のピ−クを
有するような低ライフタイム層とを備えている。
【0011】
【作用】上記構成によれば、低ライフタイム層がアノ−
ド領域内に形成されている。従って、良好なオン電圧特
性を維持したまま、アノ−ド領域からドレイン領域への
正孔の注入量を十分に抑えることができ、高速スイッチ
ング特性を達成することができる。また、高エネルギ−
粒子をアノ−ド領域側の面から照射し、低ライフタイム
層を形成すれば、ドレイン領域に欠陥が形成されること
はなく、耐圧特性等の劣化も生じない。また、絶縁ゲ−
トトランジスタの閾値電圧特性の変動を起こすこともな
い。
【0012】
【実施例】以下、図面を参照しながら本発明の一実施例
について詳細に説明する。
【0013】図1は、本発明の一実施例に係わるIGB
Tを示すものである。21は、P+型アノ−ド領域であ
り、約140μmの厚さを有する。22は、N+ 型高
濃度領域であり、数μmの厚さを有する。23は、N−
 型高比抵抗領域であり、約100μmの厚さを有する
。この高比抵抗領域23の表面には、P+ 型ベ−ス拡
散層24が形成されている。また、このP+ 型ベ−ス
拡散層24内には、N+ 型ソ−ス拡散層25が形成さ
れている。 そして、ソ−ス拡散層25と、表面に露出している高比
抵抗領域23との間に挟まれたP+ 型ベ−ス拡散層2
4をチャネル領域として、このチャネル領域上にはゲ−
ト絶縁膜26を介してゲ−ト電極27が配置されている
。 また、ベ−ス拡散層24とソ−ス拡散層25上には、こ
れら双方にコンタクトするソ−ス電極28が形成されて
いる。一方、反対側の表面に露出しているアノ−ド領域
21には、アノ−ド電極29が形成されている。
【0014】また、P+ 型アノ−ド領域21内には、
低ライフタイム層30が形成されている。この低ライフ
タイム層30は、例えばプロトンの注入により形成され
、プロトンの加速エネルギ−は、プロトンの注入による
再結合の数のピ−クがP+ 型アノ−ド領域21内、例
えばアノ−ド電極29側から約110μmの位置に存在
するように設定される。
【0015】上記構成のIGBT(発明品)を作製し、
低ライフタイム層がN− 型高比抵抗領域23内に形成
されたIGBT(比較品)とのスイッチング特性の比較
を行ってみた。その結果、図2に示すように、発明品の
タ−ンオフ波形はAのようになり、比較品のタ−ンオフ
波形はBのようになった。つまり、比較品では、従来の
問題点である長いテ−ル電流を形成しているため、タ−
ンオフ時間が長くなっている。これに対し、発明品では
、長いテ−ル電流が形成されておらず、タ−ンオフ時間
が比較品よりも短くなっている。このように、低オン抵
抗特性が発明品と比較品とで同一と考えた場合において
、タ−ンオフ時間は、発明品の方が優れており、従来よ
りもスイッチング特性とオン電圧特性のトレ−ドオフが
改善されたといえる。
【0016】このように、上記構成のIGBTでは、N
− 型高比抵抗領域23内の低ライフタイム層30の存
在により、P+ 型アノ−ド領域21からN− 型高比
抵抗領域(ドレイン領域)23へ正孔を供給する供給能
力が低下し、良好なスイッチング特性が得られる。なお
、正孔の供給能力が低下した原因としては、図3に示す
ように、P+ 型アノ−ド領域21内において、N− 
型高比抵抗領域23側へ移動してくる正孔の大部分が、
低ライフタイム層30に捕獲されるためと考えられる。 このため、低ライフタイム層30とN+ 型高濃度領域
22との間で発生した正孔のみがN− 型高比抵抗領域
23へ蓄積されることとなる。
【0017】なお、上記実施例では、プロトンの注入に
よって低ライフタイム層30を形成しているが、例えば
プロトン、ヘリウム( 3He2+、 4He2+)、
重水素、中性子、水素分子イオン、α粒子等のP+ 型
アノ−ド領域21内に再結合の数のピ−クを形成できる
ような、比較的質量が大きい粒子を使用することもでき
る。
【0018】また、低ライフタイム層30は、P+ 型
アノ−ド領域21内に再結合の数のピ−クを有するよう
に形成されていればよく、N+ 型高濃度領域22側に
寄っているか、アノ−ド電極29側に寄っているかは問
わない。
【0019】さらに、高エネルギ−粒子、例えばプロト
ンの注入は、ソ−ス側の面から行ってもよいし、アノ−
ド側の面から行ってもよい。しかし、ソ−ス側の面から
行った場合には、必然的にプロトンがN− 型高比抵抗
領域23を通過するため、N−型高比抵抗領域23内に
も格子欠陥が形成される。同様に、ゲ−ト絶縁膜26に
もダメ−ジが形成されることが考えられる。これらの欠
陥やダメ−ジは、プロトンの照射後に行われる比較的低
温のアニ−ルによって大部分回復できるが、それでも完
全には回復されない。このため、オン抵抗の増大や動作
閾値電圧の変動等を招くおそれがある。従って、高エネ
ルギ−粒子の照射は、アノ−ド側の面から行うのが最も
効果的である。
【0020】また、本発明では、低ライフタイム層30
は、P+ 型アノ−ド領域21内に局所的に形成されて
いるのがよい。ところが、実際には、プロトンの注入に
よって形成される低ライフタイム層30は、分散(ガウ
ス分布)を持っているため、低ライフタイム層30の一
部がP+ 型アノ−ド領域21外に形成される場合があ
る。 しかし、前述したように、高エネルギ−粒子による再結
合の数のピ−クがP+型アノ−ド領域21内に存在して
いれば、本発明の効果を得ることができる。
【0021】図4および図5は、それぞれ本発明に係わ
るIGBTの変形例を示すものである。図4は、図1に
示す実施例の変形例であり、N+ 型高濃度領域22を
削除したものである。また、図5は、図1に示す実施例
の変形例であり、P+ 型アノ−ド領域21とN+ 型
高濃度領域22との間にP− 型低濃度領域31を設け
たものである。
【0022】ところで、本発明では、低ライフタイム層
30は、N型ドレイン領域側に寄ったP+ 型アノ−ド
領域21内に形成されているのが最もよいが、半導体装
置を作製する際の加工精度等の問題により制御がやや難
しい。そこで、図5に示す変形例では、P+ 型アノ−
ド領域21とN+ 型高濃度領域22との間にP− 型
低濃度領域31を設けている。このP− 型低濃度領域
31に低ライフタイム層30を形成することにより、N
型ドレイン領域への正孔の注入量の制御が容易となり、
図1に示す実施例において低ライフタイム層30をN型
ドレイン領域に寄ったP+型アノ−ド領域21内に形成
した場合と同様の効果を得ることができる。
【0023】
【発明の効果】以上、説明したように、本発明の半導体
装置によれば、次のような効果を奏する。
【0024】低ライフタイム層がP+ 型アノ−ド領域
内に形成されている。従って、良好なオン電圧特性を維
持したまま、P+ 型アノ−ド領域からN型ドレイン領
域への正孔の注入量を抑えることができ、高速スイッチ
ング特性が改善される。しかも、低ライフタイム層は、
基板のアノ−ド側の面からの高エネルギ−粒子の注入に
より形成されている。このため、N型ドレイン領域には
欠陥が形成されず、耐圧特性等の劣化は生じない。また
、絶縁ゲ−トトランジスタの閾値電圧特性の変動を起こ
すこともない。
【図面の簡単な説明】
【図1】本発明の一実施例に係わるIGBTを示す断面
図。
【図2】図1のIGBTのゲ−ト電圧VG ・コレクタ
電流IC と降下時間Tとの関係を示す図。
【図3】本発明の効果を示す図。
【図4】図1のIGBTの変形例を示す断面図。
【図5】図1のIGBTの変形例を示す断面図。
【図6】従来のIGBTを示す断面図。
【符号の説明】
21…P+ 型アノ−ド領域、22…N+ 型高濃度領
域、23…N− 型高比抵抗領域、24…P+ 型ベ−
ス拡散層、25…N+ 型ソ−ス拡散層、26…ゲ−ト
絶縁膜、27…ゲ−ト電極、28…ソ−ス電極、29…
アノ−ド電極、30…低ライフタイム層、31…P− 
型低濃度領域。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】  第1導電型のアノ−ド領域と、前記ア
    ノ−ド領域上に形成された第2導電型のドレイン領域と
    、前記ドレイン領域の表面領域に形成された第1導電型
    のベ−ス領域と、前記ベ−ス領域の表面領域に形成され
    た第2導電型のソ−ス領域と、少なくとも前記ソ−ス領
    域と前記ドレイン領域との間のチャネル領域上に絶縁膜
    を介して形成されたゲ−ト電極と、前記べ−ス領域およ
    び前記ソ−ス領域に隣接して形成されたソ−ス電極と、
    前記アノ−ド領域に隣接して形成されたアノ−ド電極と
    、高エネルギ−粒子の注入により形成され、少なくとも
    前記アノ−ド領域内に再結合の数のピ−クを有するよう
    な低ライフタイム層とを具備することを特徴とする半導
    体装置。
  2. 【請求項2】  前記ドレイン領域は、前記アノ−ド領
    域に隣接する高濃度領域と、この高濃度領域上に形成さ
    れる高比抵抗領域とから構成されていることを特徴とす
    る請求項1記載の半導体装置。
  3. 【請求項3】  前記アノ−ド領域は、前記アノ−ド電
    極に隣接する高濃度領域と、この高濃度領域上に形成さ
    れる低濃度領域とから構成され、前記低濃度領域に前記
    低ライフタイム層の再結合の数のピ−クを有することを
    特徴とする請求項1記載の半導体装置。
  4. 【請求項4】  前記高エネルギ−粒子は、プロトン、
     3He2+、重水素、中性子、水素分子イオンまたは
     4He2+であることを特徴とする請求項1記載の半
    導体装置。
JP3030969A 1991-02-26 1991-02-26 半導体装置 Pending JPH04269874A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3030969A JPH04269874A (ja) 1991-02-26 1991-02-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3030969A JPH04269874A (ja) 1991-02-26 1991-02-26 半導体装置

Publications (1)

Publication Number Publication Date
JPH04269874A true JPH04269874A (ja) 1992-09-25

Family

ID=12318499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3030969A Pending JPH04269874A (ja) 1991-02-26 1991-02-26 半導体装置

Country Status (1)

Country Link
JP (1) JPH04269874A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617641B2 (en) * 2001-01-31 2003-09-09 Kabushiki Kaisha Toshiba High voltage semiconductor device capable of increasing a switching speed
JP2009099920A (ja) * 2007-10-18 2009-05-07 Fumihiko Hirose 電子スイッチ
JP2009283818A (ja) * 2008-05-26 2009-12-03 Sanken Electric Co Ltd 半導体装置およびその製造方法
US8384123B2 (en) 2008-10-29 2013-02-26 Sanken Electric Co., Ltd. Semiconductor device and method for manufacturing same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617641B2 (en) * 2001-01-31 2003-09-09 Kabushiki Kaisha Toshiba High voltage semiconductor device capable of increasing a switching speed
EP1229589B1 (en) * 2001-01-31 2018-04-18 Kabushiki Kaisha Toshiba High voltage semiconductor device
JP2009099920A (ja) * 2007-10-18 2009-05-07 Fumihiko Hirose 電子スイッチ
JP2009283818A (ja) * 2008-05-26 2009-12-03 Sanken Electric Co Ltd 半導体装置およびその製造方法
US8384123B2 (en) 2008-10-29 2013-02-26 Sanken Electric Co., Ltd. Semiconductor device and method for manufacturing same

Similar Documents

Publication Publication Date Title
EP0430237A1 (en) Bipolar device in which carrier lifetime is controlled
JP5033335B2 (ja) 半導体装置およびそれを用いたインバータ装置
US5075751A (en) Semiconductor device
US20130260515A1 (en) Method of manufacturing semiconductor device
JPH09121052A (ja) 半導体装置およびその製造方法
US5025293A (en) Conductivity modulation type MOSFET
US6259123B1 (en) High voltage power MOS device
US6762080B2 (en) Method of manufacturing a semiconductor device having a cathode and an anode from a wafer
JP3519173B2 (ja) 横型半導体装置およびその製造方法
JPH0722198B2 (ja) 絶縁ゲ−ト形バイポ−ラトランジスタ
JP2723936B2 (ja) 半導体素子
Iwamoto et al. A new punch-through IGBT having a new n-buffer layer
JPH04269874A (ja) 半導体装置
US20020031889A1 (en) Method for manufacturing a semiconductor device
Hefner et al. The effect of neutrons on the characteristics of the insulated gate bipolar transistor (IGBT)
JPH01162368A (ja) 半導体装置
Kajiwara et al. High speed high voltage static induction thyristor
JPH04214674A (ja) 絶縁ゲート型バイポーラトランジスタの製造方法
US5144402A (en) Semiconductor switching device and method of controlling a carrier life time in a semiconductor switching device
JP2818959B2 (ja) 絶縁ゲート型バイポーラトランジスタ
Yang et al. Investigation on current crowding effect in IGBTs
JPH0671078B2 (ja) 半導体装置
JPH1022495A (ja) 半導体素子の製造方法
JP3518486B2 (ja) 半導体装置及びその製造方法
JPH04252078A (ja) スイッチング半導体装置の製造方法