JP2818959B2 - 絶縁ゲート型バイポーラトランジスタ - Google Patents
絶縁ゲート型バイポーラトランジスタInfo
- Publication number
- JP2818959B2 JP2818959B2 JP2074034A JP7403490A JP2818959B2 JP 2818959 B2 JP2818959 B2 JP 2818959B2 JP 2074034 A JP2074034 A JP 2074034A JP 7403490 A JP7403490 A JP 7403490A JP 2818959 B2 JP2818959 B2 JP 2818959B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor layer
- semiconductor
- igbt
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 42
- 230000007547 defect Effects 0.000 claims description 28
- 239000013078 crystal Substances 0.000 claims description 27
- 238000010884 ion-beam technique Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 9
- 239000006096 absorbing agent Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 239000000969 carrier Substances 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052734 helium Inorganic materials 0.000 description 4
- 239000001307 helium Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 229910001220 stainless steel Inorganic materials 0.000 description 3
- 239000010935 stainless steel Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 230000005251 gamma ray Effects 0.000 description 2
- 229910001385 heavy metal Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- -1 helium ion Chemical class 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 230000005516 deep trap Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000005865 ionizing radiation Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は絶縁ゲート型バイポーラトランジスタ（In
sulated Gate Bipolar Transistor ;以下、IGBTと称
す）に関し、特にライフタイム制御に伴うターンオフ時
間とオン抵抗とのトレードオフ関係の改善及びスイッチ
ング損失の低減を図るものに関するものである。
sulated Gate Bipolar Transistor ;以下、IGBTと称
す）に関し、特にライフタイム制御に伴うターンオフ時
間とオン抵抗とのトレードオフ関係の改善及びスイッチ
ング損失の低減を図るものに関するものである。
バイポーラトランジスタは、一般に低出力インピーダ
ンスであるが、入力インピーダンスも低い問題がある。
一方、電界効果トランジスタ（以下、MOSFETと称す）は
高入力インピーダンスであるが、出力インピーダンスも
高い問題がある。これらに対し、IGBTはこれら各種トラ
ンジスタのもつ欠点を補うように一体化し、高入力イン
ピーダンスであり、かつ、低出力インピーダンスを実現
しようとするものである。
ンスであるが、入力インピーダンスも低い問題がある。
一方、電界効果トランジスタ（以下、MOSFETと称す）は
高入力インピーダンスであるが、出力インピーダンスも
高い問題がある。これらに対し、IGBTはこれら各種トラ
ンジスタのもつ欠点を補うように一体化し、高入力イン
ピーダンスであり、かつ、低出力インピーダンスを実現
しようとするものである。
すなわち、表面にMOSFETを形成する基板の裏面に、基
板と異なる導電型の高濃度不純物拡散層をつくりこむこ
とによって、バイポーラトランジスタとMOSFETを一体化
し、かつMOSFETがオンすることにより生じる電流をバイ
ポーラトランジスタのベース領域に注入して、注入電流
によりバイポーラトランジスタを制御するものである。
板と異なる導電型の高濃度不純物拡散層をつくりこむこ
とによって、バイポーラトランジスタとMOSFETを一体化
し、かつMOSFETがオンすることにより生じる電流をバイ
ポーラトランジスタのベース領域に注入して、注入電流
によりバイポーラトランジスタを制御するものである。
一般に、IGBT装置は多数のIGBT素子（以下、IGBTセル
と称す）が並列接続された構造を有している。第７図は
従来のｎチャネル型のIGBTセルの構造を示す断面図であ
り、第８図はその等価回路を示す回路図である。
と称す）が並列接続された構造を有している。第７図は
従来のｎチャネル型のIGBTセルの構造を示す断面図であ
り、第８図はその等価回路を示す回路図である。
第７図において、（１）はP+コレクタ層であり、その
一方主面上にはN-エピタキシャル層（２）が形成されて
いる。N-エピタキシャル層（２）の表面の一部領域に
は、Ｐ形不純物を選択的に拡散することによりＰウェル
領域（３）が形成され、さらにこのＰウェル領域（３）
の表面の一部領域には、高濃度のＮ形不純物を選択的に
拡散することによりN+エミッタ領域（４）が形成されて
いる。N-エピタキシャル層（２）の表面とN+エミッタ領
域（４）の表面とで挾まれたＰウェル領域（３）の表面
上にはゲート絶縁膜（５）が形成され、このゲート絶縁
膜（５）は隣接するIGBTセル間で一体となるようN-エピ
タキシャル層（２）の表面上にも形成されている。ゲー
ト絶縁膜（５）上には、例えばポリシリコンから成るゲ
ート電極（６）が形成され、またＰウェル領域（３）お
よびN+エミッタ領域（４）の両方に電気的に接続するよ
うに、例えばアルミニウムなどの金属のエミッタ電極
（７）が形成されている。なお、ゲート電極（６）およ
びエミッタ電極（７）は、絶縁膜（８）を介した多層構
造とすることにより、全IGBTセルに対してそれぞれ共通
に電気的につながった構造となっている。P+コレクタ層
（１）の裏面には金属のコレクタ電極（９）が全IGBTセ
ルに対し一体に形成されている。
一方主面上にはN-エピタキシャル層（２）が形成されて
いる。N-エピタキシャル層（２）の表面の一部領域に
は、Ｐ形不純物を選択的に拡散することによりＰウェル
領域（３）が形成され、さらにこのＰウェル領域（３）
の表面の一部領域には、高濃度のＮ形不純物を選択的に
拡散することによりN+エミッタ領域（４）が形成されて
いる。N-エピタキシャル層（２）の表面とN+エミッタ領
域（４）の表面とで挾まれたＰウェル領域（３）の表面
上にはゲート絶縁膜（５）が形成され、このゲート絶縁
膜（５）は隣接するIGBTセル間で一体となるようN-エピ
タキシャル層（２）の表面上にも形成されている。ゲー
ト絶縁膜（５）上には、例えばポリシリコンから成るゲ
ート電極（６）が形成され、またＰウェル領域（３）お
よびN+エミッタ領域（４）の両方に電気的に接続するよ
うに、例えばアルミニウムなどの金属のエミッタ電極
（７）が形成されている。なお、ゲート電極（６）およ
びエミッタ電極（７）は、絶縁膜（８）を介した多層構
造とすることにより、全IGBTセルに対してそれぞれ共通
に電気的につながった構造となっている。P+コレクタ層
（１）の裏面には金属のコレクタ電極（９）が全IGBTセ
ルに対し一体に形成されている。
N-エピタキシャル層（２）とN+エミッタ領域（４）と
で挾まれたＰウェル領域（３）の表面近傍はｎチャネル
のMOS構造となっており、ゲート端子Ｇを通じてゲート
電極（６）に正電圧を印加することにより、ゲート電極
（６）の直下のＰウェル領域（３）の表面近傍に形成さ
れたチャネルを通じて、電子がN+エミッタ領域（４）よ
りN-エピタキシャル層（２）へと流れる。図示Ieはこの
様にして流れる電子電流を示す。一方、P+コレクタ層
（１）からは少数キャリアである正孔がN-エピタキシャ
ル層（２）に注入され、その一部は上記電子と再結合し
て消滅し、残りは図示の正孔電流IhとしてＰウェル領域
（３）を流れる。この様にIGBTは、基本的にバイポーラ
的な動作をし、N-エピタキシャル層（２）では、電導度
変調の効果から電導度が増大することにより、従来のパ
ワーMOSに比べて低いオン電圧、大きい電流容量を実現
できる利点がある。
で挾まれたＰウェル領域（３）の表面近傍はｎチャネル
のMOS構造となっており、ゲート端子Ｇを通じてゲート
電極（６）に正電圧を印加することにより、ゲート電極
（６）の直下のＰウェル領域（３）の表面近傍に形成さ
れたチャネルを通じて、電子がN+エミッタ領域（４）よ
りN-エピタキシャル層（２）へと流れる。図示Ieはこの
様にして流れる電子電流を示す。一方、P+コレクタ層
（１）からは少数キャリアである正孔がN-エピタキシャ
ル層（２）に注入され、その一部は上記電子と再結合し
て消滅し、残りは図示の正孔電流IhとしてＰウェル領域
（３）を流れる。この様にIGBTは、基本的にバイポーラ
的な動作をし、N-エピタキシャル層（２）では、電導度
変調の効果から電導度が増大することにより、従来のパ
ワーMOSに比べて低いオン電圧、大きい電流容量を実現
できる利点がある。
なお、第８図は前記第７図の素子構造を等価的に表わ
した回路図であり、（10）はN-エピタキシャル層
（２）、Ｐウェル領域（３）およびN+エミッタ領域
（４）より成る寄生NPNトランジスタ、（11）はP+コレ
クタ層（１）、N-エピタキシャル層（２）およびＰウェ
ル領域（３）よりなるPNPトランジスタ、（12）はゲー
ト電極（６）下のＰウェル領域（３）表面をチャネル領
域としたNMOSトランジスタ、RBはＰウェル領域（３）の
拡散抵抗、RLCはPNPトランジスタ（11）のオン抵抗を示
している。
した回路図であり、（10）はN-エピタキシャル層
（２）、Ｐウェル領域（３）およびN+エミッタ領域
（４）より成る寄生NPNトランジスタ、（11）はP+コレ
クタ層（１）、N-エピタキシャル層（２）およびＰウェ
ル領域（３）よりなるPNPトランジスタ、（12）はゲー
ト電極（６）下のＰウェル領域（３）表面をチャネル領
域としたNMOSトランジスタ、RBはＰウェル領域（３）の
拡散抵抗、RLCはPNPトランジスタ（11）のオン抵抗を示
している。
IGBTは上記のような利点がある反面、ターンオフ時に
は正孔電流Ihの減少がMOSFET等に比べて時間的にゆっく
りしているため、動作周波数を上げられない嫌いがあ
る。これは、PNPトランジスタ（11）がオン状態のと
き、そのベース領域となるN-エピタキシャル層（２）内
には電子と正孔とが充満しており、MOSトランジスタ（1
2）をオフさせて、N-エピタキシャル層（２）への電子
の注入を遮断しても、正孔はその移動度の小ささから急
には減少しないことに起因している。
は正孔電流Ihの減少がMOSFET等に比べて時間的にゆっく
りしているため、動作周波数を上げられない嫌いがあ
る。これは、PNPトランジスタ（11）がオン状態のと
き、そのベース領域となるN-エピタキシャル層（２）内
には電子と正孔とが充満しており、MOSトランジスタ（1
2）をオフさせて、N-エピタキシャル層（２）への電子
の注入を遮断しても、正孔はその移動度の小ささから急
には減少しないことに起因している。
このターンオフ時間を短縮させるために従来から大別
して二つの手段が知られている。その一つは金や白金な
どの重金属原子を、所謂ライフタイムキラーとして、PN
Pトランジスタ（11）のベース領域であるN-エピタキシ
ャル層（２）内に導入する手段であり、このライフタイ
ムキラーがN-エピタキシャル層（２）内の電子と正孔の
再結合中心となってこれらのキャリアを短時間内に消滅
させる。
して二つの手段が知られている。その一つは金や白金な
どの重金属原子を、所謂ライフタイムキラーとして、PN
Pトランジスタ（11）のベース領域であるN-エピタキシ
ャル層（２）内に導入する手段であり、このライフタイ
ムキラーがN-エピタキシャル層（２）内の電子と正孔の
再結合中心となってこれらのキャリアを短時間内に消滅
させる。
もう一つは電子線、γ線、中性子線、各種イオン線等
の放射線を照射する手段であり、これらの放射線はN-エ
ピタキシャル層（２）内に深いトラップ準位を導入する
ことから、このトラップ準位がキャリアに対する再結合
中心となるため、ターンオフ時には、キャリアを短時間
内に消滅させることができる。これらの技術はライフタ
イム制御技術と呼ばれ、サイリスタや電力用ダイオード
等種々の素子に適用されている。
の放射線を照射する手段であり、これらの放射線はN-エ
ピタキシャル層（２）内に深いトラップ準位を導入する
ことから、このトラップ準位がキャリアに対する再結合
中心となるため、ターンオフ時には、キャリアを短時間
内に消滅させることができる。これらの技術はライフタ
イム制御技術と呼ばれ、サイリスタや電力用ダイオード
等種々の素子に適用されている。
一般に放射線照射によるライフタイム制御技術は制御
性や再現性の点から重金属拡散に比較して良い結果が得
られている。しかしながら、放射線照射の中で、電子
線、γ線、中性子線を用いた方法では、照射によりN-エ
ピタキシャル層（２）内でのトラップ準位が発生すると
ともに、同時にゲート酸化膜（５）の膜質を変化させて
しまい、結果として 値までも変化させ、その動作信頼
性を低下させる問題がある。この問題はプロトン等の各
種イオン線をコレクタ電極（９）側から照射する方法に
より解決される。すなわち、第４図に示したようにプロ
トン等の各種軽イオン線（50）をコレクタ電極（９）の
形成されている側から照射し、その飛程位置をN-エピタ
キシャル層（２）の中に設定されるように（第７図中破
線で示す）、その加速エネルギーを調整することにより
ゲート絶縁膜（５）及びその他、エミッタ側形成各層
（３），（４）になんら影響を与えることなくライフタ
イム制御を行うことができる。
性や再現性の点から重金属拡散に比較して良い結果が得
られている。しかしながら、放射線照射の中で、電子
線、γ線、中性子線を用いた方法では、照射によりN-エ
ピタキシャル層（２）内でのトラップ準位が発生すると
ともに、同時にゲート酸化膜（５）の膜質を変化させて
しまい、結果として 値までも変化させ、その動作信頼
性を低下させる問題がある。この問題はプロトン等の各
種イオン線をコレクタ電極（９）側から照射する方法に
より解決される。すなわち、第４図に示したようにプロ
トン等の各種軽イオン線（50）をコレクタ電極（９）の
形成されている側から照射し、その飛程位置をN-エピタ
キシャル層（２）の中に設定されるように（第７図中破
線で示す）、その加速エネルギーを調整することにより
ゲート絶縁膜（５）及びその他、エミッタ側形成各層
（３），（４）になんら影響を与えることなくライフタ
イム制御を行うことができる。
更に、プロトン等の各種イオン照射による結晶欠陥
（主に空孔）は第９図に示すように、その飛程Ｄを中心
として、欠陥分布ピーク半値幅Ｗ中に集中的に発生し、
それ以外の場所にはあまり影響を与えない特質をもって
いる。この特質を利用することにより、制御性の高いラ
イフタイム制御を実行することが可能である。例えば、
特開昭64−19771に示されたように、P+コレクタ領域
（第７図のP+コレクタ層（１）に相当）に近いN-ベース
領域（第７図のN-エピタキシャル層（２）に相当）内に
飛程Ｄを設定することにより効果的なライフタイム制御
を行うことができる。これは、MOSFETに近いベース領域
はMOSFETのチャネルから注入されるキャリアが引き金と
なって伝導度変調を生じる上で重要な役割を果たすか
ら、この部分に結晶欠陥を発生させるとオン抵抗を増大
させることになるため、MOSFETのチャネル領域から最も
離れている、P+コレクタ領域に近いN-ベース領域にイオ
ン線の飛程が来るようにするのが望ましいからである。
また、オフ動作時の初期まで引き続いて注入されている
正孔を早く捕捉するためにも、P+コレクタ領域に近いN-
ベース領域で結晶欠陥を集中的に発生させるのは有効で
ある。
（主に空孔）は第９図に示すように、その飛程Ｄを中心
として、欠陥分布ピーク半値幅Ｗ中に集中的に発生し、
それ以外の場所にはあまり影響を与えない特質をもって
いる。この特質を利用することにより、制御性の高いラ
イフタイム制御を実行することが可能である。例えば、
特開昭64−19771に示されたように、P+コレクタ領域
（第７図のP+コレクタ層（１）に相当）に近いN-ベース
領域（第７図のN-エピタキシャル層（２）に相当）内に
飛程Ｄを設定することにより効果的なライフタイム制御
を行うことができる。これは、MOSFETに近いベース領域
はMOSFETのチャネルから注入されるキャリアが引き金と
なって伝導度変調を生じる上で重要な役割を果たすか
ら、この部分に結晶欠陥を発生させるとオン抵抗を増大
させることになるため、MOSFETのチャネル領域から最も
離れている、P+コレクタ領域に近いN-ベース領域にイオ
ン線の飛程が来るようにするのが望ましいからである。
また、オフ動作時の初期まで引き続いて注入されている
正孔を早く捕捉するためにも、P+コレクタ領域に近いN-
ベース領域で結晶欠陥を集中的に発生させるのは有効で
ある。
しかしながら、上記したライフタイム制御は全て、結
晶欠陥をIGBT素子全面に渡って生じさせていることには
変りがないため、この結晶欠陥の発生に伴い、N-エピタ
キシャル層（２）の抵抗値が必然的に上昇し、第８図に
おけるIGBTのオン抵抗RLCが増加してしまう。つまり、I
GBTのオン抵抗とターンオフ時間とはトレードオフの関
係にあり、現状においてそのトレードオフ関係が最適と
はいえない問題点があった。
晶欠陥をIGBT素子全面に渡って生じさせていることには
変りがないため、この結晶欠陥の発生に伴い、N-エピタ
キシャル層（２）の抵抗値が必然的に上昇し、第８図に
おけるIGBTのオン抵抗RLCが増加してしまう。つまり、I
GBTのオン抵抗とターンオフ時間とはトレードオフの関
係にあり、現状においてそのトレードオフ関係が最適と
はいえない問題点があった。
この発明は上記のような問題点を解決するためになさ
れたもので、イオン線などの電離放射線照射を用いたラ
イフタイム制御による、オン抵抗とターンオフ時間との
トレードオフ関係を最善にした構造のIGBTを得ることを
目的とする。
れたもので、イオン線などの電離放射線照射を用いたラ
イフタイム制御による、オン抵抗とターンオフ時間との
トレードオフ関係を最善にした構造のIGBTを得ることを
目的とする。
請求項１に記載の絶縁ゲート型バイポーラトランジス
タは、第１の導電形の第１の半導体層の表面に形成され
た第２の導電形の第２の半導体層と、その第２の半導体
層の表面に選択的に形成された第１の導電形の第１の半
導体領域と、その第１の半導体領域の表面に選択的に形
成された第２の導電形の第２の半導体領域と、その第２
の半導体層と第２の半導体領域とで挟まれた第１の半導
体領域の表面上に形成された絶縁膜と、その絶縁膜上に
形成された制御電極と、第１および第２の半導体領域に
またがって形成された第１の主電極と、第１の半導体層
の裏面上に形成された第２の主電極とを備えている。そ
して、第２の半導体層の第１の半導体層との接合部より
に部分的に第１の結晶欠陥が形成されており、また、平
面的に見て第１の結晶欠陥が形成される第２の半導体層
の領域以外の第１の半導体層のほぼすべての領域に第２
の結晶欠陥が形成されている。
タは、第１の導電形の第１の半導体層の表面に形成され
た第２の導電形の第２の半導体層と、その第２の半導体
層の表面に選択的に形成された第１の導電形の第１の半
導体領域と、その第１の半導体領域の表面に選択的に形
成された第２の導電形の第２の半導体領域と、その第２
の半導体層と第２の半導体領域とで挟まれた第１の半導
体領域の表面上に形成された絶縁膜と、その絶縁膜上に
形成された制御電極と、第１および第２の半導体領域に
またがって形成された第１の主電極と、第１の半導体層
の裏面上に形成された第２の主電極とを備えている。そ
して、第２の半導体層の第１の半導体層との接合部より
に部分的に第１の結晶欠陥が形成されており、また、平
面的に見て第１の結晶欠陥が形成される第２の半導体層
の領域以外の第１の半導体層のほぼすべての領域に第２
の結晶欠陥が形成されている。
請求項１に係る絶縁ゲート型バイポーラトランジスタ
では、第２の半導体層の第１の半導体層との接合部より
に部分的に第１の結晶欠陥が形成されているので、第２
の半導体層に全体的に第１の結晶欠陥が形成されている
場合に比べて、オン抵抗を低減することができ、その結
果、オン抵抗を低減しながら再結合中心となる第１の結
晶欠陥の存在によってターンオフ時間を短くすることが
できる。また、平面的に見て第１の結晶欠陥が形成され
る第２の半導体層の領域以外の第１の半導体層のほぼす
べての領域に第２の結晶欠陥が形成されているので、そ
の第２の結晶欠陥の存在により、ターンオフ時の初期に
第１の半導体層に注入されるホール量が抑制され、その
ためターンオフ時のスイッチングロスを低減することが
でき、その結果この第２の結晶欠陥の存在によってもタ
ーンオフ時間を短縮することができる。そしてこの第２
の結晶欠陥は第１の結晶欠陥が形成される領域以外の平
面領域のほぼすべてに形成されているため第２の結晶欠
陥によるターンオフ時間の短縮効果は第１の結晶欠陥と
第２の結晶欠陥とがほぼ同じ平面領域に形成されている
場合に比べてより大きいと言える。
では、第２の半導体層の第１の半導体層との接合部より
に部分的に第１の結晶欠陥が形成されているので、第２
の半導体層に全体的に第１の結晶欠陥が形成されている
場合に比べて、オン抵抗を低減することができ、その結
果、オン抵抗を低減しながら再結合中心となる第１の結
晶欠陥の存在によってターンオフ時間を短くすることが
できる。また、平面的に見て第１の結晶欠陥が形成され
る第２の半導体層の領域以外の第１の半導体層のほぼす
べての領域に第２の結晶欠陥が形成されているので、そ
の第２の結晶欠陥の存在により、ターンオフ時の初期に
第１の半導体層に注入されるホール量が抑制され、その
ためターンオフ時のスイッチングロスを低減することが
でき、その結果この第２の結晶欠陥の存在によってもタ
ーンオフ時間を短縮することができる。そしてこの第２
の結晶欠陥は第１の結晶欠陥が形成される領域以外の平
面領域のほぼすべてに形成されているため第２の結晶欠
陥によるターンオフ時間の短縮効果は第１の結晶欠陥と
第２の結晶欠陥とがほぼ同じ平面領域に形成されている
場合に比べてより大きいと言える。
以下、この発明の実施例を図について説明する。な
お、従来の技術の説明と重複する部分は、適宜その説明
を省略する。
お、従来の技術の説明と重複する部分は、適宜その説明
を省略する。
第１図はこの発明の一実施例のIGBTの構造を示す断面
図である。図において、（１）〜（９）は従来と同じで
ある。
図である。図において、（１）〜（９）は従来と同じで
ある。
その異なる点は、他主面側におけるコレクタ電極
（９）の表面にアルミニウム等の金属のアブゾーバ（6
0）、更にその表面に微細な開口を形成したステンレス
等のマスク（61）を設け、これらを介してヘリウム等の
軽イオン線（50）を照射して形成させるものである。こ
こで、マスク（61）の微細開口を通過した部分の軽イオ
ン線（50）はＮ−ベース層（２）内に飛程位置が設定さ
れるよう加速エネルギーとアブゾーバ（60）との厚さが
調整される。また、マスク（61）の微細開口を除く領域
を通過した軽イオン線（50）はP+コレクタ層（１）内に
飛程位置が設定されるようマスク（61）の厚さが調整さ
れる。これにより、微細開口のパターンをほぼ反映した
領域を部分的なライフタイム制御が行なわれるものとす
ることができる。第２図は第１図に示すものの等価回路
を示す回路図である。図において、（10），（12）は従
来のものと同じもの、（13）はライフタイム制御されな
い領域に形成された内蔵PNPトランジスタ、（14）は部
分的にライフタイム制御された領域を有する内蔵PNPト
ランジスタである。
（９）の表面にアルミニウム等の金属のアブゾーバ（6
0）、更にその表面に微細な開口を形成したステンレス
等のマスク（61）を設け、これらを介してヘリウム等の
軽イオン線（50）を照射して形成させるものである。こ
こで、マスク（61）の微細開口を通過した部分の軽イオ
ン線（50）はＮ−ベース層（２）内に飛程位置が設定さ
れるよう加速エネルギーとアブゾーバ（60）との厚さが
調整される。また、マスク（61）の微細開口を除く領域
を通過した軽イオン線（50）はP+コレクタ層（１）内に
飛程位置が設定されるようマスク（61）の厚さが調整さ
れる。これにより、微細開口のパターンをほぼ反映した
領域を部分的なライフタイム制御が行なわれるものとす
ることができる。第２図は第１図に示すものの等価回路
を示す回路図である。図において、（10），（12）は従
来のものと同じもの、（13）はライフタイム制御されな
い領域に形成された内蔵PNPトランジスタ、（14）は部
分的にライフタイム制御された領域を有する内蔵PNPト
ランジスタである。
第３図は軽イオン線（50）が部分的に照射されたIGBT
と、軽イオン線（50）が全面照射されたIGBTとのトレー
ドオフ特性について比較した図である。この場合、軽イ
オン線（50）には２価のヘリウムイオン（He2+）を用
い、その加速エネルギーは20MeVである。また、アブゾ
ーバ（60）は厚さが30μｍのアルミニウムで構成し、マ
スク（61）は厚さが50μｍのステンレスで構成したもの
である。マスク（61）に形成した微細開口は２種類あ
り、マスク１は半径γが140μｍの円形窓を、窓間ピッ
チ200μｍで形成したものであり、マスク２は半径γが1
60μｍの円形窓を、窓間ピッチ200μｍで形成したもの
である。
と、軽イオン線（50）が全面照射されたIGBTとのトレー
ドオフ特性について比較した図である。この場合、軽イ
オン線（50）には２価のヘリウムイオン（He2+）を用
い、その加速エネルギーは20MeVである。また、アブゾ
ーバ（60）は厚さが30μｍのアルミニウムで構成し、マ
スク（61）は厚さが50μｍのステンレスで構成したもの
である。マスク（61）に形成した微細開口は２種類あ
り、マスク１は半径γが140μｍの円形窓を、窓間ピッ
チ200μｍで形成したものであり、マスク２は半径γが1
60μｍの円形窓を、窓間ピッチ200μｍで形成したもの
である。
これよりマスク１、マスク２を用いて部分照射したも
のが、全面照射したものに比べて改善されたトレードオ
フ曲線を有することがわかる。
のが、全面照射したものに比べて改善されたトレードオ
フ曲線を有することがわかる。
ところで、第４図は電圧Vonが約3.3VのIGBTの試料に
ついて、全面照射、部分照射したもののターンオフ波形
特性を比較した図である。全面照射したものに対してマ
スク２による部分照射したものでは、テイル電流が減少
しているのがわかる。
ついて、全面照射、部分照射したもののターンオフ波形
特性を比較した図である。全面照射したものに対してマ
スク２による部分照射したものでは、テイル電流が減少
しているのがわかる。
また、第５図は同様にターンオフ時の損失を比較した
図である。マスク（61）の開口が微細化されるにつれ
て、ターンオフ損失は低減しており、マスク２による部
分照射では高温状態（図示TA＝125℃）においても全面
照射の43％までターンオフ損失を低減できるものとなっ
ている。
図である。マスク（61）の開口が微細化されるにつれ
て、ターンオフ損失は低減しており、マスク２による部
分照射では高温状態（図示TA＝125℃）においても全面
照射の43％までターンオフ損失を低減できるものとなっ
ている。
第６図はこの発明の他の実施例のIGBTの構造を示す断
面図である。このものが第１図に示すものと異なる点
は、アブゾーバ（60）、マスク（61）を一主面側におけ
るエミッタ電極（７）上に設置し、それを介して軽イオ
ン線（50）を照射して形成させたものである。この場合
にも、アブゾーバ（60）をアルミニウム等の金属で形成
し、マスク（61）をステンレス等で形成したものを用い
ている。マスク（61）には微細開口が設けられており、
このマスク（61）を介して２価のヘリウムイオン（H
e2+）等の軽イオン線（50）を照射する。このとき、マ
スク（61）の微細開口を除く領域を通過した軽イオン線
（50）は、N-ベース層（２）内のP+コレクタ層（１）と
の接合部寄りの領域に飛程位置が設定されるように、軽
イオンの加速エネルギー条件、アブゾーバ（60）、マス
ク（61）の厚さが調整される。また、マスク（61）の微
細開口を通過した軽イオン線（50）は、P+コレクタ層
（１）内に飛程位置が設定されるようアブゾーバ（60）
の厚さが調整される。このようにして製造されたIGBTの
等価回路は第２図に示すものとなる。従って、このもの
においてもトレードオフ関係、損失等の改善効果は第１
図に示すものと同程度に期待できる。
面図である。このものが第１図に示すものと異なる点
は、アブゾーバ（60）、マスク（61）を一主面側におけ
るエミッタ電極（７）上に設置し、それを介して軽イオ
ン線（50）を照射して形成させたものである。この場合
にも、アブゾーバ（60）をアルミニウム等の金属で形成
し、マスク（61）をステンレス等で形成したものを用い
ている。マスク（61）には微細開口が設けられており、
このマスク（61）を介して２価のヘリウムイオン（H
e2+）等の軽イオン線（50）を照射する。このとき、マ
スク（61）の微細開口を除く領域を通過した軽イオン線
（50）は、N-ベース層（２）内のP+コレクタ層（１）と
の接合部寄りの領域に飛程位置が設定されるように、軽
イオンの加速エネルギー条件、アブゾーバ（60）、マス
ク（61）の厚さが調整される。また、マスク（61）の微
細開口を通過した軽イオン線（50）は、P+コレクタ層
（１）内に飛程位置が設定されるようアブゾーバ（60）
の厚さが調整される。このようにして製造されたIGBTの
等価回路は第２図に示すものとなる。従って、このもの
においてもトレードオフ関係、損失等の改善効果は第１
図に示すものと同程度に期待できる。
なお、上記実施例において、軽イオンとしてヘリウム
を用いた場合について示したが、他の軽イオン、例えば
プロトン等を用いても上記と同様の効果を奏する。
を用いた場合について示したが、他の軽イオン、例えば
プロトン等を用いても上記と同様の効果を奏する。
以上のように、請求項１に記載の発明によれば、第２
の導電形の第２の半導体層内に部分的に第１の結晶欠陥
を形成するとともに、第１の導電形の第１の半導体層内
の第１の結晶欠陥が形成されない平面領域のほぼすべて
に第２の結晶欠陥を形成することによって、その第１お
よび第２の結晶欠陥の相互作用によってターンオフ時間
を著しく短かくすることができ、その結果、スイッチン
グ速度を向上させ、損失が低減された半導体装置を得ら
れる効果がある。
の導電形の第２の半導体層内に部分的に第１の結晶欠陥
を形成するとともに、第１の導電形の第１の半導体層内
の第１の結晶欠陥が形成されない平面領域のほぼすべて
に第２の結晶欠陥を形成することによって、その第１お
よび第２の結晶欠陥の相互作用によってターンオフ時間
を著しく短かくすることができ、その結果、スイッチン
グ速度を向上させ、損失が低減された半導体装置を得ら
れる効果がある。
第１図はこの発明の一実施例であるIGBTを示す断面図、
第２図は第１図に示すものの等価回路を示す回路図、第
３図は軽イオン線が部分的に照射されたIGBTと全面に照
射されたIGBTとのトレードオフ特性について比較した
図、第４図は軽イオン線が部分的、全面的に照射された
IGBTのターンオフで波形特性について比較した図、第５
図は同様にターンオフ時の損失を比較した図、第６図は
この発明の他の実施例のIGBTの構造を示す断面図、第７
図は従来のIGBTの構造を示す断面図、第８図は第７図に
示すものの等価回路図、第９図は照射イオンの飛程とそ
れによって形成される結晶欠陥分布の関係を示す図であ
る。 図において、（１）はP+コレクタ層、（２）はN-ベース
層、（３）はＰウェル領域、（４）はN+エミッタ領域、
（５）はゲート絶縁膜、（６）はゲート電極、（７）は
エミッタ電極、（８）は絶縁膜、（９）はコレクタ電
極、（50）は軽イオン線、（60）はアブゾーバ、（61）
はマスクである。 なお、各図中同一符号は同一、又は相当部分を示す。
第２図は第１図に示すものの等価回路を示す回路図、第
３図は軽イオン線が部分的に照射されたIGBTと全面に照
射されたIGBTとのトレードオフ特性について比較した
図、第４図は軽イオン線が部分的、全面的に照射された
IGBTのターンオフで波形特性について比較した図、第５
図は同様にターンオフ時の損失を比較した図、第６図は
この発明の他の実施例のIGBTの構造を示す断面図、第７
図は従来のIGBTの構造を示す断面図、第８図は第７図に
示すものの等価回路図、第９図は照射イオンの飛程とそ
れによって形成される結晶欠陥分布の関係を示す図であ
る。 図において、（１）はP+コレクタ層、（２）はN-ベース
層、（３）はＰウェル領域、（４）はN+エミッタ領域、
（５）はゲート絶縁膜、（６）はゲート電極、（７）は
エミッタ電極、（８）は絶縁膜、（９）はコレクタ電
極、（50）は軽イオン線、（60）はアブゾーバ、（61）
はマスクである。 なお、各図中同一符号は同一、又は相当部分を示す。
Claims (1)
- 【請求項１】第１の導電形の第１の半導体層の表面に形
成された第２の導電形の第２の半導体層と、前記第２の
半導体層の表面に選択的に形成された第１の導電形の第
１の半導体領域と、前記第１の半導体領域の表面に選択
的に形成された第２の導電形の第２の半導体領域と、前
記第２の半導体層と前記第２の半導体領域とで挟まれた
前記第１の半導体領域の表面上に形成された絶縁膜と、
前記絶縁膜上に形成された制御電極と、前記第１および
第２の半導体領域にまたがって形成された第１の主電極
と、前記第１の半導体層の裏面上に形成された第２の主
電極とを備え、 前記第２の半導体層の前記第１の半導体層との接合部よ
りに部分的に第１の結晶欠陥が形成されており、 平面的に見て前記第１の結晶欠陥が形成される前記第２
の半導体層の領域以外の前記第１の半導体層のほぼすべ
ての領域に第２の結晶欠陥が形成されている、絶縁ゲー
ト型バイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2074034A JP2818959B2 (ja) | 1990-03-22 | 1990-03-22 | 絶縁ゲート型バイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2074034A JP2818959B2 (ja) | 1990-03-22 | 1990-03-22 | 絶縁ゲート型バイポーラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03272184A JPH03272184A (ja) | 1991-12-03 |
| JP2818959B2 true JP2818959B2 (ja) | 1998-10-30 |
Family
ID=13535465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2074034A Expired - Lifetime JP2818959B2 (ja) | 1990-03-22 | 1990-03-22 | 絶縁ゲート型バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2818959B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007103770A (ja) * | 2005-10-06 | 2007-04-19 | Sanken Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
| JP2010147239A (ja) * | 2008-12-18 | 2010-07-01 | Toshiba Corp | 半導体装置及びその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6211017Y2 (ja) * | 1981-01-09 | 1987-03-16 | ||
| US4951110A (en) * | 1987-11-03 | 1990-08-21 | Siemens Aktiengesellschaft | Power semiconductor structural element with four layers |
| JPH07107935B2 (ja) * | 1988-02-04 | 1995-11-15 | 株式会社東芝 | 半導体装置 |
-
1990
- 1990-03-22 JP JP2074034A patent/JP2818959B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03272184A (ja) | 1991-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070080407A1 (en) | Insulated gate bipolar transistor | |
| KR940008261B1 (ko) | 전력용 반도체장치 | |
| US5075751A (en) | Semiconductor device | |
| JPH06204481A (ja) | 絶縁ゲート型半導体装置及びその製造方法 | |
| JPH09121052A (ja) | 半導体装置およびその製造方法 | |
| JP3413021B2 (ja) | 半導体装置 | |
| JP3325752B2 (ja) | 半導体装置およびその製造方法 | |
| JP2946750B2 (ja) | 半導体装置 | |
| JPH09232332A (ja) | 半導体装置 | |
| JP3519173B2 (ja) | 横型半導体装置およびその製造方法 | |
| JP2963204B2 (ja) | 絶縁ゲート型バイポーラトランジスタの製造方法 | |
| JP2818959B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| US6091087A (en) | Insulated gate thyristor | |
| JP2617497B2 (ja) | 半導体装置 | |
| JP2561963B2 (ja) | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 | |
| JP3282550B2 (ja) | 半導体装置およびその製造方法 | |
| JP2964609B2 (ja) | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 | |
| JPH06112494A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH0671078B2 (ja) | 半導体装置 | |
| JPH04269874A (ja) | 半導体装置 | |
| JPH1022495A (ja) | 半導体素子の製造方法 | |
| JPS63288064A (ja) | 複合サイリスタ | |
| JP3185445B2 (ja) | 半導体装置の製造方法 | |
| KR100218262B1 (ko) | 절연 게이트 바이폴라 트랜지스터 | |
| JPH0541524A (ja) | 絶縁ゲート型バイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070828 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080828 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080828 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090828 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090828 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100828 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100828 Year of fee payment: 12 |