JP2964609B2 - 絶縁ゲート型バイポーラトランジスタおよびその製造方法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ワイドベースバイポーラトランジスタのベ
ース電流を内蔵するMOSFETによって供給する絶縁ゲート
型バイポーラトランジスタ（以下IGBTと記す）に関す
る。

〔従来の技術〕

IGBTは、電圧駆動できる電力用スイッチング素子とし
て一般に使われ始めている。そのうち多く使われている
のは、ｎチャネル型IGBTで、これはｎチャネル縦型MOSF
ETのドレイン領域のドレイン電極側にp⁺層を付加したも
のと言うことができ、第２図のような構造を有する。こ
の構造は次のようにして形成できる。すなわち、p⁺基板
21の上に低比抵抗のn⁺層２を積層し、さらにその上に高
比抵抗のn^-層３を積層する。このn^-層３の表面部に選択
的にp⁺層４を形成し、さらにこのp⁺層４の表面部に選択
的にn⁺5を形成する。そして、p⁺層４のうちのn^-層３とn
⁺領域５ではさまれた領域をチャネル領域としてその上
にゲート絶縁膜６を介してゲート端子Ｇに接続されるゲ
ート電極７を形成する。このゲート電極７との間に絶縁
膜８を介してp⁺層４とn⁺層５に接触するソース電極９を
形成し、また、p⁺基板１の表面にドレイン電極10を配置
する。ソース電極９にはソース端子Ｓが、ドレイン電極
10にはドレイン端子Ｄが接続される。

この素子は、ソース電極９を接地しゲート電極７とド
レイン電極10に正の電圧を与えると、n⁺層2,n^-層３をド
レインとし、n⁺層５をソースとし、p⁺層４の上にゲート
絶縁膜６を介してゲート電極７を設けることによって構
成されるMOSFETがオンし、p⁺層の前記チャネル領域を介
してn^-層３に電子が流れ込む。この電子流入に対応して
p⁺基板21からn^-層３に正孔の注入がおこり、n^-層３で伝
導度変調がおこることにより、この領域の抵抗が低くな
る。

〔発明が解決しようとする課題〕

しかし、上記した従来のIGBTは、オン電圧は小さくな
くが、オフ時に電子をドレイン電極10側へ掃き出しても
p⁺層21から正孔の注入がおこるため、n^-層３中に存在す
る少数キャリアである正孔の減少が進まず、スイッチン
グ時間が長いという問題がある。この問題を解決するた
めに、素子に電子線を照射したり、金の拡散を行って電
子と正孔の再結合率を高める方法がある。しかし、これ
らの方法を実行すると、逆にIGBTのオン電圧が高くな
る。すなわち、オン電圧とスイッチング時間はトレード
オフの関係にあり、両特性を同時に改善することは非常
に難しい。

本発明の目的は、上記した従来技術の問題点に鑑み、
オン電圧を高めることなくスイッチング時間を短縮する
ことが可能なIGBTを提供することにある。

〔課題を解決するための手段〕

上記の目的を達成するために、本発明は第一導電型の
第一領域、第一領域の一側の表面部に選択的に形成され
た第二導電型の第二領域、第二領域の表面部に選択的に
形成された高不純物濃度の第一導電型の第三領域、第一
領域の他側に隣接する高不純物濃度の第一導電型の第四
領域、第四領域の表面部に選択的に第一領域に達しない
深さで形成された第二導電型の第五領域、第二領域の表
面の第一領域と第三領域にはさまれた部分の上にゲート
絶縁膜を介して設けられたゲート電極、第二領域表面と
第三領域表面に同時に接触するソース電極ならびに第四
領域表面と第五領域表面に同時に接触し、第四領域との
間にショットキーバリアを形成するドレイン電極を備え
たものとする。

〔作用〕

第一導電型の第二領域の第二導電型の第一領域と第三
領域とにはさまれた部分をチャネル領域としてその上に
ゲート絶縁膜を介してゲート電極を設けることによって
構成されたMOSFETから供給されるキャリアは、第四領域
に入るが、ドレイン電極との間のショットキーバリアに
さえぎられて第五領域との間に接合に沿って流れること
により、第四領域と第五領域の間に電位差が生じ、第五
領域から第四領域を通って第一領域に少数キャリアの注
入が生じる。それによって、従来のIGBTと同様に伝導度
変調がおこり、オン電圧は低下する。一方、ターンオフ
時には、第一領域と第二領域の接合が逆バイアスされる
ことによって空乏層が拡がり、押し出された多数キャリ
アはショットキーバリアに比してはるかに高い電圧によ
り第四領域から直接ドレイン電極へ掃き出される。この
際、ドレイン電極からの少数キャリアの注入はおこら
ず、それまで存在した少数キャリアはソース電極から掃
き出されるので、第一領域中のキャリアは減少し、スイ
ッチング時間が短くなる。

〔実施例〕

第１図は本発明の一実施例のIGBTの構造を示し、第２
図と共通の部分には同一の符号が付されている。第２図
と異なり、p⁺基板21が存在せず、n⁺層２の表面部にp⁺層
１が形成されている。このIGBTは次の工程で製造され
る。

まず、n⁺基板２（第四領域）の上にn^-層３（第一領
域）を、例えばエピタキシャル法で積層する。次に、そ
の上面に酸化膜６（ゲート絶縁膜）を形成した後さらに
ゲート電極７を形成し、その際のパターニング用マスク
を用いてp⁺層４（第二領域）を形成するためのイオン注
入を行う。また、反対側の面からp⁺層１（第五領域）を
形成するためのイオン注入を行う。そして、熱拡散によ
り同時にp⁺層１とp⁺層４を形成する。さらに、ゲート電
極７をマスクとしてのイオン注入と熱拡散により、n⁺層
５（第三領域）を形成する。つづいて絶縁膜８を形成
し、その表面からp⁺層４およびn⁺層５の表面にかけて、
例えばアルミニウム（Al）によりソース電極９を形成す
る。最後に、n⁺層２とショットキーバリアを形成するモ
リブデン（Mo）からなるドレイン電極11をn⁺層２とp⁺層
１に接触させることによりこの素子が完成する。なお、
この実施例の素子には再結合率を高める目的で電子線照
射を行った。

このようにして製造されたIGBTのターンオフ時間を測
定したことろ、0.7μsecであった。これに対し、第２図
に示す従来構造のIGBTに電子線を照射した場合のターン
オフ時間は0.79μsecであった。両者のオン電圧はほぼ
等しかった。また、第１図の構造に金を拡散した別の実
施例のIGBTのターンオフ時間は0.67μsecであったのに
対し、第２図の構造のIGBTに金を拡散したもののターン
オフ時間は0.82μsecであった。オン電圧は差はなかっ
た。なお、ターンオフ時間は、誘導負荷接続時にゲート
が0Vになった時点から、ドレイン電流がオン定常状態の
10％に低下するまでの時間とした。

以上の実施例はｎチャネル型IGBTであるが、ｎ型とｐ
型をすべて入れ換えたｐチャネル型IGBTについても同様
に実施できる。

〔発明の効果〕

以上の説明から明らかなように、本発明によれば、従
来のIGBTの第一導電型の層のMOS構造の設けられる側と
反対のドレイン電極側の第二導電型の層を全面に設けな
いで一部のみとし、その代わりにドレイン電極が第一導
電型の層とショットキーバリアを形成するようにしたこ
とにより、オン時には伝導度変調をおこすキャリアが注
入されるが、オフ時にはそのキャリアの注入がおきない
ようにすることができた。この結果、オン電圧の上昇を
伴うことなくスイッチング時間を短くしたIGBTを得るこ
とができた。

【図面の簡単な説明】

第１図は本発明の一実施例のIGBTの断面図、第２図は従
来構造のIGBTの断面図である。 １……P⁺層、２……n⁺層、３……n^-層、４……P⁺層、５
……n⁺層、６……ゲート酸化膜、７……ゲート電極、９
……ソース電極、11……Mo電極（ドレイン電極）。

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】第一導電型の第一領域、第一領域の一側の
   表面部に選択的に形成された第二導電型の第二領域、第
   二領域の表面部に選択的に形成された高不純物濃度の第
   一導電型の第三領域、第一領域の他側に隣接する高不純
   物濃度の第一導電型の第四領域、第四領域の表面部に選
   択的に第一領域に達しない深さで形成された第二導電型
   の第五領域、第二領域の表面の第一領域と第三領域には
   さまれた部分の上にゲート絶縁膜を介して設けられたゲ
   ート電極、第二領域表面と第三領域表面に同時に接触す
   るソース電極ならびに第四領域との間にショットキーバ
   リアを形成するドレイン電極を備えたことを特徴とする
   絶縁ゲート型バイポーラトランジスタ。
2. 【請求項２】請求項１に記載の絶縁ゲート型バイポーラ
   トランジスタにおいて、ショットキーバリアを形成する
   ドレイン領域としてモリブデン金属膜を用いたことを特
   徴とする絶縁ゲート型バイポーラトランジスタ。
3. 【請求項３】請求項１記載の絶縁ゲート型バイポーラト
   ランジスタにおいて、第一導電型の第一領域のキャリア
   の再結合率を高めるために電子線照射を行うことを特徴
   とする絶縁ゲート型バイポーラトランジスタの製造方
   法。