JPH0467343B2 - - Google Patents

Info

Publication number
JPH0467343B2
JPH0467343B2 JP59052810A JP5281084A JPH0467343B2 JP H0467343 B2 JPH0467343 B2 JP H0467343B2 JP 59052810 A JP59052810 A JP 59052810A JP 5281084 A JP5281084 A JP 5281084A JP H0467343 B2 JPH0467343 B2 JP H0467343B2
Authority
JP
Japan
Prior art keywords
layer
type
source
base layer
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59052810A
Other languages
English (en)
Other versions
JPS60196974A (ja
Inventor
Akio Nakagawa
Kiminori Watanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP59052810A priority Critical patent/JPS60196974A/ja
Priority to GB08505731A priority patent/GB2156151B/en
Priority to DE3509899A priority patent/DE3509899C2/de
Publication of JPS60196974A publication Critical patent/JPS60196974A/ja
Priority to US06/930,083 priority patent/US4680604A/en
Priority to US07/126,309 priority patent/USRE32784E/en
Publication of JPH0467343B2 publication Critical patent/JPH0467343B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thyristors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は電力用スイツチング素子として用いら
れる導電変調型MOSFETに関する。
〔発明の技術的背景とその問題点〕
近年、電力用スイツチング素子として、DSA
（Diffusion Self Align）法によりソースおよび
チヤネル領域を形成するパワーMOSFETが市場
に現われている。しかしこの素子は1000〔Ｖ〕以
上の高耐圧ではオン抵抗が高くなつてしまい、大
電流を流すことが難しい。これに代る有力な素子
として、ドレイン領域にソースとは逆の導電型層
を設けることにより高抵抗層に導電変調をおこさ
せてオン抵抗を下げるようにした、いわゆる導電
変調型MOSFETがある。その基本的な構造を第
１図に示す。１はp+型Si基板であつてこの上に低
不純物濃度のn-型層２が形成され、このn-型層
２の表面にDSA法によりｐ型ベース層３とn+型
ソース層４が形成されている。即ちｐ型ベース層
３を拡散形成した窓をそのままn+型ソース層４
の拡散窓の一部として用いて二重拡散することに
より、ｐ型ベース層３の端部に自己整合的にチヤ
ネル領域５を残した状態でn+ソース層４が形成
される。そして、チヤネル領域５上にはゲート絶
縁膜６を介してゲート電極７が形成され、ソース
層４上にはベース層３上に同時にコンタクトする
ソース電極８が形成される。p+型基板１の裏面
にはドレイン電極９が形成されている。
この導電変調型MOSFETでは、ソース層４か
らチヤネル領域５を通つてn-型層に注入される
電子電流に対して、p+型基板１からn-型層２へ
の正孔注入がおこり、この結果n-型層２には多
量のキヤリア蓄積による導電変調がおこる。n-
型層２に注入された正孔電流はｐ型ベース層３の
ソース層４直下を通り、ソース電極８へ抜ける。
この構造はサイリスタと似ているがサイリスタ
動作をしない。ソース電極８がｐ型ベース層３と
n+型ソース層４を短絡してサイリスタ動作を阻
止しており、ゲート・ソース間電圧を零とすれば
素子はターンオフする。またこの構造は従来のパ
ワーMOSFETとも似ているが、ドレイン領域に
従来のパワーMOSFETとは逆の導電型層を設け
てバイポーラ動作を行わせている点で異なる。
この導電変調型MOSFETは、高耐圧化した場
合にも、従来のパワーMOSFETに比べて導電変
調の結果として十分に低いオン抵抗が得られる。
しかしながらこの導電変調型MOSFETにも未
だ問題がある。即ち素子を流れる電流密度が大き
くなると、ソース層４の下の横方向抵抗による電
圧降下が大きくなる。そしてｐ型ベース層３と
n+型ソース層４の間の接合が順バイアスされる
ようになるとサイリスタ動作に入り、ゲートソー
ス間バイアスを零にしても素子がオフしないいわ
ゆるラツチアツプ現象を生じる。
この問題を解決するために、従来は第２図に示
すように深いp+型層１０を拡散形成して、ｐ型
ベース層３の抵抗を下げることが行われている。
しかしこの方法では、p+型層１０のうちａの
部分は横方向拡散により形成される。またｂの部
分は、チヤネル領域５の不純物濃度を上げないよ
うに、余裕としてとつておくことが必要である。
これらの理由から、n+型ソース層４の直下の領
域を十分に低抵抗化することができない。
〔発明の目的〕
本発明は上記の点に鑑みなされたもので、ソー
ス層直下を効果的に低抵抗化して、大電流領域ま
でラツチアツプ現象を生じないようにした導電変
調型MOSFETを提供することを目的とする。
〔発明の概要〕
本発明は、第１導電型のドレイン層、これに接
する低不純物濃度で第２導電型の第１ベース層、
この第１ベース層表面に選択的に形成された第１
導電型の第２ベース層、この第２ベース層表面に
選択的に拡散形成された第２導電型のソース層、
このソース層と第１ベース層に挟まれた領域の第
２ベース層表面をチヤネル領域としてこの上にゲ
ート絶縁膜を介して形成されたゲート電極とを有
する導電変調型MOSFETにおいて、ソース層の
チヤネル側端部を除く領域に重なるように第２ベ
ース層内にその表面からソース層より深く拡散形
成された第１導電型の高不純物濃度層を有するこ
とを特徴とする。
〔発明の効果〕
本発明によれば、ベース層の横方向抵抗を下げ
るための高不純物濃度層をベース層内部に局限し
て浅く形成するから、この高不純物濃度層の横方
向拡散を小さくすることができ、チヤネル領域近
くまで十分に低抵抗化することができる。また本
発明において、ソース層を3000Å以下、好ましく
は1000〜2500Åと十分に浅くすれば、次のような
効果も得られる。第１に、ソース層が浅いとベー
ス層へのキヤリア注入効率が著るしく低くなり、
サイリスタ動作しにくくなる。第２に、ソース層
を浅くした分だけその下を低抵抗化するための高
不純物濃度層も浅くすることができ、例えばソー
ス層形成後にイオン注入法を用いてその直下にの
み高不純物濃度層を形成することもできる。
ただしラツチアツプ電流を十分増大させる効果
を得るためには高濃度不純物層はベース拡散層の
濃度より充分高くなければならない。ベースとソ
ース接合直下のベースの不純物濃度はFETのし
きい値電圧を１〜3Vにするためにおよそ７×
1016cm-3になつている。充分シート抵抗を下げる
ためにはベース・ソース接合直下で少くともこれ
より１ケタ以上高い７×1017cm-3以上の不純物濃
度が必要である。
例えば７×1016cm-3よりも十分高い１×1019cm-
３の濃度の層（p+層）をソースの下に形成した場
合には、ソース層下の抵抗のうち高濃度p+層の
部分の抵抗は十分低くなるので大部分の抵抗は
p+高濃度層のいれられないチヤンネル近辺のソ
ース層下の抵抗だけとなり、この部分によつて実
現可能な最大のラツチアツプ電流密度が決まる。
この値はおよそ1800A／cm2である。
こうして本発明によれば、1000〔Ａ／cm2〕以上
の電流密度でもラツチアツプ現象を生じない導電
変調型MOSFETを実現することができる。また
本発明によれば、ソース層に重なるよう第２ベー
ス層表面から高不純物濃度層が拡散形成されるた
めに、ソース抵抗が大きくなり、素子チツプ内の
電流バランスがよくなる、高不純物濃度層により
ソース電極の第２ベース層に対するオーミツクコ
ンタクトが良好になる、といつた効果が得られ
る。
〔発明の実施例〕
本発明の一実施例の導電変調型MOSFETを第
３図に示す。これを製造工程に従つて説明する
と、まずドレイン層となるp+型Si基板１１を用意
し、これにエピタキシヤル成長により低不純物濃
度で比抵抗５０〔Ω−cm〕以上の第１ベース層と
してn-型層１２を100〔μm〕程度形成する。次に
このn-型層１２の表面を酸化してゲート酸化膜
１３を形成し、その上に5000〔Å〕のポリSi膜に
よるゲート電極１４を形成する。この後、ゲート
電極１４をマスクとしてボロンを８〔μm〕程度拡
散して第２ベース層としてｐ型ベース層１５を形
成する。次いで、ゲート電極１４による窓より小
さい窓を持つレジストパターンを形成し、これを
マスクとしてドーズ量１×1015cm-2のボロンをイ
オン注入し、これを熱拡散させてp+型層１７を
形成する。引き続きゲート電極１４による窓の中
央部をマスクで覆い、これとゲート電極をマスク
としてドーズ量５×1015cm-2のAsイオン注入を行
い、これを熱拡散させてn+型ソース層１６を形
成する。n+型ソース層１６とn-型層１２に挟ま
れた領域のｐ型ベース層１６の表面がチヤネル領
域２０となる。p+型層１７は、チヤネル領域２
０側端部を除いてn+型ソース層１６に重なり、
n+型ソース層１６より深く形成された状態とな
る。ただしp+型層１７はｐ型ベース層１５の内
部に局限される。この後、CVDにより全面に酸
化膜（図示せず）を形成し、これにコンタクト穴
をあけてＡ膜の蒸着、パターニングによりソー
ス電極１８を形成する。最後に基板１１の裏面に
Ｖ−Ni−Au膜の蒸着によりドレイン電極１９を
形成して完成する。
この実施例によれば、p+型層１７はn+型ソー
ス層１６よりは深いが、ｐ型ベース層１５内に浅
く形成され、その接合の直下の不純物濃度も十分
７×1017cm-3より大きい、例えば５×1018cm-3と
することができる。従つてソース層１６の直下を
チヤネル領域２０の近くまで十分に低抵抗化する
ことができる。この結果、1000〔Ｖ〕以上の高耐
圧を有し、しかもこの場合は1000〔Ａ／cm2〕程度
までサイリスタ動作しない、オン抵抗の十分低い
（例えば１cm2のFETで0.02Ωの）導電変調型
MOSFETが得られる。
本発明は各部の導電型を上記実施例とは逆にし
た場合にも勿論有効である。
さらに、本発明はn-層１２を基板とするウエ
ハにp+層１１を拡散によつて形成した基板を用
いて形成した導電変調型FETにも有効である。
【図面の簡単な説明】
第１図および第２図は従来の導電変調型
MOSFETを示す図、第３図は本発明の一実施例
の導電変調型MOSFETを示す図である。 １１……p+型Si基板、１２……n-型層、１３
……ゲート酸化膜、１４……ゲート電極、１５…
…ｐ型ベース層、１６……n+型ソース層、１７
……p+型層、１８……ソース電極、１９……ド
レイン電極、２０……チヤネル領域。

Claims (1)

  1. 【特許請求の範囲】 １ 第１導電型のドレイン層と、 このドレイン層に接する低不純物濃度で第２導
    電型の第１ベース層と、 この第１ベース層の表面に選択的に形成された
    第２導電型の第２ベース層と、 この第２ベース層の表面に選択的に拡散形成さ
    れた第１導電型のソース層と、 このソース層と前記第１ベース層に挟まれた領
    域の第２ベース層表面をチヤネル領域としてこの
    上にゲート絶縁膜を介して形成されたゲート電極
    と、 前記ソース層のチヤネル側端部を除く領域に重
    なるように前記第２ベース層内にその表面から前
    記ソース層より深く拡散形成された第１導電型の
    高不純物濃度層と、 前記ドレイン層にコンタクトするドレイン電極
    と、 前記ソース層と前記第１導電型の高不純物濃度
    層に同時にコンタクトするソース電極と、 を備えたことを特徴とする導電変調型
    MOSFET。
JP59052810A 1984-03-19 1984-03-19 導電変調型ｍｏｓｆｅｔ Granted JPS60196974A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP59052810A JPS60196974A (ja) 1984-03-19 1984-03-19 導電変調型ｍｏｓｆｅｔ
GB08505731A GB2156151B (en) 1984-03-19 1985-03-06 Conductivity modulated mos transistor device
DE3509899A DE3509899C2 (de) 1984-03-19 1985-03-19 MOS-Transistoranordnung mit veränderlicher Leitfähigkeit
US06/930,083 US4680604A (en) 1984-03-19 1986-11-13 Conductivity modulated MOS transistor device
US07/126,309 USRE32784E (en) 1984-03-19 1987-11-27 Conductivity modulated MOS transistor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59052810A JPS60196974A (ja) 1984-03-19 1984-03-19 導電変調型ｍｏｓｆｅｔ

Publications (2)

Publication Number Publication Date
JPS60196974A JPS60196974A (ja) 1985-10-05
JPH0467343B2 true JPH0467343B2 (ja) 1992-10-28

Family

ID=12925197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59052810A Granted JPS60196974A (ja) 1984-03-19 1984-03-19 導電変調型ｍｏｓｆｅｔ

Country Status (4)

Country Link
US (2) US4680604A (ja)
JP (1) JPS60196974A (ja)
DE (1) DE3509899C2 (ja)
GB (1) GB2156151B (ja)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5212396A (en) * 1983-11-30 1993-05-18 Kabushiki Kaisha Toshiba Conductivity modulated field effect transistor with optimized anode emitter and anode base impurity concentrations
US4587713A (en) * 1984-02-22 1986-05-13 Rca Corporation Method for making vertical MOSFET with reduced bipolar effects
JPH0618255B2 (ja) * 1984-04-04 1994-03-09 株式会社東芝 半導体装置
US4672407A (en) * 1984-05-30 1987-06-09 Kabushiki Kaisha Toshiba Conductivity modulated MOSFET
US4963951A (en) * 1985-11-29 1990-10-16 General Electric Company Lateral insulated gate bipolar transistors with improved latch-up immunity
EP0229362B1 (en) * 1986-01-10 1993-03-17 General Electric Company Semiconductor device and method of fabrication
JPH0758782B2 (ja) * 1986-03-19 1995-06-21 株式会社東芝 半導体装置
US4962411A (en) * 1986-03-21 1990-10-09 Nippondenso Co., Ltd. Semiconductor device with current detecting function
JP2746325B2 (ja) * 1986-09-24 1998-05-06 富士電機株式会社 伝導度変調型たて型ｍｏｓ−ｆｅｔ
JPS6381862A (ja) * 1986-09-25 1988-04-12 Fuji Electric Co Ltd 絶縁ゲ−ト型バイポ−ラトランジスタ
US5132767A (en) * 1986-09-30 1992-07-21 Kabushiki Kaisha Toshiba Double gate GTO thyristor
JPS63122277A (ja) * 1986-11-12 1988-05-26 Fuji Electric Co Ltd 縦型ｍｏｓｆｅｔ
JPH07123166B2 (ja) * 1986-11-17 1995-12-25 日産自動車株式会社 電導度変調形ｍｏｓｆｅｔ
JPS63141375A (ja) * 1986-12-03 1988-06-13 Fuji Electric Co Ltd 絶縁ゲ−ト電界効果トランジスタ
US5144401A (en) * 1987-02-26 1992-09-01 Kabushiki Kaisha Toshiba Turn-on/off driving technique for insulated gate thyristor
JPH0821713B2 (ja) * 1987-02-26 1996-03-04 株式会社東芝 導電変調型ｍｏｓｆｅｔ
JP2579979B2 (ja) * 1987-02-26 1997-02-12 株式会社東芝 半導体素子の製造方法
US5237186A (en) * 1987-02-26 1993-08-17 Kabushiki Kaisha Toshiba Conductivity-modulation metal oxide field effect transistor with single gate structure
US5105243A (en) * 1987-02-26 1992-04-14 Kabushiki Kaisha Toshiba Conductivity-modulation metal oxide field effect transistor with single gate structure
JPH01225164A (ja) * 1988-03-03 1989-09-08 Fuji Electric Co Ltd 絶縁ゲートｍｏｓｆｅｔの製造方法
US4821095A (en) * 1987-03-12 1989-04-11 General Electric Company Insulated gate semiconductor device with extra short grid and method of fabrication
JP2786196B2 (ja) * 1987-07-21 1998-08-13 株式会社デンソー 絶縁ゲート型半導体装置
JPS6449273A (en) * 1987-08-19 1989-02-23 Mitsubishi Electric Corp Semiconductor device and its manufacture
US5118638A (en) * 1988-03-18 1992-06-02 Fuji Electric Co., Ltd. Method for manufacturing MOS type semiconductor devices
JPH0687504B2 (ja) * 1988-04-05 1994-11-02 株式会社東芝 半導体装置
JPH0777262B2 (ja) * 1988-04-19 1995-08-16 日本電気株式会社 縦型電界効果トランジスタ
JP2698645B2 (ja) * 1988-05-25 1998-01-19 株式会社東芝 Ｍｏｓｆｅｔ
JPH0828506B2 (ja) * 1988-11-07 1996-03-21 三菱電機株式会社 半導体装置およびその製造方法
US4958211A (en) * 1988-09-01 1990-09-18 General Electric Company MCT providing turn-off control of arbitrarily large currents
US4901127A (en) * 1988-10-07 1990-02-13 General Electric Company Circuit including a combined insulated gate bipolar transistor/MOSFET
US5171696A (en) * 1988-11-07 1992-12-15 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
EP0371785B1 (en) * 1988-11-29 1996-05-01 Kabushiki Kaisha Toshiba Lateral conductivity modulated MOSFET
JPH0783122B2 (ja) * 1988-12-01 1995-09-06 富士電機株式会社 半導体装置の製造方法
JPH02208976A (ja) * 1989-02-09 1990-08-20 Nissan Motor Co Ltd 電導度変調型ｍｏｓｆｅｔ
DE4006886A1 (de) * 1989-03-06 1990-09-13 Fuji Electric Co Ltd Halbleiter-vorrichtung mit einem mis-feldeffekt-transistor von der art einer leitfaehigkeits-modulation
JPH02312280A (ja) * 1989-05-26 1990-12-27 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ
US5072267A (en) * 1989-06-28 1991-12-10 Nec Corporation Complementary field effect transistor
US4970173A (en) * 1989-07-03 1990-11-13 Motorola, Inc. Method of making high voltage vertical field effect transistor with improved safe operating area
DE69029180T2 (de) * 1989-08-30 1997-05-22 Siliconix Inc Transistor mit Spannungsbegrenzungsanordnung
US5005061A (en) * 1990-02-05 1991-04-02 Motorola, Inc. Avalanche stress protected semiconductor device having variable input impedance
JP3190057B2 (ja) * 1990-07-02 2001-07-16 株式会社東芝 複合集積回路装置
EP0481153B1 (en) * 1990-10-16 1997-02-12 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Process for the accomplishment of power MOS transistors with vertical current flow
DE69131376T2 (de) * 1990-12-21 1999-10-21 Siliconix Inc Verfahren zur Herstellung von doppelt-diffundierten integrierten MOSFET-Zellen
DE69228721T2 (de) * 1991-06-10 1999-10-21 Toshiba Kawasaki Kk Thyristor mit isoliertem Gate
US5428228A (en) * 1991-06-10 1995-06-27 Kabushiki Kaisha Toshiba Method of operating thyristor with insulated gates
JPH05160407A (ja) * 1991-12-09 1993-06-25 Nippondenso Co Ltd 縦型絶縁ゲート型半導体装置およびその製造方法
US5268586A (en) * 1992-02-25 1993-12-07 North American Philips Corporation Vertical power MOS device with increased ruggedness and method of fabrication
JPH06244429A (ja) * 1992-12-24 1994-09-02 Mitsubishi Electric Corp 絶縁ゲート型半導体装置及びその製造方法
JPH06244430A (ja) * 1993-02-16 1994-09-02 Fuji Electric Co Ltd 半導体装置
US5405794A (en) * 1994-06-14 1995-04-11 Philips Electronics North America Corporation Method of producing VDMOS device of increased power density
US5701023A (en) * 1994-08-03 1997-12-23 National Semiconductor Corporation Insulated gate semiconductor device typically having subsurface-peaked portion of body region for improved ruggedness
US5605855A (en) * 1995-02-28 1997-02-25 Motorola Inc. Process for fabricating a graded-channel MOS device
WO1999056323A1 (fr) 1998-04-27 1999-11-04 Mitsubishi Denki Kabushiki Kaisha Dispositif semi-conducteur et son procede de fabrication
JP4357127B2 (ja) 2000-03-03 2009-11-04 株式会社東芝 半導体装置
US6583024B1 (en) * 2001-12-06 2003-06-24 Seh America, Inc. High resistivity silicon wafer with thick epitaxial layer and method of producing same
US7279743B2 (en) 2003-12-02 2007-10-09 Vishay-Siliconix Closed cell trench metal-oxide-semiconductor field effect transistor
US8183629B2 (en) * 2004-05-13 2012-05-22 Vishay-Siliconix Stacked trench metal-oxide-semiconductor field effect transistor device
US8188539B2 (en) * 2005-08-10 2012-05-29 Freescale Semiconductor, Inc. Field-effect semiconductor device and method of forming the same
US8471390B2 (en) * 2006-05-12 2013-06-25 Vishay-Siliconix Power MOSFET contact metallization
US8368126B2 (en) * 2007-04-19 2013-02-05 Vishay-Siliconix Trench metal oxide semiconductor with recessed trench material and remote contacts
JP2010016284A (ja) * 2008-07-07 2010-01-21 Toyota Central R&D Labs Inc 半導体装置
US9306056B2 (en) 2009-10-30 2016-04-05 Vishay-Siliconix Semiconductor device with trench-like feed-throughs
JPWO2012056536A1 (ja) * 2010-10-27 2014-03-20 富士電機株式会社 半導体装置および半導体装置の製造方法
JP5997426B2 (ja) * 2011-08-19 2016-09-28 株式会社日立製作所 半導体装置および半導体装置の製造方法
JP7285277B2 (ja) 2021-03-31 2023-06-01 本田技研工業株式会社 ＢｉＭＯＳ半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56150870A (en) * 1980-03-25 1981-11-21 Rca Corp Vertical mos-fet device
JPS60202967A (ja) * 1984-02-22 1985-10-14 ゼネラル・エレクトリック・カンパニイ 縦型ｍｏｓｆｅｔ装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5123432B2 (ja) * 1971-08-26 1976-07-16
DE2904424C2 (de) * 1979-02-06 1982-09-02 Siemens AG, 1000 Berlin und 8000 München Thyristor mit Steuerung durch Feldeffekttransistor
IT1133869B (it) * 1979-10-30 1986-07-24 Rca Corp Dispositivo mosfet
US4345265A (en) * 1980-04-14 1982-08-17 Supertex, Inc. MOS Power transistor with improved high-voltage capability
JPS5742164A (en) * 1980-08-27 1982-03-09 Hitachi Ltd Semiconductor device
JPS57134855U (ja) * 1981-02-17 1982-08-23
JPS5816569A (ja) * 1981-07-22 1983-01-31 Hitachi Ltd 縦形ｍｏｓｆｅｔ
JPS5819771A (ja) * 1981-07-24 1983-02-04 Victor Co Of Japan Ltd 再生針の移送制御方式
JPS5825264A (ja) * 1981-08-07 1983-02-15 Hitachi Ltd 絶縁ゲート型半導体装置
JPS5868979A (ja) * 1981-10-21 1983-04-25 Hitachi Ltd 半導体装置
JPS58153368A (ja) * 1982-03-09 1983-09-12 Toshiba Corp 絶縁ゲ−ト型電界効果トランジスタ
IE55992B1 (en) * 1982-04-05 1991-03-13 Gen Electric Insulated gate rectifier with improved current-carrying capability
US4503598A (en) * 1982-05-20 1985-03-12 Fairchild Camera & Instrument Corporation Method of fabricating power MOSFET structure utilizing self-aligned diffusion and etching techniques

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56150870A (en) * 1980-03-25 1981-11-21 Rca Corp Vertical mos-fet device
JPS60202967A (ja) * 1984-02-22 1985-10-14 ゼネラル・エレクトリック・カンパニイ 縦型ｍｏｓｆｅｔ装置の製造方法

Also Published As

Publication number Publication date
DE3509899A1 (de) 1985-09-19
JPS60196974A (ja) 1985-10-05
DE3509899C2 (de) 1994-06-09
GB8505731D0 (en) 1985-04-11
GB2156151B (en) 1987-11-11
GB2156151A (en) 1985-10-02
US4680604A (en) 1987-07-14
USRE32784E (en) 1988-11-15

Similar Documents

Publication Publication Date Title
JPH0467343B2 (ja)
EP0450082B1 (en) Insulated gate bipolar transistor
JP3321185B2 (ja) 高耐圧半導体装置
JPH0758784B2 (ja) ラッチ・アップ防止性能を改良したラテラル形絶縁ゲート・バイポーラ・トランジスタ
JP3209091B2 (ja) 絶縁ゲートバイポーラトランジスタを備えた半導体装置
JPH0512868B2 (ja)
JPH09186323A (ja) 電力用絶縁ゲートバイポーラトランジスタ
JPH0752770B2 (ja) 導電変調型ｍｏｓｆｅｔ
JPH0783112B2 (ja) 導電変調型ｍｏｓｆｅｔ
JPH07101737B2 (ja) 半導体装置の製造方法
JPS61222260A (ja) 導電変調型ｍｏｓｆｅｔ
JP2644989B2 (ja) 導電変調型ｍｏｓｆｅｔ
JP2513640B2 (ja) 導電変調型ｍｏｓｆｅｔ
JPH06112494A (ja) 絶縁ゲート型バイポーラトランジスタ
US6281546B1 (en) Insulated gate field effect transistor and manufacturing method of the same
JP2964609B2 (ja) 絶縁ゲート型バイポーラトランジスタおよびその製造方法
JPH0555594A (ja) 縦型電界効果トランジスタ
JPH0529628A (ja) 絶縁ゲート型バイポーラトランジスタ
JPS62283669A (ja) 導電変調型ｍｏｓｆｅｔ
JPH042169A (ja) 横形伝導度変調型半導体装置
JPH05121425A (ja) バイポーラ静電誘導トランジスタ
JPS6276557A (ja) 絶縁ゲ−ト型自己タ−ンオフ素子
JPS639386B2 (ja)
JP2856257B2 (ja) ｐチャネル絶縁ゲートバイポーラトランジスタ
KR940011477B1 (ko) 반도체장치의 제조방법

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term