JP2010016284A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2010016284A JP2010016284A JP2008176806A JP2008176806A JP2010016284A JP 2010016284 A JP2010016284 A JP 2010016284A JP 2008176806 A JP2008176806 A JP 2008176806A JP 2008176806 A JP2008176806 A JP 2008176806A JP 2010016284 A JP2010016284 A JP 2010016284A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor device
- gate electrode
- body contact
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 135
- 210000000746 body region Anatomy 0.000 claims abstract description 103
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 239000012212 insulator Substances 0.000 claims abstract description 39
- 239000012535 impurity Substances 0.000 claims abstract description 20
- 230000003071 parasitic effect Effects 0.000 abstract description 19
- 238000004519 manufacturing process Methods 0.000 description 13
- 239000010410 layer Substances 0.000 description 12
- 230000015556 catabolic process Effects 0.000 description 11
- 238000010438 heat treatment Methods 0.000 description 8
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 5
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 108091006146 Channels Proteins 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】 半導体装置に内在する寄生バイポーラトランジスタをオンし難くすることによって、半導体装置のＥＳＤ（Electro-Static Discharge）耐量を高くする技術を提供する。
【解決手段】 半導体装置１を半導体基板２の表面２ａに沿って伸びているトレンチゲート電極１２を横断する断面で観測すると、トレンチゲート電極１２とn+型ソース領域２０とp型ボディコンタクト領域３０と埋込絶縁体５０とn+型ドレイン領域６０がその順序で配置されている。ボディ領域４０は、前記の断面視した状態で、少なくともソース領域２０とボディコンタクト領域３０が配置されている範囲における半導体基板２の浅層に形成されている。ボディコンタクト領域３０は、ボディ領域４０の表面に露出しており、その不純物濃度がp型ボディ領域４０の不純物濃度よりも濃く、その最深部Ｌ１がソース領域２０の最深部Ｌ２よりも深い。
【選択図】 図１
【解決手段】 半導体装置１を半導体基板２の表面２ａに沿って伸びているトレンチゲート電極１２を横断する断面で観測すると、トレンチゲート電極１２とn+型ソース領域２０とp型ボディコンタクト領域３０と埋込絶縁体５０とn+型ドレイン領域６０がその順序で配置されている。ボディ領域４０は、前記の断面視した状態で、少なくともソース領域２０とボディコンタクト領域３０が配置されている範囲における半導体基板２の浅層に形成されている。ボディコンタクト領域３０は、ボディ領域４０の表面に露出しており、その不純物濃度がp型ボディ領域４０の不純物濃度よりも濃く、その最深部Ｌ１がソース領域２０の最深部Ｌ２よりも深い。
【選択図】 図１
Description
本発明は、トレンチゲート電極を備えている横型の半導体装置に関する。
トレンチゲート電極を備えている横型の半導体装置が知られている。
例えば、特許文献１に、トレンチゲート電極を備えている横型のパワーＭＯＳＦＥＴが開示されている。図２１に示すように、横型のＭＯＳＦＥＴ１００は、半導体基板１０２を用いて形成されている。半導体基板１０２は、p型ベース基板１８０とn型ドリフト領域１７０とp-型ボディ領域１４０の積層構造を備えている。ＭＯＳＦＥＴ１００は、また、トレンチゲート電極１１２とn+型ソース領域１２０とp+型ボディコンタクト領域１３０と埋込絶縁体１５０とn+型ドレイン領域１６０を備えている。トレンチゲート電極１１２を横断する断面（図２１に示す断面）で観測すると、トレンチゲート電極１１２とソース領域１２０とボディコンタクト領域１３０と埋込絶縁体１５０とドレイン領域１６０がその順序で配置されている。ボディ領域１４０は半導体基板１０２の浅層に形成されており、ボディ領域１４０内にソース領域１２０とボディコンタクト領域１３０が配置されている。ドリフト領域１７０はボディ領域１４０に接しており、ボディ領域１４０の深層側に形成されている。
例えば、特許文献１に、トレンチゲート電極を備えている横型のパワーＭＯＳＦＥＴが開示されている。図２１に示すように、横型のＭＯＳＦＥＴ１００は、半導体基板１０２を用いて形成されている。半導体基板１０２は、p型ベース基板１８０とn型ドリフト領域１７０とp-型ボディ領域１４０の積層構造を備えている。ＭＯＳＦＥＴ１００は、また、トレンチゲート電極１１２とn+型ソース領域１２０とp+型ボディコンタクト領域１３０と埋込絶縁体１５０とn+型ドレイン領域１６０を備えている。トレンチゲート電極１１２を横断する断面（図２１に示す断面）で観測すると、トレンチゲート電極１１２とソース領域１２０とボディコンタクト領域１３０と埋込絶縁体１５０とドレイン領域１６０がその順序で配置されている。ボディ領域１４０は半導体基板１０２の浅層に形成されており、ボディ領域１４０内にソース領域１２０とボディコンタクト領域１３０が配置されている。ドリフト領域１７０はボディ領域１４０に接しており、ボディ領域１４０の深層側に形成されている。
トレンチゲート電極１１２は、前記の断面視した状態で、半導体基板１０２の表面からボディ領域１４０を貫通してドリフト領域１７０に達するトレンチ内に、ゲート絶縁膜１１４で取り囲まれた状態で収容されている。ソース領域１２０は、ボディ領域１４０の表面に露出しており、ボディ領域１４０内においてゲート絶縁膜１１４を介してトレンチゲート電極１１２と対向する範囲に形成されている。ボディコンタクト領域１３０は、ボディ領域１４０の表面に露出している。ボディコンタクト領域１３０の最深部は、ソース領域１２０の最深部とほぼ同じ深さにある。埋込絶縁体１５０は、ボディ領域１４０の表面に露出している。ドレイン領域１６０は、半導体基板１０２の表面からドリフト領域１７０に至るまで伸びている。
ソース領域１２０とボディコンタクト領域１３０に接続されているソース電極Ｓを接地し、ドレイン領域１６０に接続されているドレイン電極Ｄに正電圧を印加している状態で、トレンチゲート電極１１２に閾値以上の正電圧を印加すると、p-型ボディ領域１４０のうち、ゲート絶縁膜１１４を介してトレンチゲート電極１１２に対向する範囲に、n型チャネルが形成される。すると、n+型ソース領域１２０からn型チャネルを介してn型ドリフト領域１７０に電子が注入される。注入された電子は、n型ドリフト領域１７０からn+型ドレイン領域１６０に流れる。これにより、ＭＯＳＦＥＴ１００がオン状態となる。
ＭＯＳＦＥＴ１００では、オン状態のときの電流がドリフト領域１７０を流れる。従来のように、半導体基板１０２の表層部のみに電流が流れる横型のＭＯＳＦＥＴと比較すると電流が流れる経路が広い。ＭＯＳＦＥＴ１００によると、オン抵抗を低減化することができる。また、ＭＯＳＦＥＴ１００は、ソース領域１２０とドレイン領域１６０の間に形成されている埋込絶縁体１５０を備えている。ＭＯＳＦＥＴ１００によると、埋込絶縁体１５０を挿入しておらず同じセルピッチの場合と比較してソース・ドレイン間を高耐圧化することができる。
ＭＯＳＦＥＴ１００のソース・ドレイン間に、ＥＳＤ（Electro-Static Discharge：静電気放電）のような高いサージ電圧が印加すると、ＭＯＳＦＥＴ１００の半導体構造にブレークダウンが発生する。ブレークダウンによって半導体基板１０２にインパクトイオン化現象が発生する。インパクトイオン化現象は、埋込絶縁体１５０の底部のエッジＰ１近傍で発生することが多い。インパクトイオン化現象によって発生した電子は、ドレイン領域１６０に流れる。インパクトイオン化現象によって発生した正孔は、ボディ領域１４０を介してボディコンタクト領域１３０に流れる。
インパクトイオン化現象によって発生した正孔が流れることによってボディ領域１４０内に正孔電流が流れると、ボディ領域１４０の抵抗成分によって電圧降下が生じる。この電圧降下によってソース領域１２０下のボディ領域１４０の電位が上昇する。上昇した電位によってn型ドリフト領域１７０とp-型ボディ領域１４０とn+型ソース領域１２０で構成される寄生npnバイポーラトランジスタがオンする。寄生npnバイポーラトランジスタがオンすると、ソース領域１２０から寄生npnバイポーラトランジスタを介してドリフト領域１７０に大量の電子が注入される。注入された電子は、ドリフト領域１７０を介してドレイン領域１６０に流れる。これにより、局所に電流が集中して局所的発熱が生じ、パワーＭＯＳＦＥＴ１００が熱破壊することがある。寄生npnバイポーラトランジスタがオンし易いと、ＥＳＤ耐量が低い。
本発明は、半導体装置に内在する寄生バイポーラトランジスタをオンし難くすることによって、半導体装置のＥＳＤ耐量を高くする技術を提供する。
本発明は、半導体装置に内在する寄生バイポーラトランジスタをオンし難くすることによって、半導体装置のＥＳＤ耐量を高くする技術を提供する。
本発明の半導体装置では、半導体基板に、ドレイン領域とドリフト領域とボディ領域とボディコンタクト領域とソース領域とトレンチゲート電極と埋込絶縁体が形成されている。ドレイン領域とドリフト領域とソース領域は第１導電型である。ボディ領域とボディコンタクト領域は第２導電型である。
半導体基板の表面に沿って伸びているトレンチゲート電極を横断する断面で観測すると、トレンチゲート電極とソース領域とボディコンタクト領域と埋込絶縁体とドレイン領域がその順序で配置されている。ボディ領域は、前記の断面視した状態で、少なくともソース領域とボディコンタクト領域が配置されている範囲における半導体基板の浅層に形成されている。ドリフト領域は、ボディ領域に接しており、ボディ領域の深層側に形成されている。トレンチゲート電極は、前記の断面視した状態で、半導体基板の表面からボディ領域を貫通してドリフト領域に達するトレンチ内にゲート絶縁膜で取り囲まれた状態で収容されている。ソース領域は、ボディ領域の表面に露出しており、ボディ領域内においてゲート絶縁膜を介してトレンチゲート電極と対向する範囲に形成されている。ボディコンタクト領域も、ボディ領域の表面に露出しており、その不純物濃度がボディ領域の不純物濃度よりも濃い。ボディコンタクト領域の最深部は、ソース領域の最深部よりも深い。埋込絶縁体は、半導体基板の表面からドリフト領域に至るまで伸びており、その最深部は、トレンチゲート電極の最深部よりも浅い。ドレイン領域は、半導体基板の表面からドリフト領域に至るまで伸びており、その最深部は埋込絶縁体の最深部よりも深い。
半導体基板の表面に沿って伸びているトレンチゲート電極を横断する断面で観測すると、トレンチゲート電極とソース領域とボディコンタクト領域と埋込絶縁体とドレイン領域がその順序で配置されている。ボディ領域は、前記の断面視した状態で、少なくともソース領域とボディコンタクト領域が配置されている範囲における半導体基板の浅層に形成されている。ドリフト領域は、ボディ領域に接しており、ボディ領域の深層側に形成されている。トレンチゲート電極は、前記の断面視した状態で、半導体基板の表面からボディ領域を貫通してドリフト領域に達するトレンチ内にゲート絶縁膜で取り囲まれた状態で収容されている。ソース領域は、ボディ領域の表面に露出しており、ボディ領域内においてゲート絶縁膜を介してトレンチゲート電極と対向する範囲に形成されている。ボディコンタクト領域も、ボディ領域の表面に露出しており、その不純物濃度がボディ領域の不純物濃度よりも濃い。ボディコンタクト領域の最深部は、ソース領域の最深部よりも深い。埋込絶縁体は、半導体基板の表面からドリフト領域に至るまで伸びており、その最深部は、トレンチゲート電極の最深部よりも浅い。ドレイン領域は、半導体基板の表面からドリフト領域に至るまで伸びており、その最深部は埋込絶縁体の最深部よりも深い。
本発明の半導体装置では、ボディコンタクト領域の最深部がソース領域の最深部よりも深い。ＥＳＤのような高いサージ電圧がソース・ドレイン間に印加すると、埋込絶縁体の底部エッジ近傍でインパクトイオン化現象が発生し易い。
ボディコンタクト領域の最深部とソース領域の最深部が同じレベルにあると（図２１に示す従来の技術では、ボディコンタクト領域の最深部とソース領域の最深部と同じレベルにある）、インパクトイオン化現象によって発生した少数キャリア（第１導電型がn型の場合には正孔）が、ソース領域の直下のボディ領域を通ってボディコンタクト領域に流入しやすい。このために、ソース領域の直下に位置するボディ領域の電位が上昇し、ソース領域とボディ領域とドリフト領域で構成される寄生バイポーラトランジスタがオンし易い。
それに対してボディコンタクト領域の最深部がソース領域の最深部よりも深いと、インパクトイオン化現象によって発生した少数キャリア（第１導電型がn型の場合には正孔）が、ソース領域の直下に位置するボディ領域を通過する割合が減少し、ボディコンタクト領域に直接的に流入し易くなる。このために、ソース領域の直下に位置するボディ領域の電位が上昇しづらく、ソース領域とボディ領域とドリフト領域で構成される寄生バイポーラトランジスタがオンし難い。
ボディコンタクト領域の最深部をソース領域の最深部よりも深くすることによって、ＥＳＤ耐量を高くすることができる。
ボディコンタクト領域の最深部とソース領域の最深部が同じレベルにあると（図２１に示す従来の技術では、ボディコンタクト領域の最深部とソース領域の最深部と同じレベルにある）、インパクトイオン化現象によって発生した少数キャリア（第１導電型がn型の場合には正孔）が、ソース領域の直下のボディ領域を通ってボディコンタクト領域に流入しやすい。このために、ソース領域の直下に位置するボディ領域の電位が上昇し、ソース領域とボディ領域とドリフト領域で構成される寄生バイポーラトランジスタがオンし易い。
それに対してボディコンタクト領域の最深部がソース領域の最深部よりも深いと、インパクトイオン化現象によって発生した少数キャリア（第１導電型がn型の場合には正孔）が、ソース領域の直下に位置するボディ領域を通過する割合が減少し、ボディコンタクト領域に直接的に流入し易くなる。このために、ソース領域の直下に位置するボディ領域の電位が上昇しづらく、ソース領域とボディ領域とドリフト領域で構成される寄生バイポーラトランジスタがオンし難い。
ボディコンタクト領域の最深部をソース領域の最深部よりも深くすることによって、ＥＳＤ耐量を高くすることができる。
ソース領域は底面を備えている。その底面は、ゲート絶縁膜に近接する範囲と、ゲート絶縁膜から離反している範囲に分けられる。
上記した半導体装置では、ボディコンタクト領域が、ゲート絶縁膜に近接する範囲外におけるソース領域の底面を覆っていることが好ましい。
この構成によると、インパクトイオン化現象によって発生した正孔が、ボディコンタクト領域に阻まれるために、ソース領域の直下に位置するボディ領域に流入し難い。ソース領域とボディ領域とドリフト領域で構成される寄生バイポーラトランジスタが一層にオンし難い。
上記した半導体装置では、ボディコンタクト領域が、ゲート絶縁膜に近接する範囲外におけるソース領域の底面を覆っていることが好ましい。
この構成によると、インパクトイオン化現象によって発生した正孔が、ボディコンタクト領域に阻まれるために、ソース領域の直下に位置するボディ領域に流入し難い。ソース領域とボディ領域とドリフト領域で構成される寄生バイポーラトランジスタが一層にオンし難い。
本発明の半導体装置によると、半導体装置に内在する寄生バイポーラトランジスタがオンし難くなり、ＥＳＤ耐量を高耐量化することができる。
（１）本発明の半導体装置のボディ領域は、半導体基板の表面に沿って伸びているトレンチゲート電極を横断する断面で観測したときに、少なくともソース領域とボディコンタクト領域が配置されている範囲における半導体基板の浅層に形成されていればよい。ボディ領域は、ソース領域をドリフト領域から分離していればよい。ボディ領域は、ドリフト領域上に積層されていてもよいし、ソース領域とボディコンタクト領域を取り囲んでいる状態で、半導体基板の浅層の一部に形成されていてもよい。
（２）ボディコンタクト領域は、その不純物濃度がボディ領域の不純物濃度よりも濃く、ボディ領域の表面に露出しており、その最深部がソース領域の最深部よりも深ければよい。ボディコンタクト領域は、前記の断面視した状態で、ソース領域と埋込絶縁体の間に形成されていればよく、ソース領域と接していてもよいし、埋込絶縁体と接していてもよいし、両者と接していなくてもよい。
（３）埋込絶縁体は、半導体基板の表面からドリフト領域に至るまで伸びており、その最深部がトレンチゲート電極の最深部よりも浅ければよい。
（４）ドレイン領域は、半導体基板の表面からドリフト領域に至るまで伸びており、その最深部が埋込絶縁体の最深部よりも深ければよい。
（５）本発明の半導体基板は、種々の半導体材料を用いて構成することができる。例えば、半導体材料として、シリコン、炭化シリコン、ガリウムヒ素、窒化ガリウムを用いることができる。
（６）本発明の半導体装置を構成している半導体構造の導電型は、第１導電型がn型であり第２導電型がp型であってもよいし、第１導電型がp型であり第２導電型がn型であってもよい。
（７）本発明は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）に適用することができるが、ＭＯＳＦＥＴ以外の半導体装置に適用することもできる。
（２）ボディコンタクト領域は、その不純物濃度がボディ領域の不純物濃度よりも濃く、ボディ領域の表面に露出しており、その最深部がソース領域の最深部よりも深ければよい。ボディコンタクト領域は、前記の断面視した状態で、ソース領域と埋込絶縁体の間に形成されていればよく、ソース領域と接していてもよいし、埋込絶縁体と接していてもよいし、両者と接していなくてもよい。
（３）埋込絶縁体は、半導体基板の表面からドリフト領域に至るまで伸びており、その最深部がトレンチゲート電極の最深部よりも浅ければよい。
（４）ドレイン領域は、半導体基板の表面からドリフト領域に至るまで伸びており、その最深部が埋込絶縁体の最深部よりも深ければよい。
（５）本発明の半導体基板は、種々の半導体材料を用いて構成することができる。例えば、半導体材料として、シリコン、炭化シリコン、ガリウムヒ素、窒化ガリウムを用いることができる。
（６）本発明の半導体装置を構成している半導体構造の導電型は、第１導電型がn型であり第２導電型がp型であってもよいし、第１導電型がp型であり第２導電型がn型であってもよい。
（７）本発明は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）に適用することができるが、ＭＯＳＦＥＴ以外の半導体装置に適用することもできる。
以下に説明する実施例の特徴を整理しておく。
（第１特徴）半導体装置は、トレンチゲート電極(ディープトレンチ電極）とディープドレイン領域を備えている。半導体装置がオン状態のときには、ゲート絶縁膜を介してトレンチゲート電極と対向している範囲のボディ領域に、第１導電型のチャネルが形成される。キャリアが、ソース領域から、チャネルとドリフト領域を介してディープドレイン領域に流れる。
（第２特徴）本発明の半導体装置では、ソース・ドレイン間にサージが印加したときに、ソース領域とボディ領域とドリフト領域で構成される寄生バイポーラトランジスタがオンし難い。半導体装置に内在する寄生バイポーラトランジスタがオンし難いので、スナップバック現象が発生するドレイン電流値が高い。
（第１特徴）半導体装置は、トレンチゲート電極(ディープトレンチ電極）とディープドレイン領域を備えている。半導体装置がオン状態のときには、ゲート絶縁膜を介してトレンチゲート電極と対向している範囲のボディ領域に、第１導電型のチャネルが形成される。キャリアが、ソース領域から、チャネルとドリフト領域を介してディープドレイン領域に流れる。
（第２特徴）本発明の半導体装置では、ソース・ドレイン間にサージが印加したときに、ソース領域とボディ領域とドリフト領域で構成される寄生バイポーラトランジスタがオンし難い。半導体装置に内在する寄生バイポーラトランジスタがオンし難いので、スナップバック現象が発生するドレイン電流値が高い。
（第１実施例）
図１は、トレンチゲート電極１２を備えている横型の半導体装置１の要部断面図を示している。図２は、半導体装置１の要部平面図を示す。
半導体装置１は、シリコン単結晶の半導体基板２を利用して形成されている。図１に示すように、半導体基板２は、n-型のベース基板８０とn型のドリフト領域７０とp-型のボディ領域４０の積層構造を備えている。半導体装置１は、n+型のドレイン領域６０と、n型のドリフト領域７０と、p-型のボディ領域４０と、n+型のソース領域２０と、p+型のボディコンタクト領域３０と、トレンチゲート電極１２と、埋込絶縁体５０を備えている。
図１の奥行き方向（図２の上下方向）に半導体基板２の表面２ａに沿って伸びているトレンチゲート電極１２を横断する断面（図１に示す断面）で観測すると、トレンチゲート電極１２とソース領域２０とボディコンタクト領域３０と埋込絶縁体５０とドレイン領域６０がその順序で配置されている。ボディ領域４０は半導体基板２の浅層に形成されており、ボディ領域４０内にソース領域２０とボディコンタクト領域３０が配置されている。ドリフト領域７０は、ボディ領域４０に接しており、ボディ領域４０の深層側に形成されている。
図１は、トレンチゲート電極１２を備えている横型の半導体装置１の要部断面図を示している。図２は、半導体装置１の要部平面図を示す。
半導体装置１は、シリコン単結晶の半導体基板２を利用して形成されている。図１に示すように、半導体基板２は、n-型のベース基板８０とn型のドリフト領域７０とp-型のボディ領域４０の積層構造を備えている。半導体装置１は、n+型のドレイン領域６０と、n型のドリフト領域７０と、p-型のボディ領域４０と、n+型のソース領域２０と、p+型のボディコンタクト領域３０と、トレンチゲート電極１２と、埋込絶縁体５０を備えている。
図１の奥行き方向（図２の上下方向）に半導体基板２の表面２ａに沿って伸びているトレンチゲート電極１２を横断する断面（図１に示す断面）で観測すると、トレンチゲート電極１２とソース領域２０とボディコンタクト領域３０と埋込絶縁体５０とドレイン領域６０がその順序で配置されている。ボディ領域４０は半導体基板２の浅層に形成されており、ボディ領域４０内にソース領域２０とボディコンタクト領域３０が配置されている。ドリフト領域７０は、ボディ領域４０に接しており、ボディ領域４０の深層側に形成されている。
トレンチゲート電極１２は、図１に示す断面で、ボディ領域４０を貫通してドリフト領域７０に達するトレンチ内に、ゲート絶縁膜１４で取り囲まれた状態で収容されている。トレンチゲート電極１２は、ポリシリコンによって形成されている。ゲート絶縁膜１４は酸化シリコンによって形成されている。トレンチゲート電極１２の最深部Ｌ４は、ボディ領域４０の最深部よりも深く、ドリフト領域７０に達している。この実施例では、ドリフト領域７０を貫通してn-型のベース基板８０内に侵入している。
ソース領域２０は、ボディ領域４０の表面に露出している。ソース領域２０は、ボディ領域４０内においてゲート絶縁膜１４を介してトレンチゲート電極１２と対向する範囲に形成されている。図２に示すように平面視すると、ソース領域２０は、トレンチゲート電極１２が表面２ａに沿って伸びている方向（図２の上下方向）において、連続的に形成されている。ソース領域２０は、ボディ領域４０によってドリフト領域７０から分離されている。
ボディコンタクト領域３０は、p型不純物濃度がボディ領域４０よりも濃い。ボディコンタクト領域３０は、ボディ領域４０の表面に露出している。ボディコンタクト領域３０は、ソース領域２０と接している。ボディコンタクト領域３０の最深部Ｌ１は、ソース領域２０の最深部Ｌ２よりも深い。ボディコンタクト領域３０は、ゲート絶縁膜１４に近接する範囲外においてソース領域２０の底面２２を覆っている。ボディコンタクト領域３０は、ボディ領域４０によってドリフト領域７０から分離されている。
埋込絶縁体５０は、酸化シリコンによって形成されている。埋込絶縁体５０は、ボディ領域４０の表面（半導体基板２の表面２ａ）からボディ領域４０を貫通してドリフト領域７０に至るまで伸びている。埋込絶縁体５０の最深部Ｌ３は、トレンチゲート電極１２の最深部Ｌ４よりも浅い。
ドレイン領域６０は、ボディ領域４０の表面（半導体基板２の表面２ａ）からボディ領域４０を貫通してドリフト領域７０に至るまで伸びている。この実施例では、ドレイン領域６０がn-型のベース基板８０に達している。ドレイン領域６０は、埋込絶縁体５０と接している。ドレイン領域６０の最深部Ｌ５は、埋込絶縁体５０の最深部Ｌ３よりも深い。ドレイン領域６０をディープドレイン領域とも言う。
半導体装置１では、上記した各々の構成要素が、ドレイン領域６０の深さ方向（図１の上下方向）の中心線について線対称に、図１に示すドレイン領域６０の右側にも形成されている。図１に示すトレンチゲート電極１２からドレイン領域６０までの構造を１個のＭＯＳＦＥＴとすると、ドレイン領域６０の右側にも別の１個のＭＯＳＦＥＴが形成されている。双方のＭＯＳＦＥＴでは、ドレイン領域６０を共通に用いる。また、上記した各々の構成要素が、トレンチゲート電極１２の深さ方向（図１の上下方向）の中心線について線対象に、トレンチゲート電極１２の左側にも形成されている。トレンチゲート電極１２の左側にも別の１個のＭＯＳＦＥＴが形成されている。双方のＭＯＳＦＥＴでは、トレンチゲート電極１２とゲート絶縁膜１４を共通に用いる。半導体装置１では、このように、複数個のＭＯＳＦＥＴが、図１に示す断面に繰り返し形成されている。隣接する２個のＭＯＳＦＥＴは、ドレイン領域６０、あるいはトレンチゲート電極１２とゲート絶縁膜１４を共有する。
ソース領域２０とボディコンタクト領域３０は、ソース電極Ｓに接続される。ドレイン領域６０は、ドレイン電極Ｄに接続される。トレンチゲート電極１２は、ゲート電極Ｇに接続される。
ソース電極Ｓを接地し、ドレイン電極Ｄに正電圧を印加している状態で、トレンチゲート電極１２に閾値以上の正電圧を印加すると、p-型ボディ領域４０のうち、ゲート絶縁膜１４を介してトレンチゲート電極１２に対向する範囲に、n型チャネルが形成される。すると、n+型ソース領域２０からn型チャネルを介してn型ドリフト領域７０に電子が注入される。注入された電子は、ドリフト領域７０からドレイン領域６０に流れる。これにより、ドレイン領域６０からソース領域２０にソース・ドレイン間電流（ドレイン電流）が流れ、パワーＭＯＳＦＥＴの半導体装置１がオン状態となる。
トレンチゲート電極１２に印加される電圧が閾値未満となると、ボディ領域４０にn型チャネルが形成されなくなる。半導体装置１がオフ状態となる。
トレンチゲート電極１２に印加される電圧が閾値未満となると、ボディ領域４０にn型チャネルが形成されなくなる。半導体装置１がオフ状態となる。
図３に示すように、半導体装置１では、ＥＳＤのような高いサージ電圧がソース・ドレイン間に入力すると、インパクトイオン化現象が発生する。インパクトイオン化現象は、埋込絶縁体５０の底部のエッジＰ１近傍で発生することが多い。インパクトイオン化現象によって発生した電子（図３ではマイナス印で模式的に示している。）は、ドリフト領域７０を介してドレイン領域６０に流れる。インパクトイオン化現象によって発生した正孔（図３ではプラス印で模式的に示している。）はドリフト領域７０とボディ領域４０を介してボディコンタクト領域３０に流れる。
本実施例の半導体装置１では、ボディコンタクト領域３０の最深部Ｌ１がソース領域２０の最深部Ｌ２よりも深い。また、ボディコンタクト領域３０が、ゲート絶縁膜１４に近接する範囲Ｐ２（図３参照）以外では、ソース領域２０の底面２２を覆っている。
ボディコンタクト領域３０の最深部Ｌ１がソース領域２０の最深部Ｌ２と同じレベルにある従来の構成（図２１参照）と比較すると、インパクトイオン化現象によって発生した正孔が、ボディコンタクト領域３０に流入し易い。正孔が、ソース領域２０直下に位置するボディ領域４０を通ってボディコンタクト領域３０に流入する経路（例えば、図３に点線で示す経路）を流れ難い。インパクトイオン化現象によって発生した正孔によって、n+型ソース領域２０の直下に位置するボディ領域４０の電位が上昇し難く、n+型ソース領域２０とp型ボディ領域４０とn型ドリフト領域７０で構成される寄生npnバイポーラトランジスタがオンし難い。本実施例の半導体装置１を用いると、ＥＳＤ耐量を高くすることができる。
ボディコンタクト領域３０の最深部Ｌ１がソース領域２０の最深部Ｌ２と同じレベルにある従来の構成（図２１参照）と比較すると、インパクトイオン化現象によって発生した正孔が、ボディコンタクト領域３０に流入し易い。正孔が、ソース領域２０直下に位置するボディ領域４０を通ってボディコンタクト領域３０に流入する経路（例えば、図３に点線で示す経路）を流れ難い。インパクトイオン化現象によって発生した正孔によって、n+型ソース領域２０の直下に位置するボディ領域４０の電位が上昇し難く、n+型ソース領域２０とp型ボディ領域４０とn型ドリフト領域７０で構成される寄生npnバイポーラトランジスタがオンし難い。本実施例の半導体装置１を用いると、ＥＳＤ耐量を高くすることができる。
図４を参照して半導体装置１と従来のＭＯＳＦＥＴ１００（図２１参照）のソース・ドレイン間耐圧を比較する。半導体装置１のソース・ドレイン間耐圧を、図４に実線のグラフで示す。図４では、ゲート電圧を印加していない状態において、半導体装置１のソース・ドレイン間電圧（ドレイン電圧ＶＤ）を増加していったときに、ソース・ドレイン間に流れる電流（ドレイン電流ＩＤ）が増加する様子を示している。ドレイン電圧ＶＤが半導体装置１のブレークダウン電圧Ｖｂ未満の場合にはドレイン電流ＩＤは流れない。ドレイン電圧ＶＤがブレークダウン電圧Ｖｂを超えると、ソース・ドレイン間にブレークダウンが発生してドレイン電流ＩＤが流れる。ドレイン電流ＩＤがＩｂ（Ａ）に至るまでは、ドレイン電圧ＶＤが増加するほどに、ドレイン電流ＩＤが増加している。ドレイン電流ＩＤがＩｂ（Ａ）以上になると、ドレイン電流ＩＤが増加し続けてもドレイン電圧ＶＤが減少している。半導体装置１では、ドレイン電流ＩＤがＩｂ（Ａ）の時に、前述した寄生npnバイポーラトランジスタがオンしてスナップバック現象が発生していることがわかる。
一方、従来のＭＯＳＦＥＴ１００のソース・ドレイン間耐圧を、図４に点線のグラフで示す。ドレイン電圧ＶＤがＭＯＳＦＥＴ１００のブレークダウン電圧Ｖａ未満の場合にはドレイン電流ＩＤは流れない。ドレイン電圧ＶＤがブレークダウン電圧Ｖａを超えると、ソース・ドレイン間にブレークダウンが発生してドレイン電流ＩＤが流れる。ドレイン電流ＩＤがＩａ（Ａ）に至るまでは、ドレイン電圧ＶＤが増加するほどに、ドレイン電流ＩＤが増加している。ドレイン電流ＩＤがＩａ（Ａ）以上になると、ドレイン電流ＩＤが増加し続けてもドレイン電圧ＶＤが減少している。ＭＯＳＦＥＴ１００では、ドレイン電流ＩＤがＩａ（Ａ）の時に、前述した寄生npnバイポーラトランジスタがオンしてスナップバック現象が発生していることがわかる。
本実施例の半導体装置１でスナップバック現象が発生するドレイン電流値Ｉｂ（Ａ）は、ＭＯＳＦＥＴ１００でスナップバック現象が発生するドレイン電流値Ｉａ（Ａ）よりも高い。スナップバック現象が発生する時のドレイン電流ＩＤの値が大きいと、寄生npnバイポーラトランジスタがオンし難い。本実施例の半導体装置１は、従来のＭＯＳＦＥＴ１００と比較してＥＳＤ耐量が高い。
図５から図１２を参照して半導体装置１の製造方法を説明する。
図５に示すように、n-型のベース基板８０にn型半導体層（一部がドリフト領域７０となる。）の積層基板を準備する。
図５に示すように、n-型のベース基板８０にn型半導体層（一部がドリフト領域７０となる。）の積層基板を準備する。
次に、図６に示すように、表面からn型半導体層の浅部に、p型不純物であるボロンをイオン注入する。熱処理を施すことによってp-型のボディ領域４０を形成する。ベース基板８０とドリフト領域７０とボディ領域４０の積層構造を備えている半導体基板２が形成される。次に、トレンチを形成し、トレンチ内にn型不純物を有するポリシリコンまたは単結晶シリコンを埋込み、ボディ領域４０の表面からボディ領域４０を貫通してドリフト領域７０とベース基板８０の界面に至るまで伸びているn+型のドレイン領域６０を形成する。
次に、図７に示すように、ボディ領域４０の表面にマスクＭ１を形成する。マスクＭ１は、埋込絶縁体５０（図１参照）を形成する部分（ドレイン領域６０に隣接する部分）に開口を備えている。マスクＭ１の開口から、エッチング技術を用いてドリフト領域７０に至るトレンチを形成する。
次に、図８に示すように、ＣＶＤ法によってトレンチ内に酸化シリコンを堆積する。ボディ領域４０の表面に堆積した酸化シリコンとマスクＭ１を除去する。これにより、埋込絶縁体５０が形成される。
次に、図９に示すように、ボディ領域４０の表面にマスクＭ２を形成する。マスクＭ２は、トレンチゲート電極１２（図１参照）を形成する部分に開口を備えている。マスクＭ２の開口から、エッチング技術を用い、ボディ領域４０とドリフト領域７０を貫通してn-型のベース基板８０に至るトレンチを形成する。
次に、図１０に示すように、トレンチの内面を熱酸化してゲート絶縁膜１４を形成する。次に、トレンチ内にポリシリコンを充填する。表面に堆積したポリシリコンとマスクＭ２を除去する。これにより、トレンチ内にゲート絶縁膜１４で取り囲まれた状態で収容されているトレンチゲート電極１２が形成される。
次に、図１１に示すように、ボディ領域４０の表面にマスクＭ３を形成する。マスクＭ３は、ボディコンタクト領域３０を形成する部分に開口を備えている。表面側からp型不純物であるボロンＢをイオン注入する。マスクＭ３の開口からボディ領域４０の一部に、ボロンＢがイオン注入される。熱処理を施すことによってp+型のボディコンタクト領域３０が形成される。
次に、図１２に示すように、ボディ領域４０の表面にマスクＭ５を形成する。マスクＭ５は、ソース領域２０を形成する部分に開口を備えている。表面側からn型不純物であるヒ素Ａｓをイオン注入する。マスクＭ５の開口からボディ領域４０の一部とボディコンタクト領域３０の一部に、ヒ素Ａｓがイオン注入される。熱処理を施すことによってn+型のソース領域２０が形成される。
なお、不純物イオン注入後に熱処理を施す工程は、２回以上の不純物イオン注入についてまとめて行ってもよい。
なお、不純物イオン注入後に熱処理を施す工程は、２回以上の不純物イオン注入についてまとめて行ってもよい。
次に、図１に示すように、ソース領域２０とボディコンタクト領域３０が接続するソース電極Ｓと、ドレイン領域６０が接続するドレイン電極Ｄと、トレンチゲート電極１２が接続するゲート電極Ｇを形成する。これにより、半導体装置１を製造することができる。
（第２実施例）
図１７に、トレンチゲート電極１２を備えている横型の半導体装置１ｂの要部断面図を示す。図１７では、図１に示す半導体装置１と同等の構成要素には、同一番号の符号を付して重複説明を省略する。
半導体装置１ｂのボディコンタクト領域３０ｂは、ソース領域２０の側面２４に接している。ボディコンタクト領域３０ｂは、ソース領域２０の底面２２は覆っていない。
半導体装置１ｂの構成でも、埋込絶縁体５０の底部エッジＰ１の近傍で発生した正孔がボディコンタクト領域３０ｂに流入し易い。n+型ソース領域２０とp型ボディ領域４０とn型ドリフト領域７０で構成される寄生npnバイポーラトランジスタがオンし難い。半導体装置１ｂを用いると、ＥＳＤ耐量を高くすることができる。
図１７に、トレンチゲート電極１２を備えている横型の半導体装置１ｂの要部断面図を示す。図１７では、図１に示す半導体装置１と同等の構成要素には、同一番号の符号を付して重複説明を省略する。
半導体装置１ｂのボディコンタクト領域３０ｂは、ソース領域２０の側面２４に接している。ボディコンタクト領域３０ｂは、ソース領域２０の底面２２は覆っていない。
半導体装置１ｂの構成でも、埋込絶縁体５０の底部エッジＰ１の近傍で発生した正孔がボディコンタクト領域３０ｂに流入し易い。n+型ソース領域２０とp型ボディ領域４０とn型ドリフト領域７０で構成される寄生npnバイポーラトランジスタがオンし難い。半導体装置１ｂを用いると、ＥＳＤ耐量を高くすることができる。
（第３実施例）
図１８に、トレンチゲート電極１２を備えている横型の半導体装置１ｃの要部断面図を示す。図１８では、図１に示す半導体装置１と同等の構成要素には、同一番号の符号を付して重複説明を省略する。
半導体装置１ｃのボディコンタクト領域３０ｃは、ソース領域２０と接していない。ボディコンタクト領域３０ｃは、埋込絶縁体５０と接している。
半導体装置１ｃの構成でも、埋込絶縁体５０の底部エッジＰ１の近傍で発生した正孔がボディコンタクト領域３０ｃに流入し易い。n+型ソース領域２０とp型ボディ領域４０とn型ドリフト領域７０で構成される寄生npnバイポーラトランジスタがオンし難い。半導体装置１ｃを用いると、ＥＳＤ耐量を高くすることができる。
図１８に、トレンチゲート電極１２を備えている横型の半導体装置１ｃの要部断面図を示す。図１８では、図１に示す半導体装置１と同等の構成要素には、同一番号の符号を付して重複説明を省略する。
半導体装置１ｃのボディコンタクト領域３０ｃは、ソース領域２０と接していない。ボディコンタクト領域３０ｃは、埋込絶縁体５０と接している。
半導体装置１ｃの構成でも、埋込絶縁体５０の底部エッジＰ１の近傍で発生した正孔がボディコンタクト領域３０ｃに流入し易い。n+型ソース領域２０とp型ボディ領域４０とn型ドリフト領域７０で構成される寄生npnバイポーラトランジスタがオンし難い。半導体装置１ｃを用いると、ＥＳＤ耐量を高くすることができる。
（第４実施例）
図１５に、トレンチゲート電極１２を備えている横型の半導体装置１ｄの要部断面図を示す。図１５では、図１に示す半導体装置１と同等の構成要素には、同一番号の符号を付して重複説明を省略する。
半導体装置１ｄのボディコンタクト領域３０ｄは、ソース領域２０と埋込絶縁体５０の両者と接していない。半導体装置１ｄのボディコンタクト領域３０ｄは、浅部ボディコンタクト領域３１ｄと深部ボディコンタクト領域３２ｄを備えている。浅部ボディコンタクト領域３１ｄと深部ボディコンタクト領域３２ｄは連続している。トレンチゲート電極を横断する断面（図１５に示す断面）で観測したときに、深部ボディコンタクト領域３２ｄは、浅部ボディコンタクト領域３１ｄと比較して幅が広い。
半導体装置１ｄの構成でも、埋込絶縁体５０の底部エッジＰ１の近傍で発生した正孔がボディコンタクト領域３０ｄに流入し易い。n+型ソース領域２０とp型ボディ領域４０とn型ドリフト領域７０で構成される寄生npnバイポーラトランジスタがオンし難い。半導体装置１ｄを用いると、ＥＳＤ耐量を高くすることができる。
図１５に、トレンチゲート電極１２を備えている横型の半導体装置１ｄの要部断面図を示す。図１５では、図１に示す半導体装置１と同等の構成要素には、同一番号の符号を付して重複説明を省略する。
半導体装置１ｄのボディコンタクト領域３０ｄは、ソース領域２０と埋込絶縁体５０の両者と接していない。半導体装置１ｄのボディコンタクト領域３０ｄは、浅部ボディコンタクト領域３１ｄと深部ボディコンタクト領域３２ｄを備えている。浅部ボディコンタクト領域３１ｄと深部ボディコンタクト領域３２ｄは連続している。トレンチゲート電極を横断する断面（図１５に示す断面）で観測したときに、深部ボディコンタクト領域３２ｄは、浅部ボディコンタクト領域３１ｄと比較して幅が広い。
半導体装置１ｄの構成でも、埋込絶縁体５０の底部エッジＰ１の近傍で発生した正孔がボディコンタクト領域３０ｄに流入し易い。n+型ソース領域２０とp型ボディ領域４０とn型ドリフト領域７０で構成される寄生npnバイポーラトランジスタがオンし難い。半導体装置１ｄを用いると、ＥＳＤ耐量を高くすることができる。
図１６から図１８を参照して半導体装置１ｄの製造方法を説明する。
トレンチゲート電極１２を形成する工程までは、図５から図１０を参照して説明した第１実施例の半導体装置１と同様の工程を行う。
その後に、図１６に示すように、ボディ領域４０の表面にマスクＭ１１を形成する。マスクＭ１１は、深部ボディコンタクト領域３２ｄを形成する部分に開口を備えている。表面側からp型不純物であるボロンＢをイオン注入する。マスクＭ１１の開口からボディ領域４０の一部の中間深さに、ボロンＢをイオン注入する。熱処理を施すことによってp+型の深部ボディコンタクト領域３２ｄを形成する。マスクＭ１１を除去する。
次に、図１７に示すように、ボディ領域４０の表面にマスクＭ１２を形成する。マスクＭ１２は、浅部ボディコンタクト領域３１ｄを形成する部分に開口を備えている。表面側からp型不純物であるボロンＢをイオン注入する。マスクＭ１２の開口からボディ領域４０の一部に、ボロンＢをイオン注入する。熱処理を施すことによってp+型の浅部ボディコンタクト領域３１ｄを形成する。マスクＭ１２を除去する。
次に、図１８に示すように、ボディ領域４０の表面にマスクＭ１３を形成する。マスクＭ１３は、ソース領域２０を形成する部分に開口を備えている。表面側からn型不純物であるヒ素Ａｓをイオン注入する。マスクＭ１３の開口から、ボディ領域４０の一部にヒ素Ａｓがイオン注入される。熱処置を施すことによってn+型のソース領域２０を形成する。マスクＭ１３を除去する。
不純物イオン注入後に熱処理を施す工程は、２回以上の不純物イオン注入についてまとめて行ってもよい。
図１５に示すように、ソース領域２０とボディコンタクト領域３０ｄが接続するソース電極Ｓと、ドレイン領域６０が接続するドレイン電極Ｄと、トレンチゲート電極１２が接続するゲート電極Ｇを形成する。
トレンチゲート電極１２を形成する工程までは、図５から図１０を参照して説明した第１実施例の半導体装置１と同様の工程を行う。
その後に、図１６に示すように、ボディ領域４０の表面にマスクＭ１１を形成する。マスクＭ１１は、深部ボディコンタクト領域３２ｄを形成する部分に開口を備えている。表面側からp型不純物であるボロンＢをイオン注入する。マスクＭ１１の開口からボディ領域４０の一部の中間深さに、ボロンＢをイオン注入する。熱処理を施すことによってp+型の深部ボディコンタクト領域３２ｄを形成する。マスクＭ１１を除去する。
次に、図１７に示すように、ボディ領域４０の表面にマスクＭ１２を形成する。マスクＭ１２は、浅部ボディコンタクト領域３１ｄを形成する部分に開口を備えている。表面側からp型不純物であるボロンＢをイオン注入する。マスクＭ１２の開口からボディ領域４０の一部に、ボロンＢをイオン注入する。熱処理を施すことによってp+型の浅部ボディコンタクト領域３１ｄを形成する。マスクＭ１２を除去する。
次に、図１８に示すように、ボディ領域４０の表面にマスクＭ１３を形成する。マスクＭ１３は、ソース領域２０を形成する部分に開口を備えている。表面側からn型不純物であるヒ素Ａｓをイオン注入する。マスクＭ１３の開口から、ボディ領域４０の一部にヒ素Ａｓがイオン注入される。熱処置を施すことによってn+型のソース領域２０を形成する。マスクＭ１３を除去する。
不純物イオン注入後に熱処理を施す工程は、２回以上の不純物イオン注入についてまとめて行ってもよい。
図１５に示すように、ソース領域２０とボディコンタクト領域３０ｄが接続するソース電極Ｓと、ドレイン領域６０が接続するドレイン電極Ｄと、トレンチゲート電極１２が接続するゲート電極Ｇを形成する。
（第５実施例）
図１９に、トレンチゲート電極１２を備えている横型の半導体装置１ｅの要部断面図を示す。図１９では、図１に示す半導体装置１と同等の構成要素には、同一番号の符号を付して重複説明を省略する。
半導体装置１ｅのボディコンタクト領域３０ｅは、ソース領域２０と埋込絶縁体５０の両者と接していない。半導体装置１ｅのボディコンタクト領域３０ｅは、浅部ボディコンタクト領域３１ｅと深部ボディコンタクト領域３２ｅを備えている。浅部ボディコンタクト領域３１ｅと深部ボディコンタクト領域３２ｅは連続している。トレンチゲート電極を横断する断面（図１９に示す断面）で観測したときに、浅部ボディコンタクト領域３１ｅは、深部ボディコンタクト領域３２ｅと比較して幅が広い。半導体装置１ｅによっても、ＥＳＤ耐量を高耐量化することができる。
図１９に、トレンチゲート電極１２を備えている横型の半導体装置１ｅの要部断面図を示す。図１９では、図１に示す半導体装置１と同等の構成要素には、同一番号の符号を付して重複説明を省略する。
半導体装置１ｅのボディコンタクト領域３０ｅは、ソース領域２０と埋込絶縁体５０の両者と接していない。半導体装置１ｅのボディコンタクト領域３０ｅは、浅部ボディコンタクト領域３１ｅと深部ボディコンタクト領域３２ｅを備えている。浅部ボディコンタクト領域３１ｅと深部ボディコンタクト領域３２ｅは連続している。トレンチゲート電極を横断する断面（図１９に示す断面）で観測したときに、浅部ボディコンタクト領域３１ｅは、深部ボディコンタクト領域３２ｅと比較して幅が広い。半導体装置１ｅによっても、ＥＳＤ耐量を高耐量化することができる。
（第６実施例）
図２０に、トレンチゲート電極１２を備えている横型の半導体装置１ｆの要部断面図を示す。図２０では、図１に示す半導体装置１と同等の構成要素には、同一番号の符号を付して重複説明を省略する。
半導体装置１ｆのボディコンタクト領域３０ｆは、ソース領域２０と埋込絶縁体５０の両者と接していない。半導体装置１ｆのボディコンタクト領域３０ｆは、トレンチゲート電極を横断する断面（図２０に示す断面）で観測したときに、深いほど幅が広くなっている。ボディコンタクト領域３０ｆは、その断面が、下辺が上辺よりも長い台形状に形成されている。半導体装置１ｆによっても、スナップバック現象が発生する時のドレイン電流値を高くし、ＥＳＤ耐量を高耐量化することができる。
図２０に、トレンチゲート電極１２を備えている横型の半導体装置１ｆの要部断面図を示す。図２０では、図１に示す半導体装置１と同等の構成要素には、同一番号の符号を付して重複説明を省略する。
半導体装置１ｆのボディコンタクト領域３０ｆは、ソース領域２０と埋込絶縁体５０の両者と接していない。半導体装置１ｆのボディコンタクト領域３０ｆは、トレンチゲート電極を横断する断面（図２０に示す断面）で観測したときに、深いほど幅が広くなっている。ボディコンタクト領域３０ｆは、その断面が、下辺が上辺よりも長い台形状に形成されている。半導体装置１ｆによっても、スナップバック現象が発生する時のドレイン電流値を高くし、ＥＳＤ耐量を高耐量化することができる。
なお、第１実施例から第６実施例では、ベース基板８０がn型である場合について説明したが、ベース基板８０はp型であってもよい。また、半導体基板２がＳＯＩ基板であり、ＳＯＩ基板の活性層にドリフト領域７０とボディ領域４０の積層構造が形成されていてもよい。
また、第１実施例から第６実施例では、ボディ領域４０がドリフト領域７０上に積層されている場合について説明したが、ボディ領域４０は半導体基板２の浅層に断続的に形成されていてもよい。
また、p型不純物の種類とn型不純物の種類、ゲート絶縁膜１４の材料、埋込絶縁体５０の材料、トレンチゲート電極１２の材料等は、実施例に限定されるものではない。
また、第１実施例から第６実施例では、ボディ領域４０がドリフト領域７０上に積層されている場合について説明したが、ボディ領域４０は半導体基板２の浅層に断続的に形成されていてもよい。
また、p型不純物の種類とn型不純物の種類、ゲート絶縁膜１４の材料、埋込絶縁体５０の材料、トレンチゲート電極１２の材料等は、実施例に限定されるものではない。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ：半導体装置
２：半導体基板
２ａ：表面
１２：トレンチゲート電極
１４：ゲート絶縁膜
２０：ソース領域
２２：底面
２４：側面
３０，３０ｂ，３０ｃ，３０ｄ，３０ｅ，３０ｆ：ボディコンタクト領域
３１ｄ：浅部ボディコンタクト領域
３１ｅ：浅部ボディコンタクト領域
３２ｄ：深部ボディコンタクト領域
３２ｅ：深部ボディコンタクト領域
４０：ボディ領域
５０：埋込絶縁体
６０：ドレイン領域
７０：ドリフト領域
８０：ベース基板
Ｄ：ドレイン電極
Ｇ：ゲート電極
Ｐ１：底部エッジ
Ｓ：ソース電極
２：半導体基板
２ａ：表面
１２：トレンチゲート電極
１４：ゲート絶縁膜
２０：ソース領域
２２：底面
２４：側面
３０，３０ｂ，３０ｃ，３０ｄ，３０ｅ，３０ｆ：ボディコンタクト領域
３１ｄ：浅部ボディコンタクト領域
３１ｅ：浅部ボディコンタクト領域
３２ｄ：深部ボディコンタクト領域
３２ｅ：深部ボディコンタクト領域
４０：ボディ領域
５０：埋込絶縁体
６０：ドレイン領域
７０：ドリフト領域
８０：ベース基板
Ｄ：ドレイン電極
Ｇ：ゲート電極
Ｐ１：底部エッジ
Ｓ：ソース電極
Claims (2)
- 半導体基板に、ドレイン領域とドリフト領域とボディ領域とボディコンタクト領域とソース領域とトレンチゲート電極と埋込絶縁体が形成されている半導体装置であり、
ドレイン領域とドリフト領域とソース領域は第１導電型であり、
ボディ領域とボディコンタクト領域は第２導電型であり、
半導体基板の表面に沿って伸びているトレンチゲート電極を横断する断面で観測したときに、トレンチゲート電極とソース領域とボディコンタクト領域と埋込絶縁体とドレイン領域がその順序で配置されており、
ボディ領域は、前記の断面視した状態で、少なくともソース領域とボディコンタクト領域が配置されている範囲における半導体基板の浅層に形成されており、
ドリフト領域は、ボディ領域に接しており、ボディ領域の深層側に形成されており、
トレンチゲート電極は、前記の断面視した状態で、半導体基板の表面からボディ領域を貫通してドリフト領域に達するトレンチ内にゲート絶縁膜で取り囲まれた状態で収容されており、
ソース領域は、ボディ領域の表面に露出しており、ボディ領域内においてゲート絶縁膜を介してトレンチゲート電極と対向する範囲に形成されており、
ボディコンタクト領域は、ボディ領域の表面に露出しており、その不純物濃度がボディ領域の不純物濃度よりも濃く、その最深部がソース領域の最深部よりも深く、
埋込絶縁体は、半導体基板の表面からドリフト領域に至るまで伸びており、その最深部がトレンチゲート電極の最深部よりも浅く、
ドレイン領域は、半導体基板の表面からドリフト領域に至るまで伸びており、その最深部が埋込絶縁体の最深部よりも深いことを特徴とする半導体装置。 - ボディコンタクト領域が、ゲート絶縁膜に近接する範囲外においてソース領域の底面を覆っていることを特徴とする請求項１に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008176806A JP2010016284A (ja) | 2008-07-07 | 2008-07-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008176806A JP2010016284A (ja) | 2008-07-07 | 2008-07-07 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010016284A true JP2010016284A (ja) | 2010-01-21 |
Family
ID=41702086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008176806A Pending JP2010016284A (ja) | 2008-07-07 | 2008-07-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010016284A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015111218A1 (ja) * | 2014-01-27 | 2015-07-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| WO2017170867A1 (ja) * | 2016-03-31 | 2017-10-05 | 国立大学法人東北大学 | 半導体デバイス |
| CN109166915A (zh) * | 2018-08-28 | 2019-01-08 | 电子科技大学 | 一种介质超结mos型功率半导体器件及其制备方法 |
| KR20190126924A (ko) * | 2017-11-01 | 2019-11-12 | 수 조우 오리엔탈 세미컨덕터 콤퍼니 리미티드 | 트렌치형 전력 트랜지스터 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60196974A (ja) * | 1984-03-19 | 1985-10-05 | Toshiba Corp | 導電変調型ｍｏｓｆｅｔ |
| JPH04171764A (ja) * | 1990-11-05 | 1992-06-18 | Nissan Motor Co Ltd | 半導体装置 |
| JPH0888357A (ja) * | 1994-09-16 | 1996-04-02 | Toshiba Corp | 横型ｉｇｂｔ |
| JPH11103056A (ja) * | 1997-09-26 | 1999-04-13 | Toyota Central Res & Dev Lab Inc | 横型ｍｏｓ素子を含む半導体装置 |
| JPH11274493A (ja) * | 1998-03-25 | 1999-10-08 | Toyota Central Res & Dev Lab Inc | 横型ｍｏｓ素子を含む半導体装置 |
| JP2003332570A (ja) * | 2002-05-02 | 2003-11-21 | Power Integrations Inc | 高電圧トランジスタの製造方法 |
| JP2007173379A (ja) * | 2005-12-20 | 2007-07-05 | Nec Electronics Corp | 半導体装置および半導体装置の製造方法 |
-
2008
- 2008-07-07 JP JP2008176806A patent/JP2010016284A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60196974A (ja) * | 1984-03-19 | 1985-10-05 | Toshiba Corp | 導電変調型ｍｏｓｆｅｔ |
| JPH04171764A (ja) * | 1990-11-05 | 1992-06-18 | Nissan Motor Co Ltd | 半導体装置 |
| JPH0888357A (ja) * | 1994-09-16 | 1996-04-02 | Toshiba Corp | 横型ｉｇｂｔ |
| JPH11103056A (ja) * | 1997-09-26 | 1999-04-13 | Toyota Central Res & Dev Lab Inc | 横型ｍｏｓ素子を含む半導体装置 |
| JPH11274493A (ja) * | 1998-03-25 | 1999-10-08 | Toyota Central Res & Dev Lab Inc | 横型ｍｏｓ素子を含む半導体装置 |
| JP2003332570A (ja) * | 2002-05-02 | 2003-11-21 | Power Integrations Inc | 高電圧トランジスタの製造方法 |
| JP2007173379A (ja) * | 2005-12-20 | 2007-07-05 | Nec Electronics Corp | 半導体装置および半導体装置の製造方法 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015111218A1 (ja) * | 2014-01-27 | 2015-07-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JPWO2015111218A1 (ja) * | 2014-01-27 | 2017-03-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US9806147B2 (en) | 2014-01-27 | 2017-10-31 | Renesas Electronics Corporation | Semiconductor device |
| US10249708B2 (en) | 2014-01-27 | 2019-04-02 | Renesas Electronics Corporation | Semiconductor device |
| WO2017170867A1 (ja) * | 2016-03-31 | 2017-10-05 | 国立大学法人東北大学 | 半導体デバイス |
| JPWO2017170867A1 (ja) * | 2016-03-31 | 2019-02-21 | 国立大学法人東北大学 | 半導体デバイス |
| EP3439026A4 (en) * | 2016-03-31 | 2019-12-04 | Tohoku University | SEMICONDUCTOR DEVICE |
| US11152468B2 (en) | 2016-03-31 | 2021-10-19 | Tohoku University | Semiconductor device |
| KR20190126924A (ko) * | 2017-11-01 | 2019-11-12 | 수 조우 오리엔탈 세미컨덕터 콤퍼니 리미티드 | 트렌치형 전력 트랜지스터 |
| KR102206965B1 (ko) | 2017-11-01 | 2021-01-25 | 수 조우 오리엔탈 세미컨덕터 콤퍼니 리미티드 | 트렌치형 전력 트랜지스터 |
| CN109166915A (zh) * | 2018-08-28 | 2019-01-08 | 电子科技大学 | 一种介质超结mos型功率半导体器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5641131B2 (ja) | 半導体装置およびその製造方法 | |
| JP5849882B2 (ja) | 縦型半導体素子を備えた半導体装置 | |
| JP6369173B2 (ja) | 縦型半導体装置およびその製造方法 | |
| JP5074671B2 (ja) | 半導体装置およびその製造方法 | |
| JP4635067B2 (ja) | 半導体装置及びその製造方法 | |
| JP4772843B2 (ja) | 半導体装置及びその製造方法 | |
| JP2009043966A (ja) | 半導体装置及びその製造方法 | |
| JP2011258834A (ja) | 半導体装置および半導体装置の製造方法 | |
| TW201712874A (zh) | 半導體裝置及半導體裝置的製造方法 | |
| JP2011023675A (ja) | 半導体装置及びその製造方法 | |
| JP6228850B2 (ja) | 半導体装置 | |
| TW201533901A (zh) | 半導體裝置 | |
| CN105637644A (zh) | 碳化硅半导体装置，碳化硅半导体装置的制造方法以及碳化硅半导体装置的设计方法 | |
| JP2010258355A (ja) | 半導体装置及びその製造方法 | |
| JP2010192693A (ja) | 半導体装置及びその製造方法 | |
| US20170222022A1 (en) | Semiconductor device with composite trench and implant columns | |
| JP7090073B2 (ja) | 半導体装置 | |
| JP2010016284A (ja) | 半導体装置 | |
| JP2008153620A (ja) | 半導体装置 | |
| CN114744022A (zh) | 半导体器件及其制造方法 | |
| JP2016062975A (ja) | 半導体装置およびその製造方法 | |
| KR20110078621A (ko) | 반도체 소자 및 그 제조 방법 | |
| JP4952042B2 (ja) | 半導体装置 | |
| JP6850659B2 (ja) | 半導体装置の製造方法 | |
| JP2004200441A (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120717 |