JP4952042B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4952042B2 JP4952042B2 JP2006124252A JP2006124252A JP4952042B2 JP 4952042 B2 JP4952042 B2 JP 4952042B2 JP 2006124252 A JP2006124252 A JP 2006124252A JP 2006124252 A JP2006124252 A JP 2006124252A JP 4952042 B2 JP4952042 B2 JP 4952042B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- region
- conductivity type
- base region
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 198
- 239000010410 layer Substances 0.000 claims description 102
- 239000000758 substrate Substances 0.000 claims description 65
- 239000002344 surface layer Substances 0.000 claims description 28
- 230000015556 catabolic process Effects 0.000 description 21
- 239000012535 impurity Substances 0.000 description 20
- 238000010586 diagram Methods 0.000 description 11
- 238000004088 simulation Methods 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000013459 approach Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Description
本発明は、ソース領域とドレイン領域とが半導体基板の横方向に並べられた、横型ＭＯＳトランジスタ（ＬＤＭＯＳ，Lateral Diffused Metal Oxide Semiconductor）が形成されてなる半導体装置に関する。
ソース領域とドレイン領域とが半導体基板の横方向に並べられた、横型ＭＯＳトランジスタが形成されてなる半導体装置が、例えば、特開２００１−３５２０７０号公報（特許文献１）、特開平１１−３５４７７９号公報（特許文献２）に開示されている。
図７は、特許文献１に開示されたＬＤＭＯＳと同じ断面構造を有する、従来の半導体装置９０の模式的な断面図である。また、図８は、図７の半導体装置９０について、不純物の濃度分布の一例を示した図である。
図７に示す半導体装置９０では、半導体基板１０の表層部に、Ｎ導電型チャネルの横型ＭＯＳトランジスタが形成されている。半導体基板１０は、埋め込み酸化膜３を有するＳＯＩ（Silicon On Insulator）基板で、埋め込み酸化膜３の下は、Ｐ導電型（ｐ）の支持基板２である。埋め込み酸化膜３の上のＳＯＩ層１は、上方にあるＮ導電型（ｎ−）の第１半導体層１ａを上記横型ＭＯＳトランジスタの形成層とし、第１半導体層１ａの下方には、埋め込み酸化膜３に当接して、Ｎ導電型で第１半導体層１ａより高濃度（ｎ＋）の第３半導体層１ｂが形成されている。
半導体装置９０では、Ｐ導電型（ｐ）のベース領域７が、第１半導体層１ａの表層部に形成されている。
半導体装置９０のソース側では、Ｐ導電型でベース領域７より高濃度（ｐ）の追加ベース領域７ａが、基板断面においてベース領域７より深く、基板面内でベース領域７内に含まれるように、第１半導体層１ａの表層部に配置されている。また、Ｎ導電型（ｎ＋）のソース領域８が、ベース領域７の表層部に形成されている。尚、ソース領域８とそれに隣接して追加ベース領域７ａ内に含まれるように配置されているＰ導電型（Ｐ＋）の領域９は、ソース電極（図示省略）のコンタクト領域となっている。
半導体装置９０のドレイン側では、Ｎ導電型で第１半導体層１ａより高濃度（ｎ）の追加ドレイン領域６が、基板面内でベース領域７から離間するように配置されている。また、Ｎ導電型で追加ドレイン領域６より高濃度（ｎ＋）のドレイン領域５が、追加ドレイン領域６の表層部に形成されている。尚、追加ドレイン領域６は、ドレイン領域５に近づくほど高濃度となるように形成されている。また、ドレイン領域５は、ドレイン電極（図示省略）のコンタクト領域となっている。
半導体装置９０では、ＳＯＩ層１の表面近くのソース領域８とドレイン領域５の間に位置するベース領域７を、キャリアのチャネル領域としている。また、ＳＯＩ層１の表面近くのソース領域８とドレイン領域５の間に位置する第１半導体層１ａは、キャリアのドリフト領域となっている。尚、符号４の部分は、ＬＯＣＯＳ（Local Oxidation of Silicon）酸化膜で、符号１１の部分は、ゲート絶縁膜（図示省略）上に形成されたゲート電極１１である。
特開２００１−３５２０７０号公報
特開平１１−３５４７７９号公報
図７に示す半導体装置９０では、ドレイン側に配置されたドレイン領域５に近づくほど高濃度となる追加ドレイン領域６により、ＥＳＤ（Electro Static Discharge）等の電界が緩和され、追加ドレイン領域６を形成しない場合に較べてＥＳＤ耐量を向上することができる。一方、半導体装置９０において高耐圧化を図っていくためには、ベース領域７と追加ドレイン領域６の間隔、すなわち、ドリフト領域であるＳＯＩ層１の表面近くのソース領域８とドレイン領域５の間に位置する第１半導体層１ａの幅を拡大する必要がある。しかしながら、ベース領域７と追加ドレイン領域６の間隔を拡大していくと、キャリアのドリフト抵抗が増大し、半導体装置９０の動作抵抗（オン抵抗）が増大してしまう。従って、図７に示す従来の半導体装置９０の構造では、高耐圧化と動作抵抗の低減を両立させることは困難である。
そこで本発明は、横型ＭＯＳトランジスタが形成されてなる半導体装置であって、高耐圧かつ低い動作抵抗の半導体装置を提供することを目的としている。
請求項１に記載の発明は、第１導電型の半導体基板の表層部に、第１導電型チャネルの横型ＭＯＳトランジスタが形成されてなる半導体装置であって、前記横型ＭＯＳトランジスタのソース領域とドレイン領域の間において、前記半導体基板からなる第１半導体層に、基板表面から所定の深さで、第１導電型で前記第１半導体層より高濃度の第２半導体層が形成されてなり、前記第１半導体層の表層部において、第２導電型のベース領域が形成され、前記第１半導体層の表層部において、基板面内で前記ベース領域内に含まれるように配置され、基板断面において前記ベース領域より深い、第２導電型で前記ベース領域より高濃度の追加ベース領域が形成され、前記ベース領域の表層部において、第１導電型の前記ソース領域が形成され、前記第１半導体層の表層部において、基板面内で前記ベース領域から離間するように配置され、第１導電型で前記第２半導体層より高濃度の追加ドレイン領域が形成され、前記追加ドレイン領域内に含まれるように、追加ドレイン領域の表層部において、第１導電型で追加ドレイン領域より高濃度の前記ドレイン領域が形成されてなり、第２導電型で前記ベース領域より低濃度の第２追加ベース領域が、基板面内で前記ベース領域を取り囲み前記追加ドレイン領域から離間するように、基板断面において前記ベース領域より深い位置で前記半導体基板中に形成されてなることを特徴としている。
上記半導体装置においては、ソース領域とドレイン領域の間に位置する第２半導体層が、横型ＭＯＳトランジスタのキャリアのドリフト領域として機能する。従って、この第２半導体層の不純物濃度および基板表面からの深さを適宜設定することにより、耐圧の低下を抑制しつつ、ドリフト抵抗を低減することができる。これによって、上記半導体装置を、高耐圧かつ低い動作抵抗の半導体装置とすることができる。
すなわち、上記半導体装置における横型ＭＯＳトランジスタは、前記第１半導体層の表層部において、第２導電型のベース領域が形成され、前記第１半導体層の表層部において、基板面内で前記ベース領域内に含まれるように配置され、基板断面において前記ベース領域より深い、第２導電型で前記ベース領域より高濃度の追加ベース領域が形成され、前記ベース領域の表層部において、第１導電型の前記ソース領域が形成され、前記第１半導体層の表層部において、基板面内で前記ベース領域から離間するように配置され、第１導電型で前記第２半導体層より高濃度の追加ドレイン領域が形成され、前記追加ドレイン領域内に含まれるように、追加ドレイン領域の表層部において、第１導電型で追加ドレイン領域より高濃度の前記ドレイン領域が形成されてなるように構成されている。
また、上記半導体装置においては、第２導電型で前記ベース領域より低濃度の第２追加ベース領域が、基板面内で前記ベース領域を取り囲み前記追加ドレイン領域から離間するように、基板断面において前記ベース領域より深い位置で前記半導体基板中に形成されている。
当該半導体装置の横型ＭＯＳトランジスタにおいては、上記第２導電型の第２追加ベース領域とドリフト領域として機能する第１導電型の上記第２半導体層とで、ＲＥＳＵＲＦ（Reduced Surface electric field）効果をもたせることができる。このため、第２半導体層の濃度を比較的高く設定しても、ＲＥＳＵＲＦ効果により耐圧低下を防止することができ、同時に動作抵抗の低減を図ることができる。尚、通常のＲＥＳＵＲＦ構造を持つ横型ＭＯＳトランジスタでは、深いｐウエル層の上に比較的濃度の濃いｎウエル層を形成するので、ドリフト域の抵抗が下がる反面、基板断面の縦方向に寄生ＮＰＮバイポーラトランジスタが形成され、サージに弱いという欠点がある。しかしながら、当該半導体装置における横型ＭＯＳトランジスタでは、第２導電型の第２追加ベース領域をソース側に形成し、ドレイン側の下方には第２追加ベース領域が存在しないため、寄生バイポーラトランジスタは形成されない。従って、当該半導体装置のサージに対する耐性が低下することもない。
すなわち、上記半導体装置における横型ＭＯＳトランジスタは、前記第１半導体層の表層部において、第２導電型のベース領域が形成され、前記第１半導体層の表層部において、基板面内で前記ベース領域内に含まれるように配置され、基板断面において前記ベース領域より深い、第２導電型で前記ベース領域より高濃度の追加ベース領域が形成され、前記ベース領域の表層部において、第１導電型の前記ソース領域が形成され、前記第１半導体層の表層部において、基板面内で前記ベース領域から離間するように配置され、第１導電型で前記第２半導体層より高濃度の追加ドレイン領域が形成され、前記追加ドレイン領域内に含まれるように、追加ドレイン領域の表層部において、第１導電型で追加ドレイン領域より高濃度の前記ドレイン領域が形成されてなるように構成されている。
また、上記半導体装置においては、第２導電型で前記ベース領域より低濃度の第２追加ベース領域が、基板面内で前記ベース領域を取り囲み前記追加ドレイン領域から離間するように、基板断面において前記ベース領域より深い位置で前記半導体基板中に形成されている。
当該半導体装置の横型ＭＯＳトランジスタにおいては、上記第２導電型の第２追加ベース領域とドリフト領域として機能する第１導電型の上記第２半導体層とで、ＲＥＳＵＲＦ（Reduced Surface electric field）効果をもたせることができる。このため、第２半導体層の濃度を比較的高く設定しても、ＲＥＳＵＲＦ効果により耐圧低下を防止することができ、同時に動作抵抗の低減を図ることができる。尚、通常のＲＥＳＵＲＦ構造を持つ横型ＭＯＳトランジスタでは、深いｐウエル層の上に比較的濃度の濃いｎウエル層を形成するので、ドリフト域の抵抗が下がる反面、基板断面の縦方向に寄生ＮＰＮバイポーラトランジスタが形成され、サージに弱いという欠点がある。しかしながら、当該半導体装置における横型ＭＯＳトランジスタでは、第２導電型の第２追加ベース領域をソース側に形成し、ドレイン側の下方には第２追加ベース領域が存在しないため、寄生バイポーラトランジスタは形成されない。従って、当該半導体装置のサージに対する耐性が低下することもない。
上記半導体装置においては、例えば請求項２に記載のように、前記半導体基板が、埋め込み酸化膜を有するＳＯＩ基板であって、前記第１半導体層が、前記埋め込み酸化膜上のＳＯＩ層であってよい。
請求項３に記載のように、上記半導体装置においては、前記第２半導体層が、前記追加ベース領域より浅く形成されてなることが好ましい。これにより、基板の比較的深い部分にまで流れ込むサージ電流に対する耐圧の低下を抑制しつつ、基板表面近くを流れる横型ＭＯＳトランジスタのキャリアのドリフト抵抗を低減することができる。
上記半導体装置のシミュレーション結果によれば、請求項４に記載のように、前記第１導電型が、Ｎ導電型である場合には、前記第２半導体層の濃度が、１．５×１０１６ ［１／ｃｍ３］以上、３．５×１０１６ ［１／ｃｍ３］以下であることが好ましい。また、請求項５に記載のように、前記第２追加ベース領域の濃度は、１．０×１０ １６ ［１／ｃｍ ３ ］以上、３．０×１０ １６ ［１／ｃｍ ３ ］以下であることが好ましい。これにより、上記半導体装置において、高耐圧を確保しつつ、低オン抵抗を実現することができる。
上記半導体装置においては、請求項６に記載のように、前記ソース領域とドレイン領域が、基板面内において市松模様の格子状に配置されてなる構成とすることができる。
また、請求項７に記載のように、前記ソース領域とドレイン領域が、基板面内においてストライプ状に配置されてなる構成であってもよい。
以下、本発明を実施するための最良の形態を、図に基づいて説明する。
図１は、本発明の基礎とする半導体装置の一例で、半導体装置１００の模式的な断面図である。また、図２は、図１の半導体装置１００について、不純物の濃度分布の一例を示した図である。尚、図１の半導体装置１００において、図７の半導体装置９０と同様の部分については、同じ符号を付した。
図１の半導体装置１００は、図７の半導体装置９０に対して、基板１０表面から所定の深さで、Ｎ導電型で第１半導体層１ａより高濃度（ｎ）の第２半導体層６ａを追加形成した構造となっている。
すなわち、図７に示す半導体装置９０と同様に、図１に示す半導体装置１００では、半導体基板１０の表層部に、Ｎ導電型チャネルの横型ＭＯＳトランジスタが形成されている。半導体装置１００における半導体基板１０は、埋め込み酸化膜３を有するＳＯＩ（Silicon On Insulator）基板で、埋め込み酸化膜３の下は、Ｐ導電型（ｐ）の支持基板２である。埋め込み酸化膜３の上のＳＯＩ層１は、上方にあるＮ導電型（ｎ−）の第１半導体層１ａを上記横型ＭＯＳトランジスタの形成層とし、第１半導体層１ａの下方には、埋め込み酸化膜３に当接して、Ｎ導電型で第１半導体層１ａより高濃度（ｎ＋）の第３半導体層１ｂが形成されている。
また、半導体装置１００では、Ｐ導電型（ｐ）のベース領域７が、第１半導体層１ａの表層部に形成されている。半導体装置１００のソース側では、Ｐ導電型でベース領域７より高濃度（ｐ）の追加ベース領域７ａが、基板断面においてベース領域７より深く、基板面内でベース領域７内に含まれるように、第１半導体層１ａの表層部に配置されている。また、Ｎ導電型（ｎ＋）のソース領域８が、ベース領域７の表層部に形成されている。尚、ソース領域８とそれに隣接して追加ベース領域７ａ内に含まれるように配置されているＰ導電型（Ｐ＋）の領域９は、ソース電極（図示省略）のコンタクト領域となっている。
半導体装置１００のドレイン側では、Ｎ導電型で第１半導体層１ａ（および第２半導体層６ａ）より高濃度（ｎ）の追加ドレイン領域６が、基板面内でベース領域７から離間するように配置されている。また、Ｎ導電型で追加ドレイン領域６より高濃度（ｎ＋）のドレイン領域５が、追加ドレイン領域６の表層部に形成されている。尚、追加ドレイン領域６は、ドレイン領域５に近づくほど高濃度となるように形成されている。また、ドレイン領域５は、ドレイン電極（図示省略）のコンタクト領域となっている。
半導体装置１００では、ＳＯＩ層１の表面近くのソース領域８とドレイン領域５の間に位置するベース領域７を、キャリアのチャネル領域としている。また、ＳＯＩ層１の表面近くのソース領域８とドレイン領域５の間に位置する第１半導体層１ａは、キャリアのドリフト領域となっている。尚、符号４の部分は、ＬＯＣＯＳ（Local Oxidation of Silicon）酸化膜で、符号１１の部分は、ゲート絶縁膜（図示省略）上に形成されたポリシリコンからなるゲート電極１１である。
以上が、図１の半導体装置１００と図７の半導体装置９０の等しい部分である。
一方、図１の半導体装置１００では、図７の半導体装置９０と異なり、横型ＭＯＳトランジスタのソース領域８とドレイン領域５の間において、半導体基板１０のＳＯＩ層１を構成する第１半導体層１ａに、基板１０表面から所定の深さで、Ｎ導電型で第１半導体層１ａより高濃度（ｎ）の第２半導体層６ａが形成されている。第２半導体層６ａは、後述するように耐圧低下が起きないように浅く形成する必要があり、ＳＯＩ層１に横型ＭＯＳトランジスタの内部構造を形成する前に、図１中に破線で示したように基板表面全体にＮ導電型不純物を浅く拡散させて形成する。このため、横型ＭＯＳトランジスタの内部構造の形成後には、図１中に実線で示したように、ゲート電極１１およびＬＯＣＯＳ酸化膜４の直下のソース領域８（より詳しくは、ベース領域７）とドレイン領域５（より詳しくは、追加ドレイン領域６）の間において、ＳＯＩ層１の表面のごく近傍に第２半導体層６ａが所定の設定不純物濃度で残る。例えば、第２半導体層６ａは、ＬＯＣＯＳ酸化膜４とポリシリコンからなるゲート電極１１の形成後に、砒素（Ａｓ）等のＮ導電型不純物を高加速イオン注入した後、熱処理して形成する。また、ＬＯＣＯＳ酸化膜４の形成前にイオン注入を行い、ＬＯＣＯＳ酸化時の熱処理で注入イオンを拡散させて形成するようにしてもよい。
図１の半導体装置１００においては、上記したソース領域８とドレイン領域５の間に位置する第２半導体層６ａが、横型ＭＯＳトランジスタのキャリアのドリフト領域として機能する。第２半導体層６ａは、第１半導体層１ａに較べて、Ｎ導電型の不純物濃度が高い。このため、半導体装置１００では、第２半導体層６ａの形成によって横型ＭＯＳトランジスタのキャリアである電子の導通経路がＳＯＩ層１の表面のごく近傍に形成されることとなり、キャリアのドリフト抵抗を低減することができる。特に、半導体装置１００においては、第２半導体層２ａが、追加ベース領域７ａより浅く形成されていることが好ましい。これにより、ＳＯＩ層１の比較的深い部分にまで流れ込むサージ電流に対する耐圧の低下を抑制しつつ、ＳＯＩ層１表面近くを流れる横型ＭＯＳトランジスタのキャリアのドリフト抵抗を低減することができる。
図３は、図１に示す半導体装置１００のシミュレーション結果の一例で、第２半導体層６ａの不純物濃度に対する半導体装置１００の耐圧とオン抵抗を示す図である。
シミュレーションでは、図２に示したように、ＳＯＩ層１の厚さを１６［μｍ］、第１半導体層１ａの不純物濃度を１×１０１５［１／ｃｍ３］、第２半導体層２ａの拡散深さを約２［μｍ］としている。また、シミュレーションは、ソース領域８とドレイン領域５を基板面内においてストライプ状に配置した場合と、ソース領域８とドレイン領域５を基板面内において市松模様の格子状に配置した場合の両方で実施している。尚、耐圧については、ストライプ状に配置した場合の結果のみが示されているが、格子状に配置した場合の結果はストライプ状の場合とほぼ同じである。
図３に示す半導体装置１００のシミュレーション結果によれば、第２半導体層６ａの濃度は、３×１０１５［１／ｃｍ３］以上、１０×１０１５［１／ｃｍ３］以下であることが好ましい。これにより、半導体装置１００において、８０［Ｖ］以上の高耐圧を確保しつつ、０．４［Ω・ｍｍ２］以下の低オン抵抗を実現することができる。特に、ソース領域８とドレイン領域５を格子状に配置した場合には、上記第２半導体層６ａの濃度範囲において、０．３［Ω・ｍｍ２］以下の低オン抵抗を実現することができる。これは、ソース領域８とドレイン領域５を格子状に配置した場合には、実効的なチャネル幅がストライプ状に配置した場合に較べて増えるためである。尚、ソース領域８とドレイン領域５をストライプ状に配置した場合には、第２半導体層６ａの濃度を、６×１０１５［１／ｃｍ３］以上、１０×１０１５［１／ｃｍ３］以下の範囲に設定することで、８０［Ｖ］以上の高耐圧を確保しつつ、０．３［Ω・ｍｍ２］以下の低オン抵抗を実現することができる。
以上のようにして、図１の半導体装置１００では、第２半導体層６ａの不純物濃度および基板表面からの深さを適宜設定することにより、耐圧の低下を抑制しつつ、ドリフト抵抗を低減し、これによって高耐圧かつ低い動作抵抗（オン抵抗）の半導体装置とすることができる。
図４は、本発明に係る半導体装置の例で、半導体装置１０１の模式的な断面図である。また、図５は、図４の半導体装置１０１について、不純物の濃度分布の一例を示した図である。尚、図４の半導体装置１０１において、図１の半導体装置１００と同様の部分については、同じ符号を付した。
図４の半導体装置１０１は、図１の半導体装置１００に対して、Ｐ導電型でベース領域７より低濃度（ｐ）の第２追加ベース領域７ｂが、基板面内ではベース領域７を取り囲み追加ドレイン領域６から離間するように、基板断面においてはベース領域７より深い位置でＳＯＩ層１中に形成されている。
図４に示す半導体装置１０１の横型ＭＯＳトランジスタにおいては、ＬＯＣＯＳ酸化膜４の下方にまで延びたＰ導電型の第２追加ベース領域７ｂとドリフト領域として機能するＮ導電型の第２半導体層６ａとで、ＲＥＳＵＲＦ（Reduced Surface electric field）効果をもたせることができる。このため、第２半導体層６ａの濃度を比較的高く設定しても、ＲＥＳＵＲＦ効果により耐圧低下を防止することができ、同時に動作抵抗の低減を図ることができる。尚、通常のＲＥＳＵＲＦ構造を持つ横型ＭＯＳトランジスタでは、深いｐウエル層の上に比較的濃度の濃いｎウエル層を形成するので、ドリフト域の抵抗が下がる反面、基板断面の縦方向に寄生ＮＰＮバイポーラトランジスタが形成され、サージに弱いという欠点がある。しかしながら、図４の半導体装置１０１における横型ＭＯＳトランジスタでは、Ｐ導電型の第２追加ベース領域７ｂをソース側に形成し、ドレイン側の下方には第２追加ベース領域７ｂが存在しないため、寄生バイポーラトランジスタは形成されない。従って、図４の半導体装置１０１では、サージに対する耐性が低下することもない。
図６は、図４に示す半導体装置１０１のシミュレーション結果の一例で、図中に示した各水準の不純物濃度に対する半導体装置１０１の耐圧とオン抵抗を示す図である。
シミュレーションでは、図５に示したように、第２追加ベース領域７ｂの幅（図の左端から右先端までの距離）を約６［μｍ］、第２追加ベース領域７ｂの拡散深さを５．５［μｍ］、第２半導体層２ａの拡散深さを約２．５［μｍ］としている。特に、図６の半導体装置１０１のシミュレーションにおいては、図３の半導体装置１００のシミュレーションに較べて、図中の水準表に示したように、第２半導体層２ａの不純物濃度を１．５〜３．５×１０１６［１／ｃｍ３］の高い値に設定している。
図６と図３を比較してわかるように、第２半導体層２ａの不純物濃度を高い値に設定した図４の半導体装置１０１においても、第２半導体層２ａの不純物濃度を低い値に設定した図１の半導体装置１００と同等の耐圧およびオン抵抗を得ることができる。
以上のようにして、図１と図４に示した半導体装置１００，１０１は、横型ＭＯＳトランジスタが形成されてなる半導体装置であって、高耐圧かつ低い動作抵抗の半導体装置となっている。
尚、図１と図４に示した半導体装置１００，１０１は、いずれも、ＳＯＩ基板１０に形成されていた。しかしながらこれに限らず、本発明の半導体装置は、任意の半導体基板（例えば、バルクのシリコンウエハ）に形成されていてよい。また、図１と図４に示した半導体装置１００，１０１は、いずれも、Ｎ導電型の半導体基板１０の表層部に、Ｎ導電型チャネルの横型ＭＯＳトランジスタが形成されてなる半導体装置であった。しかしながら、本発明の半導体装置はこれに限らず、半導体装置１００，１０１の各部の導電型を全て逆転した半導体装置についても同様の効果が得られることは言うまでもない。
９０，１００，１０１ 半導体装置
１０ 半導体基板（ＳＯＩ基板）
１ ＳＯＩ層
１ａ 第１半導体層
１ｂ 第３半導体層
２ 支持基板
３ 埋め込み酸化膜
４ ＬＯＣＯＳ酸化膜
５ ドレイン領域
６ 追加ドレイン領域
６ａ 第２半導体層
７ ベース領域
７ａ 追加ベース領域
７ｂ 第２追加ベース領域
８ ソース領域
１０ 半導体基板（ＳＯＩ基板）
１ ＳＯＩ層
１ａ 第１半導体層
１ｂ 第３半導体層
２ 支持基板
３ 埋め込み酸化膜
４ ＬＯＣＯＳ酸化膜
５ ドレイン領域
６ 追加ドレイン領域
６ａ 第２半導体層
７ ベース領域
７ａ 追加ベース領域
７ｂ 第２追加ベース領域
８ ソース領域
Claims (7)
- 第１導電型の半導体基板の表層部に、第１導電型チャネルの横型ＭＯＳトランジスタが形成されてなる半導体装置であって、
前記横型ＭＯＳトランジスタのソース領域とドレイン領域の間において、前記半導体基板からなる第１半導体層に、基板表面から所定の深さで、第１導電型で前記第１半導体層より高濃度の第２半導体層が形成されてなり、
前記第１半導体層の表層部において、第２導電型のベース領域が形成され、
前記第１半導体層の表層部において、基板面内で前記ベース領域内に含まれるように配置され、基板断面において前記ベース領域より深い、第２導電型で前記ベース領域より高濃度の追加ベース領域が形成され、
前記ベース領域の表層部において、第１導電型の前記ソース領域が形成され、
前記第１半導体層の表層部において、基板面内で前記ベース領域から離間するように配置され、第１導電型で前記第２半導体層より高濃度の追加ドレイン領域が形成され、
前記追加ドレイン領域内に含まれるように、追加ドレイン領域の表層部において、第１導電型で追加ドレイン領域より高濃度の前記ドレイン領域が形成されてなり、
第２導電型で前記ベース領域より低濃度の第２追加ベース領域が、基板面内で前記ベース領域を取り囲み前記追加ドレイン領域から離間するように、基板断面において前記ベース領域より深い位置で前記半導体基板中に形成されてなることを特徴とする半導体装置。 - 前記半導体基板が、埋め込み酸化膜を有するＳＯＩ基板であって、
前記第１半導体層が、前記埋め込み酸化膜上のＳＯＩ層であることを特徴とする請求項１に記載の半導体装置。 - 前記第２半導体層が、前記追加ベース領域より浅く形成されてなることを特徴とする請求項１または２に記載の半導体装置。
- 前記第１導電型が、Ｎ導電型であり、
前記第２半導体層の濃度が、１．５×１０ １６ ［１／ｃｍ ３ ］以上、３．５×１０ １６ ［１／ｃｍ ３ ］以下であることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。 - 前記第２追加ベース領域の濃度が、１．０×１０ １６ ［１／ｃｍ ３ ］以上、３．０×１０ １６ ［１／ｃｍ ３ ］以下であることを特徴とする請求項４に記載の半導体装置。
- 前記ソース領域とドレイン領域が、基板面内において市松模様の格子状に配置されてなることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置。
- 前記ソース領域とドレイン領域が、基板面内においてストライプ状に配置されてなることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006124252A JP4952042B2 (ja) | 2006-04-27 | 2006-04-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006124252A JP4952042B2 (ja) | 2006-04-27 | 2006-04-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007299802A JP2007299802A (ja) | 2007-11-15 |
| JP4952042B2 true JP4952042B2 (ja) | 2012-06-13 |
Family
ID=38769081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006124252A Expired - Fee Related JP4952042B2 (ja) | 2006-04-27 | 2006-04-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4952042B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9391165B2 (en) | 2014-01-28 | 2016-07-12 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the semiconductor device |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5460087B2 (ja) * | 2009-03-13 | 2014-04-02 | 古河電気工業株式会社 | 電界効果トランジスタ |
| JP2011181709A (ja) * | 2010-03-02 | 2011-09-15 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP7148440B2 (ja) * | 2019-03-06 | 2022-10-05 | 株式会社東芝 | 半導体装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08181321A (ja) * | 1994-12-26 | 1996-07-12 | Matsushita Electric Works Ltd | Ｓｏｉ基板及びその製造方法 |
| JP2000307120A (ja) * | 1999-04-23 | 2000-11-02 | Matsushita Electric Works Ltd | 半導体装置 |
| JP3602751B2 (ja) * | 1999-09-28 | 2004-12-15 | 株式会社東芝 | 高耐圧半導体装置 |
| JP2002270844A (ja) * | 2001-03-07 | 2002-09-20 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2003318404A (ja) * | 2002-04-25 | 2003-11-07 | Nec Kansai Ltd | 横型パワーｍｏｓトランジスタおよびその製造方法 |
| JP2004063918A (ja) * | 2002-07-31 | 2004-02-26 | Nec Kansai Ltd | 横型ｍｏｓトランジスタ |
| JP4682533B2 (ja) * | 2004-05-18 | 2011-05-11 | 株式会社デンソー | 半導体装置 |
| JP4308096B2 (ja) * | 2004-07-01 | 2009-08-05 | パナソニック株式会社 | 半導体装置及びその製造方法 |
-
2006
- 2006-04-27 JP JP2006124252A patent/JP4952042B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9391165B2 (en) | 2014-01-28 | 2016-07-12 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007299802A (ja) | 2007-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5641131B2 (ja) | 半導体装置およびその製造方法 | |
| US9543379B2 (en) | Semiconductor device with peripheral breakdown protection | |
| CN106887452B (zh) | 在半导体装置中的自调式隔离偏置 | |
| US7964915B2 (en) | Semiconductor device having a DMOS structure | |
| JP3721172B2 (ja) | 半導体装置 | |
| US8174066B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP6591312B2 (ja) | 半導体装置 | |
| JP4972855B2 (ja) | 半導体装置およびその製造方法 | |
| JP2017045884A (ja) | 半導体装置および半導体装置の製造方法 | |
| US9761707B1 (en) | Laterally diffused MOSFET with isolation region | |
| JP2009164460A (ja) | 半導体装置 | |
| JP2009088199A (ja) | 半導体装置 | |
| US9614074B1 (en) | Partial, self-biased isolation in semiconductor devices | |
| JP7090073B2 (ja) | 半導体装置 | |
| JP4952042B2 (ja) | 半導体装置 | |
| KR20110078621A (ko) | 반도체 소자 및 그 제조 방법 | |
| US9831338B1 (en) | Alternating source region arrangement | |
| JP2009152442A (ja) | 半導体装置及びその製造方法 | |
| JP2009038214A (ja) | 半導体装置 | |
| JP2004200441A (ja) | 半導体装置とその製造方法 | |
| JP2019160901A (ja) | 半導体装置 | |
| JP2010016284A (ja) | 半導体装置 | |
| JP2012104581A (ja) | 半導体装置及びその製造方法 | |
| JP5309427B2 (ja) | 半導体装置 | |
| JP4150704B2 (ja) | 横型短チャネルｄｍｏｓ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080521 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110907 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111108 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120214 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120227 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |