JP3586193B2 - 半導体装置およびその製造方法 - Google Patents

Description

【０００１】
技術分野
この発明は半導体装置およびその製造方法に関し、特に、耐圧を高く維持し、動作領域を広く確保しつつ、オン電圧を低減するための改良に関する。
【０００２】
背景技術
第４１図は、この発明の背景となる従来の絶縁ゲート型バイポーラトランジスタ（以下、「IGBT」と略称する）の正面断面図である。この装置１５０では、電力用の半導体装置においては一般的であるように、大きな主電流を得るために、並列接続された多数のユニットセルＵＣが、単一の半導体基体９３に作り込まれている。ユニットセルＵＣは、装置１５０を構成する最小単位であり、それ自身がIGBTの構造を備え、IGBTとして機能する。第４１図には、一つのユニットセルＵＣが描かれている。
【０００３】
装置１５０は、いわゆる「縦型」でしかも「平面型」のIGBTとして構成されている。「縦型」とは、一対の主電極が、半導体基体９３の二つの主面の一方と他方とに接続されている形態をいい、「平面型」とは、ゲート電極が、半導体基体９３の一方主面に平行に対向するように設けられている形態をいう。装置１５０では、シリコンを母材とする半導体基体９３には、ｐコレクタ層８１とｎ層８２とが備わっている。そして、ｎ層８２には、ｐコレクタ層８１との間に接合部を有するｎ⁺バッファ層９５と、半導体基体９３の上主面に露出するｎ^-層８３とが備わっている。ｐコレクタ層８１は、半導体基体９３の下主面に露出している。
【０００４】
ｎ^-層８３が露出する面の中には、ｐベース層８４が選択的に形成されており、このｐベース層８４が露出する面の中には、ｎ⁺エミッタ層８５が選択的に形成されている。ｎ⁺エミッタ層８５は、ｐベース層８４よりも浅く、しかも、ｐベース層８４の内側に形成されている。また、ｎ⁺エミッタ層８５は、単一のｐベース層８４の中で、二つの領域に分離されている。したがって、ｐベース層８４は、半導体基体９３の上主面の中で、ｎ⁺エミッタ層８５の分離された二つの領域に挟まれた第１領域、および、二つの領域の各々とｎ^-層８３とに挟まれた２個の第２領域において、選択的に露出している。
【０００５】
半導体基体９３の上主面の中で、ｐベース層８４が露出する第１領域と、ｎ⁺エミッタ層８５が露出する面の一部とに、エミッタ電極８９が接続されている。また、ｐベース層８４の第２領域の上には、ゲート絶縁膜８７およびゲート電極８８が形成されている。すなわち、ｐベース層８４の第２領域には、ゲート絶縁膜８７を間に挟んで、ゲート電極８８が対向している。その結果、第２領域は、チャネル領域ＣＨとしての機能を果たすこととなる。半導体基体９３の下主面、すなわちｐコレクタ層８１が露出する面には、コレクタ電極９４が接続されている。これらのエミッタ電極８９およびコレクタ電極９４は、一対の主電極として機能する。
【０００６】
装置１５０を使用する際には、エミッタ電極８９とコレクタ電極９４の間に、（通常は、負荷を介して）電源が接続される。それによって、コレクタ電極９４とエミッタ電極８９との間には、エミッタ電極８９を基準としてコレクタ電極９４の電位が正となるように、コレクタ電圧が印加される。この状態で、エミッタ電極８９を基準としてゲート電極８８へ印加される電圧、すなわちゲート電圧を調整することによって、コレクタ電極９４からエミッタ電極８９へと流れる主電流（コレクタ電流）の大きさが制御される。
【０００７】
装置１５０に固有のゲート閾電圧を超える正のゲート電圧が印加されると、ゲート電極８８の直下に位置するチャネル領域ＣＨが、本来のｐ型からｎ型へと反転する。すなわち、チャネル領域ＣＨに、ｎ型の反転層が形成される。その結果、エミッタ電極８９からｎ⁺エミッタ層８５を経由した電子が、チャネル領域ＣＨを経由して、ｎ^-層８３へと注入される。
【０００８】
注入された電子により、ｐコレクタ層８１とｎ層８２（ｎ^-層８３とｎ⁺バッファ層９５とを含む）との間が順バイアスされるので、ｐコレクタ層８１からｎ^-層８３へとホールが注入される。その結果、ｎ^-層８３は伝導度変調を引き起こし、ｎ^-層８３の抵抗が大幅に低下するので、コレクタ電極９４からエミッタ電極８９へと大きな主電流が流れる。すなわち、装置１５０は導通状態（オン状態）となる。
【０００９】
つぎに、ゲート電圧がゼロあるいは負の値に戻されると、チャネル領域ＣＨは、本来のｐ型へと復帰する。その結果、エミッタ電極８９からの電子の注入が止まるので、ｐコレクタ層８１からのホールの注入も停止する。その後、ｎ^-層８３（および、ｎ⁺バッファ層９５）に溜まっていたホールは、エミッタ電極１１へと回収され、やがて消滅する。すなわち、装置１５０は遮断状態（オフ状態）となる。
【００１０】
このように、IGBTとして構成される装置１５０では、伝導度変調が利用されるために、オン状態におけるコレクタ電圧、すなわち、オン電圧が低いという利点がある。IGBTでは一般に、オン電圧V_CE(sat)は、つぎの数式１で表現される。
【００１１】
V_CE(sat) ＝ V_MOS ＋ V_DIODE ・・・ （数式１）
【００１２】
ここで、V_MOS は、ｎ⁺エミッタ層８５、チャネル領域ＣＨ、および、ｎ^-層８３で等価的に構成されるMOSFETで発生する電圧降下（MOSFETのオン電圧）であり、V_DIODEは、ｐコレクタ層８１およびｎ層８２で等価的に構成されるダイオードで発生する電圧降下（ダイオードのオン電圧）である。数式１が示すように、オン電圧V_CE(sat)は、これら二つの成分に分解することができる。
【００１３】
また、IGBTが導通状態にあるとき、伝導度変調を引き起こすｎ^-層８３の抵抗Ｒは、つぎの数式２で表現される。
【００１４】
Ｒ ∝ Ｗ２／（２・√（Ｄ・τ²）） ・・・ （数式２）
【００１５】
ここで、Ｗはｎ^-層８３の厚さであり、Ｄはホールの拡散係数であり、τはｎ^-層８３におけるホールのライフタイムである。数式２が示すように、ｎ^-層８３の抵抗Ｒは、ｎ^-層８３の厚さＷと、ライフタイムτとに依存する。
【００１６】
耐圧の高いIGBTを実現するには、ｎ^-層８３の厚さＤを大きく設定する必要がある。このため、高耐圧のIGBTでは、オン電圧V_CE(sat)を構成する二つの成分の中で、ダイオードで発生する電圧降下V_DIODE の比率が高くなる。すなわち、高耐圧のIGBTにおいては、MOSFETのオン電圧を低減するよりも、ダイオードのオン電圧を引き下げる方が、オン電圧V_CE(sat)を低減する上で、効果的であるといえる。
【００１７】
この方向に沿ってオン電圧V_CE(sat)を低減した半導体装置として、北川氏他ら(Kitagawa et al.)はInjection Enhanced Transistor(IEGT)("IEDM" (1993) P.679-P.682)を、また高橋氏他ら(Takahashi et al.)はCarrier Stored Trench-Gate Bipolar Transistor (CSTBT)("ISPSD" (1996) P.349-P.352)を提案している。IEGTでは、ｐベース層は部分的に、エミッタ電極と短絡されない。それによって、ｐコレクタ層から注入されたホール電流が、エミッタ領域に蓄積することが可能となっている。その結果、エミッタ層の付近のキャリア濃度が高められ、伝導度変調が促進されるので、ダイオードのオン電圧V_DIODEが低い値へと改善される。
【００１８】
また、CSTBTでは、ｐベース層の直下に、不純物濃度が比較的高いｎ⁺層が形成される。それによって、IEGTと同様に、ｐコレクタ層から注入されたホール電流が、エミッタ層へと蓄積することが可能となっている。その結果、エミッタ層の付近のキャリア濃度が高められ、伝導度変調が促進されるので、ダイオードのオン電圧V_DIODEが低い値へと改善される。
【００１９】
上記した二種類の装置は、いずれも、半導体基体の上主面に形成された溝（トレンチ）に埋設されたゲート電極（すなわち、トレンチゲート）を有する半導体装置、すなわち、「トレンチ型」の装置として報告されている。しかしながら、装置１５０（第４１図）のように、半導体基体９３の上主面に対向するゲート電極８８を有する半導体装置、すなわち、「平面型」の装置においても、同様の効果は期待される。「平面型」のIEGTは、半導体基体の主面の中で、MOSFETが形成される領域（以下、「MOSFET領域」と称する）が占める比率を低く抑え、ホール電流がエミッタ電極８９へと抜ける経路を狭く制限することによって、実現することができる。
【００２０】
我々は、このことを確認するために、第４１図に示した「平面型」のIGBTについて、MOSFET領域の比率を様々に変えたときの、三種のオン電圧V_CE(sat)，V_DIODE，V_MOSを、シミュレーションを用いて算出した。シミュレーションでは、同時に、ｎ^-層８３の厚さも様々に変え、その影響をも調べた。得られた結果を、第４２図および第４３図に、それぞれ、グラフおよび表の形式で示す。
【００２１】
MOSFET領域の比率を変えるために、第４１図に示したゲート電極８８の開口部の幅（開口幅）Wcdを一定に保ちつつ、ユニットセルＵＣの幅（セル幅）Wcellが様々に変えられた。言い換えると、ｐベース層８４の幅（ベース幅）Wpを一定に保ちつつ、セル幅Wcellを変えることによって、様々に異なるMOSFET領域の比率が得られている。第４３図の第１〜第３カラムには、シミュレーションの条件として与えられたセル幅Wcell、開口幅Wcd、および、ゲート電極幅Wg（＝Wcell−Wcd）の数値が、μmの単位で表されている。
【００２２】
また、第４２図および第４３図に示すMOSFET領域率αは、つぎの数式３で表されるｐベース領域率で定義される。
【００２３】
α ＝ Wp ／ Wcell ・・・ （数式３）
【００２４】
さらに、第４２図および第４３図において、オン電圧V_CE(sat)，V_DIODE に「（250μm）」などと付記される数値は、ｎ^-層８３の厚さ（半導体基体９３の上主面を基準としたｎ^-層８３とｎ⁺バッファ層９５の境界面の深さ）を表している。また、第４３図におけるオン電圧V_CE(sat)，V_DIODE，V_MOS の数値は、ボルト（Ｖ）の単位で表示されている。
【００２５】
第４２図のグラフは、第１に、MOSFET領域率αが減ると、MOSFETのオン電圧V_MOS は高くなるのに対して、ダイオードのオン電圧V_DIODE は減少することを明らかにしている。第２に、ｎ^-層８３の厚さが増すほど、ダイオードのオン電圧V_DIODE が、IGBTのオン電圧V_CE(sat)に占める割合が高くなることが、明瞭に示されている。すなわち、シミュレーションの結果は、ｎ^-層８３が厚く設定される高耐圧の装置では、MOSFET領域率αを低くすることが、IGBTのオン電圧V_CE(sat)の低減に有効に寄与することを裏付けている。
【００２６】
しかしながら、「平面型」の装置では、高い耐圧と低いオン電圧とを両立的に実現する上で、いくつかの問題が存在する。その一つは、MOSFET領域率αを減らすことは、ｐベース層８４の比率を減少させることと同一であるために、装置がターンオフする（オン状態からオフ状態へと遷移する）ときに、ｐベース層８４を流れるホール電流の密度が増加するという問題である。ターンオフの際に、ｐベース層８４を流れるホール電流の密度が高くなると、例えばＳＯＡで評価される動作領域が狭くなってしまう。
【００２７】
一方、「平面型」のCSTBTを実現するためには、ｐベース層８４の直下にｎ⁺層を形成すればよく、MOSFET領域率αを減らす必要がないので、動作領域が狭くなるという問題は回避される。しなしながら、この構造では、逆電圧が印加されたときに発生する電界の強度が高くなるために、耐圧が劣化するという別の問題が発生する。また、宇宙線に由来する動作不良の原因が、電界強度と密接に関係すると言われており、不良発生率が増大する恐れもある。
【００２８】
このように、従来の「平面型」の半導体装置においては、高い耐圧を維持して広い動作領域を確保しつつ、オン電圧の低減を図ることが困難であるという問題点があった。
【００２９】
発明の開示
本発明は、上記のような問題点を解決し、耐圧を高く維持し、動作領域を広く確保しつつ、オン電圧を低減することのできる半導体装置を提供することを目的としており、さらに、この半導体装置の製造に適した方法を提供することを目的とする。
【００３０】
本発明に係る半導体装置の第１の態様は、上主面と下主面を規定する半導体基体を備え、当該半導体基体は、前記下主面に露出する第１導電型の第１半導体層と、当該第１半導体層の上に形成され、前記上主面に露出する第２導電型の第２半導体層と、前記上主面の中に、前記第２半導体層よりも浅く、選択的に形成された第１導電型の第３半導体層と、当該第３半導体層が露出する面の中に、前記第３半導体層よりも浅く、しかも、当該第３半導体層の内側に、選択的に形成された第２導電型の第４半導体層と、前記上主面の中に、前記第２半導体層よりも浅く、しかも、前記第３半導体層から離れて、選択的に形成された第１導電型の第５半導体層と、当該５半導体層が露出する面の中に、前記第５半導体層よりも浅く、しかも、当該第５半導体層の内側に、選択的に形成された第２導電型の第６半導体層と、当該第６半導体層が露出する面の中に、前記第６半導体層よりも浅く、しかも、当該第６半導体層の内側に、選択的に形成された第１導電型の第７半導体層と、を備えている。
【００３１】
しかも、前記第３半導体層が前記上主面に露出する面は、前記第４半導体層によって隔てられた第１領域と第２領域とを含んでおり、これらの中で少なくとも前記第２領域は、前記第４半導体層が露出する面と前記第２半導体層が露出する面とに挟まれており、前記装置は、前記第２領域に、第１絶縁膜を間に挟んで対向する第１ゲート電極と、前記第６半導体層が前記上主面に露出する面に、第２絶縁膜を間に挟んで対向する第２ゲート電極と、前記第１領域と前記第４半導体層と前記７半導体層とに接続された第１主電極と、前記下主面に接続された第２主電極と、をさらに備え、前記第２ゲート電極及び前記第１主電極に所定の電圧がそれぞれ印加された場合であっても、前記第１半導体層、前記第２半導体層、前記第５半導体層、及び前記第６半導体層から成る構造はサイリスタとして動作しない。
【００３２】
しかも、前記第６半導体層と前記第１主電極とは互いに接触していない。
【００３３】
本発明に係る半導体装置の第２の態様では、第１の態様において、前記第１ゲート電極と前記第２ゲート電極が、互いに電気的に接続されている。
【００３４】
本発明に係る半導体装置の第３の態様では、第２の態様において、前記第１絶縁膜と前記第２絶縁膜は一体的に連結して単一の絶縁膜を構成し、前記第１ゲート電極と前記第２ゲート電極は一体的に連結して単一のゲート電極を構成しており、前記第２半導体層が前記第３半導体層と前記第７半導体層とに挟まれて前記上主面に露出する面が、前記単一の絶縁膜を間に挟んで前記単一のゲート電極に覆われている。
【００３５】
本発明に係る半導体装置の第４の態様では、第２の態様において、前記上主面を覆う面積に関して、前記第１ゲート電極は前記第２ゲート電極よりも大きく、前記第１ゲート電極と前記第２ゲート電極とは、それらの前記上主面に沿った端部において互いに接続されている。
【００３６】
本発明に係る半導体装置の第５の態様では、第１の態様において、前記第１ゲート電極および前記第２ゲート電極が、互いに電気的に絶縁されている。
【００３７】
本発明に係る半導体装置の第６の態様では、第１の態様において、前記半導体基体が、前記第６半導体層が前記上主面に露出する前記面に形成された第１導電型の第８半導体層を、さらに備えている。
【００３８】
本発明に係る半導体装置の第７の態様では、第１の態様において、前記半導体基体が、前記第２半導体層が前記上主面に露出する面である露出面の中に、前記第２半導体層よりも浅く、前記第３半導体層と前記第５半導体層のいずれからも離れて、選択的に形成された第１導電型の第８半導体層を、さらに備えている。
【００３９】
本発明に係る半導体装置の第８の態様では、第７の態様において、前記第１絶縁膜および前記第１ゲート電極は、前記露出面の中の前記第３半導体層に隣接する部分をも覆うように延在し、前記第２絶縁膜および前記第２ゲート電極は、前記露出面の中の前記第５半導体層に隣接する部分をも覆うように延在しており、前記露出面の中で、前記第１ゲート電極と前記第２ゲート電極のいずれにも覆われない面部分が存在し、前記第８半導体層は、前記露出面の中で、前記面部分を含む領域の中に、選択的に形成されている。
【００４０】
本発明に係る半導体装置の第９の態様では、第８の態様において、前記第３半導体層、前記第５半導体層、および、前記第８半導体層が、深さおよび不純物濃度に関して、互いに同一である。
【００４１】
本発明に係る半導体装置の第１０の態様では、第１の態様において、前記第５、第６、および、第７半導体層を含む多層体が、互いに離れて形成された複数の単位多層体へと分割されており、前記第２絶縁膜および前記第２ゲート電極が、それぞれ、複数の単位第２絶縁膜および複数の単位第２ゲート電極を備えており、前記複数の単位多層体の各々に含まれる前記第６半導体層の部分が前記上主面に露出する面に、前記複数の単位第２絶縁膜の一つを間に挟んで前記複数の単位第２ゲート電極の一つが対向しており、前記複数の単位多層体の各々に含まれる前記第７半導体層の部分に、前記第１主電極が接続されている。
【００４２】
本発明に係る半導体装置の第１１の態様では、第１の態様において、前記第５、第６、および、第７半導体層を含む多層体が、前記第３半導体層を包囲するように環状に形成されている。
【００４３】
本発明に係る半導体装置の第１２の態様では、第１の態様において、前記半導体基体が、前記上主面の中で、前記第３半導体層の端縁よりも内側の領域に選択的に形成され、前記第１領域に露出するとともに前記第２領域には露出せず、前記第３半導体層よりも高い不純物濃度を有する第２導電型の第８半導体層を、さらに備え、前記第１主電極は、前記第８半導体層を通じて前記第３半導体層へ接続されている。
【００４４】
本発明に係る半導体装置の第１３の態様では、第１２の態様において、前記第７半導体層および前記第８半導体層は、深さおよび不純物濃度に関して、互いに同一である。
【００４５】
本発明に係る半導体装置の第１４の態様では、第１の態様において、前記第３半導体層および前記第５半導体層は、深さおよび不純物濃度に関して、互いに同一である。
【００４６】
本発明に係る製造方法の第１の態様は、半導体装置の製造方法において、(a) 上主面と下主面を規定し、当該下主面に露出する第１導電型の第１半導体層と、当該第１半導体層の上に形成され、前記上主面に露出する第２導電型の第２半導体層とを備える半導体基体を準備する工程と、(b) 前記上主面に第１導電型の不純物を選択的に導入することにより、前記上主面の中に、前記第２半導体層よりも浅く、第１導電型の第３半導体層を選択的に形成する工程と、(c) 前記上主面に第１導電型の不純物を選択的に導入することにより、前記上主面の中に、前記第２半導体層よりも浅く、しかも、前記第３半導体層から離れて、第１導電型の第５半導体層を選択的に形成する工程と、(d) 前記上主面に第２導電型の不純物を選択的に導入することにより、前記第３半導体層が露出する面の中に、前記第３半導体層よりも浅く、しかも、当該第３半導体層の内側に、第２導電型の第４半導体層を選択的に形成する工程と、を備えている。
【００４７】
しかも、当該工程(d) では、前記第３半導体層が前記上主面に露出する面が、前記第４半導体層によって隔てられた第１領域と第２領域とを含み、これらの中で少なくとも前記第２領域は、前記第４半導体層が露出する面と前記第２半導体層が露出する面とに挟まれるように、前記第４半導体層が形成され、前記製造方法は、(e) 前記上主面に第２導電型の不純物を選択的に導入することにより、前記５半導体層が露出する面の中に、前記第５半導体層よりも浅く、しかも、当該第５半導体層の内側に、第２導電型の第６半導体層を選択的に形成する工程と、(f) 前記上主面に第１導電型の不純物を選択的に導入することにより、前記第６半導体層が露出する面の中に、前記第６半導体層よりも浅く、しかも、当該第６半導体層の内側に、第１導電型の第７半導体層を選択的に形成する工程と、(g) 前記上主面の上に第１絶縁膜と第２絶縁膜とを選択的に形成する工程と、(h) 前記第１絶縁膜および前記第２絶縁膜の上に、それぞれ、第１ゲート電極および第２ゲート電極を形成する工程と、(i) 前記第１領域と前記第４半導体層と前記７半導体層とに、第１主電極を接続する工程と、(j) 前記下主面に第２主電極を接続する工程とを、さらに備えている。
【００４８】
しかも、前記工程(b) ないし前記工程(h) は、前記第１ゲート電極が前記第２領域に対向し、前記第２ゲート電極が、前記第６半導体層が前記上主面に露出する面に対向するように、遂行される。
【００４９】
しかも、前記第２ゲート電極及び前記第１主電極に所定の電圧がそれぞれ印加された場合であっても、前記第１半導体層、前記第２半導体層、前記第５半導体層、及び前記第６半導体層から成る構造はサイリスタとして動作しない。
【００５０】
しかも、前記第６半導体層と前記第１主電極とは互いに接触していない。
【００５１】
本発明に係る製造方法の第２の態様では、第１の態様において、前記工程(g) および前記工程(h) が、前記工程(b) および前記工程(c) に先だって実行され、前記工程(b) および前記工程(c) では、前記第１ゲート電極および前記第２ゲート電極を遮蔽体として利用して、前記上主面に第１導電型の不純物を選択的に注入し、その後、拡散することにより、前記第３半導体層および前記第５半導体が同時に形成される。
【００５２】
本発明に係る製造方法の第３の態様では、第２の態様において、前記工程(g) では、前記第１絶縁膜と前記第２絶縁膜とが、一体的に連結した単一の絶縁膜として形成され、前記工程(h) では、前記第１ゲート電極と前記第２ゲート電極とが、一体的に連結した単一のゲート電極として形成される。
【００５３】
本発明に係る製造方法の第４の態様は、第２の態様において、前記工程(b) および前記工程(c) では、前記第１ゲート電極および前記第２ゲート電極を遮蔽体として利用して、前記上主面に第１導電型の不純物を選択的に注入し、その後、拡散することにより、前記第３半導体層および前記第５半導体層とともに、前記上主面の中に選択的に、前記第２半導体層よりも浅く、前記第３半導体層と前記第５半導体層のいずれからも離れて、第１導電型の第８半導体層が、同時に形成される。
【００５４】
本発明に係る製造方法の第５の態様では、第１の態様において、前記工程(f) が、(f-1) 前記上主面の上方に遮蔽体を選択的に形成する工程と、(f-2) 前記遮蔽体を利用して前記上主面に第１導電型の不純物を選択的に注入し、その後、拡散することにより、前記第７半導体層を形成すると同時に、前記上主面の中で、前記第３半導体層の端縁よりも内側の領域に、前記第３半導体層よりも不純物濃度が高い第１導電型の第８半導体層を、前記第１領域に露出するとともに前記第２領域には露出しないように形成する工程と、を備える。
【００５５】
本発明に係る半導体装置の第１の態様では、第１ゲート電極が対向する第３半導体層の第２領域に第１チャネル領域が形成され、第２ゲート電極が対向する第６半導体層の露出面に、第１チャネル領域とは逆の導電形式を有する第２チャネル領域が形成される。第１チャネル領域に反転層が形成されるように、第１および第２ゲート電極に所定のゲート電圧を印加すると、装置は導通状態となる。このとき、第１半導体層で発生したキャリア、すなわち第２半導体層における少数キャリアによって主に担われる主電流が、第５半導体層には流れず、専ら第３半導体層を流れる。このためキャリアの蓄積効果によって、オン電圧が低く抑えられる。
【００５６】
一方、装置を遮断状態とするときに、第２チャネル領域に反転層が形成されるように、第１および第２ゲート電極に所定のゲート電圧を印加すると、残留キャリアによる主電流は、第３および第５半導体層の双方を流れる。このため、ターンオフの際の第３半導体層を流れる主電流の密度が低減されるので、ターンオフ耐量が向上し、動作領域が広く確保される。また、CSTBTとは異なり、第３半導体層を囲む第２導電形式の半導体層を設ける必要がないので、この半導体層に由来する耐圧劣化の問題も生じない。すなわち、高い耐圧の維持および広い動作領域と、オン電圧の低減とが両立的に実現する。
【００５７】
本発明に係る半導体装置の第２の態様では、第１および第２ゲート電極が電気的に接続されているので、個別にゲート電圧を印加する必要がない。
【００５８】
本発明に係る半導体装置の第３の態様では、第３半導体層と第７半導体層とに挟まれた第２半導体層の露出面がゲート電極に覆われているので、この露出面における電位勾配が均一化され、電界の集中が緩和される。このため、装置の耐圧が向上する。
【００５９】
本発明に係る半導体装置の第４の態様では、第２ゲート電極に比べて第１ゲート電極の方が、上主面を覆う面積が大きいために、半導体基体との間の寄生容量が大きい。このため、端部において同一のゲート電圧が印加されても、電圧の変化は、第２ゲート電極の方が第１ゲート電極よりも早くなる。その結果、外部から単一のゲート電圧を付与するだけで、ターンオフの際の主電流の第３半導体層への集中をさらに緩和することができる。
【００６０】
本発明に係る半導体装置の第５の態様では、二つのゲート電極が電気的に絶縁されているので、装置をターンオフする際に、第１ゲート電極よりも第２ゲート電極の電圧が早く変化するように、ゲート電圧を個別に入力することが可能である。それによって、ターンオフの際の主電流の第３半導体層への集中をさらに緩和することができる。
【００６１】
本発明に係る半導体装置の第６の態様では、第６半導体層が露出する面に、第３半導体層と同一の導電型を有する第８半導体層が形成されるので、第１チャネル領域と第２チャネル領域との間で導電型が共通となる。このため、装置を導通状態にするときには、双方のチャネル領域に反転層が形成されるように、第１および第２ゲート電極へ所定のゲート電圧を共通に印加することにより、主電流の経路を第３半導体層に制限することが可能である。これにより、キャリアの蓄積効果が高められ、オン電圧が低く抑えられる。
【００６２】
一方、装置を遮断状態にするときには、双方のチャネル領域から反転層が消失するように、第１および第２ゲート電極へ、ゼロ電圧を共通に印加すればよい。このとき、第８半導体層を通じて第６半導体層が第１主電極へと電気的に接続されるので、残留キャリアによる主電流は、第３および第５半導体層の双方を流れる。このため、ターンオフ耐量が向上し、動作領域が広く確保される。すなわち、動作領域を狭めることなくオン電圧の低減を図る上で、ゲート電圧として負の電圧を印加する必要がないので、使用上の利便性が高い。
【００６３】
本発明に係る半導体装置の第７の態様では、第２半導体層が露出する面に第８半導体層が選択的に形成されているので、空乏層の境界が平坦化される。このため、装置の耐圧が向上する。
【００６４】
本発明に係る半導体装置の第８の態様では、第２半導体層の露出面の中で第１および第２ゲート電極のいずれにも覆われない部分に、第８半導体層が形成されているので、第１および第２ゲート電極のいずれにも覆われない部分への電界の集中が緩和され、耐圧の劣化が抑制される。
【００６５】
本発明に係る半導体装置の第９の態様では、第３、第５、および、第９半導体層が、深さおよび不純物濃度に関して、互いに同一であるので、同一の遮蔽体を用いた単一の工程の中で、これらを同時に形成することができる。すなわち、製造工程の簡易化を図ることができる。
【００６６】
本発明に係る半導体装置の第１０の態様では、多層体が複数個存在するので、ターンオフの際に主電流が流れる経路となる第２チャネル領域が、多層体が単数であるときに比べて多く配置されることとなる。このため、ターンオフの際の主電流の第３半導体層への集中が、さらに緩和される。
【００６７】
本発明に係る半導体装置の第１１の態様では、多層体が第３半導体層を囲むように環状に形成されているので、第１チャネル領域よりも第２チャネル領域の方が、チャネル幅が広くなる。しかも、MOSFET領域率も容易に低く設定することができる。このため、広い動作領域を維持しつつ、オン電圧をさらに低減することが可能である。
【００６８】
本発明に係る半導体装置の第１２の態様では、第３半導体層よりも不純物濃度の高い第８半導体層が備わり、この第８半導体層が第１主電極へと接続される。このため、主電流の通過にともなって発生する第３半導体層と第４半導体層の間の電位差が低く抑えられるので、ラッチアップ耐量が向上する。
【００６９】
本発明に係る半導体装置の第１３の態様では、第７半導体層と第８半導体層とが、深さおよび不純物濃度において、共通しているので、同一の遮蔽体を用いた単一の工程の中で、これらを同時に形成することができる。すなわち、製造工程の簡易化を図ることができる。
【００７０】
本発明に係る半導体装置の第１４の態様では、第３半導体層と第５半導体層とが、深さおよび不純物濃度において、共通しているので、同一の遮蔽体を用いた単一の工程の中で、これらを同時に形成することができる。すなわち、製造工程の簡易化を図ることができる。
【００７１】
本発明に係る半導体装置の製造方法の第１の態様では、第１の態様の半導体装置を、不純物の導入工程をはじめとする通常のウェハプロセスを組み合わせて用いることによって、容易に製造することができる。
【００７２】
本発明に係る半導体装置の製造方法の第２の態様では、第１および第２ゲート電極が同時に形成されるとともに、これらの電極を遮蔽体として用いて不純物の注入が行われることによって、第３および第５半導体層が同時に形成される。このため、工程数が少なく、製造が能率的であるという効果とともに、第１および第２ゲート電極と、第３および第５半導体層との間の位置関係を、マスクパターンの位置合わせを要することなく、精度よく定めることができるという効果が得られる。
【００７３】
本発明に係る半導体装置の製造方法の第３の態様では、第１および第２ゲート電極が、単一のゲート電極の一部として同時に形成されるので、第１および第２ゲート電極が電気的に接続された装置が、簡単な工程を通じて得られる。
【００７４】
本発明に係る半導体装置の製造方法の第４の態様では、第１および第２電極を遮蔽体として用いて不純物の注入が行行われることによって、第３および第５半導体層と併せて第８半導体層も同時に形成される。このため、工程数が少なく、製造が能率的であるという効果とともに、第１および第２ゲート電極に覆われない第２半導体層の露出面の部分と、第８半導体層との間の位置関係を、マスクパターンの位置合わせを要することなく、精度よく定めることができるという効果が得られる。
【００７５】
本発明に係る半導体装置の製造方法の第５の態様では、単一の遮蔽体を用いて不純物の注入が行行われることによって、第７および第８半導体層が同時に形成される。このため、第８半導体層を備える装置を、少ない工程数で能率よく製造することができる。
【００７６】
この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
【００７７】
発明を実施するための最良の形態
＜1.実施の形態１＞
はじめに、実施の形態１の半導体装置について説明する。
【００７８】
＜1-1.装置の構成＞
第２図は、この実施の形態の半導体装置の平面図である。この装置１０１は、第４１図に示した従来装置１５０と同様に、多数のユニットセルを有する「縦型」でしかも「平面型」の電力用ＩＧＢＴとして構成されている。この点は、以下に述べるすべての実施の形態の装置に共通する。
【００７９】
第２図に示すように、装置１０１の上面には、一辺の中央部に隣接するように矩形のゲートパッドＧＰが設けられ、ゲートパッドＧＰにはゲート配線ＧＬが接続されている。ゲート配線ＧＬは、装置１０１の上面の外周に沿って配設されるとともに、一辺から対向する他の一辺へ向かって櫛歯状に突出するように配設されている。
【００８０】
すなわち、ゲート配線ＧＬは、上面をあたかも等分割するように配設されている。そして、ゲート配線ＧＬに包囲される領域の全面にわたって、エミッタ電極１３が形成されている。第２図には示されないが、エミッタ電極１３の下方（第２図において、紙面の奥側）には、ユニットセルとしてのＩＧＢＴセルが、櫛歯状のゲート配線ＧＬに直交するストライプ状に多数配列している。
【００８１】
第１図および第３図は、第２図のＡ−Ａ切断線に沿った装置１０１の断面図である。第１図は、ユニットセルの半分について、その全体構造を示しているのに対し、第３図は、１個のユニットセルについて、その上部の構造を断面斜視図の形式で示している。これらの第１図および第３図が示すように、装置１０１には、上主面と下主面とを規定する平板状の半導体基体９０が、その主要部として備わっている。以下の説明では、半導体基体９０が、最も代表的なシリコンを母材とする例を取り上げるが、言うまでもなく、この発明はこの例に限定されるものではない。
【００８２】
半導体基体９０には、高濃度のｐ型不純物（第１導電型の不純物）を含むｐコレクタ層（第１半導体層）１と、その上に形成され、ｎ型不純物（第２導電型の不純物）を含むｎ層２（第２半導体層）とが備わっている。ｎ層２には、ｐコレクタ層１との間に接合部を有し、ｎ型不純物を高濃度に含むｎ⁺バッファ層２０と、半導体基体９０の上主面に露出し、ｎ型不純物を低濃度に含むｎ^-層３とが備わっている。ｐコレクタ層１は半導体基体９０の下主面に露出している。
【００８３】
一つのユニットセルＵＣは、半導体基体９０の主面（上主面と下主面とを、単に「主面」と総称する）に沿って、第１MOS領域１５と第２MOS領域１６とに分割されている。第１MOS領域１５においては、ｎ^-層３が露出する面の中に、ｐ型不純物を含有するｐベース層（第３半導体層）６が選択的に形成されている。ｐベース層６は、ｎ^-層３よりも浅く形成されている。ｐベース層６が露出する面の中には、ｎ型不純物を高濃度に含むｎ⁺エミッタ層（第４半導体層）１１が選択的に形成されている。ｎ⁺エミッタ層１１は、ｐベース層６よりも浅く、しかも、ｐベース層６の内側に形成されている。
【００８４】
ｐベース層６が露出する面の中には、さらに、ｐ型不純物を高濃度に含むｐ⁺層（第８半導体層）９が選択的に形成されている。ｐ⁺層９は、ｐベース層６よりも浅く、しかも、ｐベース層６の内側に形成されている。ｎ⁺エミッタ層１１は、単一のｐベース層６の中で、二つの領域に分離されている。そして、ｐ⁺層９は、半導体基体９０の上主面の中で、ｎ⁺エミッタ層１１の二つの領域に挟まれた第１領域に、選択的に露出する。
【００８５】
ｐ⁺層９に含まれるｐ型不純物の濃度は、ｐベース層６に含まれるｐ型不純物の濃度よりも高く、ｎ⁺エミッタ層１１に含まれるｎ型不純物の濃度よりも低く設定されている。上主面に沿ったｐ⁺層９の端縁は、上主面に沿ったｎ⁺エミッタ層１１の外側端縁（ここでは、分離された二つの領域の互いに向き合う端縁を「内側端縁」、互いに向き合わない端縁を「外側端縁」と称する）の外側に、はみ出さないように設定されている。したがって、半導体基体９０の上主面の中で、ｎ⁺エミッタ層１１の分離された二つの領域の各々とｎ^-層３とに挟まれた２個の第２領域では、ｐ⁺層９は露出せず、ｐベース層６のみが露出する。
【００８６】
上主面の中で、ｐ⁺層９が露出する第１領域と、ｎ⁺エミッタ層１１が露出する面の一部とに、エミッタ電極（第１主電極）１３が接続されている。また、ｐベース層６が露出する第２領域の上には、ゲート絶縁膜（絶縁膜）４およびゲート電極５が形成されている。すなわち、ｐベース層６が露出する第２領域には、ゲート絶縁膜４を間に挟んで、ゲート電極５が対向している。その結果、第２領域は、チャネル領域ＣＨ１としての機能を果たすこととなる。
【００８７】
第２MOS領域１６においては、ｎ^-層３が露出する面の中に、ｐ型不純物を含有するｐベース層（第５半導体層）７が選択的に形成されている。ｐベース層７は、ｎ^-層３よりも浅く、しかも、ｐベース層６から離れて形成されている。また、ｐベース層７は、好ましくは、不純物濃度と深さとにおいて、ｐベース層６と同一に形成される。このとき、ｐベース層６とｐベース層７とを、単一のマスクパターンを用いて、単一の工程で形成することが可能となる。
【００８８】
ｐベース層７が露出する面の中には、ｎ型不純物を含有するｎ層（第６半導体層）８が選択的に形成されている。ｎ層８は、ｐベース層７よりも浅く、しかも、ｐベース層７の内側に形成されている。また、ｎ層８が露出する面の中には、さらに、ｐ型不純物をｐベース層７よりも高い濃度で含むｐ⁺層（第７半導体層）１０が選択的に形成されている。ｐ⁺層１０は、ｎ層８よりも浅く、しかも、ｎ層８の内側に形成されている。ｐ⁺層１０は、好ましくは、不純物濃度と深さとにおいて、ｐ⁺層９と同一に形成される。このとき、ｐ⁺層９とｐ⁺層１０とを、単一のマスクパターンを用いて、単一の工程で形成することが可能となる。
【００８９】
ｐ⁺層１０が露出する面の一部には、エミッタ電極１３が接続されている。また、ゲート電極５は、ｎ層８が露出する面にも、ゲート絶縁膜４を間に挟んで対向している。その結果、ｎ層８が露出する面は、チャネル領域ＣＨ２としての機能を果たすこととなる。エミッタ電極１３とゲート電極５の間は、層間絶縁膜１２によって、電気的に絶縁されている。
【００９０】
半導体基体９０の下主面、すなわち、ｐコレクタ層１が露出する面には、コレクタ電極（第２主電極）１４が接続されている。これらのエミッタ電極１３およびコレクタ電極１４は、一対の主電極として機能する。半導体基体９０の上主面の中で、ｐベース層６，７の外側においてｎ^-層３が露出している面、および、ｐベース層７が露出する面にも、ゲート電極５が、ゲート絶縁膜４を間に挟んで対向している。このことは、ｎ^-層３の露出面に沿った電位勾配を均一化し、電界の集中を抑える機能を果たし、それによって装置１０１の耐圧の向上に寄与する。
【００９１】
第３図に示すように、ｐベース層６，７をはじめとする半導体基体９０の上主面に選択的に形成された各種の半導体層は、ユニットセルＵＣがストライプ状に延在する方向に沿って、いずれもストライプ状に形成されている。また、ゲート電極５も、同様にストライプ状に形成されており、その延在方向の端部では、ゲート配線ＧＬ（第２図）に接続されている。
【００９２】
なお、ゲート絶縁膜４は、第１MOS領域１５の上方に位置する部分を第１絶縁膜と定義し、第２MOS領域１６の上方に位置する部分を第２絶縁膜と定義することも可能である。同様に、ゲート電極５は、第１MOS領域１５の上方に位置する部分を第１ゲート電極と定義し、第２MOS領域１６の上方に位置する部分を第２ゲート電極と定義することが可能である。装置１０１では、第１および第２絶縁膜が、一体的に連結してゲート絶縁膜４を構成し、第１および第２ゲート電極が、一体的に連結してゲート電極５を構成している。しかしながら、一般には、それらを分離して配置することも可能である。このような例については、実施の形態２で詳述する。
【００９３】
＜1-2.装置の動作＞
装置１０１を使用する際には、従来装置１５０と同様に、エミッタ電極１３とコレクタ電極１４の間に、（通常は、負荷を介して）電源が接続される。それによって、コレクタ電極１４とエミッタ電極１３との間には、エミッタ電極１３を基準としてコレクタ電極１４の電位が正となるように、コレクタ電圧が印加される。この状態で、エミッタ電極１３を基準としてゲート電極５へ印加される電圧、すなわちゲート電圧を調整することによって、コレクタ電極１４からエミッタ電極１３へと流れる主電流（コレクタ電流）の大きさが制御される。
【００９４】
ゲート電圧として、第１MOS領域１５のチャネル領域ＣＨ１に固有の正のゲート閾電圧を超える正の電圧が印加されると、ゲート電極５の直下に位置するチャネル領域ＣＨ１が、本来のｐ型からｎ型へと反転する。すなわち、チャネル領域ＣＨ１に、ｎ型の反転層が形成される。その結果、第４図に示すように、ｎ⁺エミッタ層１１からチャネル領域ＣＨ１を経由して、ｎ^-層３へと注入される電子の流れ、すなわち電子電流Jeが発生する。第４図では、電子電流Jeの向きを、電流の向き（正電荷の流れの向き）ではなく、電子の流れの向きで表示している。
【００９５】
一方、第２MOS領域１６では、ｎ層８とエミッタ電極１３との間には、ｐ⁺層１０が介在しており、ｎ層８とｐ⁺層１０との間は、逆バイアスによってオフ状態となるので、ｎ層８とエミッタ電極１３の間は電気的に絶縁される。このため、ｎ層８からの電子の供給は行われない。
【００９６】
チャネル領域ＣＨ１を経由してｎ^-層３へと注入された電子により、ｐコレクタ層１とｎ層２（ｎ^-層３とｎ⁺バッファ層２０とを含む）との間が順バイアスされるので、ｐコレクタ層１からｎ^-層３へとホールが注入される。その結果、ｎ^-層３は伝導度変調を引き起こし、ｎ^-層３の抵抗が大幅に低下するので、コレクタ電極１４からエミッタ電極１３へと大きな主電流が流れる。すなわち、装置１０１は導通状態（オン状態）となる。
第２MOS領域１６では、ｐベース層７とエミッタ電極１３との間に、ｎ層８とｐ⁺層１０とが介在しており、ｎ層８とｐ⁺層１０の間が逆バイアスによってオフ状態となるので、ｐベース層７とエミッタ電極１３の間は電気的に絶縁される。このため、主電流は、ｐベース層７を経由することなく、ｐベース層６およびｐ⁺層９を経由してエミッタ電極１３へと流れる。すなわち、主電流の大半を担うホール電流Jhは、ｐベース層６，７の中で、ｐベース層６のみを選択的に流れる。
【００９７】
したがって、ｐベース層６の幅であるベース幅Wp（第３図）のセル幅Wcellに対する比率、すなわち、MOSFET領域率αを、所望する任意の低い値へと設定することによって、キャリア蓄積効果を高めて、オン電圧を所望の低い値へと抑えることが可能となる。
【００９８】
つぎに、ゲート電圧が負の値へと転換されると、チャネル領域ＣＨ１は、本来のｐ型へと復帰する。その結果、第５図に示すように、ｎ⁺エミッタ層１１からの電子の注入が止まるので、ｐコレクタ層１からのホールの注入も停止する。その後、ｎ^-層３（および、ｎ⁺バッファ層２０）に溜まっていたホールは、エミッタ電極１３へと回収され、やがて消滅する。すなわち、装置１０１は遮断状態（オフ状態）となる。
【００９９】
ターンオフ（オン状態からオフ状態への転換）の際に、ホール電流Jhが減衰して行く過程で、第２MOS領域１６が重要な役割を担う。すなわち、ゲート電圧として、第２MOS領域１６のチャネル領域ＣＨ２に固有の負のゲート閾電圧よりも低い負の電圧が印加されると、ゲート電極５の直下に位置するチャネル領域ＣＨ２が、本来のｎ型からｐ型へと反転する。すなわち、チャネル領域ＣＨ２に、ｐ型の反転層が形成される。
【０１００】
その結果、ｐベース層７は、チャネル領域ＣＨ２およびｐ⁺層１０を通じてエミッタ電極１３へと、電気的に接続されることとなる。このため、ｎ^-層３に蓄積されたホールは、ｐベース層６だけでなく、ｐベース層７をも経由して、エミッタ電極１３へと回収されることとなる。すなわち、ターンオフの際のホール電流Jhの経路を、ｐベース層６とｐベース層７の双方が分担する。したがって、ｐベース層６へのホール電流Jhの集中が緩和されるので、ターンオフの際の耐圧（ターンオフ耐量）が向上し、動作領域が広く確保される。
【０１０１】
以上のように、装置１０１では、二種類のMOS領域１５，１６が設けられるので、動作領域を狭めることなく、オン電圧の低減を図ることが可能である。また、CSTBTとは異なり、ｐベース層６を取り囲むようにｎ層を形成する必要もないので、CSTBTに固有の耐圧劣化の問題や動作不良の問題などは、生起されない。
【０１０２】
また、ｐ⁺層９，１０が、ｐベース層６，７よりも高い不純物濃度を有するように形成されているので、ホール電流Jhの通過にともなって発生する電圧降下が低く抑えられる。このため、ラッチアップ耐性に優れるという利点が得られる。また、ｎ⁺バッファ層２０が設けられるために、パンチスルーを防止しつつｎ^-層３を薄くすることが可能となっている。
【０１０３】
＜1-3.装置の製造方法＞
第６図〜第１５図は、装置１０１の好ましい製造方法を示す製造工程図である。装置１０１を製造するには、第６図に示すように、シリコンを母材とする平板状の半導体基体９０が準備される。半導体基体９０には、下主面から上主面へ向かって順に、ｐコレクタ層１、その上に形成されたｎ⁺バッファ層２０、さらにその上に形成されたｎ^-層３が備わっている。
【０１０４】
半導体基体９０を形成するには、例えば、ｐコレクタ層１に相当するｐ型シリコン基板をまず準備し、その後、その一方主面の上に、ｎ⁺バッファ層２０およびｎ^-層３を、エピタキシャル成長法によって順次積層するとよい。不純物濃度の異なるｎ⁺バッファ層２０とｎ^-層３は、例えば、エピタキシャル成長の過程で導入される不純物の量を、段階的に変化させることによって得ることができる。
【０１０５】
つづく第７図の工程では、まず、半導体基体９０の上主面の上に、ゲート絶縁膜４のもとになる絶縁膜５１が形成される。絶縁膜５１は、好ましくは、シリコン酸化物で構成される。つぎに、絶縁膜５１の上に、ゲート電極の材料である導電性材料５２が層状に堆積される。導電性材料５２は、好ましくは、不純物が高濃度にドープされたポリシリコンで構成される。
【０１０６】
つづく第８図の工程では、まず、形成すべきゲート電極５の形状にパターニングされたレジスト層５３が絶縁膜５１の上に形成される。その後、レジスト層５３を遮蔽体として用いて、導電性材料５２に選択的エッチング処理が施される。その結果、導電性材料５２が選択的に除去されることによって、ゲート電極５が形成される。レジスト層５３は、導電性材料５２の上にレジスト層５３の材料が層状に形成された後に、写真製版技術を用いてパターニングを行うという、従来周知の技術を用いて容易に得られる。
【０１０７】
つぎの第９図の工程では、まず、レジスト層５３およびゲート電極５を遮蔽体として用いることにより、半導体基体９０の上主面に、例えばボロンなどのｐ型不純物が選択的に注入される。その後、レジスト層５３が除去された上で、アニールによって不純物を拡散させる拡散工程が実行される。その結果、ｎ^-層３が半導体基体９０の上主面に露出する面の中に、ｐベース層６，７が、選択的に形成される。ｐベース層６，７は、半導体基体９０の上主面の中で、ゲート電極５の直下の部分へも、ある程度侵入する。
【０１０８】
つぎに、第１０図に示すように、半導体基体９０の上方において露出する表面を選択的に覆うレジスト層５４が形成される。レジスト層５４は、半導体基体９０の上主面の中でｐベース層７が露出する部分の内側の領域の上方に、開口部を選択的に有する。
【０１０９】
つづく第１１図の工程では、まず、レジスト層５４を遮蔽体として用いることにより、半導体基体９０の上主面に、例えばリンなどのｎ型不純物が選択的に注入される。その後、レジスト層５４が除去された上で、不純物の拡散が行われる。その結果、ｐベース層７が半導体基体９０の上主面に露出する面の中に、ｎ層８が選択的に形成される。ｎ層８は、ｐベース層７が露出する面の中で、ゲート電極５の直下の部分へも、ある程度侵入するように、レジスト層５４の開口部の端縁の位置、および、拡散の条件が設定される。ただし、ｎ層８は、ｐベース層７よりも浅く、しかも、ｐベース層７の内側に形成される。
【０１１０】
つづく第１２図の工程では、まず、レジスト層５５が、ゲート電極５の上面および側面を選択的に覆うように形成される。つぎに、レジスト層５５を遮蔽体として用いて、半導体基体９０の上主面に、例えばボロンなどのｐ型不純物が高濃度に注入される。その後、レジスト層５５が除去された上で、不純物の拡散が行われる。
【０１１１】
その結果、ｐベース層６が半導体基体９０の上主面に露出する面の中に、ｐ⁺層９が選択的に形成され、同様に、ｎ層８が露出する面の中に、ｐ⁺層１０が選択的に形成される。ｐ⁺層９，１０は、それぞれ、ｐベース層６およびｎ層８よりも浅く、しかも、それらの内側に形成される。さらに、ｐ⁺層１０は、その端縁が、半導体基体９０の上主面の中で、ゲート電極５の直下の部分の端縁ないし内側に位置するように、形成される。言い換えると、ｎ層８が半導体基体９０の上主面に露出する面が、ｐ⁺層１０との境界からｐベース層７との境界へ至るすべての幅にわたって、ゲート電極５に対向するように、ｐ⁺層１０の端縁の位置が設定される。
【０１１２】
つぎの第１３図の工程では、まず、レジスト層５６が、半導体基体９０の上方に露出する表面を選択的に覆うように形成される。レジスト層５６は、ｐベース層６またはｐ⁺層９が半導体基体９０の上主面に露出する面の上方で、しかも、ゲート電極５の外側において、ゲート電極５の端縁からある範囲にわたって選択的に開口する開口部５７を有する。開口部５７の一端は、第１３図に示すように、ゲート電極５の上に位置してもよい。
【０１１３】
つぎに、レジスト層５６を遮蔽体として用いて、絶縁膜５１が選択的に除去される。つづいて、レジスト層５６、ゲート電極５、および、絶縁膜５１を遮蔽体として、半導体基体９０の上主面に、例えば砒素などのｎ型不純物が高濃度に注入される。その後、レジスト層５６が除去された上で、不純物の拡散が行われる。その結果、ｐベース層６またはｐ⁺層９が半導体基体９０の上主面に露出する面の中に、ｎ⁺エミッタ層１１が選択的に形成される。ｎ⁺エミッタ層１１は、ｐベース層６よりも浅く、しかも、ｐベース層６の内側に形成される。また、ｎ⁺エミッタ層１１は、ゲート電極５の直下の部分へも侵入するとともに、ｐ⁺層９と交差するように形成される。
【０１１４】
ｎ⁺エミッタ層１１の不純物濃度は、ｐ⁺層９よりも高く設定される。その結果、ｎ⁺エミッタ層１１とｐ⁺層９とが交差する領域は、ｐ⁺層９からｎ⁺エミッタ層１１へと置き換えられる。第１２図の工程において、ｐ⁺層９の端縁が、ゲート電極５の直下に位置するように設定されてもよいが、第１３図の工程の後には、ゲート電極５の直下に位置する上主面の部分では、ｐ⁺層９が露出する面はすべて、ｎ⁺エミッタ層１１に置き換えられ、ｐ⁺層９は露出しないように、ｎ⁺エミッタ層１１の一端縁の位置が設定される。同時に、ゲート電極５の直下から外れた上主面の部分では、ｎ⁺エミッタ層１１とｐ⁺層９は露出しても、ｐベース層６は露出しないように、ｎ⁺エミッタ層１１の他端縁の位置が設定される。
【０１１５】
なお、第１３図の工程において、レジスト層５６を、ゲート電極５の上面を覆わないように形成し、砒素を注入する際に、ゲート電極５へも砒素が注入されるようにしてもよい。それにより、ゲート電極５の電気抵抗を低減することができる。
【０１１６】
つぎに、第１４図に示すように、ゲート電極５の上面および側面を覆う層間絶縁膜１２が形成される。層間絶縁膜１２は、半導体基体９０の上方に露出する表面の全体を覆うように、層間絶縁膜１２の材料を層状に堆積した後に、写真製版技術を用いて層状の材料をパターニングすることによって形成される。このとき、層間絶縁膜１２に覆われない絶縁膜５１の部分も同時に除去される。その結果、絶縁膜５１からゲート絶縁膜４が形成される。層間絶縁膜１２および絶縁膜５１のパターニングは、ｐ⁺層９の少なくとも一部、ｐ⁺層１０の一部、および、ｎ⁺エミッタ層１１の一部が露出するように行われる。
【０１１７】
つづく第１５図の工程では、まず、半導体基体９０の上方に露出する表面の上に、例えばアルミニウムを母材とする導電性材料が層状に堆積される。その後、第２図に示すように、エミッタ電極１３とゲート配線ＧＬの形状にパターニングされる。その結果、第１５図に示すように、ｐ⁺層９の少なくとも一部、ｐ⁺層１０の一部、および、ｎ⁺エミッタ層１１の一部が、エミッタ電極１３へと接続される。
【０１１８】
その後、第１図に示すように、半導体基体９０の下主面、すなわち、ｐコレクタ層１が露出する面に、コレクタ電極１４が接続される。コレクタ電極１４は、例えばアルミニウムを母材とする導電性材料で構成される。以上の工程を通じて、装置１０１が完成する。
【０１１９】
以上のように、堆積工程、ならびに不純物の注入および拡散工程を主体とする通常のウェハプロセスを、組み合わせて用いることによって、装置１０１を容易に製造することができる。しかも、ｐベース層６とｐベース層７とが同時に形成され、ｐ⁺層９とｐ⁺層１０が同時に形成されるので、工程が特に簡略であるという利点がある。
【０１２０】
＜2.実施の形態２＞
第１６図は、実施の形態２の半導体装置の正面断面図である。第１６図も、第１図と同様に、ユニットセルの半分を示している。この装置１０２は、ゲート電極５が、第１および第２MOS領域１５、１６の上方に、それぞれ位置するゲート電極（第１ゲート電極）５ａとゲート電極５ｂ（第２ゲート電極）とに、分離して配設されており、ゲート絶縁膜４が、第１および第２MOS領域１５、１６の上方に、それぞれ位置するゲート絶縁膜（第１絶縁膜）４ａとゲート絶縁膜（第２絶縁膜）４ｂとに、分離して配設されている点において、装置１０１とは特徴的に異なっている。
【０１２１】
ゲート電極５ａは、ゲート絶縁膜４ａを間に挟んでチャネル領域ＣＨ１に対向する部分を含んでおり、ゲート電極５ｂは、ゲート絶縁膜４ｂを間に挟んでチャネル領域ＣＨ２に対向する部分を含んでいる。ゲート電極５ａとゲート電極５ｂには、ゲート電圧を個別に印加することが可能である。
【０１２２】
第１７図は、装置１０２の平面図である。装置１０２では、二種類のゲート電極５ａ，５ｂを個別に駆動できるように、ゲートパッドＧＰが、二種類のゲートパッドＧＰ１，ＧＰ２に分割されている。そして、ゲートパッドＧＰ１，ＧＰ２のそれぞれに、ゲート配線ＧＬ１，ＧＬ２が接続されている。ゲート配線ＧＬ１，ＧＬ２はいずれも、櫛歯状に突出するように配設され、しかも、交互に並んでいる。そして、ゲート配線ＧＬ１，ＧＬ２に直交するストライプ状に、ユニットセルが多数配列している。
【０１２３】
第１８図の部分拡大平面図に示すように、ユニットセルの一端はゲート配線ＧＬ１へ達し、他端はゲート配線ＧＬ２へ達している。そして、ゲート電極５ａ（Ｇ１）の一端は、ゲート配線ＧＬ１へ、コンタクトホール６０を通じて接続され、ゲート電極５ｂ（Ｇ２）の一端は、ゲート配線ＧＬ２へ、コンタクトホール６０を通じて接続されている。
【０１２４】
ゲート配線ＧＬ１，ＧＬ２の直下には、ゲート配線ＧＬ１，ＧＬ２と平行に、ゲート電極５ａ，５ｂと同一材料（例えば、ポリシリコン）で構成される別のゲート配線６１，６２が、半導体基体９０の上主面の上方に配設されている。これらのゲート配線６１，６２は、それぞれ、ゲート電極５ａ，５ｂと一体的に連結しており、ゲート電極５ａ，５ｂが形成される工程の中で、同時に形成可能である。なお、第１６図は、第１７図および第１８図のＡ−Ａ切断線に沿った断面図に相当する。
【０１２５】
第１９図は、装置１０２の利点を有効に引き出すようにゲート電極５ａ，５ｂに印加されるゲート電圧の波形を示すグラフである。この例では、ゲート電極５ａ，５ｂのいずれに対しても、装置１０２を導通状態にするときには、ゲート電圧として、＋１５Ｖが印加され、遮断状態にするときには、−１５Ｖが印加される。装置１０２をターンオフする際には、ゲート電極５ａに印加されるゲート電圧V_G1よりも、ゲート電極５ｂに印加されるゲート電圧V_G2の方が、早く引き下げられる。すなわち、ゲート電圧V_G2が、チャネル領域ＣＨ２の負のゲート閾電圧Vth2を超えて低下する時点を待って、ゲート電圧V_G1の引き下げが開始される。
【０１２６】
その結果、ターンオフの際に、ｐベース層７を通過するホール電流Jhの比率が高められ、その分、ｐベース層６を通過するホール電流Jhが小さく抑えられる。このため、ターンオフ耐量がさらに向上し、動作領域がさらに広く確保される。このように、装置１０２では、二種類のチャネル領域ＣＨ１，ＣＨ２を、個別に制御することができるので、動作領域をさらに拡大することが可能である。
【０１２７】
第２０図は、装置１０２の変形例としての半導体装置の断面図である。この装置１０３では、ゲート電極５ａ，５ｂの幅は同一ではなく、ゲート電極５ｂの幅がゲート電極５ａの幅よりも狭く設定されている。また、第２１図の部分拡大平面図に示すように、装置１０３では、ゲート配線ＧＬ１，ＧＬ２の区別がなく、ゲート電極５ａ，５ｂのいずれもが、ゲート配線ＧＬへと接続され、互いに電気的に連結されている。装置１０３の全体平面図は第２図と同一に描かれ、ゲート配線ＧＬは、第２図と同様に配設される。第２１図におけるＡ−Ａ切断線は、第２図におけるＡ−Ａ切断線と一致し、第２０図は、このＡ−Ａ切断線に沿った断面図に相当する。
【０１２８】
装置１０３では、ゲート電極５ａ，５ｂの双方の端部が、共通のゲート配線ＧＬに接続され、単一のゲートパッドＧＰに入力されるゲート電圧が、ゲート電極５ａ，５ｂの双方に印加される。しかしながら、ゲート電極５ｂはゲート電極５ａよりも幅が狭いために、半導体基体９０の上主面を覆う面積に関して、ゲート電極５ｂはゲート電極５ａよりも小さい。このため、ゲート電極５ｂと半導体基体９０の間に発生する寄生容量は、ゲート電極５ａと半導体基体９０の間に発生する寄生容量に比べて小さくなる。その結果、共通のゲートパッドＧＰに入力されたゲート電圧が、ゲート電極５ａ，５ｂを伝播する速度を比較すると、ゲート電極５ａよりもゲート電極５ｂを伝播する速度の方が高くなる。
【０１２９】
このため、ゲート配線ＧＬから幾分離れた領域では、ターンオフの際に、ゲート電極５ａに印加されるゲート電圧V_G1よりもゲート電極５ｂに印加されるゲート電圧V_G2の方が、早く降下を開始する。すなわち、外部からゲートパッドＧＰへと単一のゲート電圧が入力されているにもかかわらず、ゲート電圧V_G1，V_G2は、第１９図と同様、ないし、それに近い形態で変化する。このように、装置１０３では、装置１０１と同様の簡単な使用方法を用いて、装置１０２と同様の利点を引き出すことができる。
【０１３０】
装置１０２または装置１０３を製造するには、例えば、実施の形態１で示した製造方法において、第９図と第１０図の工程の間に、第２２図の工程を実行するとよい。第２２図の工程では、まず、形成すべきゲート電極５ａ，５ｂの形状にパターニングされたレジスト層６３が、半導体基体９０の上方に露出する表面の上に形成される。レジスト層６３は、ゲート電極５ａ，５ｂを互いに引き離す領域の上に、選択的に開口部６４を有する。
【０１３１】
その後、レジスト層６３を遮蔽体として用いて、ゲート電極５に選択的エッチング処理が施される。その結果、ゲート電極５が選択的に除去されることによって、ゲート電極５ａ，５ｂが形成される。その後、レジスト層６３は除去される。つづいて、第１０図以下の工程が実行される。このように、装置１０２，１０３も、装置１０１と同様に、通常のウェハプロセスを、組み合わせて用いることによって、容易に製造することが可能である。
【０１３２】
＜3.実施の形態３＞
第２３図は、実施の形態１の装置１０１を使用する際に空乏層が発生する領域を示す断面図である。装置１０１が遮断状態にあるときには、点線で境界２１が描かれるように、空乏層がｎ^-層３の中に広がる。MOSFET領域率αを低く設定することによって、オン電圧を低く抑えるためには、ｐベース層６の幅（すなわち、ベース幅Wp）を一定に保って、セル幅Wcellを長く設定することが有効な手段となる。
【０１３３】
しかしながら、セル幅Wcellを長くすると、ｐベース層６，７の相互の間隔が拡大することとなり、ｐベース層６，７に付随する空乏層が、第２３図に示すように、互いに孤立し、連結しなくなる。その結果、空乏層の境界２１に湾曲部が現れることとなり、その部分に電界が集中するため、耐圧が劣化する場合がある。第２４図の断面図に示す実施の形態３の半導体装置は、空乏層に由来する耐圧の劣化を抑えるように構成されている。この装置１０４の全体平面図は第２図と同一に描かれ、第２４図は、第２図のＡ−Ａ切断線に沿った断面図に相当する。
【０１３４】
この装置１０４では、半導体基体９０の上主面の中で、ｐベース層６，７の外側においてｎ^-層３が露出している面の中に、ｐベース層６，７のいずれからも離れて、ｐ層（第８半導体層）２２が選択的に形成されている。ｐ層２２は、ｎ^-層３よりも浅く形成され、また、ｐベース層６とは異なり、エミッタ電極１３には接続されない。ｐ層２２は、好ましくは、不純物濃度と深さとにおいて、ｐベース層６，７と同一に形成される。このとき、ｐベース層６，７およびｐ層２２を、単一のマスクパターンを用いて、単一の工程で形成することが可能となる。
【０１３５】
装置１０４では、ｐ層２２が設けられているので、遮断状態において、第２４図に示すように、ｐベース層６，７のそれぞれに付随する空乏層が、互いに連結する。その結果、空乏層の境界２１が比較的平坦となるので、耐圧が向上する。
【０１３６】
装置１０４を製造するには、例えば、実施の形態１で示した製造方法において、第６図と第７図の工程の間に、第２５図および第２６図の工程を実行するとよい。第２５図の工程では、まず、半導体基体９０の上主面の上に、ゲート絶縁膜４のもとになる絶縁膜５１が形成される。その後、ｐ層２２に対応する部位、言い換えると、ゲート電極５を形成すべき領域の中央部に、選択的に開口部６６を有するレジスト層６５が、絶縁膜５１の上に形成される。つづいて、このレジスト層６５を遮蔽体として用いることにより、半導体基体９０の上主面に、例えばボロンなどのｐ型不純物が選択的に注入される。
【０１３７】
その後、第２６図に示すように、レジスト層６５が除去された上で、不純物の拡散が行われる。その結果、半導体基体９０の上主面の中に、開口部６６に対応した形状に、ｐ層２２が選択的に形成される。ｐ層２２は、ｎ^-層３よりも浅く形成される。その後、第７図以下の工程が実行される。第７図の工程の前に、絶縁膜５１がすでに形成されているために、第７図の工程では、絶縁膜５１を形成する工程は略される。このように、装置１０４も、装置１０１と同様に、通常のウェハプロセスを、組み合わせて用いることによって、容易に製造することが可能である。
【０１３８】
＜4.実施の形態４＞
第２７図は、実施の形態４の半導体装置の断面図である。この装置１０５の全体平面図は第２図と同一に描かれ、第２７図は、第２図のＡ−Ａ切断線に沿った断面図に相当する。装置１０５は、チャネル領域ＣＨ２、すなわち、ｎ層８がゲート電極５に対向するように半導体基体９０の上主面に露出する領域に、ｐ層（第８半導体層）２３が形成されている点において、装置１０１とは特徴的に異なっている。ｐ層２３は、実施の形態１に示した一連の製造工程の中のいずれかの段階で、ｐ層２３に相当する領域に、選択的にｐ型不純物を注入し、拡散させることによって、形成可能である。
【０１３９】
装置１０５では、チャネル領域ＣＨ２の導電形式はｐ型であるので、チャネル領域ＣＨ１と同様に、チャネル領域ＣＨ２に固有の正のゲート閾電圧Vth2を超えるゲート電圧がゲート電極５に印加されると、チャネル領域ＣＨ２すなわちｐ層２３は、ｎ型へと反転する。すなわち、ｐ層２３は、あたかもｐベース層７と同等となる。その結果、ｐ層２３のない装置１０１と同等に、ｐベース層７とｐ⁺層１０との間は、ｎ層８によって絶縁されることとなる。
【０１４０】
したがって、装置１０５を導通状態にするときに、ゲート電圧として、チャネル領域ＣＨ１のゲート閾電圧Vth1、および、チャネル領域ＣＨ２のゲート閾電圧Vth2のいずれよりも高い電圧を印加するよい。そうすることによって、第２８図に示すように、装置１０１と同等に、ホール電流Jhの経路をｐベース層６のみに制限し、ホール蓄積効果を高めることが可能となる。
【０１４１】
このとき、ｐ層２３の全体がｎ層へと反転する必要があるので、装置１０５を導通状態とするためのゲート電圧の推奨値において、ｐ層２３の全体が反転可能なように、ｐ層２３の深さが設定される。ｐ層２３は、少なくともｎ層８よりは浅く形成される。
【０１４２】
一方、正のゲート閾電圧Vth2よりも低い電圧、例えばゼロ電圧が、ゲート電圧として印加されると、チャネル領域ＣＨ２すなわちｐ層２３は、本来のｐ型へと復帰する。その結果、ｐベース層７は、ｐ層２３およびｐ⁺層１０を通じて、エミッタ電極１３へと電気的に接続される。したがって、装置１０５をターンオフする際には、ゲート電圧として、例えば、ゼロ電圧を印加すればよい。そうすることによって、装置１０１のゲート電極５に負の電圧を印加した時と同等に、第２９図に示すように、ホール電流Jhはｐベース層６とｐベース層７との双方を経由してエミッタ電極１３へと流れ出る。
【０１４３】
以上のように、装置１０５では、動作領域を狭めることなくオン電圧の低減を図る上で、ゲート電圧として負の電圧を印加する必要がないので、使用上の利便性が高いという利点がある。
【０１４４】
＜5.実施の形態５＞
第３０図は、実施の形態５の半導体装置の断面図である。この装置１０６では、装置１０２，１０３と同様に、ゲート電極５がゲート電極５ａ，５ｂに分割されている。また、装置１０４と同様に、半導体基体９０の上主面の中で、ｐベース層６，７の外側においてｎ^-層３が露出している面の中に、ｐベース層６，７のいずれからも離れて、ｐ層２２が選択的に形成されている。装置１０６では、ｐ層２２が、半導体基体９０の上主面の中のゲート電極５ａ，５ｂの間隙の直下の領域を覆うように形成されている点が特徴的である。
【０１４５】
ゲート電極５がゲート電極５ａ，５ｂに分割され、それらの間に間隙が存在すると、その間隙の直下に位置するｎ^-層３の露出面に沿った電位勾配に不均一が生じ易い。しかしながら、装置１０６では、ｐ層２２が、その間隙を覆うように形成されているので、電界の集中が抑制される。すなわち、ｐ層２２が設けられることによって、空乏層の境界２１（第２４図）が平坦化されるだけでなく、ゲート電極５の分割配置にともなう電界の集中も緩和される。そして、これらの二重の機構を通じて、耐圧の向上がもたらされる。
【０１４６】
装置１０６を製造するには、例えば、実施の形態１で示した製造方法において、第８図および第９図の工程に代えて、第３１図および第３２図の工程を実行するとよい。第３１図の工程では、まず、形成すべきゲート電極５ａ，５ｂの形状にパターニングされたレジスト層６７が絶縁膜５１の上に形成される。その後、レジスト層６７を遮蔽体として用いて、導電性材料５２に選択的エッチング処理が施される。その結果、導電性材料５２が選択的に除去されることによって、ゲート電極５ａ，５ｂが形成される。
【０１４７】
つぎの第９図の工程では、まず、レジスト層６７およびゲート電極５ａ，５ｂを遮蔽体として用いることにより、半導体基体９０の上主面に、例えばボロンなどのｐ型不純物が選択的に注入される。その後、レジスト層６７が除去された上で、不純物の拡散が行われる。その結果、ｎ^-層３が半導体基体９０の上主面に露出する面の中に、ｐベース層６，７およびｐ層２２が、互いに離れるように、選択的に形成される。
【０１４８】
ｐベース層６，７は、半導体基体９０の上主面の中で、それぞれゲート電極５ａ，５ｂの直下の部分へ、ある程度侵入する。また、ｐ層２３も、同様に、ゲート電極５ａ，５ｂの直下の部分へ、ある程度侵入する。その後、第１０図以下の工程が実行される。このように、ｐベース層６，７およびｐ層２２は、共通の工程の中で同時に形成することが可能である。
【０１４９】
＜6.実施の形態６＞
第３３図は、実施の形態６の半導体装置の断面図であり、１個のユニットセルの全体にわたって、半導体基体９０の上主面の付近の構造を示している。第３図と比較すると明瞭であるように、この装置１０７では、単一のユニットセルＵＣの中に、第１MOS領域１５に属する単一のｐベース層６と、第２MOS領域１６に属する複数個（第３３図では３個）のｐベース層７とが、備わっている。複数個のｐベース層７の内側の構造、および、それらのゲート電極５、エミッタ電極１３との関係は、第３図のｐベース層７と同一である。
【０１５０】
言い換えると、ｐベース層７、ｎ層８、および、ｐ⁺層１０を有する多層体が、第３図の装置では、単一のユニットセルＵＣの中に１個存在しているのに対し、第３３図の装置では、単一のユニットセルＵＣの中で３個の単位多層体へと分割して配置されている。同じく、ゲート電極５の中で、第１，第２MOS領域１５，１６の上方に位置する部分を、それぞれ、第１、第２ゲート電極と称し、ゲート絶縁膜４の中で、第１、第２MOS領域１５，１６の上方に位置する部分を、それぞれ、第１、第２絶縁膜と称すると、第３３図の装置では、第２ゲート電極と第２絶縁膜は、それぞれ３個の単位第２ゲート電極、および、３個の単位第２絶縁膜へと分割配置されていると表現することができる。そして、各単位多層体、各単位第２ゲート電極、各単位第２絶縁膜の間の位置関係は、第３図における、多層体、第２ゲート電極、第２絶縁膜の間の位置関係と等価である。
【０１５１】
すでに述べたように、MOSFET領域率αを低く設定することによって、オン電圧を低く抑えるためには、ｐベース層６の幅を一定に保って、セル幅Wcellを長く設定することが有効な手段となる。このとき、セル幅Wcellが広くなった分だけ、ｐベース層７の個数を増やすことによって、１個のユニットセルＵＣの中のチャネル領域ＣＨ２の個数を増やすことができる。
【０１５２】
それによって、ターンオフの際に流れるホール電流Jhが、ｐベース層７へとバイパスされる比率が高くなり、ｐベース層６におけるホール電流Jhの密度が緩和される。その結果、ターンオフ耐量がさらに向上し、動作領域が一層広く確保される。このように、装置１０７では、単一のユニットセルＵＣの中に、第２MOS領域１６に属する複数個のｐベース層７が設けられるので、広い動作領域を維持しつつ、オン電圧をさらに低減することが可能である。また、装置１０７は、実施の形態１の製造方法において、単一のユニットセルＵＣの中に形成されるｐベース層７、ｎ層８などの個数を、第３３図に整合するように変更することによって、容易に製造可能である。
【０１５３】
＜7.実施の形態７＞
第３４図は、実施の形態７の半導体装置の部分平面図である。この装置１０８では、ユニットセルＵＣはストライプ状ではなく、半導体基体９０の主面に沿って、マトリクス状に配列されている。各ユニットセルＵＣに属するゲート電極５は、架橋部３０を通じて、互いに接続されている。架橋部３０はゲート電極５と一体的に連結しており、ゲート電極５が形成される工程の中で、同時に形成可能である。装置１０８の全体の平面図は、例えば第２図と同一に描かれ、ゲート配線ＧＬに最近接するユニットセルＵＣのゲート電極５または架橋部３０が、ゲート配線ＧＬへと接続される。
【０１５４】
第３４図のＢ−Ｂ切断線に沿った断面、および、Ｃ−Ｃ切断線に沿った断面のいずれも、第１図と同一に表される。したがって、装置１０８では、単一のユニットセルＵＣの中で、第２MOS領域１６が、第１MOS領域１５を、半導体基体９０の主面に沿って環状に取り巻くように配置されている。すなわち、単一のユニットセルＵＣの中で、ｐベース層６は、孤立した島状に形成され、ｐベース層７は、ｐベース層６を環状に取り囲むように形成される。
【０１５５】
このため、MOSFET領域率αが低く設定し易く、しかも、チャネル領域ＣＨ２がｐベース層６の周囲を囲むように配置されるので、ターンオフの際に流れるホール電流Jhが、ｐベース層７へとバイパスされる比率が高くなり、ｐベース層６におけるホール電流Jhの密度が緩和される。その結果、ターンオフ耐量がさらに向上し、動作領域が一層広く確保される。このように、装置１０８では、単一のユニットセルＵＣの中に、島状の第１MOS領域１５を環状に包囲するように第２MOS領域１６が配置されるので、広い動作領域を維持しつつ、オン電圧をさらに低減することが可能である。
【０１５６】
装置１０８のＢ−Ｂ切断線、および、Ｃ−Ｃ切断線に沿った断面の構造は、装置１０１のＡ−Ａ切断線（第２図）に沿った断面の構造と同一であるので、装置１０８は、実施の形態１で説明した製造方法を用いて製造可能である。その際に、第８図の工程では、ゲート電極５を、第３４図に示す環状となるように形成するとよい。
【０１５７】
＜8.変形例＞
(1) 以上に説明した各実施の形態は、互いに組み合わせて実施することも可能である。例えば、第３５図の断面図に示すように、実施の形態２の装置１０２と実施の形態４の装置１０５の双方の特徴を兼ね備える装置を構成することが可能である。この装置１０９では、ゲート電極５がゲート電極５ａ，５ｂに分割されるとともに、ｐ層２３が備わっている。それにより、装置１０９では、装置１０２と装置１０５の双方の利点が得られる。また、装置１０９は、装置１０２と装置１０５の双方の製造工程を組み合わせることによって、容易に製造可能である。
【０１５８】
また、第３６図の断面図に示すように、実施の形態３の装置１０４と実施の形態４の装置１０５の双方の特徴を兼ね備える装置を構成することも可能である。この装置１１０では、ｐ層２２とｐ層２３の双方が備わっている。それにより、装置１１０では、装置１０４と装置１０５の双方の利点が得られる。また、装置１１０は、装置１０４と装置１０５の双方の製造工程を組み合わせることによって、容易に製造可能である。これらの例示に限られることなく、様々な組み合わせが可能である。
【０１５９】
(2) 以上の各実施の形態の装置では、ｐ⁺層９が備わっており、ｐベース層６は抵抗の低いｐ⁺層９を通じてエミッタ電極１３へと接続されていた。それによって、ラッチアップ耐量を高めることができた。しかしながら、高いラッチアップ耐量が要求されない装置であれば、第３７図の断面図に例示するように、ｐ⁺層９を省いて構成することも可能である。この装置１１１では、ｐ⁺層９は備わっておらず、ｐベース層６は直接にエミッタ電極１３へと接続されている。また、ｐ⁺層１０の不純物濃度を、ｐベース層７の不純物濃度と同程度に設定することも可能である。
【０１６０】
装置１１１を製造するには、例えば、実施の形態１で示した製造方法において、第１２図の工程に代えて、第３８図の工程を実行するとよい。第３８図の工程では、まず、レジスト層７１が、ゲート電極５の上面および側面、並びに、ｐベース層６の上方に位置する絶縁膜５１の部分を選択的に覆うように形成される。すなわち、レジスト層７１は、半導体基体９０の上主面の中でｎ層８が露出する部分の内側の領域の上方に、開口部を選択的に有する。
【０１６１】
つぎに、レジスト層７１を遮蔽体として用いて、半導体基体９０の上主面に、例えばボロンなどのｐ型不純物が高濃度に注入される。その後、レジスト層７１が除去された上で、不純物の拡散が行われる。その結果、ｎ層８が露出する面の中に、ｐ⁺層１０が選択的に形成される。ｐ⁺層１０は、ｎ層８よりも浅く、しかも、ｎ層８の内側に形成される。さらに、第１２図の工程と同様に、ｐ⁺層１０は、その端縁が、半導体基体９０の上主面の中で、ゲート電極５の直下の部分の端縁ないし内側に位置するように、形成される。その後、第１３図以下の工程が実行される。
【０１６２】
(3) 各実施の形態の装置では、ｐ⁺層９がｐベース層６よりも浅く、ｐベース層６の内側に形成されていた。しかしながら、ｐ⁺層９は、ｐベース層６よりも深く、ｐベース層６の下方にはみ出すように形成されてもよい。第３９図は、その一例を示す断面図である。この装置１１２では、ｐ⁺層９の代わりに、ｐベース層６よりも深いｐ⁺層３２が備わっている。
【０１６３】
ただし、ｐ⁺層３２は、チャネル領域ＣＨ１を避けるように形成されている。すなわち、半導体基体９０の上主面に沿ったｐ⁺層３２の端縁が、ｎ⁺エミッタ層１１が露出する面の中に位置するように設定される点は、装置１０１などにおけるｐ⁺層９と変わりない。それによって、チャネル領域ＣＨ１のゲート閾電圧Vth1が、ｐ⁺層３２の影響を受けることを回避することができる。この装置１１２では、ｐ⁺層３２がｐベース層６よりも深く形成されているので、ホール電流Jhの通過にともなう電圧降下がさらに低く抑えられる。このため、ラッチアップ耐量がさらに向上するという利点が得られる。
【０１６４】
装置１１２を製造するには、例えば、実施の形態１で示した製造方法において、第１２図の工程に代えて第４０図の工程を実行した後に、第３８図の工程を実行するとよい。第４０図の工程では、まず、レジスト層７２が、ゲート電極５の上面および側面、並びに、ｎ層８の上方に位置する絶縁膜５１の部分を選択的に覆うように形成される。すなわち、レジスト層７１は、半導体基体９０の上主面の中でｐベース層６が露出する部分の内側の領域の上方に、開口部を選択的に有する。
【０１６５】
つぎに、レジスト層７２を遮蔽体として用いて、半導体基体９０の上主面に、例えばボロンなどのｐ型不純物が高濃度に注入される。その後、レジスト層７２が除去された上で、不純物の拡散が行われる。その結果、ｐベース層６が半導体基体９０の上主面に露出する面の中に、ｐ⁺層３２が選択的に形成される。ｐ⁺層３２は、ｐベース層６よりも浅く、しかも、ｐベース層６の内側に形成される。その後、第３８図の工程につづいて、実施の形態１で述べた第１３図以下の工程が実行される。
【０１６６】
第４０図の工程において、ｐ⁺層３２の端縁が、ゲート電極５の直下に位置するように設定されてもよいが、第１３図の工程の後には、ゲート電極５の直下に位置する上主面の部分では、ｐ⁺層９が露出する面はすべて、ｎ⁺エミッタ層１１に置き換えられ、ｐ⁺層９は露出しないように、ｎ⁺エミッタ層１１の一端縁の位置が設定される。同時に、ゲート電極５の直下から外れた上主面の部分では、ｎ⁺エミッタ層１１とｐ⁺層３２は露出しても、ｐベース層６は露出しないように、ｎ⁺エミッタ層１１の他端縁の位置が設定される。
【０１６７】
(4) 各実施の形態では、チャネル領域ＣＨ１がｎチャネルであるIGBT、すなわち、ｎチャネル型IGBTを例として説明した。しかしながら、各装置に備わる各半導体層の導電形式が反転することによって、ｐチャネル型IGBTを構成することも可能である。これらのｐチャネル型IGBTにおいても、上述した各実施の形態の装置と同様の効果が得られる。
【０１６８】
この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
【図面の簡単な説明】
【０１６９】
【図１】実施の形態１の装置の正面断面図である。
【図２】実施の形態１の装置の平面図である。
【図３】実施の形態１の装置の部分断面斜視図である。
【図４】実施の形態１の装置の動作説明図である。
【図５】実施の形態１の装置の動作説明図である。
【図６】実施の形態１の装置の製造工程図である。
【図７】実施の形態１の装置の製造工程図である。
【図８】実施の形態１の装置の製造工程図である。
【図９】実施の形態１の装置の製造工程図である。
【図１０】実施の形態１の装置の製造工程図である。
【図１１】実施の形態１の装置の製造工程図である。
【図１２】実施の形態１の装置の製造工程図である。
【図１３】実施の形態１の装置の製造工程図である。
【図１４】実施の形態１の装置の製造工程図である。
【図１５】実施の形態１の装置の製造工程図である。
【図１６】実施の形態２の装置の正面断面図である。
【図１７】実施の形態２の装置の平面図である。
【図１８】実施の形態２の装置の部分拡大平面図である。
【図１９】実施の形態２の装置の使用形態を説明するグラフである。
【図２０】実施の形態２の装置の別の例を示す正面断面図である。
【図２１】実施の形態２の装置の別の例の部分拡大平面図である。
【図２２】実施の形態２の装置の製造工程図である。
【図２３】実施の形態３の装置と比較対照される装置の動作説明図である。
【図２４】実施の形態３の装置の動作説明図である。
【図２５】実施の形態３の装置の製造工程図である。
【図２６】実施の形態３の装置の製造工程図である。
【図２７】実施の形態４の装置の正面断面図である。
【図２８】実施の形態４の装置の動作説明図である。
【図２９】実施の形態４の装置の動作説明図である。
【図３０】実施の形態５の装置の正面断面図である。
【図３１】実施の形態５の装置の製造工程図である。
【図３２】実施の形態５の装置の製造工程図である。
【図３３】実施の形態６の装置の正面断面図である。
【図３４】実施の形態７の装置の平面断面図である。
【図３５】変形例の装置の正面断面図である。
【図３６】別の変形例の装置の正面断面図である。
【図３７】さらに別の変形例の装置の正面断面図である。
【図３８】図３７の装置の製造工程図である。
【図３９】さらに別の変形例の装置の正面断面図である。
【図４０】図３９の装置の製造工程図である。
【図４１】従来の装置の正面断面図である。
【図４２】シミュレーションの結果を示すグラフである。
【図４３】シミュレーションの結果を表形式で示す説明図である。

Claims (19)

1. 半導体装置において、
   上主面と下主面を規定する半導体基体（９０）を備え、
   当該半導体基体は、
   前記下主面に露出する第１導電型の第１半導体層（１）と、
   当該第１半導体層の上に形成され、前記上主面に露出する第２導電型の第２半導体層（２）と、
   前記上主面の中に、前記第２半導体層よりも浅く、選択的に形成された第１導電型の第３半導体層（６）と、
   当該第３半導体層が露出する面の中に、前記第３半導体層よりも浅く、しかも、当該第３半導体層の内側に、選択的に形成された第２導電型の第４半導体層（１１）と、
   前記上主面の中に、前記第２半導体層よりも浅く、しかも、前記第３半導体層から離れて、選択的に形成された第１導電型の第５半導体層（７）と、
   当該５半導体層が露出する面の中に、前記第５半導体層よりも浅く、しかも、当該第５半導体層の内側に、選択的に形成された第２導電型の第６半導体層（８）と、
   当該第６半導体層が露出する面の中に、前記第６半導体層よりも浅く、しかも、当該第６半導体層の内側に、選択的に形成された第１導電型の第７半導体層（１０）と、を備え、
   前記第３半導体層が前記上主面に露出する面は、前記第４半導体層によって隔てられた第１領域と第２領域とを含んでおり、これらの中で少なくとも前記第２領域は、前記第４半導体層が露出する面と前記第２半導体層が露出する面とに挟まれており、
   前記装置は、
   前記第２領域に、第１絶縁膜（４，４ａ）を間に挟んで対向する第１ゲート電極（５，５ａ）と、
   前記第６半導体層が前記上主面に露出する面に、第２絶縁膜（４，４ｂ）を間に挟んで対向する第２ゲート電極（５，５ｂ）と、
   前記第１領域と前記第４半導体層と前記７半導体層とに接続された第１主電極（１３）と、
   前記下主面に接続された第２主電極（１４）と、をさらに備え、
   前記第２ゲート電極及び前記第１主電極に所定の電圧がそれぞれ印加された場合であっても、前記第１半導体層、前記第２半導体層、前記第５半導体層、及び前記第６半導体層から成る構造はサイリスタとして動作せず、
   前記第６半導体層と前記第１主電極とは互いに接触していない、半導体装置。
2. 前記第１ゲート電極と前記第２ゲート電極は、互いに電気的に接続されている請求項１記載の半導体装置。
3. 前記第１絶縁膜と前記第２絶縁膜は一体的に連結して単一の絶縁膜（４）を構成し、前記第１ゲート電極と前記第２ゲート電極は一体的に連結して単一のゲート電極（５）を構成しており、
   前記第２半導体層が前記第３半導体層と前記第７半導体層とに挟まれて前記上主面に露出する面が、前記単一の絶縁膜を間に挟んで前記単一のゲート電極に覆われている請求項２記載の半導体装置。
4. 前記上主面を覆う面積に関して、前記第１ゲート電極（５ａ）は前記第２ゲート電極（５ｂ）よりも大きく、前記第１ゲート電極と前記第２ゲート電極とは、それらの前記上主面に沿った端部において互いに接続されている請求項２記載の半導体装置。
5. 前記第１ゲート電極（５ａ）および前記第２ゲート電極（５ｂ）が、互いに電気的に絶縁されている請求項１記載の半導体装置。
6. 前記半導体基体が、
   前記第６半導体層が前記上主面に露出する前記面に形成された第１導電型の第８半導体層（２３）を、さらに備える請求項１記載の半導体装置。
7. 前記半導体基体が、
   前記第２半導体層が前記上主面に露出する面である露出面の中に、前記第２半導体層よりも浅く、前記第３半導体層と前記第５半導体層のいずれからも離れて、選択的に形成された第１導電型の第９半導体層（２２）を、さらに備える請求項１記載の半導体装置。
8. 前記第１絶縁膜（４ａ）および前記第１ゲート電極（５ａ）は、前記露出面の中の前記第３半導体層に隣接する部分をも覆うように延在し、前記第２絶縁膜（４ｂ）および前記第２ゲート電極（５ｂ）は、前記露出面の中の前記第５半導体層に隣接する部分をも覆うように延在しており、
   前記露出面の中で、前記第１ゲート電極と前記第２ゲート電極のいずれにも覆われない面部分が存在し、前記第９半導体層は、前記露出面の中で、前記面部分を含む領域の中に、選択的に形成されている請求項７記載の半導体装置。
9. 前記第３半導体層、前記第５半導体層、および、前記第９半導体層が、深さおよび不純物濃度に関して、互いに同一である請求項８記載の半導体装置。
10. 前記第５、第６、および、第７半導体層を含む多層体（７，８，１０）が、互いに離れて形成された複数の単位多層体（７，８，１０）へと分割されており、
    前記第２絶縁膜（４ｂ）および前記第２ゲート電極（５ｂ）が、それぞれ、複数の単位第２絶縁膜（４ｂ）および複数の単位第２ゲート電極（５ｂ）を備えており、
    前記複数の単位多層体の各々に含まれる前記第６半導体層の部分が前記上主面に露出する面に、前記複数の単位第２絶縁膜の一つを間に挟んで前記複数の単位第２ゲート電極の一つが対向しており、
    前記複数の単位多層体の各々に含まれる前記第７半導体層の部分に、前記第１主電極が接続されている請求項１記載の半導体装置。
11. 前記第５、第６、および、第７半導体層を含む多層体（７，８，１０）が、前記第３半導体層を包囲するように環状に形成されている請求項１記載の半導体装置。
12. 前記半導体基体が、
    前記上主面の中で、前記第３半導体層の端縁よりも内側の領域に選択的に形成され、前記第１領域に露出するとともに前記第２領域には露出せず、前記第３半導体層よりも高い不純物濃度を有する第２導電型の第１０半導体層（９）を、さらに備え、
    前記第１主電極は、前記第１０半導体層を通じて前記第３半導体層へ接続されている請求項１記載の半導体装置。
13. 前記第７半導体層および前記第１０半導体層は、深さおよび不純物濃度に関して、互いに同一である請求項１２記載の半導体装置。
14. 前記第３半導体層および前記第５半導体層は、深さおよび不純物濃度に関して、互いに同一である請求項１記載の半導体装置。
15. 半導体装置の製造方法において、
    (a) 上主面と下主面を規定し、当該下主面に露出する第１導電型の第１半導体層（１）と、当該第１半導体層の上に形成され、前記上主面に露出する第２導電型の第２半導体層（２）とを備える半導体基体（９０）を準備する工程と、
    (b) 前記上主面に第１導電型の不純物を選択的に導入することにより、前記上主面の中に、前記第２半導体層よりも浅く、第１導電型の第３半導体層（６）を選択的に形成する工程と、
    (c) 前記上主面に第１導電型の不純物を選択的に導入することにより、前記上主面の中に、前記第２半導体層よりも浅く、しかも、前記第３半導体層から離れて、第１導電型の第５半導体層（７）を選択的に形成する工程と、
    (d) 前記上主面に第２導電型の不純物を選択的に導入することにより、前記第３半導体層が露出する面の中に、前記第３半導体層よりも浅く、しかも、当該第３半導体層の内側 に、第２導電型の第４半導体層（１１）を選択的に形成する工程と、を備え、
    当該工程 (d) では、前記第３半導体層が前記上主面に露出する面が、前記第４半導体層によって隔てられた第１領域と第２領域とを含み、これらの中で少なくとも前記第２領域は、前記第４半導体層が露出する面と前記第２半導体層が露出する面とに挟まれるように、前記第４半導体層が形成され、
    前記製造方法は、
    (e) 前記上主面に第２導電型の不純物を選択的に導入することにより、前記５半導体層が露出する面の中に、前記第５半導体層よりも浅く、しかも、当該第５半導体層の内側に、第２導電型の第６半導体層（８）を選択的に形成する工程と、
    (f) 前記上主面に第１導電型の不純物を選択的に導入することにより、前記第６半導体層が露出する面の中に、前記第６半導体層よりも浅く、しかも、当該第６半導体層の内側に、第１導電型の第７半導体層（１０）を選択的に形成する工程と、
    (g) 前記上主面の上に第１絶縁膜（４，４ａ）と第２絶縁膜（４，４ｂ）とを選択的に形成する工程と、
    (h) 前記第１絶縁膜および前記第２絶縁膜の上に、それぞれ、第１ゲート電極（５，５ａ）および第２ゲート電極（５，５ｂ）を形成する工程と、
    (i) 前記第１領域と前記第４半導体層と前記７半導体層とに、第１主電極（１３）を接続する工程と、
    (j) 前記下主面に第２主電極（１４）を接続する工程とを、さらに備え、
    前記工程 (b) ないし前記工程 (h) は、前記第１ゲート電極が前記第２領域に対向し、前記第２ゲート電極が、前記第６半導体層が前記上主面に露出する面に対向するように、遂行され、
    前記第２ゲート電極及び前記第１主電極に所定の電圧がそれぞれ印加された場合であっても、前記第１半導体層、前記第２半導体層、前記第５半導体層、及び前記第６半導体層から成る構造はサイリスタとして動作せず、
    前記第６半導体層と前記第１主電極とは互いに接触していない、半導体装置の製造方法。
16. 前記工程 (g) および前記工程 (h) が、前記工程 (b) および前記工程 (c) に先だって実行され、
    前記工程 (b) および前記工程 (c) では、前記第１ゲート電極および前記第２ゲート電極を遮蔽体として利用して、前記上主面に第１導電型の不純物を選択的に注入し、その後、拡散することにより、前記第３半導体層および前記第５半導体が同時に形成される請求項１５記載の半導体装置の製造方法。
17. 前記工程 (g) では、前記第１絶縁膜と前記第２絶縁膜とが、一体的に連結した単一の絶縁膜（４）として形成され、
    前記工程 (h) では、前記第１ゲート電極と前記第２ゲート電極とが、一体的に連結した単一のゲート電極（５）として形成される請求項１６記載の半導体装置の製造方法。
18. 前記工程 (b) および前記工程 (c) では、前記第１ゲート電極および前記第２ゲート電極を遮蔽体として利用して、前記上主面に第１導電型の不純物を選択的に注入し、その後、拡散することにより、前記第３半導体層および前記第５半導体層とともに、前記上主面の中に選択的に、前記第２半導体層よりも浅く、前記第３半導体層と前記第５半導体層のいずれからも離れて、第１導電型の第８半導体層（２２）が、同時に形成される請求項１６記載の半導体装置の製造方法。
19. 前記工程 (f) が、
    (f-1) 前記上主面の上方に遮蔽体を選択的に形成する工程と、
    (f-2) 前記遮蔽体を利用して前記上主面に第１導電型の不純物を選択的に注入し、その後、拡散することにより、前記第７半導体層を形成すると同時に、前記上主面の中で、前記第３半導体層の端縁よりも内側の領域に、前記第３半導体層よりも不純物濃度が高い第１導電型の第８半導体層（９）を、前記第１領域に露出するとともに前記第２領域には露出しないように形成する工程と、を備える請求項１５記載の半導体装置の製造方法。

Images