JPS60202967A - 縦型ｍｏｓｆｅｔ装置の製造方法 - Google Patents

縦型ｍｏｓｆｅｔ装置の製造方法

Info

Publication number
JPS60202967A
JPS60202967A JP60034285A JP3428585A JPS60202967A JP S60202967 A JPS60202967 A JP S60202967A JP 60034285 A JP60034285 A JP 60034285A JP 3428585 A JP3428585 A JP 3428585A JP S60202967 A JPS60202967 A JP S60202967A
Authority
JP
Japan
Prior art keywords
region
source
substrate
wafer
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60034285A
Other languages
English (en)
Other versions
JPH061838B2 (ja
Inventor
ロレンス　アラン　グツドマン
アルビン　マルコム　グツドマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=24329777&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPS60202967(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by RCA Corp filed Critical RCA Corp
Publication of JPS60202967A publication Critical patent/JPS60202967A/ja
Publication of JPH061838B2 publication Critical patent/JPH061838B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は縦型（ｖｅｒｔｉｃａｌ　）の金属酸化物半
導体電界効果トランジスタ（ＭＯＳＦＥＴ　）のような
縦型ＦＥＴに関するもので、更に詳しくは、この発明は
、半導体ウェハの一方の表面にソース電極とゲート電極
が設けられ、反対側の表面にドレン電極が設けられてい
る縦型二重拡散ＭＯ３ＦＥＴ（ＶＤＭＯ３）装置に関す
るものである。また、この発明は３つ乃至４つの半導体
層を有するＶＤＭ’Ｏ８装置に関するものである。
〔発明の背景〕
ＶＤＭＯ８装置は交互に導電型が異なるソース領域、基
体領域及びドレン領域が連続して配置された半導体ウェ
ハを備えている。基体領域はウェハの一方の表面に隣接
して配置され、また、ソース領域とドレン領域はこの表
面における基体領域中のチャンネル領域の長さと幅とを
画定するように配置される。チャンネル領域を覆うよう
にウェハ表面に絶縁ゲート電極が設けられる。
この装置の動作中には、ゲート電極に適当な電圧が加え
られて、チャンネル領域のウェハ表面ニ隣接する部分中
の基体領域の導電型が反転して、このウェハ表面に隣接
して反転チャンネルが形成される。チャンネル領域の残
シの部分は、この反転チャンネルに付随する空乏領域を
構成する。１つの特定の装置構造については、チャンネ
ル領域の空乏領域部分の深さは、その装置のゲート電極
に加えられる電圧の大きさによって決まシ、反転チャン
ネルによって、ソース領域とドレン領域の間に電流が流
れる。このように、装置の動作は、電子又は正孔の流れ
がゲートに加えられる電圧によって選択的に変調される
という本質的にユニポーラ（単極性）なものとして説明
される。従来のＶＤＭＯ３構造についての更に詳しい説
明が米国特許第４，１４５，７００号にある。
ＶＤＭＯ８装置のソース・基体・ドレン構造にハ、寄生
的（パラシティツク）なＮＰＮ又はＰ’Ｎ　Ｐバイポー
ラトランジスタが本質的に付随する。このような寄生ト
ランジスタが存在するとＦＥＴの性能が劣化するので、
その利得を小さくするだめの種々の試みがなされてきた
。その−例は米国特許第４，０７２，９７５号に示され
ている。この発明の構成は寄生バイポーラトランジスタ
の影響をさらにおさえるために考えられたものである。
更に、この発明の構造を用いると、突接は現象（パンチ
ヌル−）に対する保護機能を高くし、オン抵抗を低くす
ることができる。更には、この発明によれば、この発明
を実施しない同等装置の閾値電圧よりも低い閾値電圧を
持った装置を作ることができる。
〔発明の概要〕
この発明においては、半導体ウェハには、導電型が交互
に異シ、従って隣接する領域間にＰＮ接合が形成される
ソース領域、基体領域及びドレン領域が直列に形成され
ている。ウエノ１の一表面において基体領域中のチャン
ネル領域の長さと幅は、そのウェハ表面におけるソース
領域とドレン領域との間の間隔によって決まる。基体類
・域には、基体領域の導電型と同じ導電型の付加領域を
備えている。この付加領域は比較的高い平面（ａｒｅａ
ｌ　）ドーパント濃度を持ち、チャンネル領域の一部の
下側へ横方向に延びている。（尚、ここで、平面ドーパ
ント濃度とは、領域中のある２次元平面について見たド
ーパント濃度で、ある体積中のドーパント濃度と区別さ
れる。）ウエノ１の一表面にはソース電極が設けられて
おシ、対向表面にドレン電極が設けられている。
〔実施例の説明〕
第１図には従来のＮチャンネルＶＤＭＯＳ装置１０が示
されている。この装置１０は対向する第１と第２の主表
面１４と１６とを有する半導体ウエノＸ１２を含んでい
る。Ｎ型のドレン領域１８が第２の主表面１６に形成さ
れておシ、第１の主表面１４にまで延びている。典型的
には、ドレン領域１８は、第２の表面１６に隣接する平
板なＮ十型部分２０と、この平板部分２０から表面１４
マでのＮ−型ドレン延長部２２とを備えている。
第１の表面１４からウェハ１２の内部へＰ導電型の基体
領域２４が延びており、延長ドレン領域２２との境界部
において基体・ドレンＰＮ接合２６を形成する。基体領
域２４としては種々の幾何学的形状のものが用いられる
。例えば、基体・ドレンＰＮ接合２６と第１の表面１４
との交点が６角形あるいは４角形を描くようにすること
ができる。
基体・ドレンＰＮ接合２６の内側の部分で、Ｎ十型ソー
ヌ領域２８が表面１４からウェハ１２の内部へ延びてい
る。ソース領域２８は基体領域２４との境界においてソ
ース・基体ＰＮ接合３０を形成する。第１の表面１４に
おけるソース・基体ＰＮ接合３０と基体・ドレンＰＮ接
合２６との間隔が第１の表面１４における基体２４中の
チャンネル領域３２の長さを決める。
ソース領域２８はリング状（但し、必ずしも円環状であ
る必要はない）で、基体領域２４と実質的に同じ形の周
縁形状（例えば、４角形あるいは６角形）を有している
。この周縁は基体領域２４と（第１の表面において）実
質的に同心である。ソース電極６４が第１の表面１４上
でソース領域２８に接触し、ドレン電極３６が第２の表
面１６上でＮ＋型部分２０と接触しておシ、ゲート電極
３８がゲート酸化物４０によって第１の表面１４から間
隔を置いてチャンネル領域３２の上に設けられている。
装置１０の動作中、ソース電極３４は通常はアーヌ電位
に維持され、ドレン電極３６は正電位、例えば、２０〜
２０００　Ｖ　の範囲の電位に維持される。ソースとド
レン間に電流を流させるために、ある閾値電圧よりも高
い正の電圧がゲート電極３８に加えられる。この閾値電
圧は、代表的には、約１〜５■の範囲内にある。
装置ｌＯはユニポーラＦＥＴとして動作するが、ソース
領域２８、基体領域２４及びドレン領域１８が直列であ
ることによシ、不可避的に寄生ＮＰＮバイポーラトラン
ジスタが形成されてしまう。このバイポーラトランジス
タの影響を小さくするために、装置１０にはチャンネル
領域が形成されているＰ型基体領域に隣接してＰ＋型基
体領域４２が設けられている。このＰ＋型基体領域４２
は第１の表面１４においてソース電極６４とオーム接触
している。Ｐ＋型基体領域４２を設けると寄生ＮＰＮバ
イポーラトランジスタの利得が小さくされるので、この
バイポーラトランジスタの影響が小さくなる。従来の最
適設計では、このＰ＋型基体領域４２は出来る限ｂｍ方
向（即ち、表面１４に平行な方向）に深く伸延するが、
チャンネル領域３２中には進入しないように、かつ、基
体領域２４内に中心を持つように構成されている。
Ｐ＋型基体領域４２は基体領域２４よシも縦方向に深く
延びて、延長ドレン領域２２との境界でＰ＋・Ｎ−接合
４４を形成している。基体領域２４の深さの典型的な範
囲は２〜４ミクロンであシ、Ｐ＋型領域４２の典型的な
深さの範囲は４〜８ミクロンである。Ｐ＋型領域４２と
基体領域２４との間の境界面は破線４６で示されておシ
、普通、「高低接合」と呼ばれている。
代表的には、Ｐ十型基体領域は表面１４上に配したマス
ク中の開孔を通して適当なＰ型ドーパントをドープし拡
散させて形成される。このマスク中の開孔の配置は、最
終的に形成される高低接合４６がチャンネル領域３２中
に伸延しないように選定される。第１図に、装置ｌｏ内
のＰ＋型領域４２の位置を決める開孔の位置が点線４８
で示されている。Ｐ＋型領域４２中の最高ドーパント濃
度の領域は表面１４又はその近傍に生成され、その横方
向の位置は開孔４８によって決まる。ドーパント濃度は
、この最高ドーパント濃度領域から横方向の距離と深さ
の関数として単調に減少する。
この従来構造を改良したこの発明による装置が第２図と
第３図にＮチャンネル装Ｊｉ５０と１５０として示され
ている。装置５０に対応する装置１５０　（第３図）の
部分には、装置５０に付した参照番号の前に「１」を付
して示す。説明をわかシやすくするために、両方の装置
の基本的特徴を装置５０についてのみ説明するが、その
説明は装置１５０の対応するものにもあてはまるもので
ある。装置５０と１５０の相違は、後述するように、そ
の付加領域８０と１８０の構成に関連するものである。
装置５０は第１と第２の表裏をなす主表面５４と５６を
持った半導体ウェハ５２を備えている。この発明は、第
２の表面５６に隣接するウェハ部分が比較的高い導電度
のＮ十型材料で作られて込る場合、又は比較的高い導電
度を有しＰ＋５材料で作られている場合の両方に、即ち
、３層構造と４層構造の両方に対して同様に適したもの
である。３層ＮチャンネルＶＤＭＯ８装置では、この高
導電領域（５８で示す）はＮ十型で、高導電ドレン部と
呼ぶ。
４層ＮチャンネルＶＤＭＯＳ装置では、高導電度領域５
８は第２の表面５６に隣接するＰ十型領域を備え、この
領域をアノード領域と呼ぶ。４層ＮチャンネルＶＤＭＯ
８構造においては、Ｐ十型アノード領域が全高導電度領
域５８を占めてもよく、あるいは、高導電度領域５８を
表面５６に隣接したＰ十型アノード領域（５７）とそれ
を覆うＮ十型領域（５９）とで構成してもよい。このよ
うな４層構造（°ソース・基体・ドレン・アノード）の
装置はＣＯＭＦＥＴ（ＲＣＡ社の商標）と呼ばれている
が、米国特許第４．３６４，０７３号明細書にも記載さ
れている。例示した全領域の導電型を逆にして、３層又
は４層のＰチャンネルＶＤＭＯ８装置を作ることができ
ることは理解できよう。
Ｎ−型の延長ドレン領域６ｏが高導電領域５８上に設け
られておシ、第１の表面５４まで達している。
Ｐ型基体領域６２が表面５４からウェハ中に拡がってＮ
−型延長ドレン領域６ｏとの間に基体・ドレンＰＮ接合
６４を形成している。基体領域６２の境界の内側でウェ
ハの内部に向ってＮ十型ソース領域６６が延び、基体領
域６２との境界面にソース・基体ＰＮ接合６８を形成し
ている。ソース・基体ＰＮ接合６８は表面５４から所定
の深さの位置゛に配され、基体・ドレン接合６４との間
に間隔が置かれ、第１の表面５４の近くの基体領域６２
中のチャンネル領域７０の長さを設定する。
従来装置１０の場合と同様、この発明の装置５０はその
基体領域を、例えば、６角形にし、かつ、ソース領域６
６を周縁が基体領域と実質的に同心の６角リンク形状と
することができる。しかし、以下に詳述するように、装
置５０におけるＰＮ接合の最適深さ及び各領域の導電度
は、従来装置１０と異るであろう。
第１の表面５４上において、ソースＫＪｆｉ？２カソー
ス領域６６に接触しており、またゲート絶縁物７６上の
ゲート電極７４がチャンネル領域７０を覆っている。
推奨実施例では、ゲート絶縁物７６は酸化物で構成され
ておシ、ソース電極７２は基体領域６２にも接触してい
る。ドレン電極７８が第２のウェハ表面５６で高温度領
域５８ＯＮ＋型部分に接触している。
第２図に示すように、装置５０は基体領域６２の境界内
に付加領域８０を備えている。付加領域８０は基体領域
６２と同じ導電型であるが、基体領域よシも高い平面ド
ーパント濃度を持っている。付加領域８０と基体領域６
２との間の境界は高低接合をなし、図には破線８２で示
されている。付加領域８０内での最高ドーパント濃度の
領域は第１の表面５４から実質的に均一な深さにあシ、
点線８４で示されている。
この最高ドーパント濃度領域８４はウェハ表面５４と実
質的に平行で、その最適位置はソース・基体ＰＮ接合６
８と実質的に等しい深さ、あるいは、それよりも深いと
ころにある。付加領域８０内のドーパント濃度は最高濃
度領域８４からの距離に従って単調に減少する。
ここで重要な点は、付加領域８０はチャンネル領域７０
の一部の下側を横方向に延びていることで、しかも、こ
の横方向の延長部分がチャンネル領域の下側の部分を出
来る限シ多く延びていることが望ましい。最適構成では
、付加領域８ｏはチャンネル領域７０のどの部分にも侵
入することなくこれに達する。装置５０を用いて例示す
ると、ソース領域６６は第１の表面５４から０．４ミク
ロンの深さまで延び、チャンネル領域７０の最大深さは
０．１〜０．２ミクロン、（＝Ｊ加領領域８０最高濃度
領域８４は０．４〜０．６ミクロンの深さに生じ、高低
接合８２はチャンネル領域７０の下側を横方向に０．１
〜０．５ミクロン延びている。
第３図に装置１５０によって示すように、この発明の第
２の実施例では、付加領域１８０は完全には基体領域１
６２内におさまっていない。装置１５０では、最高ドー
パント濃度の領域は、装置５０の領域８４と実質的に同
じ深さ又はそれよシ深い位置にあシ、付加領域１８０は
チャンネル領域１７０の下側全体にわたって横方向に延
びている。さらに、第３図に示すように、この実施例で
は、基体・ドレンＰＮ接会１６４の横方向の拡がりをよ
り大きくすることができる。
さらに、この発明の範囲内において、他の実施例も可能
であることは理解されよう。例えば、付加領域として、
さらに基体・ドレンＰＮ接合６４又は１６４の深さまで
延び、さらに／あるいは、第１のウェハ表面５４又は１
５４と交差するような高低接合８２又は１８２を含む付
加領域を用いることもできる。
いずれの実施例においても、付加領域８０又は１８０は
、８４又は１８４で示す領域に最高濃度が位置するよう
な適当なドーズ量（ｄｏｓ■ｅ）と電圧のイオン注入に
よって形成される。ゲート電極７４又は１７４の端部（
及びその上下の材料の端部）をイオン注入時の注入用マ
スク中の開孔位置を決めるために用いることができる。
付加領域８０と１８０の横方向への延長距離はイオン注
入のエネルギ、ドーズ量及び不純物の種類、さらに、そ
の後流きれるアニーリングの程度によって決まる。
シリコンウェハを用いた製造工程の一例を説明すると、
Ｎ−型層６０又は１６０が上に設けられた高導電度部分
５８又は１５８の形成と、ゲート絶縁物７６又は１７６
とゲート電極７４又は１７４の形成と画定に続いて、ゲ
ート電極、ゲート絶縁物及び他のマスクとして働く層に
よって覆われていないウニ／１部分を選択的にドープし
て、その後、拡散させることによシ、Ｐ型頭域６２又は
１６２を形成することができる。好ましくは、その後、
ソース領域６６又は１６６及び付加領域８０又は１８０
０両方が、ゲート電極とゲート絶縁物に設けられた同じ
開孔を通じてイオン注入を行うことによって形成される
。代表的な処理手順の主たるものは次の通りである。
（１）砒素（Ｎ型ドーパント）のイオン注入、（２）ア
ニール及び拡散、 （３）比較的深くボロン（Ｐ型ドーパント）をイオン注
入する、 （４）部分的アニール。
これの代９に、次の手順によってもよい。
（１）ホロンを比較的深くイオン注入する、（２）アニ
ール及び拡散、 （３）砒素をイオン注入、 （４）アニール。
ドーパントとしてボロンと砒素を選んだのは、砒素よシ
もポロンの方がかなシ速い速度で拡散するためである。
更に、ポロンを用いたのは、イオン注入時の浸透深度（
即ち、投影飛程）が比較的大きいからである。この投影
飛程に伴って、注入されたドーパントが注入に使用され
たマスク開孔の寸法を超えて横方向に拡がる。ポロンの
最高濃度は約ｌＯ〜１０１　の範囲内とする。
上述した方法のいずれを採用しても、Ｐ型ドーパントの
横方向の拡散がＮ型ドーパントのそれよりも大きい構造
が得られる。ソース領域と付加領域形成のだめの注入が
同じ開孔を通じて行われるので、これらの領域は自動的
に整合する。さらに注意すべきは、いずれの方法を採る
にしても、ボロンの注入後のアニールを完全に行ってし
まわないように配慮すると、残存する結晶学的欠陥が付
加領域８０又は１８０中のキャリヤ寿命と易動度とを更
に低くするように働き、また、寄生バイポーラトランジ
スタの利得を低くするような働きをするように出来るこ
とである。
装置５０と１５０は基体領域のＰ十型部分がチャンネル
領域の一部に近くかつその下側にあるために、従来装置
の場合よシも効果的に寄生バイポーラトランジスタ効果
を抑圧することができる。さらに、上述した位置に付加
領域８０又は１８０を設けたことによって、装置に対す
る突抜は保護機能が大きくなる。この周知の好ましくな
い現象である突抜は現象は、最小曲率半径のソース・基
体ＰＮ接合部分で発生する傾向がある。第１図において
、ソース・基体ＰＮ接合３０の小曲率半径部分を参照番
号「８８」を（＝Ｊして示しである。第２図と第３図で
は、小曲率半径部分はそれぞれ「９８」及び「１９８Ｊ
で示されている。これらの部分８８．９８．１９８はソ
ース領域２８．６６及び１６６の最も深い位置の近くに
ある。
突抜は電圧は小曲率半径部分に隣接する部分のＰ地濃度
（ＮＰＮ構造の場合）によって決まる。
装置５０及び１５０では、これらの部分にＰ十型付加領
域８０及び１８０が存在することにより、この部分にお
ける突抜は現象発生の可能性が小さくなる。
換言すれば、突抜は現象を生ずる電圧が高くなる。
更に、装置５０と１５０においては、突抜は電圧は基体
領域６２及び１６２中のＰ地濃度に左右されることは、
たとえあったとしても、少ししかないと考えられる。と
いうのは、基体領域の比較的低い導電度部分は、これら
の装置ではもはやソース領域の小曲率半径部分には隣接
していないためである。
従来装置１０においては、基体領域２４中のＰ地濃度は
、突抜は電圧がソース・ドレン間破壊電圧よシも大きく
なるように、あるレベルに維持される必要がある。この
発明の装置５０においては、このような制限はもはや存
在しない。従って、この発明によれば、基体領域中のＰ
５濃度はチャンネル領域７０及び１７０で低くすること
ができ、それによって、突抜は現象の発生の可能性を増
大させることなくＨ値電圧を低くすることができる。
この発明の別の可能性はソース領域に対するソース電極
の接触構造にある。従来装置１０においては、ソース領
域２８の一部が、Ｐ十型基体領域４２の形成時にＰ型不
純物によって逆ドープ（ｃｏｕｎｔｅｒ−ｄｏｐｉｎｇ
；　）されてしまうが、この発明のソース領域６６及び
１６６にはそのような逆ドープは発生しない。従って、
装置５０又は１５０のソース電極７２又は１７２とソー
ス領域６６又は１６６の間の接触の抵抗は、装置１０の
ソース電極３４とソース領域２８との間の接触抵抗より
も低くなる筈である。
さらに、この発明を装置１０に実施して、従来からのＰ
十型基体領域４２と付加領域８０又は１８０との双方を
備えた装置を作ることもできる。このような装置では、
上述したようなソース電極接触抵抗を小さくする効果は
得られないかもしれないが、寄生バイポーラトランジス
タの影響の抑圧、突接は保護機能の増大、閾値電圧の低
下の可能性等の優れた効果は依然として得られよう。
この発明をＰチャンネｔｋ　Ｖ　Ｄ　Ｍ　ＯＳ装置に実
施する時は、Ｐ型ソーヌ領域ドーパントとしてポロンを
用い、Ｎ型付加領域ドーパントとして燐を用いることが
好ましい。これら２種類のドーパントの拡散速度は同じ
ようなものであるが、燐はよシ大きな投影飛程で注入す
ることができ、適切な注入装置とパラメータとを選択す
れば、所望の構造が得られる。
【図面の簡単な説明】
第１図は寄生バイポーラトランジスタ効果を抑えるため
に従来からの手段を設けた従来型のＶＤＭ　Ｏ’Ｓ装置
の断面図、 第２図はこの発明を実施した３又は４層構造のＶＤＭＯ
８装置の第１の実施例の断面図、第３図はこの発明を実
施した３又は４層構造のＶＤＭ’Ｏ８装置の第２の実施
例の断面図である。 第２図において ５２・・・ウェハ、５４・・・第１の表面、５６・・・
第２の表面、６０・・・ドレン領域、６２・・・基体領
域、６６・・・ソース領域、６４．６８・・・ＰＮ接合
、７０・・・チャンネル領域、７２・・・ソース電極、
７８・・・ドレン電極、８０・・・付加領域。 特Ｈ’Ｆ出ＩＡ人　アールシーニー　コーポレーション
化　理　人　清　水　哲　ほか２名

Claims (1)

    【特許請求の範囲】
  1. （１）交互に導電型が異なシ、相互間にＰＮ接合を有す
    る連続するソース領域、基体領域及びドレン領域を含む
    半導体ウェハであって、上記ソース領域とドレン領域が
    互いに間隔を置いて配置されて、上記ウェハの第１の表
    面において上記基体領域中にチャンネル領域を横方向に
    限定するようにされている上記半導体ウェハと、上記ウ
    ェハの上記第１の表面に設けられたソース電極と、上記
    ウェハの反対側の表面に設けられたドレン電極とを備え
    てなり、特徴として、さらに、上記基体領域と同様の導
    電型を有し、上記基体領域よりも高い平面ドーパント濃
    度を有し、かつ、上記チャンネル領域の少くとも一部分
    の下側に横方向に延びる付加領域を備えている縦型ＭＯ
    ６ＦＥＴＯ６Ｆ
JP60034285A 1984-02-22 1985-02-21 縦型ｍｏｓｆｅｔ装置の製造方法 Expired - Fee Related JPH061838B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/582,601 US4587713A (en) 1984-02-22 1984-02-22 Method for making vertical MOSFET with reduced bipolar effects
US582601 1984-02-22

Publications (2)

Publication Number Publication Date
JPS60202967A true JPS60202967A (ja) 1985-10-14
JPH061838B2 JPH061838B2 (ja) 1994-01-05

Family

ID=24329777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60034285A Expired - Fee Related JPH061838B2 (ja) 1984-02-22 1985-02-21 縦型ｍｏｓｆｅｔ装置の製造方法

Country Status (5)

Country Link
US (1) US4587713A (ja)
JP (1) JPH061838B2 (ja)
DE (1) DE3505393C2 (ja)
FR (1) FR2559958B1 (ja)
GB (1) GB2154794B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60196974A (ja) * 1984-03-19 1985-10-05 Toshiba Corp 導電変調型ｍｏｓｆｅｔ
JPS63122277A (ja) * 1986-11-12 1988-05-26 Fuji Electric Co Ltd 縦型ｍｏｓｆｅｔ
JPS63249374A (ja) * 1987-04-06 1988-10-17 Hitachi Ltd 半導体装置
JPH01300569A (ja) * 1988-05-27 1989-12-05 Mitsubishi Electric Corp 半導体装置
JPH08213598A (ja) * 1994-10-04 1996-08-20 Siemens Ag 電界効果により制御可能の半導体デバイス
JPH08330589A (ja) * 1995-05-22 1996-12-13 Samsung Electron Co Ltd Ｍｏｓゲート形パワートランジスタ及びその製造方法
JP2001135817A (ja) * 1999-11-09 2001-05-18 Toyota Motor Corp 絶縁ゲート型半導体装置およびその製造方法
JP2016058660A (ja) * 2014-09-11 2016-04-21 富士電機株式会社 半導体装置

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4809047A (en) * 1983-09-06 1989-02-28 General Electric Company Insulated-gate semiconductor device with improved base-to-source electrode short and method of fabricating said short
JPS61182160A (ja) * 1985-02-06 1986-08-14 Toshiba Corp デ−タ処理装置
JPS61191071A (ja) * 1985-02-20 1986-08-25 Toshiba Corp 伝導度変調型半導体装置及びその製造方法
US4809045A (en) * 1985-09-30 1989-02-28 General Electric Company Insulated gate device
US4963951A (en) * 1985-11-29 1990-10-16 General Electric Company Lateral insulated gate bipolar transistors with improved latch-up immunity
EP0229362B1 (en) * 1986-01-10 1993-03-17 General Electric Company Semiconductor device and method of fabrication
US4717940A (en) * 1986-03-11 1988-01-05 Kabushiki Kaisha Toshiba MIS controlled gate turn-off thyristor
US5262336A (en) * 1986-03-21 1993-11-16 Advanced Power Technology, Inc. IGBT process to produce platinum lifetime control
GB2199694A (en) * 1986-12-23 1988-07-13 Philips Electronic Associated A method of manufacturing a semiconductor device
JP2579979B2 (ja) * 1987-02-26 1997-02-12 株式会社東芝 半導体素子の製造方法
US4821095A (en) * 1987-03-12 1989-04-11 General Electric Company Insulated gate semiconductor device with extra short grid and method of fabrication
DE3710903A1 (de) * 1987-04-01 1988-10-13 Siemens Ag Durch feldeffekt steuerbares halbleiterbauelement
US4952992A (en) * 1987-08-18 1990-08-28 Siliconix Incorporated Method and apparatus for improving the on-voltage characteristics of a semiconductor device
JPS6449273A (en) * 1987-08-19 1989-02-23 Mitsubishi Electric Corp Semiconductor device and its manufacture
JPH0766968B2 (ja) * 1987-08-24 1995-07-19 株式会社日立製作所 半導体装置及びその製造方法
EP0313000B1 (de) * 1987-10-21 1998-05-06 Siemens Aktiengesellschaft Verfahren zum Herstellen eines Bipolartransistors mit isolierter Gateelektrode
US5173435A (en) * 1987-11-11 1992-12-22 Mitsubishi Denki Kabushiki Kaisha Insulated gate bipolar transistor
JPH07107935B2 (ja) * 1988-02-04 1995-11-15 株式会社東芝 半導体装置
US5118638A (en) * 1988-03-18 1992-06-02 Fuji Electric Co., Ltd. Method for manufacturing MOS type semiconductor devices
US4898835A (en) * 1988-10-12 1990-02-06 Sgs-Thomson Microelectronics, Inc. Single mask totally self-aligned power MOSFET cell fabrication process
US4970173A (en) * 1989-07-03 1990-11-13 Motorola, Inc. Method of making high voltage vertical field effect transistor with improved safe operating area
US5182626A (en) * 1989-09-20 1993-01-26 Mitsubishi Denki Kabushiki Kaisha Insulated gate bipolar transistor and method of manufacturing the same
EP0481153B1 (en) * 1990-10-16 1997-02-12 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Process for the accomplishment of power MOS transistors with vertical current flow
US5268586A (en) * 1992-02-25 1993-12-07 North American Philips Corporation Vertical power MOS device with increased ruggedness and method of fabrication
EP0661755A1 (en) * 1993-12-28 1995-07-05 AT&T Corp. High voltage semiconductor device having improved electrical ruggedness and reduced cell pitch
JP3022598B2 (ja) * 1994-03-04 2000-03-21 シーメンス アクチエンゲゼルシヤフト 高いラッチアップ耐性を備えた炭化ケイ素ベースのｍｉｓ構造
US5405794A (en) * 1994-06-14 1995-04-11 Philips Electronics North America Corporation Method of producing VDMOS device of increased power density
US5701023A (en) * 1994-08-03 1997-12-23 National Semiconductor Corporation Insulated gate semiconductor device typically having subsurface-peaked portion of body region for improved ruggedness
KR100194661B1 (ko) * 1995-10-10 1999-07-01 윤종용 전력용 트랜지스터
JP3279151B2 (ja) * 1995-10-23 2002-04-30 トヨタ自動車株式会社 半導体装置及びその製造方法
KR0175276B1 (ko) * 1996-01-26 1999-02-01 김광호 전력반도체장치 및 그의 제조방법
KR100253075B1 (ko) * 1997-05-15 2000-04-15 윤종용 고내압 반도체 장치 및 그의 제조 방법
US6121089A (en) * 1997-10-17 2000-09-19 Intersil Corporation Methods of forming power semiconductor devices having merged split-well body regions therein
DE19840402C2 (de) * 1997-12-12 2003-07-31 Nat Semiconductor Corp Verfahren zum Herstellen einer Struktur eines DMOS-Leistungselementes und Struktur eines DMOS-Leistungselementes
US6239466B1 (en) 1998-12-04 2001-05-29 General Electric Company Insulated gate bipolar transistor for zero-voltage switching
EP1058303A1 (en) 1999-05-31 2000-12-06 STMicroelectronics S.r.l. Fabrication of VDMOS structure with reduced parasitic effects
US6690040B2 (en) 2001-09-10 2004-02-10 Agere Systems Inc. Vertical replacement-gate junction field-effect transistor
US20030052365A1 (en) * 2001-09-18 2003-03-20 Samir Chaudhry Structure and fabrication method for capacitors integratible with vertical replacement gate transistors
US6759730B2 (en) 2001-09-18 2004-07-06 Agere Systems Inc. Bipolar junction transistor compatible with vertical replacement gate transistor
US6686604B2 (en) * 2001-09-21 2004-02-03 Agere Systems Inc. Multiple operating voltage vertical replacement-gate (VRG) transistor
US6709904B2 (en) * 2001-09-28 2004-03-23 Agere Systems Inc. Vertical replacement-gate silicon-on-insulator transistor
US6773994B2 (en) 2001-12-26 2004-08-10 Agere Systems Inc. CMOS vertical replacement gate (VRG) transistors
US20030151092A1 (en) * 2002-02-11 2003-08-14 Feng-Tso Chien Power mosfet device with reduced snap-back and being capable of increasing avalanche-breakdown current endurance, and method of manafacturing the same
DE102004038369B4 (de) * 2004-08-06 2018-04-05 Austriamicrosystems Ag Hochvolt-NMOS-Transistor und Herstellungsverfahren
ITTO20060785A1 (it) * 2006-11-02 2008-05-03 St Microelectronics Srl Dispositivo mos resistente alla radiazione ionizzante
EP2061084A1 (en) * 2007-11-14 2009-05-20 ABB Technology AG Reverse-conducting insulated gate bipolar transistor and corresponding manufacturing method
US9810358B2 (en) 2009-02-03 2017-11-07 Aqseptence Group, Inc. Male push lock pipe connection system
US8981460B2 (en) 2010-12-20 2015-03-17 The Hong Kong University Of Science And Technology Power semiconductor field effect transistor structure with charge trapping material in the gate dielectric
JP6700648B2 (ja) * 2012-10-18 2020-05-27 富士電機株式会社 半導体装置の製造方法
JP6529221B2 (ja) * 2014-05-14 2019-06-12 キヤノン株式会社 光電変換装置及びその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5670662A (en) * 1979-11-13 1981-06-12 Nec Corp Insulated gate type field effect transistor
JPS56150870A (en) * 1980-03-25 1981-11-21 Rca Corp Vertical mos-fet device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5123432B2 (ja) * 1971-08-26 1976-07-16
JPS5546068B2 (ja) * 1973-05-22 1980-11-21
JPS5223277A (en) * 1975-08-18 1977-02-22 Sony Corp Method of manufacteuring insulating gate type field effect transistor
JPS52132684A (en) * 1976-04-29 1977-11-07 Sony Corp Insulating gate type field effect transistor
US4055884A (en) * 1976-12-13 1977-11-01 International Business Machines Corporation Fabrication of power field effect transistors and the resulting structures
US4374455A (en) * 1979-10-30 1983-02-22 Rca Corporation Method for manufacturing a vertical, grooved MOSFET
IT1133869B (it) * 1979-10-30 1986-07-24 Rca Corp Dispositivo mosfet
US4455565A (en) * 1980-02-22 1984-06-19 Rca Corporation Vertical MOSFET with an aligned gate electrode and aligned drain shield electrode
US4344081A (en) * 1980-04-14 1982-08-10 Supertex, Inc. Combined DMOS and a vertical bipolar transistor device and fabrication method therefor
GB2100507A (en) * 1981-06-17 1982-12-22 Philips Electronic Associated Method of making a vertical igfet
IE55992B1 (en) * 1982-04-05 1991-03-13 Gen Electric Insulated gate rectifier with improved current-carrying capability
US4503598A (en) * 1982-05-20 1985-03-12 Fairchild Camera & Instrument Corporation Method of fabricating power MOSFET structure utilizing self-aligned diffusion and etching techniques
CA1216968A (en) * 1983-09-06 1987-01-20 Victor A.K. Temple Insulated-gate semiconductor device with improved base-to-source electrode short and method of fabricating said short
JPS60196974A (ja) * 1984-03-19 1985-10-05 Toshiba Corp 導電変調型ｍｏｓｆｅｔ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5670662A (en) * 1979-11-13 1981-06-12 Nec Corp Insulated gate type field effect transistor
JPS56150870A (en) * 1980-03-25 1981-11-21 Rca Corp Vertical mos-fet device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60196974A (ja) * 1984-03-19 1985-10-05 Toshiba Corp 導電変調型ｍｏｓｆｅｔ
JPH0467343B2 (ja) * 1984-03-19 1992-10-28 Tokyo Shibaura Electric Co
JPS63122277A (ja) * 1986-11-12 1988-05-26 Fuji Electric Co Ltd 縦型ｍｏｓｆｅｔ
JPS63249374A (ja) * 1987-04-06 1988-10-17 Hitachi Ltd 半導体装置
JPH01300569A (ja) * 1988-05-27 1989-12-05 Mitsubishi Electric Corp 半導体装置
JPH08213598A (ja) * 1994-10-04 1996-08-20 Siemens Ag 電界効果により制御可能の半導体デバイス
JPH08330589A (ja) * 1995-05-22 1996-12-13 Samsung Electron Co Ltd Ｍｏｓゲート形パワートランジスタ及びその製造方法
JP2001135817A (ja) * 1999-11-09 2001-05-18 Toyota Motor Corp 絶縁ゲート型半導体装置およびその製造方法
JP2016058660A (ja) * 2014-09-11 2016-04-21 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
DE3505393A1 (de) 1985-08-29
JPH061838B2 (ja) 1994-01-05
DE3505393C2 (de) 1995-06-22
GB2154794B (en) 1987-12-31
FR2559958A1 (fr) 1985-08-23
US4587713A (en) 1986-05-13
GB8504367D0 (en) 1985-03-20
GB2154794A (en) 1985-09-11
FR2559958B1 (fr) 1988-08-05

Similar Documents

Publication Publication Date Title
JPS60202967A (ja) 縦型ｍｏｓｆｅｔ装置の製造方法
US4837606A (en) Vertical MOSFET with reduced bipolar effects
KR101217988B1 (ko) 적층 헤테로-도핑 림 및 점진적 드리프트 영역을 가진개선된 ｒｅｓｕｒｆ ｈｖｐｍｏｓ 장치
JP3489871B2 (ja) Ｍｏｓトランジスタおよびその製造方法
US6140679A (en) Zero thermal budget manufacturing process for MOS-technology power devices
EP1058303A1 (en) Fabrication of VDMOS structure with reduced parasitic effects
US20060118902A1 (en) Lateral semiconductor device and method for producing the same
US20220376107A1 (en) Mosfet in sic with self-aligned lateral mos channel
TWI388011B (zh) 半導體裝置及其形成方法
JP2001144292A (ja) 炭化珪素半導体装置
JPH09232567A (ja) Ｍｏｓゲートパワーデバイス及びその製造方法
US9608057B2 (en) Semiconductor device and method for manufacturing semiconductor device
JPH08264772A (ja) 電界効果型半導体素子
JP2001094097A (ja) 炭化珪素半導体装置及びその製造方法
US5817546A (en) Process of making a MOS-technology power device
JP2001094098A (ja) 炭化珪素半導体装置及びその製造方法
US5874338A (en) MOS-technology power device and process of making same
JP2012191053A (ja) 半導体装置およびその製造方法
US8928045B2 (en) Semiconductor device
JP7127389B2 (ja) 炭化珪素半導体装置
US5218220A (en) Power fet having reduced threshold voltage
JPH01272163A (ja) 半導体装置の製造方法
US7994535B2 (en) Semiconductor device including a JFET having a short-circuit preventing layer
US20050127450A1 (en) Semiconductor device
KR0149705B1 (ko) 절연게이트 바이폴라 트랜지스터의 구조 및 그 제조방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees