JPH05121425A - バイポーラ静電誘導トランジスタ - Google Patents
バイポーラ静電誘導トランジスタInfo
- Publication number
- JPH05121425A JPH05121425A JP3283369A JP28336991A JPH05121425A JP H05121425 A JPH05121425 A JP H05121425A JP 3283369 A JP3283369 A JP 3283369A JP 28336991 A JP28336991 A JP 28336991A JP H05121425 A JPH05121425 A JP H05121425A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base layer
- collector region
- base
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006698 induction Effects 0.000 claims description 15
- 230000003068 static effect Effects 0.000 claims description 10
- 239000012535 impurity Substances 0.000 description 23
- 108091006146 Channels Proteins 0.000 description 19
- 239000000758 substrate Substances 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 13
- 230000005669 field effect Effects 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 230000001965 increasing effect Effects 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 230000005685 electric field effect Effects 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 208000019901 Anxiety disease Diseases 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000036506 anxiety Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000013641 positive control Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
- H01L29/7392—Gated diode structures with PN junction gate, e.g. field controlled thyristors (FCTh), static induction thyristors (SITh)
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】 （修正有）
【目的】バイポーラ静電誘導トランジスタの入力インピ
ーダンス値を高めるために電圧制御形に改良する。 【構成】一方の導電形のコレクタ領域と、それに拡散さ
れた他方の導電形のベース層と、それと接するコレクタ
領域１２の表面に拡散されたエミッタ層１４を備えるバ
イポーラ静電誘導トランジスタに対し、ベース層１３内
に一方の導電形のソース層１５を拡散してゲート２１の
電圧制御によりコレクタ領域１２からソース層１５を介
してベース層にベース電流を注入してオン動作させ得る
ようにし、さらにはベース層１３内に一方の導電形のド
レイン層１６を拡散して別のゲートの電圧制御によりベ
ース層１３からこのドレイン層を介して電流をエミッタ
層１４に引き抜いてオフ動作を促進する。
ーダンス値を高めるために電圧制御形に改良する。 【構成】一方の導電形のコレクタ領域と、それに拡散さ
れた他方の導電形のベース層と、それと接するコレクタ
領域１２の表面に拡散されたエミッタ層１４を備えるバ
イポーラ静電誘導トランジスタに対し、ベース層１３内
に一方の導電形のソース層１５を拡散してゲート２１の
電圧制御によりコレクタ領域１２からソース層１５を介
してベース層にベース電流を注入してオン動作させ得る
ようにし、さらにはベース層１３内に一方の導電形のド
レイン層１６を拡散して別のゲートの電圧制御によりベ
ース層１３からこのドレイン層を介して電流をエミッタ
層１４に引き抜いてオフ動作を促進する。
Description
【０００１】
【産業上の利用分野】本発明は、高電圧や大電流用に適
するバイポーラモードで動作する静電誘導形ないしは電
界効果形のトランジスタであって、ゲートを介して電圧
制御が可能なバイポーラ静電誘導トランジスタに関す
る。
するバイポーラモードで動作する静電誘導形ないしは電
界効果形のトランジスタであって、ゲートを介して電圧
制御が可能なバイポーラ静電誘導トランジスタに関す
る。
【０００２】
【従来の技術】周知のようにバイポーラトランジスタは
npnや pnpの３層半導体構造をもち、ベースに注入する
ベース電流によりコレクタ・エミッタ間に流れるコレク
タ電流が制御されるが、その制御性能の指標としての電
流増幅率はベース幅と呼ばれるベース層の電流方向の厚
みによりほぼ決まり、このベース幅を狭めることにより
電流増幅率を上げて制御性能を高めることができる。
npnや pnpの３層半導体構造をもち、ベースに注入する
ベース電流によりコレクタ・エミッタ間に流れるコレク
タ電流が制御されるが、その制御性能の指標としての電
流増幅率はベース幅と呼ばれるベース層の電流方向の厚
みによりほぼ決まり、このベース幅を狭めることにより
電流増幅率を上げて制御性能を高めることができる。
【０００３】このため、従前から静電誘導ないしは電界
効果作用を利用してこのベース幅を実質上ゼロに狭めて
大幅に制御性能を高め得るトランジスタが提案されてお
り、IDEM Tech. Dig., 1978, p.676やJap. J. Appl. Ph
ys. 17, 1978, p.245 やIEEEElectron Devices Lett. E
DL-6, 1985, p.522 等に発表されBSIT,DBT,BMFET等の略
称でそれぞれ呼ばれている。本件ではこれをバイポーラ
静電誘導トランジスタないしBSITと呼ぶこととし、以下
その構造の概要と動作の要点を図４を参照して簡単に説
明する。
効果作用を利用してこのベース幅を実質上ゼロに狭めて
大幅に制御性能を高め得るトランジスタが提案されてお
り、IDEM Tech. Dig., 1978, p.676やJap. J. Appl. Ph
ys. 17, 1978, p.245 やIEEEElectron Devices Lett. E
DL-6, 1985, p.522 等に発表されBSIT,DBT,BMFET等の略
称でそれぞれ呼ばれている。本件ではこれをバイポーラ
静電誘導トランジスタないしBSITと呼ぶこととし、以下
その構造の概要と動作の要点を図４を参照して簡単に説
明する。
【０００４】図４に示すBSIT30が作り込まれる半導体基
体10は例えばｎ形の高不純物濃度の基板11の上面にコレ
クタ領域12としてエピタキシャル層を同じｎ形で数十μ
ｍの厚みに成長させたもので、コレクタ領域12の表面か
らｐ形のベース層13をふつう図示のように１対やや深い
島状に拡散し、ベース13の相互間のコレクタ領域12の表
面部にｎ形のエミッタ層14を高不純物濃度で拡散し、電
極膜25を介して基板11からコレクタ端子Ｃ, エミッタ層
14からエミッタ端子Ｅ, ベース層13からベース端子Ｂを
このBSIT30用にそれぞれ導出してなる。
体10は例えばｎ形の高不純物濃度の基板11の上面にコレ
クタ領域12としてエピタキシャル層を同じｎ形で数十μ
ｍの厚みに成長させたもので、コレクタ領域12の表面か
らｐ形のベース層13をふつう図示のように１対やや深い
島状に拡散し、ベース13の相互間のコレクタ領域12の表
面部にｎ形のエミッタ層14を高不純物濃度で拡散し、電
極膜25を介して基板11からコレクタ端子Ｃ, エミッタ層
14からエミッタ端子Ｅ, ベース層13からベース端子Ｂを
このBSIT30用にそれぞれ導出してなる。
【０００５】理解を容易にするため、図４にはエミッタ
層14の下にベース層13ａが示されており、もちろんこの
ベース層13ａがある場合には通常の縦形の npnトランジ
スタになるが、BSIT30はこのベース層13ａの厚みである
ベース幅を極小に, 実際にはベース層13ａを省略し、そ
のかわりの役目を両側のベース層13がコレクタ領域12に
及ぼす静電誘導効果に持たせるものである。
層14の下にベース層13ａが示されており、もちろんこの
ベース層13ａがある場合には通常の縦形の npnトランジ
スタになるが、BSIT30はこのベース層13ａの厚みである
ベース幅を極小に, 実際にはベース層13ａを省略し、そ
のかわりの役目を両側のベース層13がコレクタ領域12に
及ぼす静電誘導効果に持たせるものである。
【０００６】このBSIT30のオフ状態ではコレクタ端子Ｃ
側に掛かる正の電圧によりコレクタ領域12とベース層13
の間のpn接合から空乏層が主には前者の方に伸びている
が、ベース端子Ｂからベース電流をベース層13に注入す
ると図のように正孔電流ｈがベース層13からエミッタ層
14内に両者間のpn接合を順方向に通過して流入する。エ
ミッタ層14からこれに応じて電子電流ｅが発生してもち
ろんその一部はpn接合を通ってベース層13に流れるが、
コレクタ領域12がもつ静電誘導ないし電界効果作用によ
り大部分がコレクタ領域12の方に流れるので、コレクタ
・エミッタ間が導通する。このオン状態からオフ状態に
戻すには、ベース層13とコレクタ領域12の間に逆バイア
スをベース端子Ｂを介して与えて、両者間のpn接合から
コレクタ領域12内の電流を両側から絞るよう空乏層を広
がらせる。
側に掛かる正の電圧によりコレクタ領域12とベース層13
の間のpn接合から空乏層が主には前者の方に伸びている
が、ベース端子Ｂからベース電流をベース層13に注入す
ると図のように正孔電流ｈがベース層13からエミッタ層
14内に両者間のpn接合を順方向に通過して流入する。エ
ミッタ層14からこれに応じて電子電流ｅが発生してもち
ろんその一部はpn接合を通ってベース層13に流れるが、
コレクタ領域12がもつ静電誘導ないし電界効果作用によ
り大部分がコレクタ領域12の方に流れるので、コレクタ
・エミッタ間が導通する。このオン状態からオフ状態に
戻すには、ベース層13とコレクタ領域12の間に逆バイア
スをベース端子Ｂを介して与えて、両者間のpn接合から
コレクタ領域12内の電流を両側から絞るよう空乏層を広
がらせる。
【０００７】かかる構造と動作原理のBSIT30では前述の
仮想的なベース層13ａのベース幅が無限小の場合に相当
するので高い電流増幅率が得られ、縦形構造なのでコレ
クタ領域12の厚みを増しオフ時に空乏層を延ばすことに
より容易に高耐圧化できる。なお、このBSIT30を電界効
果トランジスタとして見ると、コレクタがドレイン,エ
ミッタがソース, ベースがゲートにそれぞれ対応する。
仮想的なベース層13ａのベース幅が無限小の場合に相当
するので高い電流増幅率が得られ、縦形構造なのでコレ
クタ領域12の厚みを増しオフ時に空乏層を延ばすことに
より容易に高耐圧化できる。なお、このBSIT30を電界効
果トランジスタとして見ると、コレクタがドレイン,エ
ミッタがソース, ベースがゲートにそれぞれ対応する。
【０００８】
【発明が解決しようとする課題】上述のようにBSITは電
流増幅率が高い利点があるが、コレクタ・エミッタ間の
電流ないしオンオフ状態をベース電流により制御するの
で、回路制御の観点から見れば電界効果トランジスタと
いうよりもバイポーラトランジスタに近く、出力インピ
ーダンスが低いのは利点であるが入力インピーダンスが
低い欠点があり、入力インピーダンスを高めるには電圧
制御形とする必要がある。また、電流容量を増すには図
４の単位構造を半導体基体10内に必要個数集積化して並
列接続する必要があるが、各単位構造にベース電流を均
等に供給するのが困難なため特定の単位構造に電流が集
中して損傷が起こりやすく、この点からも電圧制御形に
するのが望ましい。かかる観点ないしは事情から、本発
明はBSITを電圧制御に適するように改良することを目的
とするものである。
流増幅率が高い利点があるが、コレクタ・エミッタ間の
電流ないしオンオフ状態をベース電流により制御するの
で、回路制御の観点から見れば電界効果トランジスタと
いうよりもバイポーラトランジスタに近く、出力インピ
ーダンスが低いのは利点であるが入力インピーダンスが
低い欠点があり、入力インピーダンスを高めるには電圧
制御形とする必要がある。また、電流容量を増すには図
４の単位構造を半導体基体10内に必要個数集積化して並
列接続する必要があるが、各単位構造にベース電流を均
等に供給するのが困難なため特定の単位構造に電流が集
中して損傷が起こりやすく、この点からも電圧制御形に
するのが望ましい。かかる観点ないしは事情から、本発
明はBSITを電圧制御に適するように改良することを目的
とするものである。
【０００９】
【課題を解決するための手段】上述の目的は本願の第１
発明によれば、一方の導電形のコレクタ領域と, その表
面から島状に拡散された他方の導電形のベース層と, コ
レクタ領域のベース層と接する表面に拡散された一方の
導電形のエミッタ層とを備えるBSITに対して、ベース層
に島状に拡散された一方の導電形のソース層と, コレク
タ領域の表面とソース層の間のベース層の上側に設けら
れたゲートを設け、ベース層とソース層を短絡した状態
でゲートを電圧制御してコレクタ領域とエミッタ層との
間に流れる電流を制御することによって達成される。な
お、このBSITのとくにオフ動作を確実にするためには、
エミッタ層の下側のコレクタ領域との間にベース層と同
じ他方の導電形の補助ベース層を浅くかつベース層より
も１〜２桁以上低い不純物濃度で拡散するのが望まし
い。
発明によれば、一方の導電形のコレクタ領域と, その表
面から島状に拡散された他方の導電形のベース層と, コ
レクタ領域のベース層と接する表面に拡散された一方の
導電形のエミッタ層とを備えるBSITに対して、ベース層
に島状に拡散された一方の導電形のソース層と, コレク
タ領域の表面とソース層の間のベース層の上側に設けら
れたゲートを設け、ベース層とソース層を短絡した状態
でゲートを電圧制御してコレクタ領域とエミッタ層との
間に流れる電流を制御することによって達成される。な
お、このBSITのとくにオフ動作を確実にするためには、
エミッタ層の下側のコレクタ領域との間にベース層と同
じ他方の導電形の補助ベース層を浅くかつベース層より
も１〜２桁以上低い不純物濃度で拡散するのが望まし
い。
【００１０】また本願の第２発明では、上と同じくコレ
クタ領域とベース層とエミッタ層を備えるBSITに対し
て、ベース層に島状に拡散された一方の導電形のソース
層と，コレクタ領域の表面とソース層の間のベース層の
上側に設けられた第１のゲートと，エミッタ層とソース
層との間のベース層内に島状に拡散された一方の導電形
のドレイン層と，エミッタ層とドレイン層の間のベース
層の上に設けられた第２のゲートとを設け、ソース層と
ドレイン層をベース層と短絡した状態でコレクタ領域と
エミッタ層の間に流れる電流を第１および第２のゲート
の電圧制御によりそれぞれオンおよびオフ制御すること
により前述の目的を達成する。なお、上記構成にいうソ
ース層とドレイン層は別個に設けるほかに、ソース・ド
レイン層を両層に対し共用に設けることでもよい。
クタ領域とベース層とエミッタ層を備えるBSITに対し
て、ベース層に島状に拡散された一方の導電形のソース
層と，コレクタ領域の表面とソース層の間のベース層の
上側に設けられた第１のゲートと，エミッタ層とソース
層との間のベース層内に島状に拡散された一方の導電形
のドレイン層と，エミッタ層とドレイン層の間のベース
層の上に設けられた第２のゲートとを設け、ソース層と
ドレイン層をベース層と短絡した状態でコレクタ領域と
エミッタ層の間に流れる電流を第１および第２のゲート
の電圧制御によりそれぞれオンおよびオフ制御すること
により前述の目的を達成する。なお、上記構成にいうソ
ース層とドレイン層は別個に設けるほかに、ソース・ド
レイン層を両層に対し共用に設けることでもよい。
【００１１】なお、上述のBSITの製造方法としては、半
導体基体の表面に第１発明のゲートや第２発明の第１と
第２のゲートをまず配設し、これらゲートをマスクの一
部に利用する他方の導電形の不純物のイオン注入と熱拡
散によりベース層を，一方の導電形の不純物のイオン注
入と熱拡散によりソース層やドレイン層をエミッタ層と
同時にそれぞれ作り込むのが有利である。
導体基体の表面に第１発明のゲートや第２発明の第１と
第２のゲートをまず配設し、これらゲートをマスクの一
部に利用する他方の導電形の不純物のイオン注入と熱拡
散によりベース層を，一方の導電形の不純物のイオン注
入と熱拡散によりソース層やドレイン層をエミッタ層と
同時にそれぞれ作り込むのが有利である。
【００１２】
【作用】本願の第１発明は、ソース層をBSITのベース層
内に逆の導電形で拡散し、かつこれと同じ導電形のコレ
クタ領域をドレインとする電界効果トランジスタをこの
ソース層との間に作り込み、さらにソース層をベース層
と短絡しておいた上で、電界効果トランジスタのゲート
を電圧制御してオンさせることにより電源電圧を受けて
いるコレクタ領域からソース層に電流を供給し、次にこ
の電流をソース層と短絡されているベース層にベース電
流として注入することによって、ゲートの電圧制御によ
りBSITをオン動作させるようにしたものである。
内に逆の導電形で拡散し、かつこれと同じ導電形のコレ
クタ領域をドレインとする電界効果トランジスタをこの
ソース層との間に作り込み、さらにソース層をベース層
と短絡しておいた上で、電界効果トランジスタのゲート
を電圧制御してオンさせることにより電源電圧を受けて
いるコレクタ領域からソース層に電流を供給し、次にこ
の電流をソース層と短絡されているベース層にベース電
流として注入することによって、ゲートの電圧制御によ
りBSITをオン動作させるようにしたものである。
【００１３】この第１発明によるBSITは従来と同じ要領
でオフ動作させることができるが、このオフ動作に従来
より若干時間が掛かるので、その望ましい態様ではエミ
ッタ層の下側のコレクタ領域との間にベース層と同じ導
電形の補助ベース層を設けることによりオフ動作を促進
する。
でオフ動作させることができるが、このオフ動作に従来
より若干時間が掛かるので、その望ましい態様ではエミ
ッタ層の下側のコレクタ領域との間にベース層と同じ導
電形の補助ベース層を設けることによりオフ動作を促進
する。
【００１４】さらに本願の第２発明は、第１発明と同様
にソース層とコレクタ領域との間に電界効果トランジス
タを設けてその第１のゲートの電圧制御によってBSITを
オン動作させるとともに、オフ動作を一層確実にするた
めドレイン層をベース層内に拡散してそれとエミッタ層
の間に別の電界効果トランジスタを設け、その第２のゲ
ートの電圧制御によりこれをオンさせてベース層に注入
されていたベース電流によるキャリアをエミッタ層に引
き抜くことによってBSITのオフ動作を促進するものであ
る。なお、このオンオフ動作のため第２発明のソース層
とドレイン層は第１発明のソース層と同様にベース層と
短絡される。
にソース層とコレクタ領域との間に電界効果トランジス
タを設けてその第１のゲートの電圧制御によってBSITを
オン動作させるとともに、オフ動作を一層確実にするた
めドレイン層をベース層内に拡散してそれとエミッタ層
の間に別の電界効果トランジスタを設け、その第２のゲ
ートの電圧制御によりこれをオンさせてベース層に注入
されていたベース電流によるキャリアをエミッタ層に引
き抜くことによってBSITのオフ動作を促進するものであ
る。なお、このオンオフ動作のため第２発明のソース層
とドレイン層は第１発明のソース層と同様にベース層と
短絡される。
【００１５】
【実施例】以下、図を参照して本発明の実施例を説明す
る。図１と図２はそれぞれ本願の第１発明と第２発明に
よるBSITを前の図４と同じ要領で示し、図３は第１発明
のBSITの主な製造工程を示す。いずれの図でも図４に対
応する部分には同じ符号が付されているので重複部分の
説明は適宜省略することとする。
る。図１と図２はそれぞれ本願の第１発明と第２発明に
よるBSITを前の図４と同じ要領で示し、図３は第１発明
のBSITの主な製造工程を示す。いずれの図でも図４に対
応する部分には同じ符号が付されているので重複部分の
説明は適宜省略することとする。
【００１６】図１に本願の第１発明によるBSIT31の単位
構造Ｕを示す。BSIT31はふつう図示の単位構造Ｕを半導
体基体10内に例えば図の左右方向に必要な回数だけ繰り
返し作り込んでそれらを並列接続して構成される。この
実施例のBSIT31はバイポーラトランジスタでいうと npn
形に当たるので、半導体基体10は1018原子／cm3 程度の
かなり高不純物濃度のｎ形の数百μｍの厚みの基板11の
上に、コレクタ領域12としてｎ形のエピタキシャル層を
1013原子／cm3 程度の比較的低い不純物濃度でBSIT31に
必要な耐圧に応じて数十μｍの厚みに成長させてなる。
構造Ｕを示す。BSIT31はふつう図示の単位構造Ｕを半導
体基体10内に例えば図の左右方向に必要な回数だけ繰り
返し作り込んでそれらを並列接続して構成される。この
実施例のBSIT31はバイポーラトランジスタでいうと npn
形に当たるので、半導体基体10は1018原子／cm3 程度の
かなり高不純物濃度のｎ形の数百μｍの厚みの基板11の
上に、コレクタ領域12としてｎ形のエピタキシャル層を
1013原子／cm3 程度の比較的低い不純物濃度でBSIT31に
必要な耐圧に応じて数十μｍの厚みに成長させてなる。
【００１７】ベース層13はｎ形のコレクタ領域12の表面
からそれとは逆のｐ形で島状に拡散され、ふつうは図の
ように各単位構造Ｕに対して１対設けられる。その拡散
深さはBSIT30の耐圧により若干異なるがふつう５〜10μ
ｍとされ、その不純物濃度は高めの1018〜1019原子／cm
3 程度とするのがよい。エミッタ層14はこれら１対のベ
ース層13の相互間に逆のｎ形で拡散される。このエミッ
タ層14の不純物濃度は1019原子／cm3 以上とし、拡散深
さはふつうベース層13の半分程度か少し浅いめにするの
がよい。各単位構造Ｕに対して単一のベース層13が設け
られる場合は、エミッタ層14はそれに接するコレクタ領
域12の表面部に拡散される。なお、ここまでの構造は後
述の第２発明でも同じである。
からそれとは逆のｐ形で島状に拡散され、ふつうは図の
ように各単位構造Ｕに対して１対設けられる。その拡散
深さはBSIT30の耐圧により若干異なるがふつう５〜10μ
ｍとされ、その不純物濃度は高めの1018〜1019原子／cm
3 程度とするのがよい。エミッタ層14はこれら１対のベ
ース層13の相互間に逆のｎ形で拡散される。このエミッ
タ層14の不純物濃度は1019原子／cm3 以上とし、拡散深
さはふつうベース層13の半分程度か少し浅いめにするの
がよい。各単位構造Ｕに対して単一のベース層13が設け
られる場合は、エミッタ層14はそれに接するコレクタ領
域12の表面部に拡散される。なお、ここまでの構造は後
述の第２発明でも同じである。
【００１８】第１発明ではソース層15がｐ形のベース層
13内にそれと逆のｎ形で島状に拡散される。このソース
層15は上述のエミッタ層14と同時に同じ不純物濃度と深
さで拡散することでよい。さらに第１発明では、このソ
ース層15とコレクタ領域12の表面の間のベース層13の上
に薄いゲート酸化膜20を介してゲート21が配設され、こ
れによってソース層15をソースとし, コレクタ領域12を
ドレインとし, ベース層13の表面をチャネルChの形成面
とする電界効果トランジスタが組み込まれる。ゲート21
からゲート端子Ｇが導出され、アルミの電極膜25を介し
コレクタ領域12側の基板11からコレクタ端子Ｃが, エミ
ッタ層14からエミッタ端子Ｅがそれぞれ導出される。さ
らに、電極膜25と同時に配設される電極膜26によりベー
ス層13とソース層15が図示のように表面で短絡される。
13内にそれと逆のｎ形で島状に拡散される。このソース
層15は上述のエミッタ層14と同時に同じ不純物濃度と深
さで拡散することでよい。さらに第１発明では、このソ
ース層15とコレクタ領域12の表面の間のベース層13の上
に薄いゲート酸化膜20を介してゲート21が配設され、こ
れによってソース層15をソースとし, コレクタ領域12を
ドレインとし, ベース層13の表面をチャネルChの形成面
とする電界効果トランジスタが組み込まれる。ゲート21
からゲート端子Ｇが導出され、アルミの電極膜25を介し
コレクタ領域12側の基板11からコレクタ端子Ｃが, エミ
ッタ層14からエミッタ端子Ｅがそれぞれ導出される。さ
らに、電極膜25と同時に配設される電極膜26によりベー
ス層13とソース層15が図示のように表面で短絡される。
【００１９】このように構成されたこの第１発明による
図１のBSIT31では、ゲート21の電圧制御によりこれをオ
ン動作させる。ゲート21の下のチャネルChはこの実施例
ではｎチャネル形なので、BSIT31をオフ状態からオン動
作させるにはゲート21に正の制御電圧を掛けてチャネル
Chを導通させる。これによりコレクタ端子Ｃから正の電
源電圧を受けているコレクタ領域12からチャネルChを通
ってソース層15に電流が流入し、さらに電極膜26を通っ
てベース層13内にベース電流として注入されるので、こ
のｐ形のベース層13から正孔電流ｈがｎ形のエミッタ層
14にその間のpn接合を順方向に通って供給される。これ
に応じてエミッタ層14から発生する電子電流ｅはその大
部分が前述のようにコレクタ領域12の方に流れ出すの
で、これによってBSIT31が導通状態に入る。
図１のBSIT31では、ゲート21の電圧制御によりこれをオ
ン動作させる。ゲート21の下のチャネルChはこの実施例
ではｎチャネル形なので、BSIT31をオフ状態からオン動
作させるにはゲート21に正の制御電圧を掛けてチャネル
Chを導通させる。これによりコレクタ端子Ｃから正の電
源電圧を受けているコレクタ領域12からチャネルChを通
ってソース層15に電流が流入し、さらに電極膜26を通っ
てベース層13内にベース電流として注入されるので、こ
のｐ形のベース層13から正孔電流ｈがｎ形のエミッタ層
14にその間のpn接合を順方向に通って供給される。これ
に応じてエミッタ層14から発生する電子電流ｅはその大
部分が前述のようにコレクタ領域12の方に流れ出すの
で、これによってBSIT31が導通状態に入る。
【００２０】なお、上述のオン時動作において、ｎ形の
チャネルChはもちろん電子伝導性であるから電極膜26に
は電子電流が流入し、電極膜26はこの電子電流と等量の
正孔電流をベース層13に供給する役目を果たす。次にゲ
ート制御電圧を反転電圧以下にすると、チャネルChが非
導通になってコレクタ領域12からベース層13への電流注
入が断たれ、これにより従来と同様にベース層13とコレ
クタ領域12の間に電圧が掛かって空乏層が両者間のpn接
合からコレクタ電流12内に広がって電流経路を絞るので
BSIT31はオフ状態に移行する。
チャネルChはもちろん電子伝導性であるから電極膜26に
は電子電流が流入し、電極膜26はこの電子電流と等量の
正孔電流をベース層13に供給する役目を果たす。次にゲ
ート制御電圧を反転電圧以下にすると、チャネルChが非
導通になってコレクタ領域12からベース層13への電流注
入が断たれ、これにより従来と同様にベース層13とコレ
クタ領域12の間に電圧が掛かって空乏層が両者間のpn接
合からコレクタ電流12内に広がって電流経路を絞るので
BSIT31はオフ状態に移行する。
【００２１】以上の動作からわかるようにこの第１発明
では、ゲート21の電圧制御によってチャネルChを開閉さ
せ、これを介してコレクタ領域12からベース層13に注入
するベース電流を制御しながらBSIT31をオンオフ動作さ
せることができる。しかし、この第１発明によるBSIT31
ではオン動作に比べてオフ動作に若干時間が掛かり、最
悪の場合はオフ動作の失敗が発生することがある。これ
は、オフ動作のためにチャネルChを非導通にした際にベ
ース層13の電位が浮動しやすいので、コレクタ領域12か
らベース層13に電流がpn接合を逆方向に漏れてベース電
流として強制的に注入されやすいためであり、BSIT31が
用いられる回路の電流断時の再起電圧が高い場合はベー
ス電流が消失せずオフ動作が失敗することがある。
では、ゲート21の電圧制御によってチャネルChを開閉さ
せ、これを介してコレクタ領域12からベース層13に注入
するベース電流を制御しながらBSIT31をオンオフ動作さ
せることができる。しかし、この第１発明によるBSIT31
ではオン動作に比べてオフ動作に若干時間が掛かり、最
悪の場合はオフ動作の失敗が発生することがある。これ
は、オフ動作のためにチャネルChを非導通にした際にベ
ース層13の電位が浮動しやすいので、コレクタ領域12か
らベース層13に電流がpn接合を逆方向に漏れてベース電
流として強制的に注入されやすいためであり、BSIT31が
用いられる回路の電流断時の再起電圧が高い場合はベー
ス電流が消失せずオフ動作が失敗することがある。
【００２２】この問題の解決には、例えば図１で細線で
示すようにベース層13の表面と接触している電極膜26か
らリードを導出して抵抗Ｒを介してゲート端子Ｇと接続
することができる。抵抗Ｒを高抵抗値とすればゲート21
の電圧制御機能を落とすことなくベース層13の電位の過
剰な浮動を防止できる。別の解決法としては、図１に示
すようエミッタ層14の下側のコレクタ領域12との間にベ
ース層13と同じｐ形の補助ベース層13ａを拡散するのが
有利である。補助ベース層13ａは１〜２μｍとごく浅く
てよく、かつベース層13よりも１〜２桁以上低い1015〜
1016原子／cm3程度の低不純物濃度とするのがよい。か
かる補助ベース層13ａを設けたBSIT31はベース幅がごく
狭い縦形 npnトランジスタを加味した構造となり、容易
にわかるようにそのオフ動作が速くなりかつ非常に確実
になる。
示すようにベース層13の表面と接触している電極膜26か
らリードを導出して抵抗Ｒを介してゲート端子Ｇと接続
することができる。抵抗Ｒを高抵抗値とすればゲート21
の電圧制御機能を落とすことなくベース層13の電位の過
剰な浮動を防止できる。別の解決法としては、図１に示
すようエミッタ層14の下側のコレクタ領域12との間にベ
ース層13と同じｐ形の補助ベース層13ａを拡散するのが
有利である。補助ベース層13ａは１〜２μｍとごく浅く
てよく、かつベース層13よりも１〜２桁以上低い1015〜
1016原子／cm3程度の低不純物濃度とするのがよい。か
かる補助ベース層13ａを設けたBSIT31はベース幅がごく
狭い縦形 npnトランジスタを加味した構造となり、容易
にわかるようにそのオフ動作が速くなりかつ非常に確実
になる。
【００２３】図２に示す第２発明のBSIT32では、第１の
ゲート21と第２のゲート22を設けてそのオン動作とオフ
動作とをそれぞれ電圧制御させる。このため、ベース層
13内に第１発明用と同じソース層15のほかにドレイン層
16をそれと同じｎ形で島状に拡散して、電極膜26により
ベース層13とソース層15とドレイン層16を図のように表
面で短絡する。第１のゲート21は第１発明用と同じであ
り、第２のゲート22はエミッタ層14とドレイン層16の間
のベース層13の上側に配設され、両者からそれぞれ第１
と第２のゲート端子G1とG2が導出される。
ゲート21と第２のゲート22を設けてそのオン動作とオフ
動作とをそれぞれ電圧制御させる。このため、ベース層
13内に第１発明用と同じソース層15のほかにドレイン層
16をそれと同じｎ形で島状に拡散して、電極膜26により
ベース層13とソース層15とドレイン層16を図のように表
面で短絡する。第１のゲート21は第１発明用と同じであ
り、第２のゲート22はエミッタ層14とドレイン層16の間
のベース層13の上側に配設され、両者からそれぞれ第１
と第２のゲート端子G1とG2が導出される。
【００２４】この第２発明では第１のゲート21と第２の
ゲート22をそれらの下側のチャネルCh１とCh２を交互に
導通, 非導通とするように電圧制御する。BSIT32をオン
動作させる際にはチャネルCh１を導通させチャネルCh２
を非導通として、第１発明の場合と同様にチャネル領域
12からベース層13にベース電流を供給する。BSIT32をオ
フ動作させる際はこれとは逆にチャネルCh２を導通させ
チャネルCh１を非導通として、ベース層13内のベース電
流の残存キャリアとともに、コレクタ領域12とベース層
13の間の電圧の回復に応じて両者間のpn接合から空乏層
が広がって行く際の充電電流ないしは空乏層内キャリア
の変位電流を導通状態のチャネルCh２を通してエミッタ
層14の方に吸い込ませる。
ゲート22をそれらの下側のチャネルCh１とCh２を交互に
導通, 非導通とするように電圧制御する。BSIT32をオン
動作させる際にはチャネルCh１を導通させチャネルCh２
を非導通として、第１発明の場合と同様にチャネル領域
12からベース層13にベース電流を供給する。BSIT32をオ
フ動作させる際はこれとは逆にチャネルCh２を導通させ
チャネルCh１を非導通として、ベース層13内のベース電
流の残存キャリアとともに、コレクタ領域12とベース層
13の間の電圧の回復に応じて両者間のpn接合から空乏層
が広がって行く際の充電電流ないしは空乏層内キャリア
の変位電流を導通状態のチャネルCh２を通してエミッタ
層14の方に吸い込ませる。
【００２５】このオフ動作中に流れる電流はｎ形のチャ
ネルCh２を流れる電子電流であり、従ってベース電流と
はならないのでエミッタ電流を誘発する作用はなく、し
かもベース層13とエミッタ層14の間のpn接合により妨げ
られずにチャネルCh２の低いオン抵抗を通してエミッタ
層14に強く吸い込まれる。従って、この第２発明ではBS
IT32のオフ動作を第１発明の場合より速め、かつ回路の
電流断時の再起電圧の立ち上がりが早い場合にもオフ動
作を確実にすることができる。
ネルCh２を流れる電子電流であり、従ってベース電流と
はならないのでエミッタ電流を誘発する作用はなく、し
かもベース層13とエミッタ層14の間のpn接合により妨げ
られずにチャネルCh２の低いオン抵抗を通してエミッタ
層14に強く吸い込まれる。従って、この第２発明ではBS
IT32のオフ動作を第１発明の場合より速め、かつ回路の
電流断時の再起電圧の立ち上がりが早い場合にもオフ動
作を確実にすることができる。
【００２６】なお、この第２発明のBSIT32ではそのソー
ス層15とドレイン層16を同じｎ形のエミッタ層14と同じ
不純物濃度でかつ同じ深さに同時拡散するのが有利であ
る。また、それらに共用にソース・ドレイン層を中央部
にベース層を露出させる窓をもつパターンで拡散するこ
とでもよい。このBSIT32でも図２に示す単位構造Ｕをふ
つうは半導体基体10内に所定回数だけ繰り返して作り込
み、それらを並列接続するのは第１発明と同じである。
ス層15とドレイン層16を同じｎ形のエミッタ層14と同じ
不純物濃度でかつ同じ深さに同時拡散するのが有利であ
る。また、それらに共用にソース・ドレイン層を中央部
にベース層を露出させる窓をもつパターンで拡散するこ
とでもよい。このBSIT32でも図２に示す単位構造Ｕをふ
つうは半導体基体10内に所定回数だけ繰り返して作り込
み、それらを並列接続するのは第１発明と同じである。
【００２７】図３に図１の第１発明のBSIT31の製造方法
の一例をその主な工程ごとの状態で示す。図３(a) の工
程ではまず半導体基体10の表面上にゲート酸化膜20を介
して多結晶シリコンのゲート21を作り込んだ上で、ゲー
ト21とフォトレジスト膜40をマスクとしてボロン等のｐ
形の不純物を図ではＩで簡略に示すようにイオン注入す
る。なお、図の例では図１のBSIT31の補助ベース層13ａ
に対応する図の中央部にごく薄い酸化膜42を付けて置い
て不純物のドーズ量を減少させる。図３(b) の工程で
は、前工程でイオン注入された不純物を熱拡散させてｐ
形のベース層13とそれより浅く低不純物濃度の補助ベー
ス層13ａとを作り込む。
の一例をその主な工程ごとの状態で示す。図３(a) の工
程ではまず半導体基体10の表面上にゲート酸化膜20を介
して多結晶シリコンのゲート21を作り込んだ上で、ゲー
ト21とフォトレジスト膜40をマスクとしてボロン等のｐ
形の不純物を図ではＩで簡略に示すようにイオン注入す
る。なお、図の例では図１のBSIT31の補助ベース層13ａ
に対応する図の中央部にごく薄い酸化膜42を付けて置い
て不純物のドーズ量を減少させる。図３(b) の工程で
は、前工程でイオン注入された不純物を熱拡散させてｐ
形のベース層13とそれより浅く低不純物濃度の補助ベー
ス層13ａとを作り込む。
【００２８】図３(c) の工程では図３(a) と同様にゲー
ト21とフォトレジスト膜42をマスクとして燐等のｎ形の
不純物をイオン注入する。図３(d) の工程ではこの不純
物を熱拡散させることにより、ｎ形のエミッタ層14とソ
ース層15とを同じ不純物濃度かつ同じ深さに作り込む。
以降は、通例のように表面を酸化膜等で覆い、さらにア
ルミの電極膜25や26を配設して図１の状態とすることで
よい。
ト21とフォトレジスト膜42をマスクとして燐等のｎ形の
不純物をイオン注入する。図３(d) の工程ではこの不純
物を熱拡散させることにより、ｎ形のエミッタ層14とソ
ース層15とを同じ不純物濃度かつ同じ深さに作り込む。
以降は、通例のように表面を酸化膜等で覆い、さらにア
ルミの電極膜25や26を配設して図１の状態とすることで
よい。
【００２９】以上からわかるように、半導体基体10の表
面にゲート21をまず配設してこれをマスクの一部に利用
しながらｐ形不純物のイオン注入と熱拡散によりベース
層13等を，ｎ形不純物のイオン注入と熱拡散によりエミ
ッタ層14と同時にソース層15をそれぞれ作り込むことに
より、計２回のイオン注入と熱拡散工程だけで図１の第
１発明のBSIT31用のすべての半導体層を作り込める。図
２の第２発明の場合は補助ベース層13ａが必要なく、ド
レイン層16をエミッタ層14と同時に作り込めばよい点が
異なるのみでほかは全く同じでよい。
面にゲート21をまず配設してこれをマスクの一部に利用
しながらｐ形不純物のイオン注入と熱拡散によりベース
層13等を，ｎ形不純物のイオン注入と熱拡散によりエミ
ッタ層14と同時にソース層15をそれぞれ作り込むことに
より、計２回のイオン注入と熱拡散工程だけで図１の第
１発明のBSIT31用のすべての半導体層を作り込める。図
２の第２発明の場合は補助ベース層13ａが必要なく、ド
レイン層16をエミッタ層14と同時に作り込めばよい点が
異なるのみでほかは全く同じでよい。
【００３０】
【発明の効果】本願の第１発明では、コレクタ領域と,
その表面から島状に拡散されたベース層と, それに接す
るコレクタ領域の表面に拡散されたエミッタ層を備える
BSITに対して、ベース層内に逆導電形で島状に拡散され
たソース層と, コレクタ領域の表面とソース層の間のベ
ース層の上側に配設されたゲートとを設け、ベース層と
ソース層とを短絡した状態でゲートを電圧制御するよう
にしたので、ゲート下のチャネルを導通させてコレクタ
領域から電流をソース層を介しそれと短絡されたベース
層に注入してBSITをオン動作させ、チャネルを非導通状
態にしてこの電流注入を断ってBSITをオフ動作させるこ
とができ，これによりBSITのコレクタ領域とエミッタ層
間の電流のゲートによる電圧制御を実現できる。
その表面から島状に拡散されたベース層と, それに接す
るコレクタ領域の表面に拡散されたエミッタ層を備える
BSITに対して、ベース層内に逆導電形で島状に拡散され
たソース層と, コレクタ領域の表面とソース層の間のベ
ース層の上側に配設されたゲートとを設け、ベース層と
ソース層とを短絡した状態でゲートを電圧制御するよう
にしたので、ゲート下のチャネルを導通させてコレクタ
領域から電流をソース層を介しそれと短絡されたベース
層に注入してBSITをオン動作させ、チャネルを非導通状
態にしてこの電流注入を断ってBSITをオフ動作させるこ
とができ，これによりBSITのコレクタ領域とエミッタ層
間の電流のゲートによる電圧制御を実現できる。
【００３１】本願の第２発明では、第１発明のBSITに対
してベース層内に逆導電形で島状に拡散されたドレイン
層と，それとエミッタ層の間のベース層の上側に配設さ
れたゲートを追加し、ソース層とドレイン層をベース層
と短絡した状態で第１と第２のゲートを電圧制御して下
側のチャネルを交互に導通，非導通状態としてBSITをオ
ンオフ動作させるようにしたので、第２のゲートの下の
チャネルを導通させてオフ動作させる際にベース層内の
残存キャリアやコレクタ領域とベース層の間の電圧回復
に応じ両者間のpn接合から空乏層が広がる途中の充電電
流をエミッタ層に強力に引き抜くことができ、これによ
りBSITのオフ動作時間を短縮し、不利な条件の回路に使
用した場合のオフ動作を確実にすることができる。
してベース層内に逆導電形で島状に拡散されたドレイン
層と，それとエミッタ層の間のベース層の上側に配設さ
れたゲートを追加し、ソース層とドレイン層をベース層
と短絡した状態で第１と第２のゲートを電圧制御して下
側のチャネルを交互に導通，非導通状態としてBSITをオ
ンオフ動作させるようにしたので、第２のゲートの下の
チャネルを導通させてオフ動作させる際にベース層内の
残存キャリアやコレクタ領域とベース層の間の電圧回復
に応じ両者間のpn接合から空乏層が広がる途中の充電電
流をエミッタ層に強力に引き抜くことができ、これによ
りBSITのオフ動作時間を短縮し、不利な条件の回路に使
用した場合のオフ動作を確実にすることができる。
【００３２】また、本願の第１発明と第２発明のいずれ
も次の利点を有する。 (a) BSITがもつバイポーラトランジスタとしての低出力
インピーダンスの利点を生かしながら、低入力インピー
ダンスの欠点を解消して電界効果トランジスタと同じゲ
ートの電圧制御による高入力インピーダンスの利点を兼
備させることにより、BSITの実用性を高めかつその使い
勝手を改善してとくに高耐圧大電流回路への適用範囲を
拡大することができる。 (b) BSITの電流容量を増すためその単位構造を半導体基
体内に必要個数集積化して並列接続する際に単位構造が
ゲートにより電圧制御されるので、従来のように各単位
構造へのベース電流の不均等な供給により特定の単位構
造に電流が集中して損傷を起こしやすい問題がなくな
り、BSITの電流容量を不安なく増加させて使用中の長期
信頼性を高めることができる。 このように本願発明は、BSITの入力インピーダンスを高
めて適用範囲を拡大し大電流容量化上の問題点を解決す
ることによりその性能向上と実用化に貢献することが期
待される。
も次の利点を有する。 (a) BSITがもつバイポーラトランジスタとしての低出力
インピーダンスの利点を生かしながら、低入力インピー
ダンスの欠点を解消して電界効果トランジスタと同じゲ
ートの電圧制御による高入力インピーダンスの利点を兼
備させることにより、BSITの実用性を高めかつその使い
勝手を改善してとくに高耐圧大電流回路への適用範囲を
拡大することができる。 (b) BSITの電流容量を増すためその単位構造を半導体基
体内に必要個数集積化して並列接続する際に単位構造が
ゲートにより電圧制御されるので、従来のように各単位
構造へのベース電流の不均等な供給により特定の単位構
造に電流が集中して損傷を起こしやすい問題がなくな
り、BSITの電流容量を不安なく増加させて使用中の長期
信頼性を高めることができる。 このように本願発明は、BSITの入力インピーダンスを高
めて適用範囲を拡大し大電流容量化上の問題点を解決す
ることによりその性能向上と実用化に貢献することが期
待される。
【図１】本願の第１発明によるバイポーラ静電誘導トラ
ンジスタの実施例を示す断面図である。
ンジスタの実施例を示す断面図である。
【図２】本願の第２発明によるバイポーラ静電誘導トラ
ンジスタの実施例を示す断面図である。
ンジスタの実施例を示す断面図である。
【図３】第１発明のバイポーラ静電誘導トランジスタの
製造方法の一例を主な工程ごとの状態で示し、同図(a)
はベース層用不純物のイオン注入工程、同図(b) はその
熱拡散工程, 同図(c) はエミッタ層およびソース層用不
純物のイオン注入工程,同図(d) はその熱拡散工程をそ
れぞれ示す半導体基体の断面図である。
製造方法の一例を主な工程ごとの状態で示し、同図(a)
はベース層用不純物のイオン注入工程、同図(b) はその
熱拡散工程, 同図(c) はエミッタ層およびソース層用不
純物のイオン注入工程,同図(d) はその熱拡散工程をそ
れぞれ示す半導体基体の断面図である。
【図４】従来のバイポーラ静電誘導トランジスタの断面
図である。
図である。
10 半導体基体 12 コレクタ領域 13 ベース層 13ａ 補助ベース層 14 エミッタ層 15 ソース層 16 ドレイン層 21 第１発明のゲートないしは第２発明の第１のゲ
ート 22 第２発明の第２のゲート 26 ソース層ないしドレイン層をベース層と短絡す
る電極膜 31 第１発明によるバイポーラ静電誘導トランジス
タ 32 第２発明によるバイポーラ静電誘導トランジス
タ Ｃ コレクタ端子 Ｅ エミッタ端子 Ｇ 第１発明のゲート端子 G1 第２発明の第１のゲート端子 G2 第２発明の第２のゲート端子 Ｕ バイポーラ静電誘導トランジスタの単位構造
ート 22 第２発明の第２のゲート 26 ソース層ないしドレイン層をベース層と短絡す
る電極膜 31 第１発明によるバイポーラ静電誘導トランジス
タ 32 第２発明によるバイポーラ静電誘導トランジス
タ Ｃ コレクタ端子 Ｅ エミッタ端子 Ｇ 第１発明のゲート端子 G1 第２発明の第１のゲート端子 G2 第２発明の第２のゲート端子 Ｕ バイポーラ静電誘導トランジスタの単位構造
Claims (3)
- 【請求項１】一方の導電形のコレクタ領域と、コレクタ
領域の表面から島状に拡散された他方の導電形のベース
層と、コレクタ領域のベース層と接する表面に拡散され
た一方の導電形のエミッタ層と、ベース層内に島状に拡
散された一方の導電形のソース層と、コレクタ領域の表
面とソース層の間のベース層の上側に設けられたゲート
とを備えてなり、ベース層とソース層を短絡した状態で
ゲートを電圧制御してコレクタ領域とエミッタ層との間
に流れる電流を制御するようにしたことを特徴とするバ
イポーラ静電誘導トランジスタ。 - 【請求項２】請求項１に記載のトランジスタにおいて、
エミッタ層の下側のコレクタ領域との間に他方の導電形
の補助ベース層が浅く拡散されたことを特徴とするバイ
ポーラ静電誘導トランジスタ。 - 【請求項３】一方の導電形のコレクタ領域と、コレクタ
領域の表面から島状に拡散された他方の導電形のベース
層と、コレクタ領域のベース層と接する表面に拡散され
た一方の導電形のエミッタ層と、ベース層内に島状に拡
散された一方の導電形のソース層と、コレクタ領域の表
面とソース層の間のベース層の上側に設けられた第１の
ゲートと、エミッタ層とソース層との間のベース層内に
島状に拡散された一方の導電形のドレイン層と、エミッ
タ層とドレイン層の間のベース層の上側に設けられた第
２のゲートとを備えてなり、ソース層およびドレイン層
をベース層と短絡した状態でコレクタ領域とエミッタ層
の間に流れる電流を第１および第２のゲートの電圧制御
によってそれぞれオンおよびオフ制御するようにしたこ
とを特徴とするバイポーラ静電誘導トランジスタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3283369A JPH05121425A (ja) | 1991-10-30 | 1991-10-30 | バイポーラ静電誘導トランジスタ |
| US07/969,757 US5331194A (en) | 1991-10-30 | 1992-10-30 | Bipolar static induction transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3283369A JPH05121425A (ja) | 1991-10-30 | 1991-10-30 | バイポーラ静電誘導トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05121425A true JPH05121425A (ja) | 1993-05-18 |
Family
ID=17664609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3283369A Pending JPH05121425A (ja) | 1991-10-30 | 1991-10-30 | バイポーラ静電誘導トランジスタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5331194A (ja) |
| JP (1) | JPH05121425A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3246541B2 (ja) * | 1994-06-06 | 2002-01-15 | 横河電機株式会社 | 半導体装置 |
| US6121633A (en) * | 1997-06-12 | 2000-09-19 | Cree Research, Inc. | Latch-up free power MOS-bipolar transistor |
| US5969378A (en) * | 1997-06-12 | 1999-10-19 | Cree Research, Inc. | Latch-up free power UMOS-bipolar transistor |
| JP2002064106A (ja) * | 2000-06-05 | 2002-02-28 | Rohm Co Ltd | 半導体装置 |
| JP3657938B2 (ja) * | 2002-03-27 | 2005-06-08 | 株式会社東芝 | 半導体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8914554D0 (en) * | 1989-06-24 | 1989-08-16 | Lucas Ind Plc | Semiconductor device |
| US5178370A (en) * | 1991-08-05 | 1993-01-12 | Motorola Inc. | Conductivity modulated insulated gate semiconductor device |
-
1991
- 1991-10-30 JP JP3283369A patent/JPH05121425A/ja active Pending
-
1992
- 1992-10-30 US US07/969,757 patent/US5331194A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5331194A (en) | 1994-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI383497B (zh) | 具有雙閘極之絕緣閘雙極性電晶體 | |
| KR920005513B1 (ko) | 기생트랜지스터가 동작하기 어려운 구조를 가진 반도체 장치 및 그 제조방법 | |
| JPH0467343B2 (ja) | ||
| US4514747A (en) | Field controlled thyristor with double-diffused source region | |
| JPH0671079B2 (ja) | 双方向導通可能なモノリシック集積半導体デバイスとその製造方法 | |
| JPH06169087A (ja) | ショットキーバリアダイオード | |
| US5397905A (en) | Power semiconductor device having an insulated gate field effect transistor and a bipolar transistor | |
| JPH02307274A (ja) | 半導体装置 | |
| JPS60210861A (ja) | 半導体装置 | |
| JPS608628B2 (ja) | 半導体集積回路装置 | |
| JP2501810B2 (ja) | 縦型ｍｏｓｆｅｔ | |
| JPH05121425A (ja) | バイポーラ静電誘導トランジスタ | |
| US3967308A (en) | Semiconductor controlled rectifier | |
| JPH0888357A (ja) | 横型ｉｇｂｔ | |
| JP2601862B2 (ja) | アノードショート型導電変調ｍｏｓｆｅｔ | |
| US3697830A (en) | Semiconductor switching device | |
| JP2964609B2 (ja) | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 | |
| JPH0555594A (ja) | 縦型電界効果トランジスタ | |
| JPH0888290A (ja) | 半導体装置およびその使用方法 | |
| JPS6241428B2 (ja) | ||
| JP2808882B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPS6276557A (ja) | 絶縁ゲ−ト型自己タ−ンオフ素子 | |
| JP2629437B2 (ja) | 横型絶縁ゲート型バイポーラトランジスタ | |
| JP3017783B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JPH03145163A (ja) | サイリスタ |