JP2002064106A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2002064106A
JP2002064106A JP2000387465A JP2000387465A JP2002064106A JP 2002064106 A JP2002064106 A JP 2002064106A JP 2000387465 A JP2000387465 A JP 2000387465A JP 2000387465 A JP2000387465 A JP 2000387465A JP 2002064106 A JP2002064106 A JP 2002064106A
Authority
JP
Japan
Prior art keywords
base
region
transistor
emitter
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000387465A
Other languages
English (en)
Inventor
Kazuhisa Sakamoto
和久 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2000387465A priority Critical patent/JP2002064106A/ja
Priority to US09/873,412 priority patent/US6674147B2/en
Publication of JP2002064106A publication Critical patent/JP2002064106A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0761—Vertical bipolar transistor in combination with diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 高耐圧で、かつ、消費電力の低滅を図ること
ができ、高速なスイッチングが可能で、大電流が得られ
るトランジスタを有する半導体装置を提供すると共に、
デジタルトランジスタのように、所望の駆動電圧を設定
しながら、負荷容量の小さい電圧駆動型バイポーラトラ
ンジスタを提供する。 【解決手段】 コレクタ領域とするｎ形半導体層２１の
表面に、ｐ形領域からなるベース領域２２が形成されて
おり、このｐ形ベース領域２２内にｎ+形領域からなる
エミッタ領域２３が形成されている。さらに、ベース領
域２２にｎ+形領域からなるベース電極接続部２４が設
けられ、そのベース電極接続部２４の表面にベース電極
２６が、エミッタ領域２３およびコレクタ領域２１にそ
れぞれ電気的に接続してエミッタ電極２７およびコレク
タ電極２８が設けられている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、スイッチング速度
が速く、かつ、消費電力を低減し得るバイポーラトラン
ジスタ構造を有する半導体装置に関する。さらに詳しく
は、ベースにツェナーダイオードを内蔵し、デジタルト
ランジスタとして使用可能な、またはストライプエミッ
タ、マルチエミッタやマルチベースの構造にして、大電
流化が図られながら、低消費電力で高速スイッチング化
が可能なバイポーラトランジスタを有する半導体装置に
関する。
【０００２】
【従来の技術】従来から用いられているバイポーラトラ
ンジスタの原理的な構成は、図１３に示される構造にな
っている。すなわち、ｎ形半導体層１１の表層部に、ｐ
形のベース領域１２が形成され、このｐ形のベース領域
１２内にｎ形のエミッタ領域１３が形成されている。ベ
ース領域１２には、ｐ+形領域からなるコンタクト領域
１５を介してベース電極１６が、エミッタ領域１３に
は、エミッタ電極１７がそれぞれ接合されている。コレ
クタ電極１８は、ｎ形半導体層１１の下側のｎ+形半導
体基板１１ａ裏面に設けられている。１９は絶縁膜であ
る。
【０００３】この構造のバイポーラトランジスタＴｒ
は、スイッチング回路として用いる場合、たとえば図１
４（ａ）に示されるように、電源電圧ＶCCに抵抗Ｒ1を
介して接続され、ベースに信号が入力されるとベース電
流ＩBが流れ、トランジスタＴｒが動作してコレクタ電
流ＩCが流れる。このトランジスタの逆耐圧を考慮する
場合、ベースをオープンにしたコレクタ・エミッタ間の
逆耐圧ＢＶCEOは、電源電圧ＶCCより大きくなければな
らず、また、ベースをオープンにしたコレクタ・ベース
間の逆耐圧ＢＶCBOは、ベースオープンといえども若干
の電流が流れるため、電流増幅率ｈFEがきき、一般にＢ
ＶCEOとの間に次式（１）の関係があることが知られて
いる。なお、図１４（ｂ）は後述するデジタルトランジ
スタを構成する例の回路図である。
【０００４】 ＶCC＜ＢＶCEO＝ＢＶCBO／（１＋ｈFE）1/n （１） たとえばコレクタ・エミッタ間の逆耐圧ＢＶCEOを２４
Ｖで使用しようとすると、コレクタ・ベース間の逆耐圧
ＢＶCBOが６０Ｖになるように設計しなければならな
い。このコレクタ・ベース間の逆耐圧ＢＶを高くするた
めには、前述の図１３に示される構造で、半導体層１１
の不純物濃度を低くすると共に、ベース領域１２の下側
に位置するｎ形半導体層１１の厚さｄを大きくし、空乏
層が充分に広がるようにしなければならない。このｎ形
半導体層１１の不純物濃度を低くしたり、その厚さｄを
厚くすると、エミッタ・コレクタ間の直列抵抗が増大す
る。一方、トランジスタを動作させ、定常状態に達した
ときのコレクタ・エミッタ間電圧ＶCE(sat)は、次式
（２）に示されるように、ＢＶCEOすなわちＢＶCBOに比
例し大きくなるため、コレクタ・ベース間の逆耐圧ＢＶ
CBOを大きくしようとすると、ＶCE(sat)も大きくなる。
【０００５】 ＶCE(sat)∝ＢＶCEO＝ＢＶCBO／（１＋ｈFE）1/n （２） 一方、消費電力は、定常状態のコレクタ・エミッタ間電
圧ＶCE(sat)とコレクタ電流ＩCとの積になるため、コレ
クタ・ベース間耐圧ＢＶCBOを大きくしなければならな
いと、その分だけ消費電力が大きくなる。
【０００６】また、大電流を必要とするトランジスタで
は、コレクタ電流は主としてエミッタの面積および周囲
長に関係するので、エミッタ面積およびその周囲長を大
きくし、電流密度を下げるマルチエミッタ、マルチベー
スまたはストライプエミッタのトランジスタ構造が考え
られているが、スイッチング速度の改善や消費電力の低
下には余り寄与していない。
【０００７】さらに、このようなバイポーラトランジス
タを用いて、デジタルトランジスタのような電圧駆動型
トランジスタを構成する場合、たとえば図１４（ｂ）に
示されるように、バイポーラトランジスタＱのベースＢ
に、分割抵抗Ｒ1、Ｒ2を介して所定の電圧がベースに印
加された場合にトランジスタＱがオンし、所定の電圧に
達していない場合にはオンしないような回路により形成
されている。しかし、このような分割抵抗によるバイア
ス設定では、抵抗の負荷容量などによりスピードが遅れ
るという問題がある。また、ツェナーダイオードをトラ
ンジスタのベースに外付けで接続しても、接続リードな
どにより容量が発生し、スピードが遅くなる。
【０００８】
【発明が解決しようとする課題】前述のように、この種
のバイポーラトランジスタは、その逆耐圧を向上させよ
うとすると、動作電圧（ＶCE(sat)）も上昇し、消費電
力が大きくなるという問題がある。
【０００９】さらに、前述のトランジスタ構造でベース
領域のベース電極１６との接続部には、不純物濃度を高
くしてオーミックコンタクトを得るためのｐ+形コンタ
クト領域１５が形成されているが、そのコンタクト領域
１５の不純物濃度が高いと小数キャリアである電子がベ
ース領域１２とコンタクト領域１５との間のｐ／ｐ+接
合によってせき止められ、スイッチング動作時に、ベー
ス領域１２において電子の蓄積が起こる。これにより、
スイッチング損失が大きくなり、高速なスイッチングが
妨げられる（とくにオフ時間が長くなる）うえ、消費電
力の増大を招くという問題がある。
【００１０】また、従来のバイポーラトランジスタを用
いたデジタルトランジスタなどの電圧駆動型トランジス
タは、抵抗分割によるバイアス設定がなされているた
め、負荷容量が大きくなり、スピードが低下するという
問題がある。
【００１１】本発明は、このような問題を解決するため
になされたもので、高耐圧で、かつ、消費電力の低滅を
図ることができるバイポーラトランジスタを有する半導
体装置を提供することを目的とする。
【００１２】本発明の他の目的は、高速なスイッチング
が可能で、大電流が得られるトランジスタを有する半導
体装置を提供することにある。
【００１３】本発明のさらに他の目的は、デジタルトラ
ンジスタのように、所望の駆動電圧を設定しながら、負
荷容量の小さい電圧駆動型バイポーラトランジスタを提
供することにある。
【００１４】本発明のさらに他の目的は、ツェナーダイ
オードとトランジスタとを用いた過電圧などに対する保
護回路を通常の２素子を内蔵するディスクリートパッケ
ージで構成することにある。
【００１５】
【課題を解決するための手段】本発明による半導体装置
は、コレクタ領域とする第１導電形半導体層と、該第１
導電形半導体層に設けられる第２導電形領域からなるベ
ース領域と、該ベース領域内に設けられる第１導電形領
域からなるエミッタ領域と、前記ベース領域に設けられ
る第１導電形領域からなるベース電極接続部と、該ベー
ス電極接続部の表面に設けられるベース電極と、前記エ
ミッタ領域および前記コレクタ領域にそれぞれ電気的に
接続して設けられるエミッタ電極およびコレクタ電極と
を含むバイポーラトランジスタ構造を有している。
【００１６】この構造にすることによって、ベース電極
とベース領域との間にベース領域と異なる導電形の半導
体領域が形成されているため、半導体構造としてはコレ
クタ・ベース間とコレクタ・エミッタ間とがほぼ同じ構
造となり、また、ベース電極とベース領域との間に逆バ
イアスのｐｎ接合が形成されているため、ベースオープ
ンの状態でベース電流は全然流れない。そのため、ベー
スオープンのコレクタ・ベース間逆耐圧は、ベースオー
プンのコレクタ・エミッタ間逆耐圧とほぼ同じになる。
すなわち、トランジスタの電流増幅率に相当する分、コ
レクタ・ベース間の逆耐圧を上げる必要はなく、コレク
タ・エミッタ間逆耐圧が得られるようにコレクタ領域と
なる第１導電形半導体層の不純物濃度を調整することが
できる。その結果、第１導電形半導体層の抵抗を必要以
上に上昇させる必要がなく、動作電圧も下がり、消費電
力を低下させることができる。
【００１７】前記エミッタ領域がストライプ状に複数本
形成され、該複数本のエミッタ領域間のベース領域に前
記ストライプに沿って前記ベース電極接続部が形成され
たり、前記ベース領域が、前記エミッタ領域内に格子状
に露出するように形成され、該格子状に露出するベース
領域のそれぞれに前記ベース電極接続部が形成された
り、前記エミッタ領域が、前記ベース領域内に格子状に
露出するように形成され、該露出するエミッタ領域の隣
接する前記ベース領域に前記ベース電極接続部が形成さ
れることにより、大電流のトランジスタ構造で、消費電
力を小さくしながら、スイッチング速度を早くすること
ができる。この場合、前記エミッタ領域に接続されるエ
ミッタ電極と、前記ベース電極接続部に接続されるベー
ス電極とが、交互に噛み合う櫛歯状に形成されることに
より、接続配線などによる容量の増加なども防ぐことが
できる。
【００１８】前記ベース電極接続部が、拡散深さの２倍
以下の直径を有する円形開口部、または前記拡散深さの
２倍以下の幅で、かつ、端部が該幅を直径とする円弧を
有する細長部からの拡散により形成されることにより、
単位セル当りのベース電流を多くすることができ、より
大電流化を図ることができる。ここに円形とは、完全な
円形を意味するものではなく、部分的なコーナ部が形成
されない形状で、楕円がかった形状も含む意味である。
また、細長部は、１本とは限らず、複数本が重なるよう
に形成されるものも含む意味である。
【００１９】請求項１記載の半導体装置において、前記
ベース電極接続部の不純物濃度を調整することにより、
前記ベース領域とのｐｎ接合において、所望の電圧でブ
レークダウンするツェナーダイオードを形成し、トラン
ジスタのベースにツェナーダイオードが直列に内蔵され
た構造のトランジスタとすることにより、そのツェナー
ダイオードのブレークダウン電圧を超えるまでトランジ
スタは動作しない。そのため、ブレークダウン電圧の調
整による一定電圧以上の電圧を印加しなければ動作しな
いデジタルトランジスタなど電圧駆動のトランジスタ
を、抵抗分割などによる容量の増大を招くことなく、高
速駆動で実現することができる。
【００２０】前記ツェナーダイオード付きトランジスタ
と、該トランジスタのコレクタまたはエミッタにベース
が接続される第２のトランジスタ、またはゲートが接続
されるＭＯＳトランジスタとが１個のパッケージに内蔵
されることにより、通常の２個の素子を内蔵するパッケ
ージを用いながらツェナーダイオードとトランジスタ２
個を有する過電圧保護素子をディスクリートの高耐圧で
形成することができる。
【００２１】
【発明の実施の形態】つぎに、本発明のバイポーラトラ
ンジスタ構造を有する半導体装置について、図面を参照
しながら説明をする。本発明による半導体装置は、その
一実施形態の断面説明図および半導体層表面の平面説明
図が図１に示されるように、コレクタ領域とする第１導
電形（ｎ形）半導体層２１の表面に、第２導電形（ｐ
形）領域からなるベース領域２２が形成されており、こ
のｐ形ベース領域２２内に第１導電形（ｎ+形）領域か
らなるエミッタ領域２３が形成されている。さらに、ベ
ース領域２２に第１導電形（ｎ+形）領域からなるベー
ス電極接続部２４が設けられ、そのベース電極接続部２
４の表面にベース電極２６が、エミッタ領域２３および
コレクタ領域２１にそれぞれ電気的に接続してエミッタ
電極２７およびコレクタ電極２８が設けられることによ
り、バイポーラトランジスタ構造を有している。なお、
コレクタ電極２８はｎ形半導体層２１が成長されるｎ+
形半導体基板２１ａの裏面に設けられている。また、２
９は、酸化シリコンまたはチッ化シリコンなどの絶縁膜
である。
【００２２】すなわち、従来のトランジスタ構造では、
ベース領域にベース領域と同じ導電形の高濃度不純物領
域からなるコンタクト領域を形成して、そのコンタクト
領域にベース電極が形成される構造であるが、本発明で
は、このベース領域２２にベース領域と異なる導電形の
ベース電極接続部２４が形成され、その異なる導電形の
ベース電極接続部２４にベース電極２６が接続されてい
ることに特徴がある。
【００２３】ベース電極接続部２４は、エミッタ領域２
３と同時に同じ不純物濃度で形成することもできるし、
後述するツェナーダイオードのブレークダウン電圧を調
整するため、所望の不純物濃度になるように、エミッタ
領域２３とは別の工程で不純物を導入することもでき
る。ベース電極接続部２４が設けられる以外の他の構造
は、従来のバイポーラトランジスタの構造と同様で、ベ
ース領域２２やコレクタ領域となるｎ形半導体層２１の
不純物濃度は、使用目的の逆耐圧などにより設定され
る。なお、図１に示される例では、図１（ｂ）に半導体
層表面の平面説明図が示されるように、ｐ形ベース領域
２２内にリング状にｎ+形エミッタ領域２３が形成され
た単純構造の例で、その中心部にベース電極２６を形成
するため、ｎ +形ベース電極接続部２４が形成されてい
る。
【００２４】この構造によるトランジスタのスイッチン
グ速度が高速になる理由について説明をする。一般に、
トランジスタが動作状態から、オフになった際にベース
領域２２における少数キャリアである電子（図１の場
合）が直ちに消滅すれば電流が流れなくなって直ちにオ
フ状態になるが、少数キャリアである電子がいつまでも
残存すると再結合が続いて完全なオフ状態にはならずス
イッチング時間が長くなる。しかし、本発明のトランジ
スタ構造では、ベース電極２６に接続される領域２４が
ｎ+形領域であるため、ベース電極２６側に達した少数
キャリアの電子は、従来のようにｐ+形領域との境界で
蓄積されることなく、ｎ+形領域２４に直ちに落ち込み
消滅する。したがって、ベース領域２２における電子の
蓄積が制御され、高速で、かつ、損失の少ないスイッチ
ングが可能になる。
【００２５】また、本発明の構造によれば、ベース領域
２２とベース電極２６との間にベース領域２２と逆導電
形のベース電極接続部２４が設けられているため、ベー
スとベース電極との間に逆バイアスのｐｎ接合が形成さ
れ、図２に等価回路図が示されるように、トランジスタ
のベースに逆方向のツェナーダイオードＺＤが接続され
たのと同様の動作をする。このツェナーダイオードＺＤ
は、トランジスタのベースに対して逆方向に接続されて
いるため、そのダイオードで定まる逆方向のブレークダ
ウン電圧以上の電圧が印加されないとトランジスタはオ
ンしない。したがって、ＢＶCBOは、ベースオープンの
コレクタ・エミッタ間の逆耐圧ＢＶCEOと同じ耐圧を保
持できればよい（従来は、ベースオープンでも僅かなリ
ーク電流は流れ、トランジスタがオン状態になるため、
電流増幅率ｈFEが影響し、前述の式（１）によりコレク
タ・エミッタ間逆耐圧ＢＶCEOの３倍程度の耐圧を必要
としていた）。そのため、コレクタ領域となるｎ形半導
体層２１の不純物濃度を上げることができ、コレクタ・
エミッタ間の直列抵抗値を下げることができる。
【００２６】コレクタ・エミッタ間の直列抵抗値を下げ
ることができることにより、動作状態でのコレクタ・エ
ミッタ間電圧ＶCE(sat)が下がり、コレクタ電流ＩCとの
積である消費電力を低下させることができる。一方、ベ
ースに直列に逆方向のツェナーダイオードが接続されて
いるため、ベース電極に印加される電圧がそのダイオー
ドのブレークダウン電圧以上の電圧でないとトランジス
タは動作しない。しかし、通常のＭＯＳ型半導体装置で
は、５Ｖ程度で駆動されるため、ＩＣ化する場合でも動
作上何ら不都合はない。この逆方向のブレークダウン電
圧はベース電極接続部２４の不純物濃度を調整すること
により、所望の値に設定することができ、２〜３０Ｖ程
度の間で所望の電圧に設定することができる。
【００２７】前述のように、本発明によれば、スイッチ
ング速度が速く、しかも消費電力の小さいバイポーラト
ランジスタが得られるが、前述の図２に示されるよう
に、トランジスタのベースに直列に逆バイアスのツェナ
ーダイオードが接続された構造となることにより、その
ツェナー電圧以上の電圧が印加されないとトランジスタ
は動作しない。すなわち、この性質を利用して、デジタ
ルトランジスタのような電圧駆動型トランジスタとする
こともできる。
【００２８】たとえば前述のように、従来のデジタルト
ランジスタは、図１４（ｂ）に示されるように、分割抵
抗Ｒ1、Ｒ2を介して所定の電圧がベースに印加された場
合にトランジスタＱがオンし、所定の電圧に達していな
い場合にはオンしないような回路により形成されてお
り、スピードが遅れるという問題がある。しかし、本発
明によれば、トランジスタにツェナーダイオードが内蔵
されているため、負荷容量などが発生することはなく、
所定電圧が印加されれば直ちにトランジスタをオンさ
せ、所定の電圧に達していなければトランジスタをオン
させない。しかも、この所定電圧は、ツェナーダイオー
ドのブレークダウン電圧を調整するだけで、自由に設定
することができ、非常に小形な１チップで形成すること
ができる。
【００２９】図３は、本発明のトランジスタがストライ
プエミッタ構造のバイポーラトランジスタである場合の
例を示す斜視説明図である。ｐ形ベース領域２２内に左
右方向に延びる短冊状のｎ+形のエミッタ領域２３が複
数個配列されて形成されている。このエミッタ領域２３
の間のベース領域２２にｎ+形領域であるベース電極接
続部２４が帯状に形成されている。そして、そのエミッ
タ領域２３およびベース電極接続部２４に、それぞれ図
示しないエミッタ電極およびベース電極が帯状に設けら
れる。このようなストライプエミッタ構造に形成される
ことにより、エミッタ領域とベース領域との接触面積が
大きくなり、大電流に対応しやすい。しかも、本発明で
は、エミッタ領域２３と平行にｎ+形のベース電極接続
部２４が形成されているため、スイッチングの際ベース
領域に残存する少数キャリアを直ちに消滅させることが
でき、スイッチング速度を早くすることができると共
に、半導体層２１の不純物濃度を必要以上に低くする必
要がなく、消費電力を小さくすることができる。
【００３０】図４は、マルチベース構造の例で、ベース
領域２２の露出部２２Ｅが格子状に配列されて点在して
おり、その他の領域では、ｎ+形のエミッタ領域２３が
半導体基板表面に露出している。そして、ベース領域２
２の各露出部２２Ｅの中心部にｎ+形のベース電極接続
部２４が形成されている。この構造にしても、前述のス
トライプエミッタ構造と同様にベース領域とエミッタ領
域との接触面積を大きくすることができ、大電流に対応
しながら、スイッチング速度を早くすることができると
共に、消費電力を小さくすることができる。
【００３１】図５は、マルチエミッタ構造の例で、ｎ+
形のエミッタ領域２３が格子状に配列されて点在してお
り、その他の領域では、ｐ形のベース領域２３が半導体
基板表面に露出している。そして、エミッタ領域２３に
挟まれるベース領域２２にｎ +形のベース電極接続部２
４がストライプ状に形成されている。このベース電極接
続部２４は、ストライプ状に繋がらなくても、エミッタ
領域２３に隣接する部分だけに形成され、図示しないベ
ース電極により接続されてもよく、さらに縦横のエミッ
タ領域２３に隣接する部分にエミッタ電極接続部２４が
形成されてもよい。この構造にしても、前述のストライ
プエミッタ構造と同様にベース領域とエミッタ領域との
接触面積を大きくすることができ、大電流に対応しなが
ら、スイッチング速度を早くすることができると共に、
消費電力を小さくすることができる。
【００３２】前述の図３〜５に示される例では、ベース
電極接続部２４の形成までしか図示されていないが、た
とえば図６に示されるように、このベース電極接続部２
４に接続されるように設けられるベース電極２６と、エ
ミッタ領域２３に接続されるように設けられるエミッタ
電極２７とが、互いに噛み合う櫛型電極で形成されてい
てもよい。このような互いに噛み合う櫛型形状に形成さ
れることにより、抵抗損なく各エミッタ領域やベース領
域に電気信号を伝達することができる。
【００３３】前述の図３〜５に示されるように、ストラ
イプ構造やマルチベース構造などにすることにより、エ
ミッタ領域とベース領域との接合面積が大きくなり、よ
り一層大電流に対応することができる。しかし、このト
ランジスタのコレクタ電流は、ベース電流を増幅した電
流であり、それぞれのセル（たとえば図４に示されるマ
ルチベース構造の露出部２２Ｅ）のベース電流を大きく
するほど全体のコレクタ電流を大きくすることができ
る。しかし、前述のように、ベース領域にそのベース領
域と異なる導電形のベース電極接続部２４が設けられる
と、その逆方向のｐｎ接合を介してベース電流が流れる
ため、小さな面積の接合部を介してベース電流が流れる
ことになる。そのため、ベース電流を大きくしようとす
ると、この接合部が破壊し、さらなる大電流を得ようと
するとチップ面積を大きくしなければならない。
【００３４】本発明者は、この問題を解決するため、さ
らに鋭意検討を重ねた結果、ベース電極接続部２４とベ
ース領域２２との接合部での破壊が、図７に示されるよ
うに、その接合部の角部Ａに電流が集中して発生するこ
とを見出した。そして、このような局部的なコーナ部Ａ
が形成されないように、全体的に椀状または断面が半円
状になるようにベース電極接続部２４を形成することに
より、部分的に電流が集中しないで、接合部全体に電流
が広がり、結果的にベース電流を多くすることができ、
大電流のトランジスタとすることができることを見出し
た。
【００３５】たとえば図８に図４に示される１個のベー
ス電極接続部２４の平面説明図およびその断面説明図が
示されるように、たとえば１〜３μｍ程度の円形の開口
部３１を数個形成し、そこから拡散することにより形成
すれば、そのｐｎ接合の境界部は、部分的にコーナ部が
形成されないで、全体的に球形の椀形のｐｎ接合が幾つ
も連続的に形成された構造となり、電流の部分的集中を
回避することができる。その結果、小さなｐｎ接合面積
でも充分に大きなベース電流を得ることができ、それに
伴いコレクタ電流の大きい大電流のトランジスタとな
る。
【００３６】図８に示される例では、開口部３１が、直
径０.５〜２μｍ程度、間隔（開口部３１中心間隔）２.
５μｍ程度で、縦横３個づつから拡散深さが１.５μｍ
程度に形成された結果、ベース電極接続部２４の大きさ
が８μｍ×８μｍ程度（ベース領域２２Ｅは１２μｍ×
１２μｍ程度）で、そのｐｎ接合部が椀形形状に形成さ
れている。しかし、ベース電極接続部２４の表面積が小
さい場合には、たとえば図９（ａ）に示されるように、
直径３μｍ程度の１個の開口部３１から１.５μｍ程度
の拡散をすることにより、直径６μｍ程度のベース電極
接続部２４とすることもできる。
【００３７】この場合、開口部３１にコーナ部が形成さ
れると、その部分に集中する電流により破壊しやすいた
めコーナ部が形成されない円形に近い形状であることが
好ましい。また、開口部３１の直径が拡散深さに対して
あまり大きいと、拡散後のｐｎ接合部は、開口部に相当
する部分は平面になり、その周囲に拡散による球面が形
成されるため、平面部の面積に対して球面部の面積が相
対的に小さくなり、従来の電流集中の問題が発生する。
そのため、開口部３１の直径は拡散深さの２倍程度以下
であることが好ましい。すなわち、ベース電極接続部２
４は、拡散深さの２倍程度以下の直径を有する円形など
のコーナ部を有しない形状の開口部から拡散により形成
されたものであれば、ベース電流を増やすことができ、
コレクタ電流を増やすことができる。
【００３８】図８に示される例では、各開口部３１から
の拡散領域が相当部分オーバラップするように拡散され
たが、図９（ｂ）に平面および断面の説明図が示される
ように、オーバラップする部分が極力小さくなるように
開口部３１の間隔を広げて表面で繋がるように形成する
こともできる。
【００３９】さらに、図３に示されるように、ストライ
プエミッタ構造の場合には、ベース電極接続もストライ
プ状に形成されるため、図９（ｃ）にベース電極接続部
２４の一部断面の斜視説明図および平面説明図が示され
るように、断面が円弧状で、ストライプ状に形成されて
もよい。この場合、その端部は図９（ｃ）の平面説明図
（右図）に示されるように、円弧形状に形成されること
が、局部的なコーナ部が形成されないため好ましい。ま
た、図９（ｃ）に示される例では、１本のかまぼこ状に
形成されているが、２本以上のかまぼこ状が重なるよう
に形成することもできる。
【００４０】図９（ａ）に示される構造にしたもの
（Ｐ）のコレクタ電流ＩCに対するコレクタ・エミッタ
間飽和電圧ＶCE(sat)およびコレクタ電流ＩCに対する電
流増幅率ｈFEを、従来の四角い開口部で６μｍ×６μｍ
の断面積に形成したもの（Ｑ）と対比して、図１０に示
す。図１０から明らかなように、従来構造（Ｑ）では、
コレクタ電流が０.１Ａ以上になると、コレクタ・エミ
ッタ間飽和電圧が上昇してコレクタ電流が流れにくくな
ることを、また、電流増幅率が急激に低下して、ベース
電流が急激に流れなくなることを示しているのに対し、
本願発明（Ｐ）では、それが改善されていることをそれ
ぞれ示している。
【００４１】図１１は、前述のトランジスタ構造がベー
スにツェナーダイオードを接続したのと同じ構造になる
ことを利用して、２素子を１パッケージとした過電圧保
護回路を構成する例を示す図である。すなわち、前述の
ベース電極接続部がツェナーダイオードとして機能し、
図１１（ａ）に示される第１のトランジスタＴＲ１のベ
ースにツェナーダイオードＺＤが接続された構造にな
る。そのコレクタＣ１に第２のトランジスタＴＲ２のベ
ースを接続し、図１１（ａ）に示されるように、第１の
トランジスタＴＲ１のベース端子Ｂ１（ツェナーダイオ
ードの陰極端子；以下、ツェナーベースという）および
コレクタ端子Ｃ１、第２のトランジスタのコレクタ端子
Ｃ２をそれぞれ抵抗Ｒを介して電源ラインＶCCに接続す
ることにより過電圧保護回路を形成することができる。
【００４２】この回路の動作説明をすると、電源ライン
ＶCCにツェナーダイオードＺＤのブレークダウン電圧よ
り低い電圧が入力されている場合は、ベース電流が流れ
ないため、第１のトランジスタＴＲ１がオンにならず、
第２のトランジスタＴＲ２のベースに電圧が印加される
ため、第２のトランジスタＴＲ２が動作して、その出力
端子ＯＵＴに電源電圧が出力される。一方、電源ライン
ＶCCにサージなどの大きな電圧が印加されると、第１の
トランジスタＴＲ１がオンになり、第２のトランジスタ
ＴＲ２はオフになり、出力端子ＯＵＴに出力されない。
その結果、出力側に接続される回路が過電圧から保護さ
れる。
【００４３】この回路が第１のトランジスタＴＲ１と第
２のトランジスタＴＲ２との２個で形成されるため、図
１１（ｂ）に示されるように、ディスクリートで２個素
子として通常用いられるリードフレームを用いて、１パ
ッケージで過電圧保護回路を形成することができる。図
１１（ｂ）において、３２が第１トランジスタＴＲ１の
ツェナーベースリード（Ｂ１）、３３がコレクタリード
（Ｃ１）、３４がエミッタリード（Ｅ１）、３５が第２
トランジスタＴＲ２のコレクタリード（Ｃ２）、３６が
エミッタリード（Ｅ２）である。これを回路図で書く
と、図１１（ｃ）に示されるようになるが、図１１
（ｄ）に示されるように、それぞれの素子を接続しない
で１個のパッケージに封入し、第２のトランジスタＴＲ
２のベースＢ２を外出しにすることもできる。
【００４４】図１２は、同様の過電圧保護回路を第２の
トランジスタに代えてＭＯＳＦＥＴを第１トランジスタ
のコレクタにそのゲートＧが接続されるように構成し、
前述と同様にディスクリートの２素子用パッケージに封
入したものである。その他の構成およびその動作は図１
１に示される例と同様で、その説明を省略する。この場
合の等価回路図は図１２（ｂ）に示されるようになり、
ＭＯＳＦＥＴのドレイン端子Ｄおよびソース端子Ｓがリ
ード３５、３６により導出される。この場合も図１２
（ｃ）に示されるように、ゲート端子Ｇを外出しにし
て、パッケージの外で接続できる構造にすることもでき
る。
【００４５】前述の各例では、ｎｐｎトランジスタ構造
であったが、ｐｎｐトランジスタでも同様であることは
いうまでもない。この場合、トランジスタに内蔵される
ツェナーダイオードも前述と逆向きになる。また、各図
で半導体基板２１ａが省略して薄く書かれているが、実
際には１０倍程度以上厚いことはいうまでもない。さら
に、リードフレームのリードピンとトランジスタの電極
との関係も、前述の例には限定されない。
【００４６】
【発明の効果】本発明によれば、バイポーラトランジス
タのスイッチング速度を早くしながら、高耐圧で消費電
力を小さくすることができる。さらに、本発明の構造を
採用することにより、小さなチップで、容量などが存在
せずスピードの速いデジタルトランジスタなどの電圧駆
動型バイポーラトランジスタを実現することができる。
【００４７】さらに、ストライプエミッタ構造や、マル
チベース構造、マルチエミッタ構造にすることにより、
エミッタ領域とベース領域との接合面積が増えて大電流
化が可能となり、さらにベース電極接続部をコーナ部が
形成されないように、拡散深さの２倍以下の開口部から
拡散させて、接合部を椀形形状または断面が円弧形状に
なるように形成されることにより、より一層大電流が得
られる。
【００４８】さらに、前述のベース電極接続部がツェナ
ーダイオードとして機能するため、ベースにツェナーダ
イオードを接続するのと同じ機能のトランジスタが１個
のチップで形成でき、さらにバイポーラトランジスタま
たはＭＯＳＦＥＴを接続することにより、２個素子で過
電圧保護回路を形成することができる。その結果、３個
の素子を内蔵する必要がなく、従来のディスクリートで
用いられている２個素子用のパッケージを使用してＬＳ
Ｉなどでは得られない大電力用の過電圧保護回路を１パ
ッケージで得ることができる。
【図面の簡単な説明】
【図１】本発明によるバイポーラトランジスタ構造を有
する半導体装置の一実施形態を説明する図である。
【図２】図１に示される半導体装置の等価回路を示す図
である。
【図３】本発明をストライプエミッタ構造の半導体装置
に用いた例の説明図である。
【図４】本発明をマルチベース構造の半導体装置に用い
た例の説明図である。
【図５】本発明をマルチエミッタ構造の半導体装置に用
いた例の説明図である。
【図６】図３〜５の電極を形成する場合のパターン例を
示す図である。
【図７】ベース電極接続部からベース領域に電流が流れ
る際の電流がコーナ部に集中する様子を説明する図であ
る。
【図８】本発明によるベース電極接続部の構造を説明す
る図である。
【図９】本発明によるベース電極接続部構造の他の例を
示す図である。
【図１０】図９（ａ）に示される構造のトランジスタ特
性を図４に示される構造と対比して示す図である。
【図１１】本発明のトランジスタを用いて２素子により
過電圧保護回路を１パッケージで構成する例の説明図で
ある。
【図１２】本発明による過電圧保護回路の他の実施形態
を示す図である。
【図１３】従来のバイポーラトランジスタの構造例を示
す断面説明図である。
【図１４】従来のバイポーラトランジスタをスイッチン
グ素子として使用した場合およびデジタルトランジスタ
として使用する場合の回路例をそれぞれ示す図である。
【符号の説明】
２１ 半導体層（コレクタ領域） ２２ ベース領域 ２３ エミッタ領域 ２４ ベース電極接続部 ２６ ベース電極 ２７ エミッタ電極 ２８ コレクタ電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/06 29/861

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 コレクタ領域とする第１導電形半導体層
    と、該第１導電形半導体層に設けられる第２導電形領域
    からなるベース領域と、該ベース領域内に設けられる第
    １導電形領域からなるエミッタ領域と、前記ベース領域
    に設けられる第１導電形領域からなるベース電極接続部
    と、該ベース電極接続部の表面に設けられるベース電極
    と、前記エミッタ領域および前記コレクタ領域にそれぞ
    れ電気的に接続して設けられるエミッタ電極およびコレ
    クタ電極とを含むバイポーラトランジスタ構造を有する
    半導体装置。
  2. 【請求項２】 前記エミッタ領域がストライプ状に複数
    本形成され、該複数本のエミッタ領域間のベース領域に
    前記ストライプに沿って前記ベース電極接続部が形成さ
    れてなる請求項１記載の半導体装置。
  3. 【請求項３】 前記ベース領域が、前記エミッタ領域内
    に格子状に露出するように形成され、該格子状に露出す
    るベース領域のそれぞれに前記ベース電極接続部が形成
    されてなる請求項１記載の半導体装置。
  4. 【請求項４】 前記エミッタ領域が、前記ベース領域内
    に格子状に露出するように形成され、該露出するエミッ
    タ領域の隣接する前記ベース領域に前記ベース電極接続
    部が形成されてなる請求項１記載の半導体装置。
  5. 【請求項５】 前記ベース電極接続部が、拡散深さの２
    倍以下の直径を有する円形開口部、または前記拡散深さ
    の２倍以下の幅で、かつ、端部が該幅を直径とする円弧
    を有する細長部からの拡散により形成されてなる請求項
    １、２、３または４記載の半導体装置。
  6. 【請求項６】 前記エミッタ領域に接続されるエミッタ
    電極と、前記ベース電極接続部に接続されるベース電極
    とが、交互に噛み合う櫛歯状に形成されてなる請求項
    ２、３、４または５記載の半導体装置。
  7. 【請求項７】 請求項１記載の半導体装置において、前
    記ベース電極接続部の不純物濃度を調整することによ
    り、前記ベース領域とのｐｎ接合において、所望の電圧
    でブレークダウンするツェナーダイオードを形成し、ト
    ランジスタのベースにツェナーダイオードが直列に内蔵
    された構造のトランジスタ。
  8. 【請求項８】 請求項７記載のトランジスタと、該トラ
    ンジスタのコレクタまたはエミッタにベースが接続され
    る第２のトランジスタとが１個のパッケージに内蔵され
    てなる過電圧保護素子。
  9. 【請求項９】 請求項７記載のトランジスタと、該トラ
    ンジスタのコレクタまたはエミッタにゲートが接続され
    るＭＯＳトランジスタとが１個のパッケージに内蔵され
    てなる過電圧保護素子。
JP2000387465A 2000-06-05 2000-12-20 半導体装置 Pending JP2002064106A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000387465A JP2002064106A (ja) 2000-06-05 2000-12-20 半導体装置
US09/873,412 US6674147B2 (en) 2000-06-05 2001-06-05 Semiconductor device having a bipolar transistor structure

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-168063 2000-06-05
JP2000168063 2000-06-05
JP2000387465A JP2002064106A (ja) 2000-06-05 2000-12-20 半導体装置

Publications (1)

Publication Number Publication Date
JP2002064106A true JP2002064106A (ja) 2002-02-28

Family

ID=26593344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000387465A Pending JP2002064106A (ja) 2000-06-05 2000-12-20 半導体装置

Country Status (2)

Country Link
US (1) US6674147B2 (ja)
JP (1) JP2002064106A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11948866B2 (en) 2020-11-04 2024-04-02 Rohm Co., Ltd. Semiconductor device

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4031640B2 (ja) * 2001-12-13 2008-01-09 ローム株式会社 半導体装置
US6998818B2 (en) * 2003-05-03 2006-02-14 Motorola, Inc. Charging circuit with two levels of safety
GB0318146D0 (en) * 2003-08-02 2003-09-03 Zetex Plc Bipolar transistor with a low saturation voltage
JP4808044B2 (ja) * 2006-02-24 2011-11-02 ルネサスエレクトロニクス株式会社 半導体バルク抵抗素子および半導体バルク抵抗素子を有するモジュール
WO2009057003A1 (en) * 2007-11-01 2009-05-07 Nxp B.V. Bipolar transistor with reduced thermal and shot noise level
US7932582B2 (en) * 2008-06-18 2011-04-26 National Semiconductor Corporation Compact dual direction BJT clamps
US20160277017A1 (en) * 2011-09-13 2016-09-22 Fsp Technology Inc. Snubber circuit
CN103811540B (zh) * 2012-11-15 2016-08-10 上海华虹宏力半导体制造有限公司 锗硅hbt晶体管及其版图结构和其制造方法
JP6281297B2 (ja) * 2014-01-27 2018-02-21 株式会社リコー フォトトランジスタ、及び半導体装置
US9997510B2 (en) * 2015-09-09 2018-06-12 Vanguard International Semiconductor Corporation Semiconductor device layout structure
JP6838504B2 (ja) * 2017-06-16 2021-03-03 富士電機株式会社 半導体装置および半導体回路装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60263461A (ja) * 1984-06-11 1985-12-26 Nec Corp 高耐圧縦形トランジスタ装置およびその製造方法
JPH05121425A (ja) * 1991-10-30 1993-05-18 Fuji Electric Co Ltd バイポーラ静電誘導トランジスタ
US5756387A (en) * 1994-12-30 1998-05-26 Sgs-Thomson Microelectronics S.R.L. Method for forming zener diode with high time stability and low noise
US5723897A (en) * 1995-06-07 1998-03-03 Vtc Inc. Segmented emitter low noise transistor
JPH0955471A (ja) * 1995-08-10 1997-02-25 Denso Corp サージ保護回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11948866B2 (en) 2020-11-04 2024-04-02 Rohm Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US20020024114A1 (en) 2002-02-28
US6674147B2 (en) 2004-01-06

Similar Documents

Publication Publication Date Title
JP2002064106A (ja) 半導体装置
JP3713490B2 (ja) 半導体装置
US6891250B1 (en) Semiconductor device with bipolar transistor
JPH0465552B2 (ja)
JPH06104459A (ja) 半導体装置
JP2003060059A (ja) 保護回路および保護素子
JPS6221261A (ja) 駆動要素
JPH0712045B2 (ja) 電流検出素子
JP2000040788A (ja) 半導体装置
JP4031640B2 (ja) 半導体装置
US6897546B1 (en) Semiconductor device including a functional element having a PN junction
JP2833913B2 (ja) バイポーラ集積回路装置
JPS6060753A (ja) 半導体装置
JPH0364955A (ja) 半導体集積回路装置
JP3128958B2 (ja) 半導体集積回路
JP2665820B2 (ja) ラテラルトランジスタ
JP2004087555A (ja) ショットキーバリアダイオード
JPH01298766A (ja) 半導体装置
JPH0513688A (ja) 半導体装置
JPS6116569A (ja) 半導体集積回路装置
JPH0779164B2 (ja) 半導体装置
JPH07312427A (ja) ダイオード
JPS61150383A (ja) 半導体装置
JPH11186282A (ja) 半導体装置
JPS62109353A (ja) 半導体集積回路