JPH06169087A - ショットキーバリアダイオード - Google Patents

ショットキーバリアダイオード

Info

Publication number
JPH06169087A
JPH06169087A JP4307385A JP30738592A JPH06169087A JP H06169087 A JPH06169087 A JP H06169087A JP 4307385 A JP4307385 A JP 4307385A JP 30738592 A JP30738592 A JP 30738592A JP H06169087 A JPH06169087 A JP H06169087A
Authority
JP
Japan
Prior art keywords
diode
semiconductor region
diode layer
layer
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4307385A
Other languages
English (en)
Other versions
JP2809253B2 (ja
Inventor
Tomoyuki Yamazaki
智幸 山崎
Naoki Kumagai
直樹 熊谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP4307385A priority Critical patent/JP2809253B2/ja
Priority to US08/129,399 priority patent/US5430323A/en
Priority to GB9320158A priority patent/GB2271882B/en
Priority to DE4333618A priority patent/DE4333618C2/de
Publication of JPH06169087A publication Critical patent/JPH06169087A/ja
Application granted granted Critical
Publication of JP2809253B2 publication Critical patent/JP2809253B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】電力用に適する高耐圧，大電流のショットキー
バリアダイオードのオフ動作時のスイッチング損失を減
少させる。 【構成】ｎ形の半導体領域２と，ｐ形の第１ダイオード
層３と、それよりも深く拡散されたｐ形の第２ダイオー
ド層４と，ダイオード層３と４の間の半導体領域２の上
側に配設したゲート６と，第１ダイオード層３と接続し
半導体領域２の表面とショットキー接合を形成するバリ
ア膜20とからショットキーバリアダイオードを構成し、
制御端子Ｇに与えるゲート電圧Vgによって両ダイオード
層３と４を相互に接続または分離可能にしておき、オン
状態で両ダイオード層３と４を接続し、第２ダイオード
層４を直前に切り離して空乏層領域DZ内のキャリア数を
減らした上でダイオードをオフ動作させることにより、
逆方向電流Irを減少させ逆回復時間Trを短縮してスイッ
チング損失を減少させる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は電力用に適したショット
キーバリアダイオードに関する。
【０００２】
【従来の技術】周知のように、ショットキーバリアダイ
オードは順方向電圧が低く高速動作が可能な特長があり
大電流用に適するが、漏れ電流が多くて高耐圧用には適
しない欠点があるので、従来からこれに pin形ダイオー
ドがもつ高耐圧特性を加味してその耐圧を改善する試み
が種々なされている。以下、図６と図７を参照してその
代表的な従来例を説明する。
【０００３】図６(a) は参考のためにショットキーバリ
アダイオードの最も簡単な構造例を示し、ウエハないし
チップ10のｎ形の半導体基板１の表面に接するクローム
等のバリアメタルとふつうはアルミ等の金属の複合膜で
あるバリア膜20が付けられ、裏面側の高不純物濃度のｎ
形の接続層1aにアルミの電極膜８が付けられている。こ
れをバリア膜20を正側端子, 電極膜８を負側端子として
導通させた時の順方向電圧は非常に低いが、逆方向バイ
アスを掛けた時は前述のように漏れ電流が多くなるので
高耐圧用に適しない。
【０００４】図６(b) に示す従来例ではこれに pinダイ
オードの高耐圧特性が加味される。チップ10のｎ形基板
１の上に同じｎ形でエピタキシャル層２を成長させ、こ
れを抵抗性の半導体領域としてその表面に複数個のｐ形
のダイオード層３を相互間に間隔をもたせて拡散して、
バリア膜20をダイオード層３と導電接続するとともに半
導体領域２との間にショットキー接合を形成させる。ダ
イオード層３の深さとそれらの相互間隔を適切に設定す
ることにより、逆方向電圧が掛かった時にダイオード層
３から空乏層DZを半導体領域２の表面部に広がらせ、ピ
ンチオフ状態とすることにより逆漏れ電流を減少させて
耐圧を向上する。
【０００５】この図６(b) のショットキーバリアダイオ
ードでは、ｉ形層はないが抵抗性の半導体領域２の空乏
層が広がる部分がその役目を果たし、 pinダイオードと
同じような逆方向電圧特性が得られる。動作速度は図６
(a) の場合より低下しやすいので、 pinダイオードと同
様に白金等のライフタイムキラーを半導体領域２内に導
入して動作を高速化させるのが通例である。しかし、よ
く知られているように順方向電圧がこの動作速度とトレ
ードオフの関係にあって、動作速度を上げると順方向電
圧が増加する問題がある。
【０００６】図７(a) のSPiN形と呼ばれるダイオードで
はこの点を解決するためにショットキーバリア形に pin
形の特長を組み合わせる。図のようにその構造は図６
(b) と同様であるがダイオード層３の図の左右方向の幅
がそれより広げられる。これによりｎ形の半導体領域２
内の電子ｅの流れが大きく湾曲して半導体領域２のダイ
オード層３の底の中央部の下側部の電位が下がるので、
ダイオード層３と半導体領域２の間のpn接合が順方向に
バイアスされ、このため図示のようにホールｈがダイオ
ード層３から半導体領域２に注入される。
【０００７】このホールｈが注入される半導体領域２内
のダイオード層３の下の領域MZ内でいわゆる伝導度変調
作用によってキャリア数が大幅に増加し、これが電流に
寄与するのでダイオードの見掛けの抵抗, 従ってオン状
態の順方向電圧が減少する。このダイオードのオフ時に
空乏層DZがダイオード層３の相互間の半導体領域２の表
面部に広がるのは図６(b) の場合と同じである。すなわ
ち、図７(a) のSPiN形ダイオードは高耐圧用に適し、か
つその動作の高速化に伴う順方向電圧の増加を広幅に形
成されたダイオード層３の下の半導体領域２の領域MD内
に起きる伝導度変調作用によって抑えることができる。
【０００８】
【発明が解決しようとする課題】以上のように、ショッ
トキーバリア形に pin形の特長を加味してダイオードの
耐圧を向上させ、さらに伝導度変調作用を利用してその
動作速度と順方向電圧のバランスをとることができる
が、高耐圧化のためには pin形と同様にそのオフの状態
で半導体領域２内に空乏層DZを広がらせる必要があるた
めに、ダイオードのオンの状態からこのオフ状態に変化
するまでの過渡的ないわゆる逆回復動作中にいわばスイ
ッチング損失である電力損失の発生が避けられない。
【０００９】図７(b) にこの様子を同図(a) のダイオー
ドがオン状態からオフ状態に変わるまでの電圧Ｖと電流
Ｉの波形で示す。電圧Ｖは低いオン電圧Vnからダイオー
ドが接続された回路条件等に依存する過渡電圧Vtを経て
逆方向電圧Vrに変化するが、この間に空乏層DZが広がり
安定なオフ状態になるまでに逆回復時間Trを要する。こ
の時間内に電流Ｉは大なオン電流から０に変化するが、
空乏層DZが広がる切るまでの過渡状態で電荷移動に基づ
くいわゆる変位電流が流れるので、これが図の逆方向電
流Irとなってこれと過渡電圧Vtとの積の時間的積分がダ
イオードのオンからオフへのスイッチング動作に伴う電
力損失になる。
【００１０】このスイッチング損失はもちろんダイオー
ドのオンオフのつど発生し、それが接続される回路条件
によっても若干異なるが使用回路の周波数に比例して非
常に大きくなるので、この種のダイオードが折角もつ高
速動作性能を生かし切れずに適用可能な周波数が高周波
損失のために制約されているのが実情である。かかる現
状に鑑み、本発明はショットキーバリアダイオードの特
長を活かしながらその逆回復時のスイッチング損失を減
少させることを目的とする。
【００１１】
【課題を解決するための手段】本件の第１発明のショッ
トキーバリアダイオードでは、一方の導電形の半導体領
域と、その表面から拡散した他方の導電形の第１ダイオ
ード層と、それと導電接続しかつその一方側の半導体領
域の表面とショットキー接合を形成するように設けたバ
リア膜と、第１ダイオード層の他方側の半導体領域の表
面から第１ダイオード層より深く拡散した他方の導電形
の第２ダイオード層と、両ダイオード層相互間の半導体
領域の上側に配設したゲートとを設け、バリア膜と半導
体領域の裏面側から１対の主端子を導出するとともにゲ
ートからその下側の半導体領域の表面のチャネルを制御
する制御端子を導出し、オン状態でチャネルを導通さ
せ,かつチャネルを非導通状態にした上でオフ状態にす
ることによって上述の目的を達成する。この第１発明が
もつ効果を一層高める上では半導体領域の内部に第２ダ
イオード層と連続した同じ導電形の埋込層を第１ダイオ
ード層を下側からほぼ覆うように設けるのが有利であ
る。
【００１２】本件の第２発明では、第１発明のように第
２ダイオード層を第１ダイオード層よりもとくに深く拡
散することなく、第１ダイオード層の他方側の周縁を除
いてそれを下側から覆うように半導体領域よりも高い不
純物濃度で拡散された一方の導電形のウエルを設ける構
成とする。さらに第３発明では、第１ダイオード層は半
導体領域の表面から拡散するが、第２ダイオード層を半
導体領域内の第１ダイオード層の下方にそれに対応する
パターンに埋め込み拡散で作り込み、第１ダイオード層
の表面から溝を第２ダイオード層に達するまで掘り込
み、この溝の中にゲートを絶縁膜を介して充填するよう
に作り込む構成とする。
【００１３】なお、上記の第１〜第３発明のいずれで
も、バリア膜の半導体領域とショットキーバリア接合を
形成する部分に通例のクロームやチタン等の金属を用
い、かつ通常は半導体領域をｎ形に，第１と第２ダイオ
ード層をｐ形にすることでよい。数百Ｖのダイオード耐
圧を要する場合には半導体領域を比抵抗が数十Ωcm以上
のかなり高抵抗性とするのがよい。また、第１および第
２ダイオード層の相互間の半導体領域の表面部に形成す
るゲート下のチャネルは数μｍ以下と短くしてそのオン
抵抗を減少させるのが有利であり、このチャネルをダイ
オードのオフ動作に先立って非導通状態とする時間は数
十nS程度に設定するのがよい。
【００１４】
【作用】本件の第１〜第３発明のいずれも従来の pinや
SPiN形におけるダイオード層のかわりに第１および第２
ダイオード層を設け、前者に高耐圧化のために空乏層を
広がらせる作用を，後者に順方向電圧を減少させるため
伝導度変調を起こさせる作用をそれぞれ分担させ、かつ
両者間をゲート制御により接続または切り離せるように
しておき、オン状態では第１ダイオード層に第２ダイオ
ード層を接続してその下側の半導体領域内の伝導度変調
を維持させて順方向電圧を低めるが、オフ動作直前に第
２ダイオード層を第１ダイオード層から分離して伝導度
変調作用を停止させ、逆回復時に空乏層を広げるべき領
域内のキャリア数を減らしておいた上でオフ動作をさせ
ることによりショットキーバリアダイオードの逆回復動
作を速めてスイッチング損失を減少させるものである。
【００１５】以下、第１発明について図１を参照しなが
らこの作用を説明する。図１(a) はショットキーバリア
ダイオードの単位構造を示し、実際には図示の構造が図
２に示すよう図の左右方向に対称的に繰り返される。チ
ップ10の基板１の上の半導体領域２はふつう図のように
ｎ形で、その表面から第１ダイオード層３とそれより深
い第２ダイオード層４がｐ形で拡散され、両層間の狭い
半導体領域２の上側にゲート絶縁膜５を介してゲート６
が配設される。バリア膜20は半導体領域２とはショット
キーバリア接合を形成し, 第１ダイオード層３とは導電
接続するように設けられ、このバリア膜20からダイオー
ドの正側の主端子Ｐが，半導体領域１の下側の基板１に
導電接続する電極膜８から負側の主端子Ｎが，ゲート６
から制御端子Ｇがそれぞれ導出される。
【００１６】ｐ形の第１，第２ダイオード層３，４と両
層に挟まれたｎ形の半導体領域２の表面部とその上側の
ゲート６とからなる電界効果トランジスタはｐチャネル
形であり、制御端子Ｇを正側の主端子Ｐに対し負の電位
に置いたときオンして両ダイオード層３と４を相互に接
続し、同電位に置きまたは図１(b) に示す正のゲート電
圧Vgを掛けた時にオフして両者を切り離す。本発明では
ダイオードのオン時にこのトランジスタをオン状態にし
て第２ダイオード層４に正側主端子Ｐの電位を掛ける。
このとき、第２ダイオード層４の方が深く拡散されてい
るので、下側の半導体領域２へのホールｈの注入はこの
第２ダイオード層４から起き、その下の領域MZ内の伝導
度変調作用により電子ｅ等の電流が正側主端子Ｐの方に
流れる。このオン状態ではダイオードは図１(c) の低い
順方向電圧Vnで導通するが、第１ダイオード層３はほぼ
遊んでいる状態にある。
【００１７】本発明ではダイオードがオフ動作する直
前, 図１(b) にτで示す数十nS程度の短時間前にゲート
電圧Vgを与えて第２ダイオード層４を第１ダイオード層
３から切り離す。これにより第２ダイオード層４の下の
半導体領域２の電位が上がってホールの注入がなくなる
ので伝導度変調作用が停止し、電流に伴うキャリア移動
等により空乏層領域DZを含めて半導体領域２内のキャリ
ア濃度が下がる。本発明ではこの空乏層領域DZ内のキャ
リア数が少ない状態でダイオードがオフ動作するので、
キャリアの変位電流である図１(c) の逆方向電流Irが従
来よりも減少し、これが流れる逆回復時間Trも従来より
短くなる。
【００１８】なお、第２ダイオード層４の切り離し後は
伝導度変調作用がなくなるのでダイオードの順方向電圧
Vnが図１(c) に示すよう短時間τ内だけ上昇するが、こ
れに応じ電流Ｉが減少して空乏層領域DZ内のキャリア数
がオフ動作開始前に下がる。以上の動作により本発明に
よるダイオードでは逆方向電流Irが従来の半分以下にま
で減少し、かつ逆回復時間Trも短くなるので電圧Ｖが逆
方向電圧Vrに静定するまでの過渡電圧Vtと逆方向電流Ir
との積の時間的積分であるスイッチング損失が従来の数
分の１程度にまで減少する。
【００１９】
【実施例】以下、図を参照して本件発明の実施例を説明
する。図２は図１に対応する第１発明によるショットキ
ーバリアダイオードの構造例, 図３はその異なる構造
例,図４は第２発明によるショットキーバリアダイオー
ドの構造例, 図５は第３発明によるショットキーバリア
ダイオードの構造例をそれぞれ示すそれらの一部拡大断
面図であり、これらのいずれのにも前に説明した図６や
図７に対応する部分に同じ符号が付けられている。
【００２０】第１発明を示す図２のｎ形の半導体基板１
上に成長させるエピタキシャル層であるｎ形の半導体領
域２はダイオード耐圧が200V以上の場合は比抵抗が数十
Ωcm以上, 例えば60〜150 Ωcmのかなり高抵抗性としそ
の厚みは数十μｍとするのがよい。その表面から拡散す
るｐ形の第１ダイオード層３と第２ダイオード層４の不
純物濃度はいずれも例えば1015原子／cm3 とし、前者を
例えば１μｍの深さの３μｍの幅に, 後者をそれよりも
深い数μｍの深さの数μｍの幅にそれぞれ拡散するのが
よい。両層の間隔である電界効果トランジスタのチャネ
ル長はそのオン抵抗を減少させるため極力短く, 例えば
１〜２μｍとするのが望ましい。なお、実際のダイオー
ド用のチップ10では図のような構造が必要な電流容量に
応じ図の左右方向に数〜数十回繰り返される。
【００２１】第１および第２ダイオード層３, ４の相互
間の半導体領域２の上側にごく薄いゲート酸化膜５を介
し多結晶シリコンのゲート６を配設した後、その全面を
覆うよう燐シリケートガラス等の層間絶縁膜７を成膜し
かつフォトエッチングにより窓を開口する。次にクロー
ムやチタン等のバリアメタルとアルミ等との複合膜であ
るバリア膜20を全面に成膜して、窓の中で半導体領域２
とショットキーバリア接合を形成させるとともに第１ダ
イオード層３と導電接続する。また、裏面側に電極膜８
を成膜して図示の完成状態とする。なお、ゲート６用の
図１(a) の制御端子Ｇは図示の断面以外の個所から導出
される。この図２の構造のダイオードの動作は前に図１
を参照して説明したとおりである。
【００２２】しかし、このダイオード構造では図１から
わかるようにオンの状態で第２ダイオード層４の下の伝
導度変調領域MZから空乏層領域DZへの電子ｅ等のキャリ
アが第１ダイオード層３に若干まとい付き気味に流れや
すく、この流路内の電位降下により第１ダイオード層３
から半導体領域２へのホール注入が完全にはなくならな
い。図３に示す実施例はこの点を改善するもので、第２
ダイオード層４と同じｐ形の埋込層4aをそれと接続して
設け、図示のように第１ダイオード層３を下側からほぼ
覆うようにする。このために、基板１上に下側のエピタ
キシャル層2aを成長させ、埋込層4aを拡散した上で上側
のエピタキシャル層2bを成長させ、第２ダイオード層４
を埋込層4aに接続するように深く拡散する。
【００２３】この図３の構造では埋込層4aの下側の半導
体領域2a内で伝導度変調が起こり、キャリアはこの伝導
度変調領域MZから第１ダイオード層３の相互間にある空
乏層領域DZに直接に流れる。従って、この実施例ではオ
フ動作直前に第２ダイオード層４を切り離した状態でも
第１ダイオード層３からのホール注入が起きず、その下
側の半導体領域2b内に伝導度変調作用が起きないので逆
回復電流を減少させる本発明の効果を一層高めることが
できる。
【００２４】図４に示す第２発明によるショットキーバ
リアダイオードは、第１ダイオード層３，第２ダイオー
ド層４，ゲート６，バリア膜20等の配置は前の図２の構
造とほぼ同じであるが、第２ダイオード層４が第１ダイ
オード層３と同じ深さに拡散され、かつ第１ダイオード
層３を下側からほぼ覆うｎ形のウエル3aが設けられる点
が異なる。この第２発明では第１と第２ダイオード層３
と４は同じ深さでよいので、それらをゲート６をマスク
ないしその一部に利用する不純物の同時イオン注入と同
時熱拡散により作り込むのがよい。ウエル3aは第１ダイ
オード層３より１〜２μｍ程度深くそれとは逆のｎ形で
1015原子／cm3 程度以上の不純物濃度で拡散し、かつ図
示のように第１ダイオード層３の第２ダイオード層４側
の周縁と重ならないパターンで作り込むようにする。
【００２５】この図４の構造のショットキーバリアダイ
オードでも、オン時にはゲート６の下側のチャネルを導
通状態にして第２ダイオード層４の下側の半導体領域２
内で伝導度変調を起こさせて順方向電圧を低減する。こ
の際、伝導度変調領域MZからバリア膜20に向けて流れる
電流が図のように第１ダイオード層３の下を横方向に通
るが、半導体領域２より高不純物濃度で比抵抗が小さい
ｎ形のウエル3aが第１ダイオード層３を下側から覆って
いるので、それからのホールの注入はほとんど発生しな
い。次に、オフ動作の直前にゲート６の下側のチャネル
を非導通状態にすると、第２ダイオード層４が第１ダイ
オード層３から切り離されるので、その直後にホールが
半導体領域２に注入されても第２ダイオード層４の電位
がすぐに半導体領域２と同じになって注入が止まる。こ
れにより、半導体領域２の伝導度変調作用が停止してそ
の内部のキャリア数が減少した状態でショットキーバリ
アダイオードがオフ動作するのでその逆回復電流が減少
する。
【００２６】図５に示す第３発明によるショットキーバ
リアダイオードでは第２ダイオード層４を埋込層とする
ので、チップ10用のｎ形の基板１上にｎ形のエピタキシ
ャル層2aを数十μｍの所定厚みに成長させて、その表面
に埋込層としてのｐ形の第２ダイオード層４を拡散した
後にｎ形のエピタキシャル層2bを数μｍ程度の厚みに成
長させてチップ10用のウエハとする。次に、その表面の
第２ダイオード層４に対応する部分にｐ形の第１ダイオ
ード層３をそれとほぼ同じパターンで拡散した後に、そ
の表面から溝6aを第２ダイオード層４に達するまで数μ
ｍ幅のトレンチ状に図のように掘り込み、かつその溝面
にゲート絶縁膜５を被覆する。
【００２７】この第３発明ではこの溝6a内にゲート６を
作り込むので、ついでチップ10用のウエハの溝6a内を含
む全面に多結晶シリコンを成長させた後に、いわゆるエ
ッチバック法によりゲート６用の溝6a内の部分を除いて
チップ10の表面上から多結晶シリコンを除去する。さら
に、ゲート６を覆うように酸化膜等の層間絶縁膜７を付
けた後に、表面側にバリア膜20を第１ダイオード層３と
導電接続しその周囲の半導体領域2bとショットキーバリ
ア接合を形成するように成膜し、かつ裏面側に電極膜８
を成膜して図示の完成状態とする。この状態では第１ダ
イオード層３と第２ダイオード層４の間の溝6a内のゲー
ト６とゲート絶縁膜５を介して対向する半導体領域2bの
表面に電界効果トランジスタのチャネルが形成される。
【００２８】図５の構造のショットキーバリアダイオー
ドでも動作は第１発明や第２発明の場合と同様であり、
チャネルを導通させるオン時には第２ダイオード層４の
下の半導体領域2aが伝導度変調領域MZになり、そこから
バリア膜20に向う電流は図のように第１ダイオード層３
の側方を流れるので、図３の場合と同様にそれによる半
導体領域2bへのホールの注入はほぼ皆無である。オフ動
作の直前にチャネルを非導通状態にして伝導度変調領域
MZ内のキャリア数を減少させてオフ時の逆回復電流を減
少させるのも同じである。この第３発明では、溝6aを切
ってゲート６をその中に作り込むために工程数は増える
が、図からわかるようにゲート６の作り込みに要するチ
ップ面積を減少させることができる。
【００２９】
【発明の効果】以上のとおり本発明のショットキーバリ
アダイオードでは、ゲート制御により互いに接続と分離
が可能な第１ダイオード層とそれより深い第２ダイオー
ド層を半導体領域に拡散して、前者には空乏層領域を形
成する作用を，後者には伝導度変調を起こさせる作用を
それぞれ分担させ、オン状態で両ダイオード層を相互に
接続して第２ダイオード層の下側の半導体領域内の伝導
度変調作用を維持させ、オフ動作の直前に第２ダイオー
ド層を分離して伝導度変調を停止させて、半導体領域内
のキャリア数を充分に減少させた上でダイオードをオフ
動作させることにより、次の効果を上げることができ
る。
【００３０】(a) 空乏層領域内のキャリア変位電流であ
るオフ動作中のダイオードに流れる逆方向電流を従来の
半分以下に減少させ、これに応じて逆回復時間も短縮さ
れるので逆方向電流と過渡電圧の積のこの逆回復時間内
の積分値であるスイッチング損失を従来の数分の１に減
少させ、ショットキーバリアダイオードを適用可能な範
囲をより高い周波数領域に広げることができる。
【００３１】(b) 逆方向電流の減少によってダイオード
が接続される回路内の浮遊インダクタンス等による過渡
電圧の跳ね上がりを軽減して、回路の誤動作やノイズ発
生のおそれを減少させることができる。 (c) 第１ダイオード層に空乏層領域を形成させてオフ時
の耐圧値を高め、第２ダイオード層によって伝導度変調
を起こさせてオン時の順方向電圧を減少させるので、20
0V以上の耐圧値をもち, 200A以上の電流容量でも順方向
電圧が２〜３Ｖ程度の電力用に適したショットキーバリ
アダイオードを提供できる。
【図面の簡単な説明】
【図１】本件の第１発明によるショットキーバリアダイ
オードの単位構造およびそれに関連する電圧電流の波形
を示し、同図(a) はその単位構造の断面図、同図(b) は
ゲート電圧の波形図、同図(c) はダイオードの電圧と電
流の波形図である。
【図２】第１発明の一実施例を示すダイオードの一部拡
大断面図である。
【図３】第１発明の異なる実施例を示すダイオードの一
部拡大断面図である。
【図４】本件の第２発明によるショットキーバリアの実
施例を示すその一部拡大断面図である。
【図５】本件の第２発明によるショットキーバリアの実
施例を示すその一部拡大断面図である。
【図６】従来のショットキーバリアダイオードを示し、
同図(a) と同図(b) はそれぞれ異なる従来のダイオード
の一部拡大断面図である。
【図７】従来のSPiN形ショットキーバリアダイオードを
示し、同図(a) はその一部拡大断面図、同図(b) はその
電圧と電流の波形図である。
【符号の説明】
１ ショットキーバリアダイオードのチップの半導
体基板 ２ 半導体領域ないしはエピタキシャル層 2a 半導体領域ないしはエピタキシャル層 2b 半導体領域ないしはエピタキシャル層 ３ 第１ダイオード層 3a 第１ダイオード層用のウエル ４ 第２ダイオード層 ５ ゲート絶縁膜 ６ ゲート 6a ゲート用の溝 10 ショットキーバリアダイオードのチップ 20 バリア膜 DZ 空乏層領域 ｅ 電子 Ｇ 制御端子 ｈ ホール Ｉ ショットキーバリアダイオードの電流 Ir 逆方向電流 MZ 伝導度変調領域 Ｎ ショットキーバリアダイオードの負側の主端子 Ｐ ショットキーバリアダイオードの正側の主端子 Tr 逆回復時間 τ オフ動作前に第２ダイオード層を切り離す時間 Ｖ ショットキーバリアダイオードの電圧 Vg ゲート制御用のゲート電圧 Vn ショットキーバリアダイオードの順方向電圧 Vr 逆方向電圧 Vt ショットキーバリアダイオードに掛かる過渡電
圧

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】一方の導電形の半導体領域と、その表面か
    ら拡散された他方の導電形の第１ダイオード層と、第１
    ダイオード層と導電接続しかつその一方側の半導体領域
    の表面とショットキー接合を形成するように設けられた
    バリア膜と、第１ダイオード層の他方側の半導体領域の
    表面から第１ダイオード層よりも深く拡散された他方の
    導電形の第２ダイオード層と、第１および第２ダイオー
    ド層の相互間の半導体領域の上側に配設されたゲートと
    を備え、バリア膜および半導体領域の側から１対の主端
    子を導出するとともにゲートからその下の半導体領域の
    表面のチャネルを制御する制御端子を導出し、オン状態
    ではチャネルを導通させチャネルを非導通状態にした上
    でオフ動作をさせるようにしたことを特徴とするショッ
    トキーバリアダイオード。
  2. 【請求項２】請求項１に記載のダイオードにおいて、半
    導体領域内部に第２ダイオード層と連続した同じ導電形
    の埋込層が第１ダイオード層を半導体領域を介して下側
    からほぼ覆うように設けられたことを特徴とするショッ
    トキーバリアダイオード。
  3. 【請求項３】一方の導電形の半導体領域と、その表面か
    ら拡散された他方の導電形の第１ダイオード層と、第１
    ダイオード層と導電接続しかつその一方側の半導体領域
    の表面とショットキー接合を形成するように設けられた
    バリア膜と、第１ダイオード層の他方側の半導体領域の
    表面から拡散された他方の導電形の第２ダイオード層
    と、第１および第２ダイオード層の相互間の半導体領域
    の上側に配設されたゲートと、第１ダイオード層の他方
    側の周縁を除いてそれを下側から覆うように半導体領域
    より高い不純物濃度で拡散された一方の導電形のウエル
    とを備え、バリア膜と半導体領域の裏面側から１対の主
    端子を導出するとともに、ゲートからその下の半導体領
    域の表面のチャネルを制御する制御端子を導出し、オン
    状態ではチャネルを導通させてチャネルを非導通状態に
    した上でオフ動作をさせるようにしたことを特徴とする
    ショットキーバリアダイオード。
  4. 【請求項４】一方の導電形の半導体領域と、その表面か
    ら拡散された他方の導電形の第１ダイオード層と、半導
    体領域の内部に第１ダイオード層に対応するパターンで
    その下方に埋め込み拡散された他方の導電形の第２ダイ
    オード層と、第１ダイオード層の表面から第２ダイオー
    ド層に達するまで掘り込まれた溝と、溝を絶縁膜を介し
    て充填するゲートと、第１ダイオード層と導電接続しか
    つその周囲の半導体領域の表面とショットキー接合を形
    成するように設けられたバリア膜とを備え、バリア膜お
    よび半導体領域の裏面側から１対の主端子を導出すると
    ともにゲートから半導体領域の溝内面のチャネルを制御
    する制御端子を導出し、オン状態ではチャネルを導通さ
    せてチャネルを非導通状態にした上でオフ動作をさせる
    ようにしたことを特徴とするショットキーバリアダイオ
    ード。
JP4307385A 1992-10-02 1992-11-18 注入制御型ショットキーバリア整流素子 Expired - Fee Related JP2809253B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP4307385A JP2809253B2 (ja) 1992-10-02 1992-11-18 注入制御型ショットキーバリア整流素子
US08/129,399 US5430323A (en) 1992-10-02 1993-09-30 Injection control-type Schottky barrier rectifier
GB9320158A GB2271882B (en) 1992-10-02 1993-09-30 Schottky barrier rectifier
DE4333618A DE4333618C2 (de) 1992-10-02 1993-10-01 Injektions-gesteuerter Schottky-Gleichrichter

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP26394692 1992-10-02
JP4-263946 1992-10-02
JP4307385A JP2809253B2 (ja) 1992-10-02 1992-11-18 注入制御型ショットキーバリア整流素子

Publications (2)

Publication Number Publication Date
JPH06169087A true JPH06169087A (ja) 1994-06-14
JP2809253B2 JP2809253B2 (ja) 1998-10-08

Family

ID=26546273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4307385A Expired - Fee Related JP2809253B2 (ja) 1992-10-02 1992-11-18 注入制御型ショットキーバリア整流素子

Country Status (4)

Country Link
US (1) US5430323A (ja)
JP (1) JP2809253B2 (ja)
DE (1) DE4333618C2 (ja)
GB (1) GB2271882B (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19534784C1 (de) * 1995-09-19 1997-04-24 Siemens Ag Halbleiter-Schaltungselement und Verfahren zu seiner Herstellung
US5825079A (en) * 1997-01-23 1998-10-20 Luminous Intent, Inc. Semiconductor diodes having low forward conduction voltage drop and low reverse current leakage
US6420757B1 (en) 1999-09-14 2002-07-16 Vram Technologies, Llc Semiconductor diodes having low forward conduction voltage drop, low reverse current leakage, and high avalanche energy capability
JP2001168351A (ja) * 1999-12-13 2001-06-22 Fuji Electric Co Ltd 半導体装置
FR2803094B1 (fr) * 1999-12-22 2003-07-25 St Microelectronics Sa Fabrication de composants unipolaires
DE10007416C1 (de) * 2000-02-18 2001-06-21 Infineon Technologies Ag Steuerbare Halbleiteranordnung und ihre Verwendung
JP3860705B2 (ja) 2000-03-31 2006-12-20 新電元工業株式会社 半導体装置
US6580150B1 (en) 2000-11-13 2003-06-17 Vram Technologies, Llc Vertical junction field effect semiconductor diodes
US6537921B2 (en) 2001-05-23 2003-03-25 Vram Technologies, Llc Vertical metal oxide silicon field effect semiconductor diodes
DE10308313B4 (de) 2003-02-26 2010-08-19 Siemens Ag Halbleiterdiode, elektronisches Bauteil, Spannungszwischenkreisumrichter und Steuerverfahren
US6958275B2 (en) * 2003-03-11 2005-10-25 Integrated Discrete Devices, Llc MOSFET power transistors and methods
US7071811B2 (en) * 2003-09-23 2006-07-04 Lsi Logic Corporation High performance voltage control diffusion resistor
DE102004042758B4 (de) * 2004-09-03 2006-08-24 Infineon Technologies Ag Halbleiterbauteil
US7608907B2 (en) 2005-01-06 2009-10-27 Micrel, Inc. LDMOS gate controlled schottky diode
US7064407B1 (en) 2005-02-04 2006-06-20 Micrel, Inc. JFET controlled schottky barrier diode
US7126314B2 (en) * 2005-02-04 2006-10-24 Micrel, Incorporated Non-synchronous boost converter including switched schottky diode for true disconnect
DE102005019860B4 (de) * 2005-04-28 2010-11-18 Siemens Ag Steuerbare Halbleiterdiode, elektronisches Bauteil und Spannungszwischenkreisumrichter
US8901699B2 (en) 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
JP2008244312A (ja) * 2007-03-28 2008-10-09 Sanyo Electric Co Ltd 半導体装置
JP5171776B2 (ja) * 2009-09-30 2013-03-27 株式会社日立製作所 半導体装置、及びそれを用いた電力変換装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5935183B2 (ja) * 1975-08-20 1984-08-27 サンケイ電気 （株） シヨツトキバリア半導体装置
US4641174A (en) * 1983-08-08 1987-02-03 General Electric Company Pinch rectifier
GB2150753B (en) * 1983-11-30 1987-04-01 Toshiba Kk Semiconductor device
GB2176339A (en) * 1985-06-10 1986-12-17 Philips Electronic Associated Semiconductor device with schottky junctions
DE3633161A1 (de) * 1986-09-30 1988-04-07 Licentia Gmbh Halbleiterbauelement mit einer anodenseitigen p-zone und einer anliegenden schwach dotierten n-basiszone
JPH0291975A (ja) * 1988-09-29 1990-03-30 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JP2667477B2 (ja) * 1988-12-02 1997-10-27 株式会社東芝 ショットキーバリアダイオード
JPH0750791B2 (ja) * 1989-09-20 1995-05-31 株式会社日立製作所 半導体整流ダイオード及びそれを使つた電源装置並びに電子計算機
JP2590284B2 (ja) * 1990-02-28 1997-03-12 株式会社日立製作所 半導体装置及びその製造方法
US5278443A (en) * 1990-02-28 1994-01-11 Hitachi, Ltd. Composite semiconductor device with Schottky and pn junctions
CA2064146C (en) * 1991-03-28 1997-08-12 Hisashi Ariyoshi Schottky barrier diode and a method of manufacturing thereof
JPH05218389A (ja) * 1991-11-21 1993-08-27 Fuji Electric Co Ltd 半導体整流素子およびその使用方法

Also Published As

Publication number Publication date
GB2271882A (en) 1994-04-27
DE4333618A1 (de) 1994-04-07
GB2271882B (en) 1996-03-20
DE4333618C2 (de) 1999-05-20
US5430323A (en) 1995-07-04
JP2809253B2 (ja) 1998-10-08
GB9320158D0 (en) 1993-11-17

Similar Documents

Publication Publication Date Title
JPH06169087A (ja) ショットキーバリアダイオード
US5304821A (en) MOS-gate-turnoff thyristor
US6118150A (en) Insulated gate semiconductor device and method of manufacturing the same
KR920005513B1 (ko) 기생트랜지스터가 동작하기 어려운 구조를 가진 반도체 장치 및 그 제조방법
JPH037149B2 (ja)
JPH06291311A (ja) 高電圧トランジスタ
JP4294117B2 (ja) Ｍｏｓコントロールダイオード及びその製造方法
US5414290A (en) IGBT with self-aligning cathode pattern and method for producing it
US5397905A (en) Power semiconductor device having an insulated gate field effect transistor and a bipolar transistor
US5793066A (en) Base resistance controlled thyristor structure with high-density layout for increased current capacity
US5728593A (en) Power insulated-gate transistor having three terminals and a manufacturing method thereof
JP2000243756A (ja) 水平バイポーラ型電界効果トランジスタ及びその製造方法
EP0665597A1 (en) IGBT and manufacturing process therefore
US5624855A (en) Process of producing insulated-gate bipolar transistor
US3967308A (en) Semiconductor controlled rectifier
JP3333299B2 (ja) 電力用半導体素子
JP3111725B2 (ja) デュアルゲート半導体装置
US5925899A (en) Vertical type insulated gate bipolar transistor having a planar gate structure
JP2808882B2 (ja) 絶縁ゲート型バイポーラトランジスタ
US6064080A (en) Semiconductor device
JPH05121425A (ja) バイポーラ静電誘導トランジスタ
JP3061030B2 (ja) 半導体装置の製造方法
CN210984732U (zh) 元胞结构及其应用的半导体组件
KR100218261B1 (ko) 모스 제어형 사이리스터 및 그 제조방법
KR100564530B1 (ko) 그 내부에 쇼트키 다이오드를 갖는 전력 소자 및 이를 제조하는방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees