JP5171776B2 - 半導体装置、及びそれを用いた電力変換装置 - Google Patents
半導体装置、及びそれを用いた電力変換装置 Download PDFInfo
- Publication number
- JP5171776B2 JP5171776B2 JP2009225914A JP2009225914A JP5171776B2 JP 5171776 B2 JP5171776 B2 JP 5171776B2 JP 2009225914 A JP2009225914 A JP 2009225914A JP 2009225914 A JP2009225914 A JP 2009225914A JP 5171776 B2 JP5171776 B2 JP 5171776B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- semiconductor
- diode
- schottky
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 222
- 238000006243 chemical reaction Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims description 40
- 239000002184 metal Substances 0.000 claims description 32
- 239000012535 impurity Substances 0.000 claims description 8
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 2
- 208000024891 symptom Diseases 0.000 claims 1
- 238000011084 recovery Methods 0.000 description 35
- 230000009467 reduction Effects 0.000 description 9
- 230000008859 change Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 230000009191 jumping Effects 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
- H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
- H01L27/0664—Vertical bipolar transistor in combination with diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
- H03K17/163—Soft switching
- H03K17/164—Soft switching using parallel switching arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Inverter Devices (AREA)
- Dc-Dc Converters (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
本発明は、半導体装置およびそれを用いた電力変換装置に関するもので、特にフライホイールダイオードを持つ半導体装置およびそれを用いた電力変換装置に関するものである。
近年の省エネルギーや新エネルギーの電力変換装置には、多くのインバータやコンバータが使われているが、低炭素社会を実現するには、それらの格段の普及が不可欠になっている。図１９は、モータ９５０を可変速制御し、省エネルギーを実現するインバータの例を示す。直流電源Ｖｃｃからの電気エネルギーを、パワー半導体の一種であるＩＧＢＴ（Insulated Gate Bipolar Transistor）７００を使って、所望の周波数の交流に変え、モータ９５０の回転数を可変速する。モータ９５０は３相モータで、Ｕ相９１０，Ｖ相９１１，Ｗ相９１２の入力を持つ。Ｕ相９１０の入力電力は、プラス側の電源端子９００にコレクタが繋がるＩＧＢＴ７００（以下、上アームのＩＧＢＴと言うことにする）のゲート回路８００をオンすると、供給される。一方、Ｕ相９１０の入力電力を停止するには、そのゲート回路８００をオフすればよい。これを繰り返すことにより、所望の周波数の電力をモータ９５０に供給することができる。
ＩＧＢＴ７００には、ＩＧＢＴ７００と逆並列にフライホイールダイオード６００が接続されている。フライホイールダイオード６００は、例えば上アームのＩＧＢＴ７００がオフした場合、そのＩＧＢＴ７００に流れていた電流を、マイナス側の電源端子９０１にエミッタが繋がるＩＧＢＴ７００（以下、下アームのＩＧＢＴと言うことにする）と逆並列のフライホイールダイオード６００に転流することで、モータ９５０のコイルに貯まっているエネルギーを開放する。再び上アームのＩＧＢＴ７００をオンすると、下アームのフライホイールダイオード６００は非導通状態となり、上アームのＩＧＢＴ７００を通じてモータ９５０に電力が供給される。このように、フライホイールダイオード６００は、ＩＧＢＴ７００のオン，オフに応じて非導通と導通を繰り返すので、インバータを高効率化，小型化し、低コストにすることでその普及を促進するには、フライホイールダイオード６００の導通損失を低減する必要がある。そのためには、フライホイールダイオード６００に電流が流れた時の、フライホイールダイオード６００中の順方向電圧降下を小さくする必要がある。数１００Ｖ以上の定格電圧をもつパワー半導体では、一般的に、順方向電圧降下を小さくするために、電荷を注入することで伝導度を高めることができるシリコンを使ったｐｎダイオードが使われる。
一方、上アームのＩＧＢＴ７００がオン、オフを繰り返すと、下アームのフライホイールダイオード６００の順方向時に蓄えられた電荷が吐き出され、逆回復電流となって上アームのＩＧＢＴ７００のターンオン電流に重畳する。この逆回復電流は、直流電源Ｖｃｃ，寄生のインダクタンス９２０，高電位側９００，上アームのＩＧＢＴ７００，下アームのフライホイールダイオード６００，低電位側９０１の閉回路で流れ、このスイッチング時に、上アームのＩＧＢＴ７００のターンオン損失を増加させ、下アームのフライホイールダイオード６００に逆回復損失を発生させる。また、この逆回復電流の電流変化率（ｄｉ／ｄｔ）が大きいと寄生インダクタンス９２０（Ｌ）とで、過剰な跳ね上り電圧（Ｌ×ｄｉ／ｄｔ）が発生し、この跳ね上がり電圧がＩＧＢＴ７００やフライホイールダイオード６００の定格電圧を超えるとインバータが故障する場合がある。
このように、フライホイールダイオード６００にｐｎダイオードを使うと、順方向電圧は低減でき導通損失を小さくできるが、逆回復損失を増やし、跳ね上り電圧を発生する。ｐｎダイオードに対して、電荷の注入が少なく逆回復電流が極めて小さいダイオードとして、ショットキーダイオードがあるが、シリコンでは順方向電圧が極めて大きく、大電流を取り扱うインバータでは損失が増えてしまう。最近、シリコンに変わりシリコンカーバイト（ＳｉＣ、炭化珪素）を使ったショットキーダイオードが注目されているが、その結晶品質が悪く、製造プロセスが難しく、また大口径化がシリコンに及ばないためにコストが高く、インバータやコンバータを低価格化できないためにその普及は限定的である。
図２０は、〔特許文献１〕に記された、シリコンを使ったｐｎダイオードとショットキーダイオードを複合した従来のフライホイールダイオードである。半導体基体１は、ｎ+層１３とオーミック接続１１したカソード電極２を有し、ｎ+層１３上のｎ-層１４は深いｐ層とｐｎ接合１５を形成している。一方、ｎ-層１４は浅いｐ層を挟んで電極３とショットキー接続１６を形成している。電極３は深いｐ層とはオーミック接続をしており、深いｐ層からの電荷（ホール）の注入を促す。このように、ｐｎ接合とショットキー接合を電極３で結合することで、ｐｎダイオードだけの場合やショットキーダイオードだけの場合に比べ、電荷の注入を加減することができ、順方向電圧を格段に大きくすることなく、また逆回復電流を格段に増やすことなく、さらには逆回復電流の電流変化率ｄｉ／ｄｔを小さくでき、導通損失やスイッチング損失の低減，跳ね上がり電圧の抑制のトレードオフ特性関係を改善してきた。
しかし、図２０のダイオードでは、さらに電荷を注入し順方向電圧降下を低減することは、逆回復特性が悪化し、逆に電荷の注入を抑制し逆回復特性を改善すると、順方向電圧が大きくなり損失が上昇してしまう問題があり、この構造による更なるフライホイールダイオードの特性改善は難しかった。
本発明は従来に示されたフライホイールダイオードでは達成できなかった、順方向電圧降下の低減と逆回復電流の低減のトレードオフ関係を格段に改善し、フライホイールダイオード導通損失とスイッチング損失を同時に低減するとともに、逆回復電流の電流変化率ｄｉ／ｄｔを小さくすることで、跳ね上り電圧を格段に抑制することである。
上記課題を達成する為に、本発明は半導体装置において、
スイッチングパワーデバイスと、フライホイールダイオードが直列に接続され、
前記フライホイールダイオードがショットキー接合を有しショットキーダイオードとして動作する領域とｐｎ接合を有しｐｎダイオードとして動作する領域を有し、
前記フライホイールダイオードのアノード電極は、前記ショットキーダイオードと前記ｐｎダイオードの内、前記ショットキーダイオードのみと低抵抗に接触され、
前記フライホイールダイオードに順方向に電流が流れる時には、前記ｐｎダイオードを前記アノード電極に電気的に接続して、ｐｎダイオードが動作するように、かつ前記フライホイールダイオードが逆回復時には、前記ｐｎダイオードと前記アノード電極を電気的に分離して、ショットキーダイオードが動作するように制御する手段を備えたことを特徴とするものである。
スイッチングパワーデバイスと、フライホイールダイオードが直列に接続され、
前記フライホイールダイオードがショットキー接合を有しショットキーダイオードとして動作する領域とｐｎ接合を有しｐｎダイオードとして動作する領域を有し、
前記フライホイールダイオードのアノード電極は、前記ショットキーダイオードと前記ｐｎダイオードの内、前記ショットキーダイオードのみと低抵抗に接触され、
前記フライホイールダイオードに順方向に電流が流れる時には、前記ｐｎダイオードを前記アノード電極に電気的に接続して、ｐｎダイオードが動作するように、かつ前記フライホイールダイオードが逆回復時には、前記ｐｎダイオードと前記アノード電極を電気的に分離して、ショットキーダイオードが動作するように制御する手段を備えたことを特徴とするものである。
更に、本発明は半導体装置において、
前記制御する手段が絶縁ゲートであることを特徴とするものである。
前記制御する手段が絶縁ゲートであることを特徴とするものである。
更に、本発明は半導体装置において、
前記絶縁ゲートが前記スイッチングパワーデバイスのゲート信号に同期し、該ゲート信号がスイッチングパワーデバイスをオフからオンに切り替える前に、少なくとも前記ｐｎダイオードが順方向に電流を流す動作モードから、前記ショットキーダイオードが主として電流を流す動作モードに前記フライホイールダイオードの前記絶縁ゲートを制御することを特徴とするものである。
前記絶縁ゲートが前記スイッチングパワーデバイスのゲート信号に同期し、該ゲート信号がスイッチングパワーデバイスをオフからオンに切り替える前に、少なくとも前記ｐｎダイオードが順方向に電流を流す動作モードから、前記ショットキーダイオードが主として電流を流す動作モードに前記フライホイールダイオードの前記絶縁ゲートを制御することを特徴とするものである。
更に、本発明は半導体装置において、
前記絶縁ゲートが前記スイッチングパワーデバイスのゲート信号に同期し、該ゲート信号がスイッチングパワーデバイスをオンからオフに切り替える前に、少なくとも前記ｐｎダイオードが順方向に電流を流せるようにフライホイールダイオードの前記絶縁ゲートを制御することを特徴とするものである。
前記絶縁ゲートが前記スイッチングパワーデバイスのゲート信号に同期し、該ゲート信号がスイッチングパワーデバイスをオンからオフに切り替える前に、少なくとも前記ｐｎダイオードが順方向に電流を流せるようにフライホイールダイオードの前記絶縁ゲートを制御することを特徴とするものである。
更に、本発明は半導体装置において、
前記フライホイールダイオードは、一対の表面をもつ半導体基体と、該半導体基体の一方の表面に露出する第１導電型の第１の半導体層と、前記半導体基体の他方の主表面に露出し前記第１の半導体層に接する第２導電型の第２の半導体層と、前記半導体基体の他方の主表面にあって前記第１の半導体層に接しショットキー接合を形成するショットキー金属と、前記第２導電型の第２の半導体層と前記ショットキー金属に跨る絶縁ゲートと、前記ショットキー金属に電気的に低抵抗に接続した前記アノード電極と、一方の表面の前記第１の半導体層に低抵抗に接触するカソード電極とを備えたことを特徴とするものである。
前記フライホイールダイオードは、一対の表面をもつ半導体基体と、該半導体基体の一方の表面に露出する第１導電型の第１の半導体層と、前記半導体基体の他方の主表面に露出し前記第１の半導体層に接する第２導電型の第２の半導体層と、前記半導体基体の他方の主表面にあって前記第１の半導体層に接しショットキー接合を形成するショットキー金属と、前記第２導電型の第２の半導体層と前記ショットキー金属に跨る絶縁ゲートと、前記ショットキー金属に電気的に低抵抗に接続した前記アノード電極と、一方の表面の前記第１の半導体層に低抵抗に接触するカソード電極とを備えたことを特徴とするものである。
更に、本発明は半導体装置において、
前記ショットキー金属と前記第１の半導体層の間に、前記第２の半導体層の不純物濃度より低い濃度の第２導電型の第３の半導体層を備えたことを特徴とするものである。
前記ショットキー金属と前記第１の半導体層の間に、前記第２の半導体層の不純物濃度より低い濃度の第２導電型の第３の半導体層を備えたことを特徴とするものである。
更に、本発明は半導体装置において、
前記フライホイールダイオードは、一対の表面をもつ半導体基体と、該半導体基体の一方の表面に露出する第１導電型の第１の半導体層と、前記半導体基体の他方の主表面に露出し前記第１の半導体層に接する第２導電型の第２の半導体層と、前記半導体基体の他方の主表面にあって前記第１の半導体層に接しショットキー接合を形成するショットキー金属と、前記ショットキー金属の前記第２の半導体層に対向する側に前記第１の半導体層との間に設けた第２導電体の第４の半導体層と、少なくとも該第４の半導体層と前記第２の半導体層に跨る絶縁ゲートと、前記ショットキー金属に電気的に低抵抗に接続した前記アノード電極と、一方の表面の前記第１の半導体層に低抵抗に接触するカソード電極とを備えたことを特徴とするものである。
前記フライホイールダイオードは、一対の表面をもつ半導体基体と、該半導体基体の一方の表面に露出する第１導電型の第１の半導体層と、前記半導体基体の他方の主表面に露出し前記第１の半導体層に接する第２導電型の第２の半導体層と、前記半導体基体の他方の主表面にあって前記第１の半導体層に接しショットキー接合を形成するショットキー金属と、前記ショットキー金属の前記第２の半導体層に対向する側に前記第１の半導体層との間に設けた第２導電体の第４の半導体層と、少なくとも該第４の半導体層と前記第２の半導体層に跨る絶縁ゲートと、前記ショットキー金属に電気的に低抵抗に接続した前記アノード電極と、一方の表面の前記第１の半導体層に低抵抗に接触するカソード電極とを備えたことを特徴とするものである。
更に、本発明は半導体装置において、
前記ショットキー金属と前記第１の半導体層の間に、前記第２の半導体層の不純物濃度より低い濃度の第２導電型の第５の半導体層を備えたことを特徴とするものである。
前記ショットキー金属と前記第１の半導体層の間に、前記第２の半導体層の不純物濃度より低い濃度の第２導電型の第５の半導体層を備えたことを特徴とするものである。
更に、本発明は半導体装置において、
前記絶縁ゲートのゲート電極に前記アノード電極に対して負の電圧を印加することで、前記ショットキー電極と前記第２の半導体層と電気的に接続することを特徴とするものである。
前記絶縁ゲートのゲート電極に前記アノード電極に対して負の電圧を印加することで、前記ショットキー電極と前記第２の半導体層と電気的に接続することを特徴とするものである。
更に、本発明は半導体装置において、
前記フライホイールダイオードは、一対の表面をもつ半導体基体と、該半導体基体の一方の表面に露出する第１導電型の第１の半導体層と、前記半導体基体の他方の主表面に露出し前記第１の半導体層に接する第２導電型の第２の半導体層と、該第２の半導体層内に形成された第１導電型の第６の半導体層と、該第６の半導体層と前記第２の半導体層を電気的に短絡する手段と、前記半導体基体の他方の主表面にあって前記第１の半導体層に接しショットキー接合を形成するショットキー金属と、該ショットキー金属と前記第２の半導体層と前記第６の半導体層に跨る絶縁ゲートと、前記ショットキー金属に電気的に低抵抗に接続した前記アノード電極と、一方の表面の前記第１の半導体層に低抵抗に接触するカソード電極とを備えたことを特徴とするものである。
前記フライホイールダイオードは、一対の表面をもつ半導体基体と、該半導体基体の一方の表面に露出する第１導電型の第１の半導体層と、前記半導体基体の他方の主表面に露出し前記第１の半導体層に接する第２導電型の第２の半導体層と、該第２の半導体層内に形成された第１導電型の第６の半導体層と、該第６の半導体層と前記第２の半導体層を電気的に短絡する手段と、前記半導体基体の他方の主表面にあって前記第１の半導体層に接しショットキー接合を形成するショットキー金属と、該ショットキー金属と前記第２の半導体層と前記第６の半導体層に跨る絶縁ゲートと、前記ショットキー金属に電気的に低抵抗に接続した前記アノード電極と、一方の表面の前記第１の半導体層に低抵抗に接触するカソード電極とを備えたことを特徴とするものである。
更に、本発明は半導体装置において、
前記ショットキー金属と前記第１の半導体層の間に、前記第２の半導体層の不純物濃度より低い濃度の第２導電型の第３の半導体層を備えたことを特徴とするものである。
前記ショットキー金属と前記第１の半導体層の間に、前記第２の半導体層の不純物濃度より低い濃度の第２導電型の第３の半導体層を備えたことを特徴とするものである。
更に、本発明は半導体装置において、
前記フライホイールダイオードは、一対の表面をもつ半導体基体と、該半導体基体の一方の表面に露出する第１導電型の第１の半導体層と、前記半導体基体の他方の主表面に露出し前記第１の半導体層に接する第２導電型の第２の半導体層と、該第２の半導体層内に形成された第１導電型の第６の半導体層と、該第６の半導体層と前記第２の半導体層を電気的に短絡する手段と、前記半導体基体の他方の主表面にあって前記第１の半導体層に接しショットキー接合を形成するショットキー金属と、該ショットキー金属と前記第１の半導体層の間に前記第２の半導体層の不純物濃度より低い濃度の第２導電型の第３の半導体層と、該第３の半導体層と前記ショットキー金属の間に第１導電型の第７の半導体層と、前記他方の主表面において少なくとも該第７の半導体層と前記第３の半導体層と前記第１の半導体層と前記第２の半導体層と前記第６の半導体層に跨る絶縁ゲートと、前記ショットキー金属に電気的に低抵抗に接続した前記アノード電極と、一方の表面の前記第１の半導体層に低抵抗に接触するカソード電極とを備えたことを特徴とするものである。
前記フライホイールダイオードは、一対の表面をもつ半導体基体と、該半導体基体の一方の表面に露出する第１導電型の第１の半導体層と、前記半導体基体の他方の主表面に露出し前記第１の半導体層に接する第２導電型の第２の半導体層と、該第２の半導体層内に形成された第１導電型の第６の半導体層と、該第６の半導体層と前記第２の半導体層を電気的に短絡する手段と、前記半導体基体の他方の主表面にあって前記第１の半導体層に接しショットキー接合を形成するショットキー金属と、該ショットキー金属と前記第１の半導体層の間に前記第２の半導体層の不純物濃度より低い濃度の第２導電型の第３の半導体層と、該第３の半導体層と前記ショットキー金属の間に第１導電型の第７の半導体層と、前記他方の主表面において少なくとも該第７の半導体層と前記第３の半導体層と前記第１の半導体層と前記第２の半導体層と前記第６の半導体層に跨る絶縁ゲートと、前記ショットキー金属に電気的に低抵抗に接続した前記アノード電極と、一方の表面の前記第１の半導体層に低抵抗に接触するカソード電極とを備えたことを特徴とするものである。
更に、本発明は半導体装置において、
前記第３の半導体層と前記第２の半導体層が接していることを特徴とするものである。
前記第３の半導体層と前記第２の半導体層が接していることを特徴とするものである。
更に、本発明は半導体装置において、
前記絶縁ゲートのゲート電極に前記アノード電極に対して正の電圧を印加することで、前記ショットキー電極と前記第２の半導体層と電気的に接続することを特徴とするものである。
前記絶縁ゲートのゲート電極に前記アノード電極に対して正の電圧を印加することで、前記ショットキー電極と前記第２の半導体層と電気的に接続することを特徴とするものである。
更に、本発明は半導体装置において、
いずれか半導体層のバンドギャップが、その他の半導体層のバンドギャップより小さいことを特徴とするものである。
いずれか半導体層のバンドギャップが、その他の半導体層のバンドギャップより小さいことを特徴とするものである。
更に、本発明は半導体装置において、
スイッチングパワーデバイスがＩＧＢＴ（Insulated Gate Bipolar Transistor）であることを特徴とするものである。
スイッチングパワーデバイスがＩＧＢＴ（Insulated Gate Bipolar Transistor）であることを特徴とするものである。
本発明により、フライホイールダイオードに従来にないｐｎダイオードとショットキーダイオードを切り替える手段を持たせることにより、順方向電流が流れるときには順方向電圧の小さなｐｎダイオードで電流を流すことができ、逆回復時には逆回復電流が小さなショットキーダイオードで逆回復させることができるので、フライホイールダイオードの順方向電圧を下げ、逆回復損失を低減できるので、損失が格段に小さな半導体装置、及びそれを用いた電力変換装置を提供できる。また、逆回復電流を低減でき、その電流変化率ｄｉ／ｄｔを極めて小さくできるので、寄生インダクタンスとで生じる跳ね上り電圧も格段に小さくした半導体装置、及びそれを用いた電力変換装置を提供できる。
以下本発明の実施例を図面を用いて詳細に説明する。
図１は、本発明を適用した半導体装置およびそれを使った電力変換装置の一例を示す。図１では、一対の上下アームの電力変換装置を示す。本発明の特徴は、フライホイールダイオード１００が、ｐｎダイオードとショットキーダイオードに機能的に分かれており、それらを選択するゲートを有することである。これをゲート制御型ダイオードと呼ぶことにする。ゲート制御型ダイオード１００により、導通時にはｐｎダイオードを動作させ、逆回復時にはショットキーダイオードとして振舞わせることにより、両方の良いところを活かし、導通損失と逆回復損失の低減と跳ね上り電圧の抑制を実現し、格段の低損失化と低ノイズ化を同時に達成することが可能である。
図２は、ゲート制御型ダイオード１００のゲートの駆動シーケンスを、ＩＧＢＴ７００のゲート波形と合わせて示す。まず、図２左端のｐｎダイオードが順方向の導通状態にある場合を説明する。この場合、ＩＧＢＴ７００のゲートは、少なくともターンオンする直前はオフ状態であり、ＩＧＢＴ７００のゲートがターンオンする直前に、ゲート制御型ダイオード１００のゲートを切り替え、ｐｎダイオードからショットキーダイオードが導通する状態にし、逆回復に備える。ＩＧＢＴ７００のゲートがターンオンした時には、ショットキーダイオードが導通状態になっているので、電荷の蓄積がｐｎダイオードに比べて格段に少なく、逆回復電流を大幅に低減できる。次に、ＩＧＢＴ７００がターンオフする直前に、ゲート制御型ダイオード１００のゲートをショットキーダイオードからｐｎダイオードに切り替えることにより、導通時の順方向電圧の低減に備える。ターンオフ後、ｐｎダイオードが導通したら、再びＩＧＢＴ７００のターンオン直前にショットキーダイオードに切り替える。これを繰り返すことにより、ｐｎダイオードとショットキーダイオードの良いところを活かし、導通損失と逆回復損失の低減と跳ね上り電圧の抑制を実現し、格段の低損失化と低ノイズ化を同時に達成することが可能となる。
これらの効果を、定格電圧３．３ｋＶのダイオードを例に、図３の順方向特性および図４の逆回復特性を使って示す。図２０で示した従来ダイオード１では、順方向電圧が、図３に示すように、ｐｎダイオードが動作している時のゲート制御型ダイオード１００より大きく、導通損失が大きいことが分かる。一方、図４の逆回復特性では、ショットキーダイオード動作時のゲート制御型ダイオード１００の逆回復電流が、従来ダイオードに比べ格段に小さく、またその電流がピークに達した後、減衰する時の電流変化率ｄｉ／ｄｔも極めて小さい。これらにより、導通損失と逆回復損失の低減と跳ね上り電圧の抑制が同時に実現できることが分かる。
図５は、図１に示す回路特性を有する好適な一実施例である。半導体基体１０１は、ｎ+層１３，ｎ-層１４、複数のｐ+層１７などからなり、ｐ+層１７とｎ-層１４はｐｎ接合１５が形成されている。ｐ+層１７間にはショットキー電極３０が設けられ、ｎ-層１４との間にショットキー接合１６が形成されている。半導体基体１０１のｎ+層が露出する一方の主表面には、カソード電極２が形成され、ｎ+層１３と低抵抗にオーミック接触している。もう一方の主表面１２では、ショットキー電極３０とｐ+層１７を跨るように、ゲート絶縁膜１１４、ゲート電極１１０からなる絶縁ゲートが形成されている。また、ショットキー電極３０に低抵抗に接触し、ゲート電極と絶縁膜４で絶縁分離されるように、アノード電極３が形成されている。なお、ｐ+層１７は図５の断面図では、分離しているが、チップ周辺などで連結していても良い。
次に、図５の本実施例の動作原理を図６と図７を使い、およびその駆動シーケンスを図８を使い説明する。図６は、ゲート電極１１０に電位が加わっておらず、熱平衡状態の場合を示すバンドダイアグラムである。ｐ+層１７とｎ-層１４のｐｎ接合１５と、ショットキー電極３０とｎ-層１４のショットキー接合１６により、ｐ+層１７とショットキー電極３０は、電気的に分離されている。この状態にゲート電極１１０にマイナスの電位を加えた時のバンドダイアグラムが図７である。ゲート絶縁膜１１４の直下のｎ-層１４表面がｐ反転している。ショットキー電極３０からホールがトンネル電流などで反転層に流れ込み、ｐ+層１７とショットキー電極３０が電気的に短絡する。図５のゲート制御型ダイオードが順方向状態の場合、ショットキー電極から反転層を介してｐ+層１７へ電流が流れ、ｐ+層１７からホールがｎ-層１４に注入し、ｎ-層の伝導度変調が促進する。その結果、半導体基体１０１の順方向電圧降下が激減し、導通損失が格段に小さくなる。一方、ゲート電極１１０の電位を取り除くと、反転層が消滅し、ショットキー電極３０からｐ+層１７への電流が遮断される。ｐ+層３０からのホールの注入はなくなり、蓄積されていた電荷が減少する。この状態で、半導体基体１０１を逆回復させると、逆回復電流が極めて小さくなり、図４に示すような、逆回復損失の低減と電流変化率ｄｉ／ｄｔの低減を両立できる。
このような特性を実現するには、図８のような駆動シーケンスを持たせることが望ましい。ゲート制御型ダイオードが順方向の導通状態の時には、ゲート制御型ダイオードのゲート電極１１０にマイナスの電位を加え、ｐｎ接合１５を動作させる。ＩＧＢＴがターンオンする直前にゲート制御型ダイオードのゲート電位を取り除き、反転層を消滅させ、ショットキーダイオードのモードに切り替え、逆回復時の低損失と低ノイズを実現する。ＩＧＢＴがオン状態で、ゲート制御型ダイオードが逆阻止状態の時には、少なくともショットキーダイオードで電圧を阻止し、途中でゲート制御型ダイオードのゲート電極１１０にマイナス電位を加え、来たるＩＧＢＴのターンオフ時におけるゲート制御型ダイオードの順バイアスに備える。これにより、ゲート制御型ダイオードのｐｎ接合１５のスムーズな順方向状態への移行が可能となる。
図９は、図５のショットキー接合１６に近接するｎ-層１４との間にｐ+層１７より低濃度のｐ-層１６０を、図２０の浅いｐ層のように設けた本発明の一実施例である。ｐ-層１６０のシートキャリア濃度は、５ｘ１０12／ｃｍ2以下にすることが好ましい。これにより、ｐ-層１６０はｎ-層１４との間の拡散電位も加わり空乏化しやすくなり、ショットキー障壁の幅が厚くなり、ショットキー接合での漏れ電流の増加を防ぐことができる。また、ｐ-層１６０により、ゲート電極１１０にマイナス電位を加えた場合ｐ-層１６０の部分が、ｎ-層１４が反転した場合に比べより高濃度のｐ+層になるので、ショットキー接合１６を電流が流れやすくなり、ｐ+層１７へより電流が供給される。その結果、順方向電流が増え、順方向電圧が低減する。
図１０は、ショットキー電極３０の両端に新たにｐ+層１６１を設けた本発明の一実施例である。図５のショットキー電極３０とｐ反転層間のショットキー接合１６を介した電流の流れを、より低抵抗にするためにｐ+層１６１を設けたものである。これにより、ゲート電極１１０にマイナス電位が加わった場合、より確実に低抵抗で、ショットキー電極３０とｐ+層１７を短絡することができる。その結果、順方向電圧を低減することができる。
図１１は、図９と図１０を組み合わせた一実施例である。ｐ-層１６０により、ショットキー接合１６の逆阻止状態での漏れ電流を低減し、ｐ+層１６１により、ショットキー電極３０とｐ+層１７のｐ反転層による短絡を確実に低抵抗に実現することができる。
図１１まではショットキー電極とｐ+層を切り替える手段としてｐ反転層を使っていたが、図１２ではｎ反転層を使った本発明の変形例である。ｐ+層１５２の端部のゲート電極側にｎ+層１５１が設けられ、ｎ+層１５１とショットキー電極３０を跨るように絶縁ゲート１１０が形成されている。ｐ層１７１とｎ+層１５１は、ｐ+層１５２を介して電極３００で短絡されている。絶縁ゲート１１０にプラスの電位を加えると、ゲート絶縁膜１１４に接するｐ層１７１がｎ反転し、ｎ-層１４がｎ蓄積し、ショットキー電極３０とｐ層１７１が低抵抗に短絡する。これにより、ｐ層１７１，ｎ-層１４，ｎ+層１３からなるｐｎダイオードが形成され、順方向時には、低い順方向電圧を実現することができる。
図１３と図１４は、図１２のゲート電極１１０下の表面１２におけるバンドダイアグラムを示す。図１３は、ゲート電極１１０に電位がない場合の熱平衡状態を示す。図１４は、ゲート電極１１０にプラスの電位を加えた場合である。ｎ-層１４にｎ型蓄積層が形成され、ｐ層１７１にｎ型反転層が形成され、電子（（−）で表記）がショットキー障壁を通過することで、ショットキー電極３０とｐ層１７１が短絡される。ショットキー接合とｐｎ接合の切り替え機能、およびその低損失化、低ノイズ化の効果は図１１までの実施例と同じであるが、
ｎチャネル層でショットキー電極３０とｐ層１７１を短絡できるので、ｐチャネル層の図１１までに比べ、低抵抗に接続することができる。図１５にその駆動シーケンスを示す。プラス電位を加えることで切換えができるので、ゲート制御型ダイオードのゲート回路の電源と、ＩＧＢＴのゲート回路の電源と共有化できるメリットがある。
ｎチャネル層でショットキー電極３０とｐ層１７１を短絡できるので、ｐチャネル層の図１１までに比べ、低抵抗に接続することができる。図１５にその駆動シーケンスを示す。プラス電位を加えることで切換えができるので、ゲート制御型ダイオードのゲート回路の電源と、ＩＧＢＴのゲート回路の電源と共有化できるメリットがある。
図１６は、図１２のショットキー電極の周りに、図９のようにｐ-層１６０を設けた本発明の別の実施例である。ｐ-層１６０を設けることにより、ショットキー接合１６での逆阻止状態での漏れ電流の増加を防ぐことができる。
図１７は、絶縁ゲート１１０のあるショットキー電極３０端側にｎ+層１６２を設けたことを特徴とする本発明の別の一実施例である。ｎ+層１６２を設けることにより、ゲート電極にプラスの電位が加わり、ｐ-層１７１が反転した場合、ショットキー接合１６を電子が通過しやすくなり、ｎ反転したｐ層１６０とｎ+層１６２を介して低抵抗に繋がる。その結果、順方向電圧をさらに低くできるという効果がある。
図１８は、図１７の変形例である。ｐ-層１６０とｐ層１７１は、必ずしもｎ-層１４で分離されている必要がなく、図１８に示すように接触していても、図１７と同様な効果があることを見出だした。
本発明によれば、半導体装置やインバータなどの電力変換装置のフライホイールダイオードの順方向、逆方向の状態において、従来にないｐｎダイオードとショットキーダイオードを切り替える手段を持たせることにより、順方向電流が流れるときには順方向電圧の小さなｐｎダイオードで電流を流すことができ、逆回復時には逆回復電流が小さなショットキーダイオードで逆回復させることができるので、フライホイールダイオードの順方向電圧を下げ、逆回復損失を低減できるので、損失の格段に小さな半導体装置、更には電力変換装置を提供できる。また、逆回復電流を低減でき、その電流変化率ｄｉ／ｄｔを極めて小さくできるので、寄生インダクタンスとで生じる跳ね上り電圧も格段に小さくできる。その結果、高コストなＳｉＣを使うことなく、シリコンを使ったフライホイールダイオードで、半導体装置や、インバータ装置などの電力変換装置を高効率化、低ノイズ化できるので、電力変換装置を普及促進することができ、低炭素社会に向けた省エネルギーや新エネルギーを推進することが実現できる。
１，１０１，１０２，１０３，１０４，１０５，１０６，１０７，１０８ 半導体基体
２ カソード電極
３ アノード電極
４ 絶縁物
１１ 半導体基体の一方の主表面
１２ 半導体基体の他方の主表面
１３，１５１，１６２ ｎ+層
１４ ｎ-層
１５ ｐｎ接合
１６ ショットキー接合
３０ ショットキー電極
１００ フライホイールダイオード
１１０ ゲート電極
１１４ ゲート絶縁膜
１５２，１６１ ｐ+層
１６０ ｐ-層
３００ 電極
６００ フライホイールダイオード
７００ ＩＧＢＴ
８００ ゲート回路
９００，９０１，９１０，９１１，９１２ 回路の接点
９２０ 寄生インダクタンス
９５０ モータ
２ カソード電極
３ アノード電極
４ 絶縁物
１１ 半導体基体の一方の主表面
１２ 半導体基体の他方の主表面
１３，１５１，１６２ ｎ+層
１４ ｎ-層
１５ ｐｎ接合
１６ ショットキー接合
３０ ショットキー電極
１００ フライホイールダイオード
１１０ ゲート電極
１１４ ゲート絶縁膜
１５２，１６１ ｐ+層
１６０ ｐ-層
３００ 電極
６００ フライホイールダイオード
７００ ＩＧＢＴ
８００ ゲート回路
９００，９０１，９１０，９１１，９１２ 回路の接点
９２０ 寄生インダクタンス
９５０ モータ
Claims (17)
- スイッチングパワーデバイスと、フライホイールダイオードが直列に接続され、
前記フライホイールダイオードがショットキー接合を有しショットキーダイオードとして動作する領域とｐｎ接合を有しｐｎダイオードとして動作する領域を有し、
前記フライホイールダイオードのアノード電極は、前記ショットキーダイオードと前記ｐｎダイオードの内、前記ショットキーダイオードのみと低抵抗に接触され、
前記フライホイールダイオードに順方向に電流が流れる時には、前記ｐｎダイオードを前記アノード電極に電気的に接続して、ｐｎダイオードが動作するように、かつ前記フライホイールダイオードが逆回復時には、前記ｐｎダイオードと前記アノード電極を電気的に分離して、ショットキーダイオードが動作するように制御する手段を備えたことを特徴とする半導体装置。 - 請求項１の半導体装置において、
前記制御する手段が絶縁ゲートであることを特徴とする半導体装置。 - 請求項２の半導体装置において、
前記絶縁ゲートが前記スイッチングパワーデバイスのゲート信号に同期し、該ゲート信号がスイッチングパワーデバイスをオフからオンに切り替える前に、少なくとも前記ｐｎダイオードが順方向に電流を流す動作モードから、前記ショットキーダイオードが主として電流を流す動作モードに前記フライホイールダイオードの前記絶縁ゲートを制御することを特徴とする半導体装置。 - 請求項２または請求項３の半導体装置において、
前記絶縁ゲートが前記スイッチングパワーデバイスのゲート信号に同期し、該ゲート信号がスイッチングパワーデバイスをオンからオフに切り替える前に、少なくとも前記ｐｎダイオードが順方向に電流を流せるように前記フライホイールダイオードの前記絶縁ゲートを制御することを特徴とする半導体装置。 - 請求項１から請求項４のうちの１つの請求項の半導体装置において、
前記フライホイールダイオードは、一対の表面をもつ半導体基体と、該半導体基体の一方の表面に露出する第１導電型の第１の半導体層と、前記半導体基体の他方の主表面に露出し前記第１の半導体層に接する第２導電型の第２の半導体層と、前記半導体基体の他方の主表面にあって前記第１の半導体層に接しショットキー接合を形成するショットキー金属と、前記第２導電型の第２の半導体層と前記ショットキー金属に跨る絶縁ゲートと、前記ショットキー金属に電気的に低抵抗に接続した前記アノード電極と、一方の表面の前記第１の半導体層に低抵抗に接触するカソード電極とを備えたことを特徴とする半導体装置。 - 請求項５の半導体装置において、
前記ショットキー金属と前記第１の半導体層の間に、前記第２の半導体層の不純物濃度より低い濃度の第２導電型の第３の半導体層を備えたことを特徴とする半導体装置。 - 請求項１から請求項４のうちの１つの請求項の半導体装置において、
前記フライホイールダイオードは、一対の表面をもつ半導体基体と、該半導体基体の一方の表面に露出する第１導電型の第１の半導体層と、前記半導体基体の他方の主表面に露出し前記第１の半導体層に接する第２導電型の第２の半導体層と、前記半導体基体の他方の主表面にあって前記第１の半導体層に接しショットキー接合を形成するショットキー金属と、前記ショットキー金属の前記第２の半導体層に対向する側に前記第１の半導体層との間に設けた第２導電体の第４の半導体層と、少なくとも該第４の半導体層と前記第２の半導体層に跨る絶縁ゲートと、前記ショットキー金属に電気的に低抵抗に接続した前記アノード電極と、一方の表面の前記第１の半導体層に低抵抗に接触するカソード電極とを備えたことを特徴とする半導体装置。 - 請求項７の半導体装置において、
前記ショットキー金属と前記第１の半導体層の間に、前記第２の半導体層の不純物濃度より低い濃度の第２導電型の第５の半導体層を備えたことを特徴とする半導体装置。 - 請求項５から請求項８のうちの１つの請求項の半導体装置において、
前記絶縁ゲートのゲート電極に前記アノード電極に対して負の電圧を印加することで、前記ショットキー電極と前記第２の半導体層と電気的に接続することを特徴とする半導体装置。 - 請求項１から請求項４のうちの１つの請求項の半導体装置において、
前記フライホイールダイオードは、一対の表面をもつ半導体基体と、該半導体基体の一方の表面に露出する第１導電型の第１の半導体層と、前記半導体基体の他方の主表面に露出し前記第１の半導体層に接する第２導電型の第２の半導体層と、該第２の半導体層内に形成された第１導電型の第６の半導体層と、該第６の半導体層と前記第２の半導体層を電気的に短絡する手段と、前記半導体基体の他方の主表面にあって前記第１の半導体層に接しショットキー接合を形成するショットキー金属と、該ショットキー金属と前記第２の半導体層と前記第６の半導体層に跨る絶縁ゲートと、前記ショットキー金属に電気的に低抵抗に接続した前記アノード電極と、一方の表面の前記第１の半導体層に低抵抗に接触するカソード電極とを備えたことを特徴とする半導体装置。 - 請求項１０の半導体装置において、
前記ショットキー金属と前記第１の半導体層の間に、前記第２の半導体層の不純物濃度より低い濃度の第２導電型の第３の半導体層を備えたことを特徴とする半導体装置。 - 請求項１から請求項４のうちの１つの請求項の半導体装置において、
前記フライホイールダイオードは、一対の表面をもつ半導体基体と、該半導体基体の一方の表面に露出する第１導電型の第１の半導体層と、前記半導体基体の他方の主表面に露出し前記第１の半導体層に接する第２導電型の第２の半導体層と、該第２の半導体層内に形成された第１導電型の第６の半導体層と、該第６の半導体層と前記第２の半導体層を電気的に短絡する手段と、前記半導体基体の他方の主表面にあって前記第１の半導体層に接しショットキー接合を形成するショットキー金属と、該ショットキー金属と前記第１の半導体層の間に前記第２の半導体層の不純物濃度より低い濃度の第２導電型の第３の半導体層と、該第３の半導体層と前記ショットキー金属の間に第１導電型の第７の半導体層と、前記他方の主表面において少なくとも該第７の半導体層と前記第３の半導体層と前記第１の半導体層と前記第２の半導体層と前記第６の半導体層に跨る絶縁ゲートと、前記ショットキー金属に電気的に低抵抗に接続した前記アノード電極と、一方の表面の前記第１の半導体層に低抵抗に接触するカソード電極とを備えたことを特徴とする半導体装置。 - 請求項１２の半導体装置において、
前記第３の半導体層と前記第２の半導体層が接していることを特徴とする半導体装置。 - 請求項１０から請求項１３のうちの１つの請求項の半導体装置において、
前記絶縁ゲートのゲート電極に前記アノード電極に対して正の電圧を印加することで、前記ショットキー電極と前記第２の半導体層と電気的に接続することを特徴とする半導体装置。 - 請求項１から請求項１４のうちの１つの請求項の半導体装置において、
スイッチングパワーデバイスがＩＧＢＴ（Insulated Gate Bipolar Transistor）であることを特徴とする半導体装置。 - 電源と、
スイッチングパワーデバイスとフライホイールダイオードを有し、前記スイッチングパワーデバイスと、フライホイールダイオードと、前記電源が直列に接続される半導体装置と、
を備え、
前記フライホイールダイオードがショットキー接合を有しショットキーダイオードとして動作する領域とｐｎ接合を有しｐｎダイオードとして動作する領域を有し、
前記フライホイールダイオードのアノード電極は、前記ショットキーダイオードと前記ｐｎダイオードの内、前記ショットキーダイオードのみと低抵抗に接触され、
前記フライホイールダイオードに順方向に電流が流れる時には、前記ｐｎダイオードを前記アノード電極に電気的に接続して、ｐｎダイオードが動作するように、かつ 前記フライホイールダイオードが逆回復時には、前記ｐｎダイオードと前記アノード電極を電気的に分離して、ショットキーダイオードが動作するように制御する手段を備えたことを特徴とする電力変換装置。 - 請求項１６の電力変換装置において、前記半導体装置が請求項２から請求項１５のうちの１つの請求項の半導体装置であることを特徴とする電力変換装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009225914A JP5171776B2 (ja) | 2009-09-30 | 2009-09-30 | 半導体装置、及びそれを用いた電力変換装置 |
| US12/766,952 US8853736B2 (en) | 2009-09-30 | 2010-04-26 | Semiconductor device and power converter using it |
| EP10161517.7A EP2365532B1 (en) | 2009-09-30 | 2010-04-29 | Semiconductor device and power converter using it |
| CN201010254534.9A CN102034817B (zh) | 2009-09-30 | 2010-08-11 | 半导体装置以及使用该半导体装置的电力变换装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009225914A JP5171776B2 (ja) | 2009-09-30 | 2009-09-30 | 半導体装置、及びそれを用いた電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011078187A JP2011078187A (ja) | 2011-04-14 |
| JP5171776B2 true JP5171776B2 (ja) | 2013-03-27 |
Family
ID=43779316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009225914A Active JP5171776B2 (ja) | 2009-09-30 | 2009-09-30 | 半導体装置、及びそれを用いた電力変換装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8853736B2 (ja) |
| EP (1) | EP2365532B1 (ja) |
| JP (1) | JP5171776B2 (ja) |
| CN (1) | CN102034817B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11282937B2 (en) | 2018-02-28 | 2022-03-22 | Hitachi Power Semiconductor Device, Ltd. | Semiconductor device and power conversion device |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9590616B2 (en) | 2013-07-10 | 2017-03-07 | Denso Corporation | Drive control device |
| US20150194915A1 (en) * | 2014-01-05 | 2015-07-09 | Makerbot Industries, Llc | H-bridge shoot-through avoidance |
| JP6227677B2 (ja) * | 2014-01-31 | 2017-11-08 | 株式会社日立製作所 | 半導体素子の駆動装置およびそれを用いた電力変換装置 |
| JP6338145B2 (ja) * | 2014-04-16 | 2018-06-06 | 株式会社 日立パワーデバイス | 半導体装置及びそれを用いた電力変換装置 |
| JP2015226441A (ja) * | 2014-05-30 | 2015-12-14 | 株式会社富士通ゼネラル | 直流電源装置 |
| JP6459791B2 (ja) | 2014-07-14 | 2019-01-30 | 株式会社デンソー | 半導体装置およびその製造方法 |
| DE112016000220B4 (de) | 2015-06-11 | 2021-10-14 | Fuji Electric Co., Ltd. | Leistungswandlungsausrüstung |
| JP6601086B2 (ja) * | 2015-09-16 | 2019-11-06 | 富士電機株式会社 | 半導体装置及びその製造方法 |
| US9961231B2 (en) | 2015-10-06 | 2018-05-01 | Canon Kabushiki Kaisha | Image processing method that attempts decoding of additional information using a plurality of decoding methods, and apparatus therefor |
| JP6531026B2 (ja) * | 2015-10-20 | 2019-06-12 | 株式会社 日立パワーデバイス | 電力変換装置 |
| JP2018137392A (ja) * | 2017-02-23 | 2018-08-30 | トヨタ自動車株式会社 | 半導体装置 |
| CN109062311A (zh) * | 2018-08-18 | 2018-12-21 | 卢国安 | Pn结肖特基结的新型使用方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2590284B2 (ja) * | 1990-02-28 | 1997-03-12 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
| JP2809253B2 (ja) * | 1992-10-02 | 1998-10-08 | 富士電機株式会社 | 注入制御型ショットキーバリア整流素子 |
| JP3491049B2 (ja) * | 1995-10-11 | 2004-01-26 | 富士電機ホールディングス株式会社 | 整流素子およびその駆動方法 |
| JP3616258B2 (ja) * | 1998-08-28 | 2005-02-02 | 株式会社ルネサステクノロジ | ショットキーダイオードおよびそれを用いた電力変換器 |
| US6351018B1 (en) | 1999-02-26 | 2002-02-26 | Fairchild Semiconductor Corporation | Monolithically integrated trench MOSFET and Schottky diode |
| CN1110098C (zh) * | 1999-07-27 | 2003-05-28 | 北京工业大学 | 具有电阻通道的高速高压功率集成器件 |
| JP2003164140A (ja) * | 2001-11-27 | 2003-06-06 | Mitsubishi Electric Corp | 半導体変換回路及び回路モジュール |
| JP4793905B2 (ja) * | 2005-03-24 | 2011-10-12 | 日本碍子株式会社 | 半導体装置およびその製造方法 |
| JP5098300B2 (ja) | 2005-11-25 | 2012-12-12 | 株式会社デンソー | 半導体装置およびその製造方法 |
| JP4980126B2 (ja) * | 2007-04-20 | 2012-07-18 | 株式会社日立製作所 | フリーホイールダイオードとを有する回路装置 |
| JP4930904B2 (ja) * | 2007-09-07 | 2012-05-16 | サンケン電気株式会社 | 電気回路のスイッチング装置 |
| JP4557015B2 (ja) * | 2008-02-15 | 2010-10-06 | 株式会社デンソー | パワースイッチング回路 |
| TWI376752B (en) * | 2008-04-22 | 2012-11-11 | Pfc Device Co | Mos pn junction schottky diode and method for manufacturing the same |
-
2009
- 2009-09-30 JP JP2009225914A patent/JP5171776B2/ja active Active
-
2010
- 2010-04-26 US US12/766,952 patent/US8853736B2/en active Active
- 2010-04-29 EP EP10161517.7A patent/EP2365532B1/en active Active
- 2010-08-11 CN CN201010254534.9A patent/CN102034817B/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11282937B2 (en) | 2018-02-28 | 2022-03-22 | Hitachi Power Semiconductor Device, Ltd. | Semiconductor device and power conversion device |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2365532B1 (en) | 2019-08-07 |
| EP2365532A3 (en) | 2011-12-28 |
| CN102034817B (zh) | 2014-04-02 |
| JP2011078187A (ja) | 2011-04-14 |
| EP2365532A2 (en) | 2011-09-14 |
| CN102034817A (zh) | 2011-04-27 |
| US8853736B2 (en) | 2014-10-07 |
| US20110073905A1 (en) | 2011-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5171776B2 (ja) | 半導体装置、及びそれを用いた電力変換装置 | |
| JP6698746B2 (ja) | 半導体デバイス | |
| JP4840370B2 (ja) | 半導体装置とその半導体装置を備えている給電装置の駆動方法 | |
| KR101613442B1 (ko) | 절연 게이트형 바이폴라 트랜지스터 | |
| US11296212B2 (en) | Semiconductor device and power conversion device | |
| JP2009159184A (ja) | フリーホイールダイオードとを有する回路装置、及び、ダイオードを用いた回路装置とそれを用いた電力変換器 | |
| JP6531026B2 (ja) | 電力変換装置 | |
| WO2013088544A1 (ja) | 半導体装置および電力変換装置 | |
| JP6227677B2 (ja) | 半導体素子の駆動装置およびそれを用いた電力変換装置 | |
| JP2016162855A (ja) | 半導体装置およびそれを用いた電力変換装置 | |
| JP2010129697A (ja) | 半導体装置 | |
| JP5135666B2 (ja) | 電力変換装置 | |
| WO2019167543A1 (ja) | 半導体装置および電力変換装置 | |
| CN112687744A (zh) | 平面型碳化硅逆阻mosfet器件及其制备方法 | |
| JP2007150121A (ja) | 電力用半導体装置およびそれを用いた電力変換装置 | |
| US9306047B2 (en) | Semiconductor device and electric power converter in which same is used | |
| JPH09107097A (ja) | 整流素子およびその駆動方法 | |
| JP2004032893A (ja) | アクティブクランプ回路 | |
| JP2012175047A (ja) | 半導体装置 | |
| US20150187869A1 (en) | Power semiconductor device | |
| CN111697067A (zh) | 能够快速骤回的逆导型绝缘栅双极型晶体管及其实现方法 | |
| US20230246095A1 (en) | Semiconductor device and three-phase inverter comprising the same | |
| WO2023188577A1 (ja) | 半導体装置および電力変換装置 | |
| JP2013140901A (ja) | ダイオードおよびそれを用いた電力変換システム | |
| WO2014128839A1 (ja) | 半導体装置およびそれを用いた電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110804 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120402 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120904 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121105 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121127 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121225 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5171776 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160111 Year of fee payment: 3 |