JPH0750791B2 - 半導体整流ダイオード及びそれを使つた電源装置並びに電子計算機 - Google Patents

半導体整流ダイオード及びそれを使つた電源装置並びに電子計算機

Info

Publication number
JPH0750791B2
JPH0750791B2 JP1242035A JP24203589A JPH0750791B2 JP H0750791 B2 JPH0750791 B2 JP H0750791B2 JP 1242035 A JP1242035 A JP 1242035A JP 24203589 A JP24203589 A JP 24203589A JP H0750791 B2 JPH0750791 B2 JP H0750791B2
Authority
JP
Japan
Prior art keywords
semiconductor region
semiconductor
conductivity type
converter
recesses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1242035A
Other languages
English (en)
Other versions
JPH03105975A (ja
Inventor
広 小坂
進 村上
正典 高田
隆男 柳沼
直文 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1242035A priority Critical patent/JPH0750791B2/ja
Priority to KR1019900013209A priority patent/KR0163189B1/ko
Priority to US07/580,534 priority patent/US5081509A/en
Publication of JPH03105975A publication Critical patent/JPH03105975A/ja
Priority to US07/818,515 priority patent/US5256889A/en
Publication of JPH0750791B2 publication Critical patent/JPH0750791B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置特に順方向電圧降下が低くかつ逆方
向リーク電流の少ない低損失ダイオード、及びそれを使
つた電源装置並びに電子計算機に関する。
〔従来の技術〕
半導体整流ダイオードは、交流を直流に変換する回路素
子で、直流で動作する電気装置または電子装置の電源部
に多数個使用されている。近年、電気装置及び電子装置
の半導体化,IC化、更にはLSI化が図られ装置の省エネル
ギー化が進むに従つて電源部における電力消費が装置の
効率を左右する重要なフアクタとなつて来ている。電源
部の電力消費を低減するためには、電源部の主たる構成
要素である半導体整流ダイオード低損失化が必要であ
る。半導体整流体ダイオードの低損失化のための一方法
として、pn接合ダイオードに代えてシヨツトキー接合ダ
イオードを使用することが知られている。しかしなが
ら、シヨツトキー接合ダイオードは順方向電圧降下が0.
5〜0.6Vが低いため順方向損失の低減を図ることができ
るが、逆方向リーク電流がpn接合ダイオードに比較して
２桁以上大きいことから逆方向損失が増加し、順方向損
失と逆方向損失とを合計した総損失はpn接合ダイオード
に比較して僅かしか低減できないのである。そこで、シ
ヨツトキー接合ダイオードの逆方向リーク電流の低減を
図る構造として、特公昭59−35183号公報，特開昭56−2
672号公報，特開昭59−115566号公報及び特開昭60−745
82号公報に開示されているように、シヨツトキー接合に
隣接して基板領域とは反対導電型の半導体領域を所定間
隔で並設し、逆方向電圧印加時に半導体領域と基板領域
との間のpn接合が逆バイアスされて基板領域に拡がる空
乏層によつて半導体領域相互間がピンチオフされるよう
に構成することが知られている。
〔発明が解決しようとする課題〕
上述の逆方向リーク電流の流通路を空乏層でピンチオフ
する構造のシヨツトキー接合ダイオードでは、後述する
理由から逆方向リーク電流を低減することが困難であつ
た。このため、電気装置及び電子装置の電源部に公知の
半導体整流ダイオードを使用する限り、電源部での損失
が多く装置の損失低減が図れないという欠点があつた。
また、電源部の損失が多いということは電源部での発熱
が多いことを意味し、この結果大きい冷却手段を必要と
し装置の小形化が図れないという欠点があつた。
本発明の目的は、上述の欠点を解消した半導体整流ダイ
オード及びそれを使つた電源装置並びに電子計算機を提
供するにある。
本発明の目的を具体的に言えば、低損失の半導体整流ダ
イオード及びそれを使うことによつて損失の低減と小型
化を図つた電源装置並びに電子計算機を提供するにあ
る。
〔課題を解決するための手段〕
本発明半導体整流ダイオードの特徴とするところは、表
面に複数の凹部が設けられる、一方導電型の第１の半導
体領域と、第１の半導体領域に隣接し、第１の半導体領
域よりも高不純物濃度の一方導電型の第２の半導体領域
と、複数の凹部の表面に設けられる他方導電型の第３の
半導体領域とを有する半導体基体と、隣接する凹部間に
おける第１の半導体領域の露出部との界面でショットキ
ー接合を形成し、第３の半導体領域にオーミック接触す
る第１の主電極と、第２の半導体領域にオーミック接触
する第２の主電極と、を具備し、第１の半導体領域の露
出部の幅をＷ、第３の半導体領域の深さをＤ、第１の半
導体領域と第３の半導体領域との間に形成されるpn接合
の拡散電位によって第１の半導体領域側に広がる空乏層
の幅をw0としたとき、2w0＜Ｗ≦3Dの関係を有する点に
ある。複数個の凹部表面に形成される第３の半導体領域
はストライプ形状及び多角形形状又は相互に連結された
ストライプ形状及び多角形形状並びにこれらの変形が考
えられる。また、第１の主電極は第１の半導体領域の露
出部との界面で単一の金属又はバリアハイトの異なる複
数の金属から構成することができる。
次に、本発明電源装置の特徴とするところは、直流電源
に接続される一対の入力端子と、負荷に接続される一対
の出力端子と、直列接続して入力端子間に接続された第
１及び第２の分割用コンデンサと、直列接続して入力端
子間に接続された交互スイツチング動作をする第１及び
第２のスイツチング素子と、第１及び第２の分割用コン
デンサの接続点と第１及び第２のスイツチング素子の続
点との間に一次巻線が接続され、出力端子の一方側に二
次巻線の中点が接続された変圧器と、変圧器の二次巻線
の両端と出力端子の他方との間に整流方向を揃えて接続
した第１及び第２のダイオードとを具備し、第１及び第
２のダイオードとして本発明半導体整流ダイオードを用
いた点にある。
また、本発明電子計算機の特徴とするところは、入力端
子が商用電源に接続されるAC・DCコンバータと、AC・DC
コンバータの出力端子に接続され、AC・DCコンバータの
直流出力を所望の直流電圧に変換するDC・DCコンバータ
と、DC・DCコンバータの出力端子に接続された論理装置
とを具備し、DC・DCコンバータとして本発明電源装置を
用いた点にある。
〔作用〕
シヨツトキー接合部における逆方向リーク電流密度ＪＲ
は次式（１）で表わされることが知られている。
ここで、Ａ＊はリチヤードソン定数、Ｔは絶対温度
（Ｋ）、ｑは素電荷量、ｋＢはボルツマン定数、B0は
バリアハイト（Ｖ）、εSiは半導体の誘電率、Ｅｍはシ
ヨツトキー接合の半導体側での表面電界強度、αは経験
的に与えられるパラメータである。式（１）の小括弧内
を見ると電界強度Ｅｍが大きくなると小括弧内の値即ち
バリアハイトが低下し、式（１）で表わされる逆方向リ
ーク電流は増加することがわかる。
本発明の半導体整流ダイオードでは、第３半導体領域相
互間の間隔即ちシヨツトキー接合の幅をＷ、第３の半導
体領域の深さをＤ、第１の半導体領域と第３の半導体領
域との間に形成されるpn接合の拡散電位によつて第１の
半導体領域側に拡がる空乏層の幅をw0としたとき、 2w0＜Ｗ≦3D の関係を有するように構成することにより、オン電圧の
過大な増加を伴うことなく、シヨツトキー接合の半導体
側での表面電界強度を大幅低減を図り、逆方向リーク電
流を大幅に低減し、リーク電流による損失を低減する。
さらに、第３の半導体領域を凹部の表面に設けることに
より、チップ面積に占める第３の半導体領域の面積の割
合を低減できる。すなわち、順方向電流の主たる通路で
あるショットキー接合部の面積が占める割合が増大す
る。従って、順方向電圧降下が小さくなるので、順方向
電流が流れているときの損失も低減する。
以上のように、本発明の半導体整流ダイオードでは、電
力損失を大幅に低減することができる。
本発明の半導体整流ダイオードの低損失化が達成される
ことにより、それを使用した電源装置及び電子計算機の
小形化及び高効率化が図れるのである。
〔実施例〕
以下、本発明を実施例として示した図面を用いて詳細に
説明する。まず、第１図ないし第７図により、本発明の
動作を説明する。
第１図は本発明半導体整流ダイオードの参考例を示す要
部斜視図である。図において、１は互いに反対側に位置
する一対の主表面11,12を有する半導体基体で、一対の
主表面間に一方の主表面11に隣接接するｎ型の第１の半
導体領域13と、他方の主表面12及び第１の半導体領域13
に隣接し、第１の半導体領域より高不純物濃度を有する
n+型の第２の半導体領域14と、一方の主表面11から第１
の半導体領域13内に延在し、一方の主表面11側から見た
ときストライプ形状を有しその長手方向を揃え相互に所
定の間隔を有して並設され、第１の半導体領域13より高
不純物濃度を有するp+型の複数個の第３の半導体領域15
と、一方の主表面11から第１の半導体領域13内に延在
し、一方の主表面11側から見たとき環状で第３の半導体
領域15群を所定の間隔を有して包囲し、第１の半導体領
域13より高不純物濃度を有するp+型の第４の半導体領域
16とを具備している。２は半導体基体１の一方の主表面
11上に設けられ、第１の半導体領域13との界面でシヨツ
トキー接合を形成し、第３の半導体領域15及び第４の半
導体領域16の内周側部分にオーミツク接触する第１の主
電極、３は半導体基体１の他方の主表面12において第２
の半導体領域14にオーミツク接触する第２の主電極、４
は半導体基体１の一方の主表面11の周縁部において第４
の半導体領域16の外周側部分及びその外周側に露出する
第１の半導体領域13上に設けたSiO2,PSGなどの絶縁膜
で、この絶縁膜４上に第１の主電極２の一部が延在して
いる。第１の主電極２は第１の半導体領域13の多数キヤ
リアである電子に対してバリアを形成する電極材料、例
えばMo,Tiなどの金属及びこれら金属のシリサイド、更
には金属やその他の不純物を含む多結晶シリコン又はア
モルフアスシリコンが使用される。
この参参考例において重要な点、すなわち本発明の特徴
点の一つは、第３の半導体領域15相互間の間隔をＷ、第
３の半導体領域15の深さをＤ、第１の半導体領域13と第
３の半導体領域15との間に形成されるpn接合Ｊの拡散電
位によつて第１の半導体領域13側に拡がる空乏層の幅を
w0としてとき、2w0＜Ｗ≦3Dの関係を満すように第３の
半導体領域15を形成していることである。以下、このよ
うに形成する理由について説明する。
第２図は第１図の半導体整流ダイオードの一部拡大断面
図で、第２図（ａ）は第２の主電極３が正電位、第１の
主電極２が負電位となる逆バイアス状態を、第２図
（ｂ）は第１の主電極２が正電位、第２の主電極が負電
位となる順バイアス状態をそれぞれ示している。第２図
（ａ）の逆バイアス状態においては、pn接合Ｊから第１
の半導体領域13内に拡がる空乏層は第３の半導体領域15
相互間を埋め尽し破線51で示すように第２の半導体領域
14近傍まで伸びている。この時、流れる逆方向リーク電
流はpn接合部を通るものとシヨツトキー接合部を通るも
のとに分けられるが、支配的なのは後者である。シヨツ
トキー接合部を流れる逆方向リーク電流は、前述のよう
にこの部分の電界強度に大きく依存する。第３図（ａ）
及び（ｂ）は、第３の半導体領域15の深さＤを１μｍ、
第１の半導体領域13の深さを2.5μｍ、不純物濃度を１
×1016atomic/cm3、第１の主電極をバナジウム、逆バイ
アス電圧を40Vとしたときのシヨツトキー接合部の各位
置における電界強度Ｅｍ及び逆方向リーク電流密度ＪＲ
の関係を第３の半導体領域15相互間の間隔Ｗをパラメー
タにして示したものである。この図から、Ｗが10Dのと
きには電界強度度は広い範囲で3.5×105V/cmを示し、Ｗ
が5Dのときにもピークの電界強度は3.5×105V/cmに近い
値を示しているが、Ｗが3Dになるとピークの電界強度が
2.7×105V/cmと20％余り低下している。これを逆方向リ
ーク電流密度ＪＲで見ると、Ｗ＝10Dのときは広範囲で
1.1A/cm2、Ｗ＝5Dのときはピーク値で0.9A/cm2と50％以
上の大幅減少となつている。Ｗが小さくなるとある値か
ら急激に電界強度Ｅｍが低下する理由は、pn接合及びシ
ヨツトキー接合に沿つて存在する等電位線が、Ｗが小さ
くなるとpn接合に沿う等電位線側に張られてシヨツトキ
ー接合に沿わなくなるためと考えられる。また、逆方向
リーク電流が電界強度の減少に指数関数的に比例して減
少する理由は前述の式（１）から理解できる。第４図は
シヨツトキー接合部の幅Ｗとその中心部におけるリーク
電流密度との関係を第３の半導体領域15の深さＤを変え
て示したもので、Ｗ≦3Dに相当する個所でリーク電流が
著しく減少していることがわかる。
一方、第２図（ｂ）の順バイアス状態においては、pn接
合Ｊの拡散電位によつて第１の半導体領域13側に幅w0だ
け空乏層52が拡がり、シヨツトキー接合の幅ＷのうちＷ
−2w0が順方向電流の通流に寄与する。このため幅Ｗが2
w0に近づくに従つて順方向電流の通流路が次第に狭くな
り順方向電圧降下ＶＦが増加して来る。Ｗ＝2w0なる理
論上順方向電流の通流路はなくなり、順方向電圧降下が
急増することになる。第５図はシヨツトキー接合の幅Ｗ
と順方向電流密度ＪＦが60A/cm2Nのときの順方向電圧降
下ＶＦとの関係を第３の半導体領域15の深さＤを変えて
示したもので、Ｗ＞2w0とすることで順方向電圧降下Ｖ
Ｆの値を小さくできることが理解される。尚、w0は第１
の半導体領域13の不純物濃１×1016atomic/cm3、第３の
半導体領域15の不純物濃度１×1019atomic/cm3のとき0.
34μｍで、この値は順方向電流が流れている時には電圧
降下によつて補償されて僅か減少する。
第６図は第４図及び第５図の結果に基づいて、単位面積
当りの損失電力Ｐ（W/cm2）とシヨツトキー接合の幅Ｗ
との関係を計算により求めたもので、2w0＜Ｗ≦3Dの範
囲で損失が著しく少なくなることが理解される。
以上の説明からわかるように、第１図に示す構造とする
ことにより低損失の半導体整流ダイオードを実現するこ
とができる。本発明によれば低損失化という効果の他
に、特定のバリアハイトを有する材料で第１の主電極２
を形成しても任意のバリアハイトに相当する特性を実現
できるという効果を有する。これを第７図を用いて説明
する。
第７図は第１の主電極２の材料を変えたとき得られるシ
ヨツトキー接合ダイオードの順方向電圧降下と逆方向リ
ーク電流密度との関係を示している。一点鎖線は単一の
材料を変えたときに得られる特性で、この線上にTi,V,M
oを使つたときの特性を〇印で示してある。これら各〇
印相互間の特性が要求された場合、従来は所望の特性の
両側に位置する２種類の材料を組合せることによつて実
現していたが、この方法では２種類の材料を使うため製
造上種々の問題を有していた。これに対し、本発明のよ
うに第３の半導体領域を設けてシヨツトキー接合の幅を
変えれば、第７図の実線に示すように連続的に特性を変
えることができる。単一材料であることから従来技術の
ような問題がなく、かつ従来技術で得られる特性よりも
順方向電圧降下を同一とすれば逆方向リーク電流が小さ
くなり、逆方向リーク電流を同一とすれば順方向電圧降
下を小さくでき、優れた特性が得られるのである。
尚、第１図の第４の半導体領域16はガードリングとして
の機能を有するものであるが、第３の半導体領域15との
間に存在するシヨツトキー接合の幅を本発明の目的を奏
するように形成してもよい。
第８図は本発明の一実施例で、第１図の参考例とは第３
の半導体領域15の一方の主表面11側に凹部17が形成され
ている点で異なつている。第３の半導体領域15は、半導
体基体１の一方の主表面11に所望数の凹部17を形成した
後、凹部17の表面からｐ型不純物を拡散することにより
形成することができる。このような形成法を採用すれ
ば、第１図において第３の半導体領域15を拡散で形成す
る場合に比較して、順方向電流の通流に寄与しない第３
の半導体領域15の一方の主表面11に占める割合を大幅に
低減でき、オン電圧が低くなるとともに、チツプサイズ
の縮小が図れる効果を有する。
第９図は本発明の更に別の実施例で、第８図の実施例と
は凹部17内に導電材６が埋設されている点で相違してい
る。導電材６としては、ポリシリコン，金属が使用され
る。この実施例によれば一方の主表面11が平坦面となる
ため、第８図の実施例に比較して第１の主電極２の断線
がなくなる利点を有している。
第10図は本発明の異なる実施例で、第１の主電極２をバ
リアハイトの異なる材料21,22で形成している。バリア
ハイトの異なる材料21,22としては、例えばMoとTiが使
用される。両材料の組合わせ方としては、材料21と材料
22とを交互に配置する方法（ａ）と、部分的材料22を設
け、その上全面に材料21を配置する方法（ｂ）とが考え
られる。このようにすれば、単一の材料を使用する場合
に比較して、所望の特性特に順方向電圧降下を得るのが
容易となる利点を有する。
第11図は本発明の更に異なる実施例を一方の主表面11側
から見たパターン図で示している。（ａ）及び（ｂ）は
第３の半導体領域15を多数個の矩形状及び円形状にした
場合を示している。これらは、第３の半導体領域15をス
トライプ状にする場合に比較して通流面積を広くできる
利点を有している。（ｃ），（ｄ）及び（ｅ）は、第３
の半導体領域15を一体に形成し、ストライプ状，矩形
状，円形状の欠如部を多数個設け、その欠如部に第１の
半導体領域13を露出させた構成となつている。
第12図は本発明の他の実施例で、これまでの実施例と相
違するところは、第１の半導体領域13に隣接してそれよ
り低不純物濃度を有するｎ−型の第５の半導体領域18を
第３の半導体領域15相互間に設けた点にある。第５の半
導体領域18は第１の半導体領域15上に比べて空乏層が拡
がり易く、逆方向リーク電流の低減が一層図れる利点が
ある。第12図（ａ）は第５の半導体領域18を第３の半導
体領域15相互間全体に設けた場合、第12図（ｂ）は第５
の半導体領域18をシヨツトキー接合に隣接する個所のみ
に設けた場合、第12図（ｃ）は第５の半導体領域18をシ
ヨツトキー接合から離れた個所に設けた場合をそれぞれ
示している。第12図（ａ）ではシヨツトキー接合部の電
界強度をより一層低減する効果があり、第12図（ｂ）及
（ｃ）では第12図（ａ）よりも順方向電圧降下を小さく
する効果がある。
以上は本発明半導体整流ダイオードを代表的な実施例を
用いて説明したが、本発明はこれらに限定されるもので
はなく本発明の技術思想の範囲内で種々の変更が可能で
ある。
上述の本発明半導体整流ダイオードを電源装置及びそれ
を使つた電子計算機に適用することによつて、これらの
機器の小形軽量化，高効率化を図ることができる。以
下、これについて説明する。
第13図は本発明電源装置の一実施例であるDC・DCコンバ
ータの回路構成である。DC・DCコンバータとは、電子機
器等の負荷に安定な直流電圧を供給給するように、入力
の直流電力を出力の直流電力へ電力変換するスイツチン
グ電源である。同図のDC・DCコンバータは、ハーフブリ
ツジ方式のものである。図において、701及び702は直流
電源703に接続される一対の入力端子、704及び705は負
荷706に接続される一対の出力端子、707及び708は直列
接続して入力端子701,702間に接続された第１及び第２
の電源電圧分割用コンデンサ、709及び710は直列接続し
て入力端子701,702間に接続され交互にスイツチング動
作をする第１及び第２のスイツチング素子、711は第１
及び第２の分割用コンデンサ707,708の接続点と第１及
び第２のスイツチング素子709,710の接続点との間に一
次巻線711−１が接続され、出力端子704に二次巻線711
−２の中点が接続された変圧器、712及び713は二次巻線
711−２両端にアノード側が接続され、カソード側が平
滑用リアクトル714を介して出力端子705に接続された第
１及び第２のダイオード、715は出力端子704,705間に接
続された平滑用コンデンサである。このDC・DCコンバー
タでは交互にオン状態になる第１及び第２のスイツチン
グ素子709,710のオン期間を可変にするパルス幅変調（P
WM）によつて、入力電圧の変動あるいは負荷電流の変動
に対して負荷706へ供給する出力電圧を一定の値に制御
している。
このDC・DCコンバータにおいて、第１及び第２のダイオ
ード712及び713で発生する損失電力Ｐｄは、次式（２）
で与えられる。
ここで、 ＶＰ：ダイオードのオン電圧 I0:負荷電流 ＩＲ：ダイオードの逆方向リーク電流 V1:分割用コンデンサ707,708の電圧 N1:変圧器の一次巻線の巻数 N2:変圧器の二次巻線の巻数 Ｄuty：スイツチング素子709,710のオン時比率 式（２）において、第１項は順電流による損失電力、第
２項は逆電流による損失電力である。入力電圧V1の変動
に対して出力電圧を一定に調整するには、式（３）の関
係を満たすようにＤutyを制御する必要がある。
ここで、V0:出力電圧 式（３）を式（２）へ代入し、V1Dutyの積の項を消去す
れば、式（４）が得られる。
Ｐｄ＝ＶＰV0＋2IＲ（V0＋ＶＰ） …（４） ところで、シヨツトキー接合を有するダイオードは、次
式（５）でおおよそ規定されるＶＦとＩＲの組合せを有
するシリーズ化されたダイオードが実現できる。
ＩｎＩＲ＝ａ（ＶＦ＋ｂ） …（５） ここで、 a:負の定数パラメータ b:定数パラメータ DC・DCコンバータの仕様により出力電圧V0と負荷電流I0
が定まれば、これらのシリーズ化されたダイオードの中
で、式（４）で示される電力損失を最小にするダイオー
ドが存在する。このダイオードを用いることによりDC・
DCコンバータの小形軽量化，高効率化を最も図ることが
できる。本発明の半導体整流ダイオードは、式（５）の
ｂをより小さな値に改善したものであり、これをDC・DC
コンバータのダイオードに用いることによつて、ダイオ
ードの損失電力の一層の低減を実現することができる。
上記の議論を単純にするために、電力損失Ｐｄはほとん
ど順方向電流による電力損失で与えられ、また、回路損
失は整流ダイオードでのみ発生すると仮定する。整流ダ
イオードでの損失電力Ｐｄと効率ηは、それぞれ次式
（６），（７）で与えられる。
Ｐｄ≒ＶＦI0 …（６） ここで、出力電圧が5V以下の低電圧大電流出力DC・DCコ
ンバータとして、3V,600A出力のものを考える。そし
て、本発明によりバリアメタルと形状の最適化を図りＶ
Ｆを従来の0.55Vから0.35Vに低減できたとする。この場
合、従来と本発明の半導体整流ダイオードを用いた場合
の損失と効率は、次のようになる。
１）従来のダイオードを用いた場合 損失電力＝330W,効率84.5％ ２）本発明の半導体整流ダイオードを用いた場合 損失電力＝210W,効率89.6％ 一般に、低電圧大電流出力のDC・DCコンバータの場合、
その体積は、直方体の低面積が整流ダイオードで発生す
る熱を放熱するための冷却フインで決まるので、損失電
力にほぼ比例する。したがつて、本発明の半導体整流ダ
イオードをDC・DCコンバータの二次側ダイオードに用い
ることによつて、体積は36％も減少，効率は５％も向上
し、DC・DCコンバータの小形軽量化，高効率化を図るこ
とができる。この効果は、低電圧大電流出力になる程、
大きくなる。なお、この効果は、第13図に示したハーフ
ブリツジ方式以外の低電圧大電流出力のDC−DCコンバー
タでも生じる。
第14図は本発明電子計算機の一実施例の回路構成を示し
ている。低電圧大電流出力のDC・DCコンバータの応用例
の代表的なものが電子計算機である。電子計算機は、入
力端子801−1,801−２及び出力端子801−3,801−４を有
し、入力端子801−1,801−２が商用電源に接続されるAC
・DCコンバータ801と、入力端子802−1,802−２及び出
力端子802−3,802−４を有し、入力端子802−1,802−２
がAC・DCコンバータ801の出力端子801−3,801−４に接
続されるDC・DCコンバータ802と、DC・DCコンバータ802
の出力端子802−3,802−４に接続される論理装置803と
から構成されている。AC・DCコンバータ801としては、
ダイオードブリツジの整流回路と平滑回路からなる単純
なものから、位相制御を行うサイリスタブリツジの整流
回路と平滑回路からなるものが使用される。DC・DCコン
バータ802としては、第13図に示したものを用いること
によつて、電子計算機の小形軽量化，高効率化を図るこ
とができる。
〔発明の効果〕
以上述べたように、本発明半導体整流ダイオードは、順
方向電圧降下と逆方向リーク電流密度とで表現されるダ
イオード特性のトレードオフ関係を向上させることがで
き、電力損失の小さい優れた特性を実現することができ
る。また、本発明半導体整流ダイオードを電源装置に使
用すると電力損失が大幅に低減され、装置の小形軽量化
及び高効率化を図ることができる。更に、本発明の電源
装置を電子計算機の電源部に適用すると上記と同理由に
より、小形軽量化及び高効率化を図ることができる。
【図面の簡単な説明】 第１図は本発明半導体整流ダイオードの参考例を示す斜
視図、第２図は第１図のダイオードの作用を説明するた
めの一部拡大断面図、第３図はＷとＥｍ及びＪＲせとの
関係を示す特性図、第４図はＷとＪＲの関係を示す特性
図、第５図はＷとＶＦとの関係を示す特性図、第６図は
ＷとＰとの関係を示す特性図、第７図はＶＦとＪＲとの
関係を示す特性図、第８図，第９図，第10図，第11図及
び第12図は本発明半導体整流ダイオードの実施例を示す
概略図、第13図は本発明電源装置の一実施例を示す回路
図、第14図は本発明電子計算機の一実施例を示すブロッ
ク図である。 １……半導体基体、2,3……主電極、13……第１の半導
体領域、14……第２の半導体領域、15……第３の半導体
領域、707,708……分割用コンデンサ、709,710……スイ
ツチング素子、711……変圧器、712,713……ダイオー
ド、801……AC・DCコンバータ、802……DC・DCコンバー
タ、803……論理装置。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 柳沼 隆男 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 河野 直文 神奈川県秦野市堀山下１番地 株式会社日 立製作所神奈川工場内 (56)参考文献 特開 昭56−2672（ＪＰ，Ａ) 特開 昭60−31271（ＪＰ，Ａ) 特開 昭60−74582（ＪＰ，Ａ) 特開 昭61−88560（ＪＰ，Ａ) 特開 昭60−158677（ＪＰ，Ａ) 特開 昭62−296474（ＪＰ，Ａ) 特開 昭51−135364（ＪＰ，Ａ) 実開 昭59−36264（ＪＰ，Ａ) 実開 昭57−125189（ＪＰ，Ａ) 実開 昭57−180493（ＪＰ，Ａ) 特公 昭59−35183（ＪＰ，Ｂ２)

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】表面に複数の凹部が設けられる、一方導電
    型の第１の半導体領域と、第１の半導体領域に隣接し、
    第１の半導体領域よりも高不純物濃度の一方導電型の第
    ２の半導体領域と、複数の凹部の表面に設けられる他方
    導電型の第３の半導体領域とを有する半導体基体と、 隣接する凹部間における第１の半導体領域の露出部との
    界面でショットキー接合を形成し、第３の半導体領域に
    オーミック接触する第１の主電極と、 第２の半導体領域にオーミック接触する第２の主電極
    と、 を具備し、第１の半導体領域の露出部の幅をＷ、第３の
    半導体領域の深さをＤ、第１の半導体領域と第３の半導
    体領域との間に形成されるpn接合の拡散電位によって第
    １の半導体領域側に広がる空乏層の幅をw0としたとき、
    2w0＜Ｗ≦3Dの関係を有することを特徴とする半導体整
    流ダイオード。
  2. 【請求項２】請求項１において、第３の半導体領域が長
    手方向に揃えかつ略等間隔を有して並設されたストライ
    プ状部分と、ストライプ状部分の長手方向の両端におい
    て各ストライプ状部分相互を連結する連結部分とから成
    っていることを特徴とする半導体整流ダイオード。
  3. 【請求項３】請求項１において、第１の半導体領域の露
    出部が多角形状を有することを特徴とする半導体整流ダ
    イオード。
  4. 【請求項４】請求項１において、凹部に導電性物質が充
    填されていることを特徴とする半導体整流ダイオード。
  5. 【請求項５】請求項１ないし４のいずれか１項におい
    て、第１の主電極が半導体基体に接する界面でバリアハ
    イトの異なる複数の金属から成っていることを特徴とす
    る半導体整流ダイオード。
  6. 【請求項６】表面に複数の凹部が設けられる、一方導電
    型の第１の半導体領域と、第１の半導体領域に隣接し、
    第１の半導体領域よりも高不純物濃度の一方導電型の第
    ２の半導体領域と、複数の凹部の表面に設けられる他方
    導電型の第３の半導体領域と、第３の半導体領域を包囲
    する他方導電型の第４の半導体領域とを有する半導体基
    体と、 隣接する凹部間における第１の半導体領域の露出部との
    界面でショットキー接合を形成し、第３の半導体領域及
    び第４の半導体領域にオーミック接触する第１の主電極
    と、 第２の半導体領域にオーミック接触する第２の主電極
    と、 を具備し、第１の半導体領域の露出部及び第３の半導体
    領域と第４の半導体領域との間の幅をＷ、第３の半導体
    領域及び第４の半導体領域の深さをＤ、第２の半導体領
    域と第３の半導体領域及び第４の半導体領域との間に形
    成されるpn接合の拡散電位によって第１の半導体領域側
    に広がる空乏層の幅をw0としたとき、2w0＜Ｗ≦3Dの関
    係を有することを特徴とする半導体整流ダイオード。
  7. 【請求項７】請求項６において、第３の半導体領域がス
    トライプ形状を有し、長手方向を揃えかつ相互間及び第
    ４の半導体領域との間が略等間隔となるように並設され
    ていることを特徴とする半導体整流ダイオード。
  8. 【請求項８】請求項６において、第３の半導体領域が多
    角形状を有し、相互間及び第４の半導体領域との間が略
    等間隔となるように並設配置されていることを特徴とす
    る半導体整流ダイオード。
  9. 【請求項９】請求項６において、凹部に導電性物質が充
    填されていることを特徴とする半導体整流ダイオード。
  10. 【請求項１０】請求項６ないし９のいずれか１項におい
    て、第１の主電極が半導体基体に接する界面でバリアハ
    イトの異なる複数の金属から成っていることを特徴とす
    る半導体整流ダイオード。
  11. 【請求項１１】直流電源に接続される一対の入力端子
    と、負荷に接続される一対の出力端子と、直列接続して
    入力端子間に接続された第１及び第２の分割用コンデン
    サと、直列接続して入力端子間に接続された交互にスイ
    ッチング動作をする第１及び第２のスイッチング素子
    と、第１及び第２の分割用コンデンサの接続点と第１及
    び第２のスイッチング素子の接続点との間に一次巻線が
    接続され、出力端子の一方側に二次巻線の中点が接続さ
    れた変圧器と、変圧器の二次巻線の両端と出力端子の他
    方との間に整流方向を揃えて接続した第１及び第２のダ
    イオードとを具備し、 第１及び第２のダイオードが、 表面に複数の凹部が設けられる、一方導電型の第１の半
    導体領域と、第１の半導体領域に隣接し、第１の半導体
    領域よりも高不純物濃度の一方導電型の第２の半導体領
    域と、複数の凹部の表面に設けられる他方導電型の第３
    の半導体領域とを有する半導体基体と、 隣接する凹部間における第１の半導体領域の露出部との
    界面でショットキー接合を形成し、第３の半導体領域に
    オーミック接触する第１の主電極と、 第２の半導体領域にオーミック接触する第２の主電極
    と、 を具備し、第１の半導体領域の露出部の幅をＷ、第３の
    半導体領域の深さをＤ、第１の半導体領域と第３の半導
    体領域との間に形成されるpn接合の拡散電位によって第
    １の半導体領域側に広がる空乏層の幅をw0としたとき、
    2w0＜Ｗ≦3Dの関係を有することを特徴とする電源装
    置。
  12. 【請求項１２】直流電源に接続される一対の入力端子
    と、負荷に接続される一対の出力端子と、直列接続して
    入力端子間に接続された第１及び第２の分割用コンデン
    サと、直列接続して入力端子間に接続された交互にスイ
    ッチング動作をする第１及び第２のスイッチング素子
    と、第１及び第２の分割用コンデンサの接続点と第１及
    び第２のスイッチング素子の接続点との間に一次巻線が
    接続され、出力端子の一方側に二次巻線の中点が接続さ
    れた変圧器と、変圧器の二次巻線の両端と出力端子の他
    方との間に整流方向を揃えて接続した第１及び第２のダ
    イオードとを具備し、 第１及び第２のダイオードが、 表面に複数の凹部が設けられる、一方導電型の第１の半
    導体領域と、第１の半導体領域に隣接し、第１の半導体
    領域よりも高不純物濃度の一方導電型の第２の半導体領
    域と、複数の凹部の表面に設けられる他方導電型の第３
    の半導体領域と、第３の半導体領域を包囲する他方導電
    型の第４の半導体領域とを有する半導体基体と、 隣接する凹部間における第１の半導体領域の露出部との
    界面でショットキー接合を形成し、第３の半導体領域及
    び第４の半導体領域にオーミック接触する第１の主電極
    と、 第２の半導体領域にオーミック接触する第２の主電極
    と、 を具備し、第１の半導体領域の露出部及び第３の半導体
    領域と第４の半導体領域との間の幅をＷ、第３の半導体
    領域及び第４の半導体領域の深さをＤ、第１の半導体領
    域と第３の半導体領域及び第４の半導体領域との間に形
    成されるpn接合の拡散電位によって第１の半導体領域側
    に広がる空乏層の幅をw0としたとき、2w0＜Ｗ≦3Dの関
    係を有することを特徴とする電源装置。
  13. 【請求項１３】入力端子が商用電源に接続されるAC・DC
    コンバータと、AC・DCコンバータの出力端子に接続さ
    れ、AC・DCコンバータの直流出力を所望の直流電圧に変
    換するDC・DCコンバータと、DC・DCコンバータの出力端
    子に接続された論理装置とを具備し、DC・DCコンバータ
    が、AC・DCコンバータの出力端子に接続される一対の入
    力端子と、論理装置に接続される一対の出力端子と、直
    列接続して入力端子間に接続された第１及び第２の分割
    用コンデンサと、直列接続して入力端子間に接続された
    交互にスイッチング動作をする第１及び第２のスイッチ
    ング素子と、第１及び第２の分割用コンデンサの接続点
    と第１及び第２のスイッチング素子の接続点との間に一
    次巻線が接続され、出力端子の一方側に二次巻線の中点
    が接続された変圧器と、変圧器の二次巻線の両端と出力
    端子の他方との間に整流方向を揃えて接続した第１及び
    第２のダイオードとを有し、 第１及び第２のダイオードが、 表面に複数の凹部が設けられる、一方導電型の第１の半
    導体領域と、第１の半導体領域に隣接し、第１の半導体
    領域よりも高不純物濃度の一方導電型の第２の半導体領
    域と、複数の凹部の表面に設けられる他方導電型の第３
    の半導体領域とを有する半導体基体と、 隣接する凹部間における第１の半導体領域の露出部との
    界面でショットキー接合を形成し、第３の半導体領域に
    オーミック接触する第１の主電極と、 第２の半導体領域にオーミック接触する第２の主電極
    と、 を具備し、第１の半導体領域の露出部の幅をＷ、第３の
    半導体領域の深さをＤ、第１の半導体領域と第３の半導
    体領域との間に形成されるpn接合の拡散電位によって第
    １の半導体領域側に広がる空乏層の幅をw0としたとき、
    2w0＜Ｗ≦3Dの関係を有することを特徴とする電子計算
    機。
  14. 【請求項１４】入力端子が商用電源に接続されるAC・DC
    コンバータと、AC・DCコンバータの出力端子に接続さ
    れ、AC・DCコンバータの直流出力を所望の直流電圧に変
    換するDC・DCコンバータと、DC・DCコンバータの出力端
    子に接続された論理装置とを具備し、DC・DCコンバータ
    が、AC・DCコンバータの出力端子に接続される一対の入
    力端子と、論理装置に接続される一対の出力端子と、直
    列接続して入力端子間に接続された第１及び第２の分割
    用コンデンサと、直列接続して入力端子間に接続された
    交互にスイッチング動作をする第１及び第２のスイッチ
    ング素子と、第１及び第２の分割用コンデンサの接続点
    と第１及び第２のスイッチング素子の接続点との間に一
    次巻線が接続され、出力端子の一方側に二次巻線の中点
    が接続された変圧器と、変圧器の二次巻線の両端と出力
    端子の他方との間に整流方向を揃えて接続した第１及び
    第２のダイオードとを有し、 第１及び第２のダイオードが、 表面に複数の凹部が設けられる、一方導電型の第１の半
    導体領域と、第１の半導体領域に隣接し、第１の導体領
    域よりも高不純物濃度の一方導電型の第２の半導体領域
    と、複数の凹部の表面に設けられる他方導電型の第３の
    半導体領域と、第３の半導体領域を包囲する他方導電型
    の第４の半導体領域とを有する半導体基体と、 隣接する凹部間における第１の半導体領域の露出部との
    界面でショットキー接合を形成し、第３の半導体領域及
    び第４の半導体領域にオーミック接触する第１の主電極
    と、 第２の半導体領域にオーミック接触する第２の主電極
    と、 を具備し、第１の半導体領域の露出部及び第３の半導体
    領域と第４の半導体領域とのの間の幅をＷ、第３の半導
    体領域及び第４の半導体領域の深さをＤ、第１の半導体
    領域と第３の半導体領域及び第４の半導体領域との間に
    形成されるpn接合の拡散電位によって第１の半導体領域
    側に広がる空乏層の幅をw0としたとき、2w0＜Ｗ≦3Dの
    関係を有することを特徴とする電子計算機
JP1242035A 1989-09-20 1989-09-20 半導体整流ダイオード及びそれを使つた電源装置並びに電子計算機 Expired - Fee Related JPH0750791B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1242035A JPH0750791B2 (ja) 1989-09-20 1989-09-20 半導体整流ダイオード及びそれを使つた電源装置並びに電子計算機
KR1019900013209A KR0163189B1 (ko) 1989-09-20 1990-08-27 반도체 정류 다이오드
US07/580,534 US5081509A (en) 1989-09-20 1990-09-11 Semiconductor rectifying diode with pn geometry
US07/818,515 US5256889A (en) 1989-09-20 1992-01-09 Semiconductor rectifying diode with PN geometry

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1242035A JPH0750791B2 (ja) 1989-09-20 1989-09-20 半導体整流ダイオード及びそれを使つた電源装置並びに電子計算機

Publications (2)

Publication Number Publication Date
JPH03105975A JPH03105975A (ja) 1991-05-02
JPH0750791B2 true JPH0750791B2 (ja) 1995-05-31

Family

ID=17083304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1242035A Expired - Fee Related JPH0750791B2 (ja) 1989-09-20 1989-09-20 半導体整流ダイオード及びそれを使つた電源装置並びに電子計算機

Country Status (3)

Country Link
US (1) US5081509A (ja)
JP (1) JPH0750791B2 (ja)
KR (1) KR0163189B1 (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5256889A (en) * 1989-09-20 1993-10-26 Hitachi, Ltd. Semiconductor rectifying diode with PN geometry
JP3074736B2 (ja) * 1990-12-28 2000-08-07 富士電機株式会社 半導体装置
US5345100A (en) * 1991-03-29 1994-09-06 Shindengen Electric Manufacturing Co., Ltd. Semiconductor rectifier having high breakdown voltage and high speed operation
US5262669A (en) * 1991-04-19 1993-11-16 Shindengen Electric Manufacturing Co., Ltd. Semiconductor rectifier having high breakdown voltage and high speed operation
US5258640A (en) * 1992-09-02 1993-11-02 International Business Machines Corporation Gate controlled Schottky barrier diode
JP2809253B2 (ja) * 1992-10-02 1998-10-08 富士電機株式会社 注入制御型ショットキーバリア整流素子
JP3099557B2 (ja) * 1992-11-09 2000-10-16 富士電機株式会社 ダイオード
JP3216743B2 (ja) * 1993-04-22 2001-10-09 富士電機株式会社 トランジスタ用保護ダイオード
SE9700141D0 (sv) * 1997-01-20 1997-01-20 Abb Research Ltd A schottky diode of SiC and a method for production thereof
DE19723176C1 (de) * 1997-06-03 1998-08-27 Daimler Benz Ag Leistungshalbleiter-Bauelement und Verfahren zu dessen Herstellung
DE19740195C2 (de) * 1997-09-12 1999-12-02 Siemens Ag Halbleiterbauelement mit Metall-Halbleiterübergang mit niedrigem Sperrstrom
US6291856B1 (en) 1998-11-12 2001-09-18 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
JP4447065B2 (ja) 1999-01-11 2010-04-07 富士電機システムズ株式会社 超接合半導体素子の製造方法
JP2001119022A (ja) 1999-10-20 2001-04-27 Fuji Electric Co Ltd 半導体装置及びその製造方法
JP2001196606A (ja) * 2000-01-11 2001-07-19 Mitsubishi Electric Corp ダイオード
WO2001054197A1 (en) * 2000-01-19 2001-07-26 Fabtech, Inc. Distributed reverse surge guard
EP1119055A1 (en) * 2000-01-19 2001-07-25 Fabtech, Inc. Distributed reverse surge guard
US6717229B2 (en) 2000-01-19 2004-04-06 Fabtech, Inc. Distributed reverse surge guard
JP4765012B2 (ja) 2000-02-09 2011-09-07 富士電機株式会社 半導体装置及びその製造方法
US6486524B1 (en) * 2000-02-22 2002-11-26 International Rectifier Corporation Ultra low Irr fast recovery diode
US6525389B1 (en) * 2000-02-22 2003-02-25 International Rectifier Corporation High voltage termination with amorphous silicon layer below the field plate
US6699775B2 (en) * 2000-02-22 2004-03-02 International Rectifier Corporation Manufacturing process for fast recovery diode
US6261874B1 (en) * 2000-06-14 2001-07-17 International Rectifier Corp. Fast recovery diode and method for its manufacture
US6580150B1 (en) * 2000-11-13 2003-06-17 Vram Technologies, Llc Vertical junction field effect semiconductor diodes
US6462393B2 (en) 2001-03-20 2002-10-08 Fabtech, Inc. Schottky device
US6537921B2 (en) 2001-05-23 2003-03-25 Vram Technologies, Llc Vertical metal oxide silicon field effect semiconductor diodes
SE0101848D0 (sv) * 2001-05-25 2001-05-25 Abb Research Ltd A method concerning a junction barrier Schottky diode, such a diode and use thereof
EP1341238B1 (en) * 2002-02-20 2012-09-05 Shindengen Electric Manufacturing Co., Ltd. Diode device and transistor device
JP3914785B2 (ja) * 2002-02-20 2007-05-16 新電元工業株式会社 ダイオード素子
US6841825B2 (en) * 2002-06-05 2005-01-11 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
JP3971670B2 (ja) * 2002-06-28 2007-09-05 新電元工業株式会社 半導体装置
US6958275B2 (en) * 2003-03-11 2005-10-25 Integrated Discrete Devices, Llc MOSFET power transistors and methods
JP4610207B2 (ja) * 2004-02-24 2011-01-12 三洋電機株式会社 半導体装置およびその製造方法
DE102004053761A1 (de) * 2004-11-08 2006-05-18 Robert Bosch Gmbh Halbleitereinrichtung und Verfahren für deren Herstellung
DE102004056663A1 (de) 2004-11-24 2006-06-01 Robert Bosch Gmbh Halbleitereinrichtung und Gleichrichteranordnung
US7436022B2 (en) * 2005-02-11 2008-10-14 Alpha & Omega Semiconductors, Ltd. Enhancing Schottky breakdown voltage (BV) without affecting an integrated MOSFET-Schottky device layout
JP2007281231A (ja) * 2006-04-07 2007-10-25 Shindengen Electric Mfg Co Ltd 半導体装置
JP2009059764A (ja) * 2007-08-30 2009-03-19 Panasonic Corp ショットキーバリアダイオードおよびその製造方法
JP4637924B2 (ja) * 2008-03-06 2011-02-23 株式会社豊田中央研究所 ダイオード
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
JP5306392B2 (ja) 2011-03-03 2013-10-02 株式会社東芝 半導体整流装置
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51135364A (en) * 1975-05-19 1976-11-24 Matsushita Electronics Corp Method of manufacturing schottky type barrier semiconductor device
JPS562672A (en) * 1979-06-20 1981-01-12 Shindengen Electric Mfg Co Ltd Schottky barrier diode
JPS626871Y2 (ja) * 1981-01-27 1987-02-17
JPS57180493U (ja) * 1981-05-08 1982-11-16
JPS5936264U (ja) * 1982-07-27 1984-03-07 サンケン電気株式会社 シヨツトキバリア半導体装置
JPS5935183A (ja) * 1982-08-23 1984-02-25 株式会社東芝 高速増殖炉
JPS6031271A (ja) * 1983-08-01 1985-02-18 Hitachi Ltd シヨツトキバリヤ半導体装置
US4641174A (en) * 1983-08-08 1987-02-03 General Electric Company Pinch rectifier
GB2151844A (en) * 1983-12-20 1985-07-24 Philips Electronic Associated Semiconductor devices
JPS6188560A (ja) * 1984-10-05 1986-05-06 Fuji Electric Co Ltd 高耐圧シヨツトキ・バリヤ・ダイオ−ド
GB2176339A (en) * 1985-06-10 1986-12-17 Philips Electronic Associated Semiconductor device with schottky junctions
JPH0693512B2 (ja) * 1986-06-17 1994-11-16 日産自動車株式会社 縦形ｍｏｓｆｅｔ

Also Published As

Publication number Publication date
KR0163189B1 (ko) 1998-12-01
JPH03105975A (ja) 1991-05-02
KR910007150A (ko) 1991-04-30
US5081509A (en) 1992-01-14

Similar Documents

Publication Publication Date Title
JPH0750791B2 (ja) 半導体整流ダイオード及びそれを使つた電源装置並びに電子計算機
JP3444081B2 (ja) ダイオード及び電力変換装置
EP1393382B1 (en) Method of making a vertical metal oxide semiconductor field-effect diode
US6764889B2 (en) Methods of forming vertical mosfets having trench-based gate electrodes within deeper trench-based source electrodes
US8193578B2 (en) Power supply circuit having a semiconductor device including a MOSFET and a Schottky junction
US6492689B2 (en) Semiconductor device switching regulator used as a DC regulated power supply
CN201813317U (zh) 电源变换器及功率集成电路
US6580150B1 (en) Vertical junction field effect semiconductor diodes
JP2000077682A (ja) ショットキーダイオード
JP3983285B2 (ja) 供給電圧により負荷を動作させる回路
JPH1093113A (ja) ダイオード
TWI692924B (zh) 電力轉換電路
CN107393952B (zh) 一种具有复合介质层结构的结势垒肖特基二极管
CN107785410B (zh) 具有高雪崩健壮性的晶体管装置
US20060245258A1 (en) Integrated power device having a start-up structure
US5256889A (en) Semiconductor rectifying diode with PN geometry
JP3686285B2 (ja) ショットキーダイオードおよびそれを用いた電力変換装置
JP2007123926A (ja) 半導体装置
US6433370B1 (en) Method and apparatus for cylindrical semiconductor diodes
CN107204336A (zh) 一种高效整流器及其制造方法
JPS6188560A (ja) 高耐圧シヨツトキ・バリヤ・ダイオ−ド
CN215897609U (zh) 基于电涌抑制晶闸管的整流电路、整流芯片及电子器件
EP4006988B1 (en) Bidirectional thyristor device
JP2009038270A (ja) Ｐｉｎダイオード
JP2574712B2 (ja) ゼロクロス・スイッチング素子

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080531

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090531

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees