CN215897609U - 基于电涌抑制晶闸管的整流电路、整流芯片及电子器件 - Google Patents

Abstract

本实用新型公开了一种基于电涌抑制晶闸管的整流电路、整流芯片及电子器件。基于电涌抑制晶闸管的整流电路包括：第一输入端、第二输入端、第一输出端和第二输出端；所述第一输入端和所述第二输入端分别接入交流电压的两极，所述第一输出端和所述第二输出端分别输出直流电压的两极；其中，所述整流电路由电涌抑制晶闸管组成，所述电涌抑制晶闸管具有反向截止功能。本实用新型实施例可以在保证整流电路较高的耐压水平的基础上，降低整流电路的通态损耗。

Description

基于电涌抑制晶闸管的整流电路、整流芯片及电子器件

技术领域

本实用新型实施例涉及整流变换技术领域，尤其涉及一种基于电涌抑制晶闸管的整流电路、整流芯片及电子器件。

背景技术

随着5G技术的发展，电子产品对电能源的消耗逐渐增大，因此，对电子产品的电源效率，功耗的要求逐渐提高。常规的整流电路，通常采用二极管或 MOS管来实现。但是二极管在大电流的情况下，功耗会明显增大。采用MOS 管搭建的整流电路，虽然能实现较低的损耗，但是MOS管的驱动电路较为复杂，且其耐压能力较弱，在防护成本上需要加大投入。因此，现有的整流电路在功耗和耐压能力之间存在矛盾关系，存在功耗较大或耐压能力较弱的问题。

实用新型内容

本实用新型实施例提供了一种基于电涌抑制晶闸管的整流电路、整流芯片及电子器件，以在保证整流电路较高的耐压水平的基础上，降低整流电路的通态损耗。

第一方面，本实用新型实施例提供了一种基于电涌抑制晶闸管的整流电路，包括：

第一输入端、第二输入端、第一输出端和第二输出端；所述第一输入端和所述第二输入端分别接入交流电压的两极，所述第一输出端和所述第二输出端分别输出直流电压的两极；

其中，所述整流电路由电涌抑制晶闸管组成，所述电涌抑制晶闸管具有反向截止功能。

可选地，所述整流电路包括：全波整流电路或半波整流电路。

可选地，所述全波整流电路包括：

第一晶闸管，所述第一晶闸管的第一极为所述整流电路的第二输出端，所述第一晶闸管的第二极为所述整流电路的第一输入端；

第二晶闸管，所述第二晶闸管的第一极与所述第一晶闸管的第二极电连接，所述第二晶闸管的第二极为所述整流电路的第一输出端；

第三晶闸管，所述第三晶闸管的第一极为所述整流电路的第二输入端，所述第三晶闸管的第二极与所述第二晶闸管的第二极电连接；

第四晶闸管，所述第四晶闸管的第一极与所述第一晶闸管的第一极电连接，所述第四晶闸管的第二极与所述第三晶闸管的第一极电连接；

其中，所述第一晶闸管、所述第二晶闸管、所述第三晶闸管和所述第四晶闸管均为电涌抑制晶闸管。

可选地，所述电涌抑制晶闸管包括：第一晶体管、第二晶体管和电阻；

所述第一晶体管的第一极为所述电涌抑制晶闸管的第一极，所述第一晶体管的控制极与所述第二晶体管的第一极电连接，所述第一晶体管的第二极分别与所述电阻的第一端和所述第二晶体管的控制极电连接；所述第二晶体管的第二极与所述电阻的第二端电连接，并作为所述电涌抑制晶闸管的第二极；

其中，所述第一晶体管和所述第二晶体管的极性不同。

可选地，所述电涌抑制晶闸管还包括：

基材层；

第一扩散区，所述第一扩散区掺杂于所述基材层的顶部，所述第一扩散区的宽度小于或等于所述基材层的宽度；

第二扩散区，所述第二扩散区掺杂于所述基材层的底部，所述第二扩散区的宽度小于或等于所述基材层的宽度；

第三扩散区，所述第三扩散区掺杂于所述第二扩散区的底部，所述第三扩散区的宽度小于所述第二扩散区的宽度；

第一电极，所述第一电极位于所述第一扩散区的顶部；

第二电极，所述第二电极位于所述第二扩散区的底部。

可选地，所述第三扩散区中包括：多个扩散子区；多个所述扩散子区在所述第二扩散区的底部平行排布。

可选地，所述第三扩散区的顶部与所述第二扩散区的顶部间隔第一距离，所述电涌抑制晶闸管的正向开启电压与所述第一距离相关。

可选地，所述第一扩散区为P型区，所述第二扩散区为P型区，所述第三扩散区为重掺杂的N型区，所述第一电极为所述电涌抑制晶闸管的阳极，所述第二电极为所述电涌抑制晶闸管的阴极。

第二方面，本实用新型实施例还提供了一种整流芯片，包括：如本实用新型任意实施例所提供的基于电涌抑制晶闸管的整流电路。

第三方面，本实用新型实施例还提供了一种电子器件，包括：如本实用新型任意实施例所提供的整流芯片。

本实用新型实施例所提供的基于电涌抑制晶闸管的整流电路，采用具有反向截止功能的电涌抑制晶闸管来搭建整流电路；充分利用了电涌抑制晶闸管导通压降低和耐压水平高的优点，使整流电路整体的导通压降较低，尤其是在大电流情况下的导通压降减小，有利于减小功耗，提高整流效率；并且，该整流电路的整体耐压水平较好，适用范围更广。以及，相比于二极管，电涌抑制晶闸管在单位面积上的通流能力更强；相比于MOS管，电涌抑制晶闸管可以由电压开启，根据电流截止，在构成整流电路时，并不需要驱动电路；因此，与常规整流电路相比，基于电涌抑制晶闸管的整流电路可以有效减小电路占据芯片的面积。因此，与现有技术相比，本实用新型实施例可以在保证整流电路较高的耐压水平的基础上，降低整流电路的通态损耗。

附图说明

图1是本实用新型实施例提供的一种基于电涌抑制晶闸管的整流电路的结构示意图；

图2是本实用新型实施例提供的另一种基于电涌抑制晶闸管的整流电路的结构示意图；

图3是本实用新型实施例提供的一种电涌抑制晶闸管的结构示意图；

图4是本实用新型实施例提供的一种电涌抑制晶闸管的等效电路示意图；

图5是本实用新型实施例提供的一种电涌抑制晶闸管的膜层结构和等效电路的对应示意图；

图6是本实用新型实施例提供的另一种电涌抑制晶闸管的结构示意图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部结构。

本实用新型实施例提供了一种基于电涌抑制晶闸管的整流电路。图1是本实用新型实施例提供的一种基于电涌抑制晶闸管的整流电路的结构示意图。参见图1，该整流电路10包括：

第一输入端IN1、第二输入端IN2、第一输出端OUT1和第二输出端OUT2。第一输入端IN1和第二输入端IN2分别接入交流电压AC的两极，第一输出端 OUT1和第二输出端OUT2分别输出直流电压DC的两极；其中，整流电路由电涌抑制晶闸管(Thyristor SurgeSuppressor，TSS)组成，电涌抑制晶闸管具有反向截止功能。

本实用新型实施例所提供的基于电涌抑制晶闸管的整流电路10，采用具有反向截止功能的电涌抑制晶闸管来搭建整流电路10；充分利用了电涌抑制晶闸管导通压降低和耐压水平高的优点，使整流电路10整体的导通压降较低，尤其是在大电流情况下的导通压降减小，有利于减小功耗，提高整流效率；并且，该整流电路10的整体耐压水平较好，适用范围更广。以及，相比于二极管，TSS 在单位面积上的通流能力更强；相比于MOS管，TSS可以由电压开启，根据电流截止，在构成整流电路10时，并不需要驱动电路；因此，与常规整流电路相比，基于电涌抑制晶闸管的整流电路10可以有效减小电路占据芯片的面积。因此，本实用新型实施例可以在保证整流电路10较高的耐压水平的基础上，降低整流电路10的通态损耗。

本实用新型实施例所提供的整流电路10，可以由电涌抑制晶闸管构成现有技术中的任意形式的整流电路，下面就其中的几种进行说明，但并不作为对本实用新型的限定。

继续参见图1，在一种实施方式中，可选地，整流电路10为全波整流电路，比如为全桥整流。以全桥整流为例，全波整流电路包括：第一晶闸管TSS1、第二晶闸管TSS2、第三晶闸管TSS3和第四晶闸管TSS4。

其中，第一晶闸管TSS1的第一极为整流电路10的第二输出端OUT2，第一晶闸管TSS1的第二极为整流电路10的第一输入端IN1；第二晶闸管TSS2 的第一极与第一晶闸管TSS1的第二极电连接，第二晶闸管TSS2的第二极为整流电路10的第一输出端OUT1；第三晶闸管TSS3的第一极为整流电路10的第二输入端IN2，第三晶闸管TSS3的第二极与第二晶闸管TSS2的第二极电连接；第四晶闸管TSS4的第一极与第一晶闸管TSS1的第一极电连接，第四晶闸管 TSS4的第二极与第三晶闸管TSS3的第一极电连接。第一晶闸管TSS1、第二晶闸管TSS2、第三晶闸管TSS3和第四晶闸管TSS4均为电涌抑制晶闸管。

示例性地，以所有电涌抑制晶闸管的第一极为阳极，第二极为阴极为例，则第一输出端OUT1为正输出端，第二输出端OUT2为负输出端；该整流电路 10的工作过程包括：

当第一输入端IN1的输入为正，第二输入端IN2的输入为负时，第二晶闸管TSS2与第四晶闸管TSS4导通，第一晶闸管TSS1与第三晶闸管TSS3截止。电流从第一输入端IN1经过第二晶闸管TSS2流向第一输出端OUT1；经过第一输出端OUT1与第二输出端OUT2之间的负载RL后，从第二输出端OUT2经过第四晶闸管TSS4流回第二输入端IN2。

当第一输入端IN1的输入为负，第二输入端IN2的输入为正时，第一晶闸管TSS1与第三晶闸管TSS3导通，第二晶闸管TSS2与第四晶闸管TSS4截止。电流从第二输入端IN2经过第三晶闸管TSS3流向第一输出端OUT1；经过第一输出端OUT1与第二输出端OUT2之间的负载RL后，从第二输出端OUT2经过第一晶闸管TSS1流回第一输入端IN1。

这样设置，使得整流电路10在交流电压AC的一个完整周期内，每半周期都能有效进行整流变换，减小输出电流的波动，并且每半周内整流电路10前端连接的变压器(此处未示出)的二次绕组都有电流流过，可以提高变压器利用效率；并且与半波整流电路相比，全波整流电路的输出的直流电压DC的波动小，每只电涌抑制晶闸管承受的最大反向电压和半波整流电路中相同，可以在相同耐压水平下实现更稳定的输出。

图2是本实用新型实施例提供的另一种基于电涌抑制晶闸管的整流电路的结构示意图。参见图2，在一种实施方式中，可选地，整流电路10为半波整流电路，本实施方式中，整流电路10中仅需要一个电涌抑制晶闸管，使得电路结构简单，占据芯片的面积更小，且易于实现。

具体地，半波整流电路包括：第五晶闸管TSS5；第五晶闸管TSS5的第一极与整流电路10的第一输入端IN1电连接，第五晶闸管TSS5的第二极与整流电路10的第一输出端OUT1电连接；整流电路10的第二输入端IN2与第二输出端OUT2直接连接。第五晶闸管TSS5为电涌抑制晶闸管。

示例性地，以所有电涌抑制晶闸管的第一极为阳极，第二极为阴极为例，则第一输出端OUT1为正输出端，第二输出端OUT2为负输出端；该整流电路 10的工作过程包括：

当第一输入端IN1的输入为正，第二输入端IN2的输入为负时，第五晶闸管TSS5导通。电流从第一输入端IN1经过第五晶闸管TSS5流向第一输出端 OUT1；经过第一输出端OUT1与第二输出端OUT2之间的负载RL后，从第二输出端OUT2流回第二输入端IN2。

当第一输入端IN1的输入为负，第二输入端IN2的输入为正时，第五晶闸管TSS5截止，整流电路10中无电流通路。

上述各实施例示例性地给出了整流电路10的可能结构。下面就电涌抑制晶闸管可能具有的内部结构进行说明，但不作为对本实用新型的限定。

图3是本实用新型实施例提供的一种电涌抑制晶闸管的结构示意图。参见图3，在上述各实施方式的基础上，可选地，电涌抑制晶闸管包括：基材层110、第一扩散区120、第二扩散区130、第三扩散区140、第一电极150和第二电极 160。其中，第一扩散区120掺杂于基材层110的顶部，第一扩散区120的宽度小于或等于基材层110的宽度(此处示例性地示出了二者宽度相等的情况)。第二扩散区130掺杂于基材层110的底部，第二扩散区130的宽度小于或等于基材层110的宽度(此处示例性地示出了二者宽度相等的情况)。第三扩散区140掺杂于第二扩散区130的底部，第三扩散区140的宽度小于第二扩散区130的宽度。第一电极150位于第一扩散区120的顶部。第二电极160位于第二扩散区130的底部。

其中，第一扩散区120和第二扩散区130的极性相同，与基材层110的极性不同，且与第三扩散区140的极性不同。第一电极150和第二电极160可以采用相同的金属材料制成。可选地，可以从第一电极150引出电涌抑制晶闸管的第一极接线端A，并从第二电极160引出电涌抑制晶闸管的第二极接线端B。

为了对该结构下电涌抑制晶闸管的工作过程进行说明，图4给出了一种电涌抑制晶闸管的等效电路示意图；图5给出了一种电涌抑制晶闸管的膜层结构和等效电路的对应示意图。参见图4和图5，在上述各实施方式的基础上，可选地，电涌抑制晶闸管包括：第一晶体管T1、第二晶体管T2和电阻R。第一晶体管T1的第一极为电涌抑制晶闸管的第一极，第一晶体管T1的控制极与第二晶体管T2的第一极电连接，第一晶体管T1的第二极分别与电阻R的第一端和第二晶体管T2的控制极电连接；第二晶体管T2的第二极与电阻R的第二端电连接，并作为电涌抑制晶闸管的第二极；其中，第一晶体管T1和第二晶体管 T2的极性不同。

其中，第一扩散区120、基材层110(基材层110的左半部分)和第二扩散区130未掺杂有第三扩散区140的部分(即第二扩散区130的左半部分)构成第一晶体管T1(可以为PNP结或NPN结)；基材层110(基材层110的右半部分)、第二扩散区130与第三扩散区140接触的部分(即第二扩散区130的右半部分)和第三扩散区140构成第二晶体管T2；电阻R实际上相当于第二晶体管 T2的体电阻，影响基材层110和第三扩散区140之间的漏电流，进而影响第二晶体管T2的控制极的驱动电流。

继续参见图5，在上述各实施方式的基础上，可选地，第三扩散区140的顶部与第二扩散区130的顶部间隔第一距离d1，电涌抑制晶闸管的正向开启电压与第一距离d1相关。

示例性地，该电涌抑制晶闸管的工作过程包括：

当外部施加的电压达到一定值时，第三扩散区140与基材层110之间导通，第一晶体管T1和第二晶体管T2上均有电流流过，在电涌抑制晶闸管中可以形成大电流通路。也就是说，该电涌抑制晶闸管是由电压开启，在实际应用中，可以根据实际需要的开启电压(比如6V)来选择第一距离d1的大小。

当外部施加的电流反向时，第一扩散区120与第二扩散区130之间无法导通，形成一个截止型的PN结，第一晶体管T1截止，该电涌抑制晶闸管关断。也就是说，该电涌抑制晶闸管是由电流关断。

综上，该电涌抑制晶闸管不需要控制电路来控制其工作状态，可以实现二极管的作用，从而降低成本，且降低整流电路的复杂度。并且相比于二极管，电涌抑制晶闸管的通态损耗更小，且单位面积上的通流能力更强，使得整流电路10适用于大电流的工况。以及，该电涌抑制晶闸管在反向截止时的耐压水平可以达到700V或以上，可以提高整流电路整体的耐压水平。

下面结合图5，对电涌抑制晶闸管中各膜层可能的极性和对应的电涌抑制晶闸管的工作过程进行具体说明，但不作为对本实用新型的限定。

参见图5，在一种实施方式中，可选地，基材层110为N型区，第一扩散区120为P型区，第二扩散区120为P型区，第三扩散区140为重掺杂的N型区(即N+区)，第一电极150为电涌抑制晶闸管的阳极，第二电极160为电涌抑制晶闸管的阴极；相应地，第一晶体管T1为PNP型晶体管，第二晶体管T2 为NPN型晶体管。

此时，电涌抑制晶闸管的工作过程包括：

当第一极接线端A的输入为正，第二极接线端B的输入为负，并且施加在电涌抑制晶闸管两端的电压达到电涌抑制晶闸管的开启电压时，第三扩散区140 (N+区)与基材层110(N型区)之间导通，电流由第一极接线端A经过第一晶体管T1和第二晶体管T2流向第二极接线端B。电涌抑制晶闸管正向呈现TSS 特性。

当第一极接线端A的输入为负，第二极接线端B的输入为正时，由于第一扩散区120中并没有掺杂N型区，基材层110(N型区)与第一扩散区(P型区) 之间无法导通，第一晶体管T1截止。电涌抑制晶闸管反向截止。

图6是本实用新型实施例提供的另一种电涌抑制晶闸管的结构示意图。参见图6，在一种实施方式中，可选地，基材层110作为在制备电涌抑制晶闸管时首先提供的基板，其宽度最大，面积最大。第一扩散区120可以使用掺杂技术形成于基材层110的顶部；第二扩散区130可以使用掺杂技术形成于基材层110 的底部。第一扩散区120和第二扩散区130的宽度略小于基材层。

可选地，第三扩散区140中包括：多个扩散子区141，以易于工艺实现。多个扩散子区141在第二扩散区130的底部平行排布。其中，多个扩散子区141 的形状、大小和排布方式可以根据实际需要进行选择，此处不作限定，只要保证第三扩散区140的总宽度小于第二扩散区130的宽度即可。相应地，第一电极150和第二电极160的宽度由各个扩散区的宽度决定，第一电极150和第二电极160的宽度均小于基材层110的宽度。

本实用新型实施例还提供了一种整流芯片，包括如本实用新型任意实施例所提供的基于电涌抑制晶闸管的整流电路，具有相应的有益效果。

本实用新型实施例还提供了一种电子器件，包括如本实用新型任意实施例所提供的整流芯片，具有相应的有益效果。示例性地，该电子器件可以是手机等电子产品中的整流设备或电源适配器等设备。

注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。

Claims (10)

1.一种基于电涌抑制晶闸管的整流电路，其特征在于，包括：

第一输入端、第二输入端、第一输出端和第二输出端；所述第一输入端和所述第二输入端分别接入交流电压的两极，所述第一输出端和所述第二输出端分别输出直流电压的两极；

其中，所述整流电路由电涌抑制晶闸管组成，所述电涌抑制晶闸管具有反向截止功能。

2.根据权利要求1所述的基于电涌抑制晶闸管的整流电路，其特征在于，所述整流电路包括：全波整流电路或半波整流电路。

3.根据权利要求2所述的基于电涌抑制晶闸管的整流电路，其特征在于，所述全波整流电路包括：

第一晶闸管，所述第一晶闸管的第一极为所述整流电路的第二输出端，所述第一晶闸管的第二极为所述整流电路的第一输入端；

第二晶闸管，所述第二晶闸管的第一极与所述第一晶闸管的第二极电连接，所述第二晶闸管的第二极为所述整流电路的第一输出端；

第三晶闸管，所述第三晶闸管的第一极为所述整流电路的第二输入端，所述第三晶闸管的第二极与所述第二晶闸管的第二极电连接；

第四晶闸管，所述第四晶闸管的第一极与所述第一晶闸管的第一极电连接，所述第四晶闸管的第二极与所述第三晶闸管的第一极电连接；

其中，所述第一晶闸管、所述第二晶闸管、所述第三晶闸管和所述第四晶闸管均为电涌抑制晶闸管。

4.根据权利要求1所述的基于电涌抑制晶闸管的整流电路，其特征在于，所述电涌抑制晶闸管包括：第一晶体管、第二晶体管和电阻；

所述第一晶体管的第一极为所述电涌抑制晶闸管的第一极，所述第一晶体管的控制极与所述第二晶体管的第一极电连接，所述第一晶体管的第二极分别与所述电阻的第一端和所述第二晶体管的控制极电连接；所述第二晶体管的第二极与所述电阻的第二端电连接，并作为所述电涌抑制晶闸管的第二极；

其中，所述第一晶体管和所述第二晶体管的极性不同。

5.根据权利要求4所述的基于电涌抑制晶闸管的整流电路，其特征在于，所述电涌抑制晶闸管还包括：

基材层；

第一扩散区，所述第一扩散区掺杂于所述基材层的顶部，所述第一扩散区的宽度小于或等于所述基材层的宽度；

第二扩散区，所述第二扩散区掺杂于所述基材层的底部，所述第二扩散区的宽度小于或等于所述基材层的宽度；

第三扩散区，所述第三扩散区掺杂于所述第二扩散区的底部，所述第三扩散区的宽度小于所述第二扩散区的宽度；

第一电极，所述第一电极位于所述第一扩散区的顶部；

第二电极，所述第二电极位于所述第二扩散区的底部。

6.根据权利要求5所述的基于电涌抑制晶闸管的整流电路，其特征在于，所述第三扩散区中包括：多个扩散子区；多个所述扩散子区在所述第二扩散区的底部平行排布。

7.根据权利要求5所述的基于电涌抑制晶闸管的整流电路，其特征在于，所述第三扩散区的顶部与所述第二扩散区的顶部间隔第一距离，所述电涌抑制晶闸管的正向开启电压与所述第一距离相关。

8.根据权利要求5所述的基于电涌抑制晶闸管的整流电路，其特征在于，所述第一扩散区为P型区，所述第二扩散区为P型区，所述第三扩散区为重掺杂的N型区，所述第一电极为所述电涌抑制晶闸管的阳极，所述第二电极为所述电涌抑制晶闸管的阴极。

9.一种整流芯片，其特征在于，包括：如权利要求1-8任意一项所述的基于电涌抑制晶闸管的整流电路。

10.一种电子器件，其特征在于，包括：如权利要求9所述的整流芯片。

Images