JPH03105975A - 半導体整流ダイオード及びそれを使つた電源装置並びに電子計算機 - Google Patents
半導体整流ダイオード及びそれを使つた電源装置並びに電子計算機Info
- Publication number
- JPH03105975A JPH03105975A JP1242035A JP24203589A JPH03105975A JP H03105975 A JPH03105975 A JP H03105975A JP 1242035 A JP1242035 A JP 1242035A JP 24203589 A JP24203589 A JP 24203589A JP H03105975 A JPH03105975 A JP H03105975A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- semiconductor
- main surface
- conductivity type
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 286
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000009792 diffusion process Methods 0.000 claims abstract description 12
- 238000004804 winding Methods 0.000 claims description 21
- 239000003990 capacitor Substances 0.000 claims description 17
- 239000012535 impurity Substances 0.000 claims description 16
- 230000004888 barrier function Effects 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 150000002739 metals Chemical class 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 description 14
- 230000005684 electric field Effects 0.000 description 11
- 230000007423 decrease Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 238000009499 grossing Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 238000001816 cooling Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052720 vanadium Inorganic materials 0.000 description 2
- -1 Mo and Ti Chemical class 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical group [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置特に順方向電圧降下が低くかつ逆方
向リーク電流の少ない低損失ダイオード，及びそれを使
った電源装置並びに電子計算機に関する。
向リーク電流の少ない低損失ダイオード，及びそれを使
った電源装置並びに電子計算機に関する。
半導体整流ダイオードは、交流を直流に変換する回路素
子で、直流で動作する電気装置または電子装置の電源部
に多数個使用されている。近年、電気装置及び電子装置
の半導体化，ＩＣ化、更にはＬＳＩ化が図られ装置の省
エネルギー化が進むに従って電源部における電力消費が
装置の効率を左右する重要なファクタとなって来ている
。電源部の電力消費を低減するためには、電源部の主た
る構戊要素である半導体整流ダイオードの低損失化が必
要である。半導体整流ダイオードの低損失化のための一
方法として、ｐｎ１合ダイオードに代えてショットキー
接合ダイオードを使用することが知られている。しかし
ながら、ショットキー接合ダイオードは順方向電圧降下
がＱ ． ５〜０．６ｖが低いため順方向損失の低減を
図ることができるが、逆方向リーク電流がｐｎ接合ダイ
オードに比較して２桁以上大きいことから逆方向損失が
増加し，順方向損失と逆方向損失とを合計した総損失は
ｐｎ接合ダイオードに比較して僅かしか低減できないの
である。そこで、ショットキー接合ダイオードの逆方向
リーク電流の低減を図る構造として、特公昭５９ −
３５１８３号公報，特開昭５６−２６７２号公報，特開
昭５９−１１５５６６号公報及び特開昭６０−７４５８
２号公報に開示されているように、ショットキー接合に
隣接して基板領域とは反対導電型の半導体領域を所定間
隔で並設し、逆方向電圧印加時に半導体領域と基板領域
との間のｐｎ接合が逆バイアスされて基板領域に拡がる
空乏層によって半導体領域相互間がピンチオフされるよ
うに構戊することが知られている。
子で、直流で動作する電気装置または電子装置の電源部
に多数個使用されている。近年、電気装置及び電子装置
の半導体化，ＩＣ化、更にはＬＳＩ化が図られ装置の省
エネルギー化が進むに従って電源部における電力消費が
装置の効率を左右する重要なファクタとなって来ている
。電源部の電力消費を低減するためには、電源部の主た
る構戊要素である半導体整流ダイオードの低損失化が必
要である。半導体整流ダイオードの低損失化のための一
方法として、ｐｎ１合ダイオードに代えてショットキー
接合ダイオードを使用することが知られている。しかし
ながら、ショットキー接合ダイオードは順方向電圧降下
がＱ ． ５〜０．６ｖが低いため順方向損失の低減を
図ることができるが、逆方向リーク電流がｐｎ接合ダイ
オードに比較して２桁以上大きいことから逆方向損失が
増加し，順方向損失と逆方向損失とを合計した総損失は
ｐｎ接合ダイオードに比較して僅かしか低減できないの
である。そこで、ショットキー接合ダイオードの逆方向
リーク電流の低減を図る構造として、特公昭５９ −
３５１８３号公報，特開昭５６−２６７２号公報，特開
昭５９−１１５５６６号公報及び特開昭６０−７４５８
２号公報に開示されているように、ショットキー接合に
隣接して基板領域とは反対導電型の半導体領域を所定間
隔で並設し、逆方向電圧印加時に半導体領域と基板領域
との間のｐｎ接合が逆バイアスされて基板領域に拡がる
空乏層によって半導体領域相互間がピンチオフされるよ
うに構戊することが知られている。
上述の逆方向リーク電流の流通路を空乏層でピンチオフ
する構造のショットキー接合ダイオードでは、後述する
理由から逆方向リーク電流を低減することが困難であっ
た。このため、電気装置及び電子装置の電源部に公知の
半導体整流ダイオードを使用する限り、電源部での損失
が多く装置の損失低減が図れないという欠点があった。
する構造のショットキー接合ダイオードでは、後述する
理由から逆方向リーク電流を低減することが困難であっ
た。このため、電気装置及び電子装置の電源部に公知の
半導体整流ダイオードを使用する限り、電源部での損失
が多く装置の損失低減が図れないという欠点があった。
また、電源部の損失が多いということは電源部での発熱
が多いことを意味し、この結果大きい冷却手段を必要と
し装置の小形化が図れないという欠点があった。
が多いことを意味し、この結果大きい冷却手段を必要と
し装置の小形化が図れないという欠点があった。
本発明の目的は、上述の欠点を解消した半導体整流ダイ
オード及びそれを使った電源装置並びに電子計算機を提
供するにある。
オード及びそれを使った電源装置並びに電子計算機を提
供するにある。
本発明の目的を具体的に言えば、低損失の半導体整流ダ
イオード及びそれを使うことによって損失の低減と小型
化を図った電源装置並びに電子計算機を提供するにある
。
イオード及びそれを使うことによって損失の低減と小型
化を図った電源装置並びに電子計算機を提供するにある
。
本発明半導体整流ダイオードの特徴とするところは，一
対の主表面間に一方の主表面に隣接する一方導電型の第
１の半導体領域、他方の主表面及び第１の半導体領域に
隣接し、第１の半導体領域より高不純物濃度を有する一
方導電型の第２の半導体領域、一方の主表桶から第１の
半導体領域内に延在し、一方の主表面側から見たとき所
定の間隔を有して並設された他方導電型の複数個の第３
の半導体領域を有する半導体基体と、半導体基体の一方
の主表面上に設けられ、第１の半導体領域との界面でシ
ョットキー接合を形成し、第３の半導体領域にオーミッ
ク接触する第１の主電極と、半導体基体の他方の主表面
において第２の半導体領域にオーミック接触する第２の
主電極とを具備し、第３の半導体領域相互間の間隔をＷ
、その深さをＤ、第１の半導体領域と第３の半導体領域
との間に形成されるｐｎ接合の拡散電位によって第１の
半導体領域側に拡がる空乏層の幅をｗｏとしたとき、２
ｗｏ＜Ｗ≦３Ｄの関係を有する点にある。複数個の第３
の半導体領域はストライプ形状及び多角形形状又は相互
に連結されたストライプ形状及び多角形形状並びにこれ
らの変形が考えられる。また、第１の主電極は第１の半
導体領域との界面で単一の金属又はバリアハイトの異な
る複数の金属から構戊することができる。
対の主表面間に一方の主表面に隣接する一方導電型の第
１の半導体領域、他方の主表面及び第１の半導体領域に
隣接し、第１の半導体領域より高不純物濃度を有する一
方導電型の第２の半導体領域、一方の主表桶から第１の
半導体領域内に延在し、一方の主表面側から見たとき所
定の間隔を有して並設された他方導電型の複数個の第３
の半導体領域を有する半導体基体と、半導体基体の一方
の主表面上に設けられ、第１の半導体領域との界面でシ
ョットキー接合を形成し、第３の半導体領域にオーミッ
ク接触する第１の主電極と、半導体基体の他方の主表面
において第２の半導体領域にオーミック接触する第２の
主電極とを具備し、第３の半導体領域相互間の間隔をＷ
、その深さをＤ、第１の半導体領域と第３の半導体領域
との間に形成されるｐｎ接合の拡散電位によって第１の
半導体領域側に拡がる空乏層の幅をｗｏとしたとき、２
ｗｏ＜Ｗ≦３Ｄの関係を有する点にある。複数個の第３
の半導体領域はストライプ形状及び多角形形状又は相互
に連結されたストライプ形状及び多角形形状並びにこれ
らの変形が考えられる。また、第１の主電極は第１の半
導体領域との界面で単一の金属又はバリアハイトの異な
る複数の金属から構戊することができる。
次に、本発明電源装置の特徴とするところは、直流電源
に接続される一対の入力端子と、負荷に接続される一対
の出力端子と、直列接続して入力端子間に接続された第
１及び第２の分割用コンデンサと、直列接続して入力端
子間に接続された交互にスイッチング動作をする第１及
び第２のスイッチング素子と、第１及び第２の分割用コ
ンデンサの接続点と第１及び第２のスイッチング素子の
接続点との間に一次巻線が接続され、出力端子の一方側
に二次巻線の中点が接続された変圧器と、変圧器の二次
巻線の両端と出力端子の他方との間に整流方向を揃えて
接続した第１及び第２のダイオードとを具備し、第■及
び第２のダイオードとして本発明半導体整流ダイオード
を用いた点にある。
に接続される一対の入力端子と、負荷に接続される一対
の出力端子と、直列接続して入力端子間に接続された第
１及び第２の分割用コンデンサと、直列接続して入力端
子間に接続された交互にスイッチング動作をする第１及
び第２のスイッチング素子と、第１及び第２の分割用コ
ンデンサの接続点と第１及び第２のスイッチング素子の
接続点との間に一次巻線が接続され、出力端子の一方側
に二次巻線の中点が接続された変圧器と、変圧器の二次
巻線の両端と出力端子の他方との間に整流方向を揃えて
接続した第１及び第２のダイオードとを具備し、第■及
び第２のダイオードとして本発明半導体整流ダイオード
を用いた点にある。
また、本発明電子計算機の特徴とするところは、入力端
子が商用電源に接続されるＡＣ − ＤＣコンバータと
、ＡＣ−ＤＣコンバータの出力端子に接続され、ＡＣ
− ＤＣコンバータの直流出力を所望の直流電圧に変換
するＤＣ − ＤＣコンバータと、ＤＣ − ＤＣコン
バータの出力端子に接続された論理装置とを具備し，Ｄ
Ｃ−ＤＣコンバータとして本発明電源装置を用いた点に
ある。
子が商用電源に接続されるＡＣ − ＤＣコンバータと
、ＡＣ−ＤＣコンバータの出力端子に接続され、ＡＣ
− ＤＣコンバータの直流出力を所望の直流電圧に変換
するＤＣ − ＤＣコンバータと、ＤＣ − ＤＣコン
バータの出力端子に接続された論理装置とを具備し，Ｄ
Ｃ−ＤＣコンバータとして本発明電源装置を用いた点に
ある。
ショットキー接合部における逆方向リーク電流密度ＪＲ
は次式（１）で表わされることが知られている。
は次式（１）で表わされることが知られている。
・・・（１）
ここで、Ａ”はリチャードソン定数、Ｔは絶対温度（Ｋ
）．ｑは素電荷量、ｋＢはボルッマン定数、？ｓｏはバ
リアハイト（Ｖ），εｓｉは半導体の誘電率、Ｅ．はシ
ョットキー接合の半導体側での表面電界強度、αは経験
的に与えられるパラメータである。式（１）の小括弧内
を見ると電界強度Ｅ．が大きくなると小括弧内の値即ち
バリアハイトが低下し、式（１）で表わされる逆方向リ
ーク電流は増加することがわかる。
）．ｑは素電荷量、ｋＢはボルッマン定数、？ｓｏはバ
リアハイト（Ｖ），εｓｉは半導体の誘電率、Ｅ．はシ
ョットキー接合の半導体側での表面電界強度、αは経験
的に与えられるパラメータである。式（１）の小括弧内
を見ると電界強度Ｅ．が大きくなると小括弧内の値即ち
バリアハイトが低下し、式（１）で表わされる逆方向リ
ーク電流は増加することがわかる。
本発明の半導体整流ダイオードでは、第３半導体領域相
互間の間隔即ちショットキー接合の幅をＷ、第３の半導
体領域の深さをＤ、第１の半導体領域と第３の半導体領
域との間に形成されるｐｎ接合の拡散電位によって第１
の半導体領域側に拡がる空乏層の幅をｗｏとしたとき、 ２ｗｏ＜Ｗ≦３Ｄ の関係を有するように構成することにより、ショットキ
ー接合の半導体側での表面電界強度を大幅低減を図り、
逆方向リーク電流を大幅に低減し、低損失化を達成する
ものである。
互間の間隔即ちショットキー接合の幅をＷ、第３の半導
体領域の深さをＤ、第１の半導体領域と第３の半導体領
域との間に形成されるｐｎ接合の拡散電位によって第１
の半導体領域側に拡がる空乏層の幅をｗｏとしたとき、 ２ｗｏ＜Ｗ≦３Ｄ の関係を有するように構成することにより、ショットキ
ー接合の半導体側での表面電界強度を大幅低減を図り、
逆方向リーク電流を大幅に低減し、低損失化を達成する
ものである。
本発明の半導体整流ダイオードの低損失化が達成される
ことにより、それを使用した電源装置及び電子計算機の
小形化及び高効率化が図れるのである。
ことにより、それを使用した電源装置及び電子計算機の
小形化及び高効率化が図れるのである。
以下、本発明を実施例として示した図面を用いて詳細ｂ
こ説明する。
こ説明する。
第１図は本発明半導体整流ダイオードの一実施例を示す
要部斜視図である。図において，１は互いに反対側に位
置する一対の主表面１１．１２を有する半導体基体で、
一対の主表面間に一方の主表面１１に隣接するｎ型の第
１の半導体領域１３と、他方の主表面１２及び第１の半
導体領域１３に隣接し，第１の半導体領域より高不純物
濃度を有するｎ十型の第２の半導体領域１４と、一方の
主表面工１から第１の半導体領域１３内に延在し，一方
の主表面１１側から見たときストライブ形状を有しその
長手方向を揃え相互に所定の間隔を有して並設され、第
１の半導体領域工３より高不純物濃度を有するｐ十型の
複数個の第３の半導体領域１５と、一方の主表面１１か
ら第１の半導体領域１３内に延在し、一方の主表面１１
側から見たとき環状で第３の半導体領域１５群を所定の
間隔を有して包囲し、第Ｌの半導体領域Ｌ３より高不純
物濃度を有するｐ十型の第４の半導体領域工６とを具備
している。２は半導体基体１の一方の主表面１１上に設
けられ，第１の半導体領域１３との界面でショットキー
接合を形成し、第３の半導体領域１５及び第４の半導体
領域１６の内周側部分にオーミック接触する第１の主電
極、３は半導体基体１の他方の主表面１２において第２
の半導体領域１４にオーミック接触する第２の主電極、
４は半導体基体１の一方の主表面１１の周縁部において
第４の半導体領域ｌ６の外周側部分及びその外周側に露
出する第１の半導体領域１３上に設けたＳｉＯｚ，ＰＳ
Ｇなどの絶縁膜で、この絶縁膜４上に第１の主電極２の
一部が延在している。第１の主電極２は第１の半導体領
域１３の多数キャリアである電子に対してバリアを形成
する電極材料、例えばＭｏ，Ｔｉなどの金属及びこれら
金属のシリサイド、更には金属やその他の不純物を含む
多結晶シリコン又はアモルファスシリコンが使用される
。
要部斜視図である。図において，１は互いに反対側に位
置する一対の主表面１１．１２を有する半導体基体で、
一対の主表面間に一方の主表面１１に隣接するｎ型の第
１の半導体領域１３と、他方の主表面１２及び第１の半
導体領域１３に隣接し，第１の半導体領域より高不純物
濃度を有するｎ十型の第２の半導体領域１４と、一方の
主表面工１から第１の半導体領域１３内に延在し，一方
の主表面１１側から見たときストライブ形状を有しその
長手方向を揃え相互に所定の間隔を有して並設され、第
１の半導体領域工３より高不純物濃度を有するｐ十型の
複数個の第３の半導体領域１５と、一方の主表面１１か
ら第１の半導体領域１３内に延在し、一方の主表面１１
側から見たとき環状で第３の半導体領域１５群を所定の
間隔を有して包囲し、第Ｌの半導体領域Ｌ３より高不純
物濃度を有するｐ十型の第４の半導体領域工６とを具備
している。２は半導体基体１の一方の主表面１１上に設
けられ，第１の半導体領域１３との界面でショットキー
接合を形成し、第３の半導体領域１５及び第４の半導体
領域１６の内周側部分にオーミック接触する第１の主電
極、３は半導体基体１の他方の主表面１２において第２
の半導体領域１４にオーミック接触する第２の主電極、
４は半導体基体１の一方の主表面１１の周縁部において
第４の半導体領域ｌ６の外周側部分及びその外周側に露
出する第１の半導体領域１３上に設けたＳｉＯｚ，ＰＳ
Ｇなどの絶縁膜で、この絶縁膜４上に第１の主電極２の
一部が延在している。第１の主電極２は第１の半導体領
域１３の多数キャリアである電子に対してバリアを形成
する電極材料、例えばＭｏ，Ｔｉなどの金属及びこれら
金属のシリサイド、更には金属やその他の不純物を含む
多結晶シリコン又はアモルファスシリコンが使用される
。
この実施例において重要な点は、第３の半導体領域１５
相互間の間隔をＷ、第３の半導体領域１５の深さをＤ、
第１の半導体領域１３と第３の半導体領域１５との間に
形成されるｐｎ接合Ｊの拡散電位によって第１の半導体
領域１３側に拡がる空乏層の幅をｗｏとしたとき、２ｗ
ｏ＜Ｗ≦３Ｄの関係を満すように第３の半導体領域１５
を形成していることである。以下、このように形成する
理由について説明する。
相互間の間隔をＷ、第３の半導体領域１５の深さをＤ、
第１の半導体領域１３と第３の半導体領域１５との間に
形成されるｐｎ接合Ｊの拡散電位によって第１の半導体
領域１３側に拡がる空乏層の幅をｗｏとしたとき、２ｗ
ｏ＜Ｗ≦３Ｄの関係を満すように第３の半導体領域１５
を形成していることである。以下、このように形成する
理由について説明する。
第２図は第１図の半導体整流ダイオードの一部拡大断面
図で、第２図（ａ）は第２の主電極３が正電位、第１の
主電極２が負電位となる逆バイアス状態を、第２図（ｂ
）は第１の主電極２が正電位、第２の主電極が負電位と
なる順バイアス状態をそれぞれ示している。第２図（ａ
）の逆バイアス状態においては、ｐｎ接合Ｊから第１の
半導体領域１３内に拡がる空乏層は第３の半導体領域１
５相互間を埋め尽し破線５１で示すように第２の半導体
領域１４近傍まで伸びている。この時、流れる逆方向リ
ーク電流はｐｎ接合部を通るものとショットキー接合部
を通るものとに分けられるが、支配的なのは後者である
。ショットキー接合部を流れる逆方向リーク電流は、前
述のようにこの部分の電界強度に大きく依存する。第３
図（ａ）及び（ｂ）は、第３の半導体領域１５の深さＤ
を？μｍ、第１の半導体領域１３の深さを２．５μｍ、
不純物濃度をＩ Ｘ １ ０ ”ａｔｏｍｉｃ／ ｃｍ
３．第１の主電極をバナジウム、逆バイアス電圧を４０
Ｖとしたときのショットキー接合部の各位置における電
界強度Ｅ．及び逆方向リーク電流密度ＪＲの関係を第３
の半導体領域１５相互間の間隔Ｗをパラメータにして示
したものである。この図から、Ｗが１． ０ Ｄのとき
には電界強度は広い範囲で３．５×１０’Ｖ／■を示し
、Ｗが５Ｄのときにもピークの電界強度は３．５ Ｘ
１ ０’Ｖ／■■■に近い値を示しているが５Ｗが３Ｄ
になるとピークの電界強度が２．７Ｘ１０ＩｌＶ／ＣＩ
１と２０％余り低下している。
図で、第２図（ａ）は第２の主電極３が正電位、第１の
主電極２が負電位となる逆バイアス状態を、第２図（ｂ
）は第１の主電極２が正電位、第２の主電極が負電位と
なる順バイアス状態をそれぞれ示している。第２図（ａ
）の逆バイアス状態においては、ｐｎ接合Ｊから第１の
半導体領域１３内に拡がる空乏層は第３の半導体領域１
５相互間を埋め尽し破線５１で示すように第２の半導体
領域１４近傍まで伸びている。この時、流れる逆方向リ
ーク電流はｐｎ接合部を通るものとショットキー接合部
を通るものとに分けられるが、支配的なのは後者である
。ショットキー接合部を流れる逆方向リーク電流は、前
述のようにこの部分の電界強度に大きく依存する。第３
図（ａ）及び（ｂ）は、第３の半導体領域１５の深さＤ
を？μｍ、第１の半導体領域１３の深さを２．５μｍ、
不純物濃度をＩ Ｘ １ ０ ”ａｔｏｍｉｃ／ ｃｍ
３．第１の主電極をバナジウム、逆バイアス電圧を４０
Ｖとしたときのショットキー接合部の各位置における電
界強度Ｅ．及び逆方向リーク電流密度ＪＲの関係を第３
の半導体領域１５相互間の間隔Ｗをパラメータにして示
したものである。この図から、Ｗが１． ０ Ｄのとき
には電界強度は広い範囲で３．５×１０’Ｖ／■を示し
、Ｗが５Ｄのときにもピークの電界強度は３．５ Ｘ
１ ０’Ｖ／■■■に近い値を示しているが５Ｗが３Ｄ
になるとピークの電界強度が２．７Ｘ１０ＩｌＶ／ＣＩ
１と２０％余り低下している。
これを逆方向リーク電流密度ＪＲで見ると、Ｗ＝１０Ｄ
のときは広範囲で１．Ｉ Ａ／ｃＪ ， Ｗ＝ ５ Ｄ
のときはピーク値で０．９Ａ／ｆｆｌ 、Ｗ＝３Ｄにな
るとピーク値で０．４Ａ／＋ｆ と５０％以上の大幅減
少となっている。Ｗが小さくなるとある値から急激に電
界強度Ｅ１が低下する理由は、ｐｎ接合及びショットキ
ー接合に沿って存在する等電位線が、Ｗが小さくなると
ｐｎ接合に沿う等電位線側に張られてショットキー接合
に沿わなくなるためと考えられる。また、逆方向リーク
電流が電界強度の減少に指数関数的に比例して減少する
理由は前述の式（１）から理解できる。第４図はショッ
トキー接合部の幅Ｗとその中心部におけるリーク電流密
度との関係を第３の半導体領域１５の深さＤを変えて示
したもので、Ｗ≦３Ｄに相当する個所でリーク電流が著
しく減少していることがわかる。
のときは広範囲で１．Ｉ Ａ／ｃＪ ， Ｗ＝ ５ Ｄ
のときはピーク値で０．９Ａ／ｆｆｌ 、Ｗ＝３Ｄにな
るとピーク値で０．４Ａ／＋ｆ と５０％以上の大幅減
少となっている。Ｗが小さくなるとある値から急激に電
界強度Ｅ１が低下する理由は、ｐｎ接合及びショットキ
ー接合に沿って存在する等電位線が、Ｗが小さくなると
ｐｎ接合に沿う等電位線側に張られてショットキー接合
に沿わなくなるためと考えられる。また、逆方向リーク
電流が電界強度の減少に指数関数的に比例して減少する
理由は前述の式（１）から理解できる。第４図はショッ
トキー接合部の幅Ｗとその中心部におけるリーク電流密
度との関係を第３の半導体領域１５の深さＤを変えて示
したもので、Ｗ≦３Ｄに相当する個所でリーク電流が著
しく減少していることがわかる。
一方、第２図（ｂ）の順バイアス状態においては、ｐｎ
接合Ｊの拡散電位によって第１の半導体領域１３側に＠
ｗｏだけ空乏Ｎ５２が拡がり、ショットキー接合の＠Ｗ
のうちＷ−２ｗｏが順方向電流の通流に寄与する。この
ため幅Ｗが２ｗｏに近づくに従って順方向電流の通流路
が次第に狭くなり順方向電圧降下ＶＦが増加して来る。
接合Ｊの拡散電位によって第１の半導体領域１３側に＠
ｗｏだけ空乏Ｎ５２が拡がり、ショットキー接合の＠Ｗ
のうちＷ−２ｗｏが順方向電流の通流に寄与する。この
ため幅Ｗが２ｗｏに近づくに従って順方向電流の通流路
が次第に狭くなり順方向電圧降下ＶＦが増加して来る。
Ｗ＝２ｗｏになる理論上順方向電流の通流路はなくなり
、Ｉ須方向電圧降下が急増することになる。第５図はシ
ョットキー接合の＠Ｗと順方向電流密度ＪＦが６０Ａ／
ｃＪのときの順方向電圧降下ＶＦとの関係を第３の半導
体領域１５の深さＤを変えて示したもので、Ｗ”；＞２
ｗｏとすることで順方向電圧降下ＶＦの値を小さくでき
ることが理解される。
、Ｉ須方向電圧降下が急増することになる。第５図はシ
ョットキー接合の＠Ｗと順方向電流密度ＪＦが６０Ａ／
ｃＪのときの順方向電圧降下ＶＦとの関係を第３の半導
体領域１５の深さＤを変えて示したもので、Ｗ”；＞２
ｗｏとすることで順方向電圧降下ＶＦの値を小さくでき
ることが理解される。
尚、ｗｏは第１の半導体領域↓３の不純物濃度ＩＸ １
０ ”ａｔｏｍｉｃ／ ａｍ ３、第３の半導体領域
１５の不純物濃度Ｉ Ｘ １ ０ ”ａｔｏｍｉｃ／
ｃｍ ８のときＱ ， ３ ４μｍで、この値は順方向
電流が流れている時には電圧降下によって補償されて僅
か減少する。
０ ”ａｔｏｍｉｃ／ ａｍ ３、第３の半導体領域
１５の不純物濃度Ｉ Ｘ １ ０ ”ａｔｏｍｉｃ／
ｃｍ ８のときＱ ， ３ ４μｍで、この値は順方向
電流が流れている時には電圧降下によって補償されて僅
か減少する。
第６図は第４図及び第５図の結果に基づいて、単位面積
当りの損失電力Ｐ ＜Ｗ／ａ＃）とショットキー接合の
ｌｗとの関係を計算により求めたもので、２ｗｏ＜Ｗ≦
３Ｄの範囲で損失が著しく少なくなることが理解される
。
当りの損失電力Ｐ ＜Ｗ／ａ＃）とショットキー接合の
ｌｗとの関係を計算により求めたもので、２ｗｏ＜Ｗ≦
３Ｄの範囲で損失が著しく少なくなることが理解される
。
以上の説明からわかるように、第１図に示す構造とする
ことにより低損失の半導体整流ダイオードを実現するこ
とができる。本発明によれば低損失化という効果の他に
、特定のバリアハイトを有する材料で第１の主電極２を
形成しても任意のバリアハイトに相当する特性を実現で
きるという効果を有する。これを第７図を用いて説明す
る。
ことにより低損失の半導体整流ダイオードを実現するこ
とができる。本発明によれば低損失化という効果の他に
、特定のバリアハイトを有する材料で第１の主電極２を
形成しても任意のバリアハイトに相当する特性を実現で
きるという効果を有する。これを第７図を用いて説明す
る。
第７図は第１の主電極２の材料を変えたとき得られるシ
ョットキー接合ダイオードの順方向電圧降下と逆方向リ
ーク電流密度との関係を示している。一点鎖線は単一の
材料を変えたときに得られる特性で、この線上にＴｉ，
Ｖ，Ｍｏを使ったときの特性をＯ印で示してある。これ
ら各０印相互間の特性が要求された場合、従来は所望の
特性の両側に位置する２種類の材料を組合せることによ
って実現していたが、この方法では２種類の材料を使う
ため製造上種々の問題を有していた。これに対し、本発
明のように第３の半導体領域を設けてショットキー接合
の幅を変えれば，第７図の実線に示すように連続的に特
性を変えることができる。単一材科であることから従来
技術のような問題がなく、かつ従来技術で得られる特性
よりも順方向電圧降下を同一とすれば逆方向リーク電流
が小さくなり、逆方向リーク電流を同一とすれば順方向
電圧降下を小さくでき、優れた特性が得られるのである
。
ョットキー接合ダイオードの順方向電圧降下と逆方向リ
ーク電流密度との関係を示している。一点鎖線は単一の
材料を変えたときに得られる特性で、この線上にＴｉ，
Ｖ，Ｍｏを使ったときの特性をＯ印で示してある。これ
ら各０印相互間の特性が要求された場合、従来は所望の
特性の両側に位置する２種類の材料を組合せることによ
って実現していたが、この方法では２種類の材料を使う
ため製造上種々の問題を有していた。これに対し、本発
明のように第３の半導体領域を設けてショットキー接合
の幅を変えれば，第７図の実線に示すように連続的に特
性を変えることができる。単一材科であることから従来
技術のような問題がなく、かつ従来技術で得られる特性
よりも順方向電圧降下を同一とすれば逆方向リーク電流
が小さくなり、逆方向リーク電流を同一とすれば順方向
電圧降下を小さくでき、優れた特性が得られるのである
。
尚，第１図の第４の半導体領域１６はガードリングとし
ての機能を有するものであるが，第３の半導体領域１５
との間に存在するショットキー接合の幅を本発明の目的
を奏するように形成してもよい。
ての機能を有するものであるが，第３の半導体領域１５
との間に存在するショットキー接合の幅を本発明の目的
を奏するように形成してもよい。
第８図は本発明の別の実施例で、第１図の実施例とは第
３の半導体領域１５の一方の主表面工１側に凹部１７が
形成されている点で異なっている。
３の半導体領域１５の一方の主表面工１側に凹部１７が
形成されている点で異なっている。
第３の半導体領域１５は，半導体基体ｌの一方の主表面
１１に所望数の凹部１７を形成した後、凹部１７の表面
からｐ型不純物を拡散することにより形成することがで
きる。このような形成法を採用すれば、第１図において
第３の半導体領域１５を拡散で形成する場合に比較して
、順方向電流の通流に寄与しない第３の半導体領域ｌ５
の一方の主表面工１に占める割合を大幅に低減でき、チ
ップサイズの縮小が図れる効果を有する。
１１に所望数の凹部１７を形成した後、凹部１７の表面
からｐ型不純物を拡散することにより形成することがで
きる。このような形成法を採用すれば、第１図において
第３の半導体領域１５を拡散で形成する場合に比較して
、順方向電流の通流に寄与しない第３の半導体領域ｌ５
の一方の主表面工１に占める割合を大幅に低減でき、チ
ップサイズの縮小が図れる効果を有する。
第９図は本発明の更に別の実施例で，第８図の実施例と
は凹部１７内に導電材６が埋設されている点で相違して
いる。導電材６としては，ポリシリコン，金属が使用さ
れる。この実施例によれば一方の主表面ｌ１が平坦面と
なるため、第８図の実施例に比較して第１の主電極２の
断線がなくなる利点を有している。
は凹部１７内に導電材６が埋設されている点で相違して
いる。導電材６としては，ポリシリコン，金属が使用さ
れる。この実施例によれば一方の主表面ｌ１が平坦面と
なるため、第８図の実施例に比較して第１の主電極２の
断線がなくなる利点を有している。
第１０図は本発明の異なる実施例で、第１の主電極２を
バリアハイトの異なる材料２１．２２で形成している。
バリアハイトの異なる材料２１．２２で形成している。
バリアハイトの異なる材料２１，２２としては、例えば
ＭｏとＴｉが使用される。
ＭｏとＴｉが使用される。
両材料の組合わせ方としては、材料２工と材料２２とを
交互に配置する方法（ａ）と、部分的材料２２を設け、
その上全面に材料２１を配置する方法（ｂ）とが考えら
れる。このようにすれば、単一の材料を使用する場合に
比較して、所望の特性特に順方向電圧降下を得るのが容
易となる利点を有する。
交互に配置する方法（ａ）と、部分的材料２２を設け、
その上全面に材料２１を配置する方法（ｂ）とが考えら
れる。このようにすれば、単一の材料を使用する場合に
比較して、所望の特性特に順方向電圧降下を得るのが容
易となる利点を有する。
第１１図は本発明の更に異なる実施例を一方の主表面上
１側から見たパターン図で示している。
１側から見たパターン図で示している。
（ａ）及び（ｂ）は第３の半導体領域１５を多数個の矩
形状及び円形状にした場合を示している。
形状及び円形状にした場合を示している。
これらは、第３の半導体領域１５をストライブ状にする
場合に比較して通流面積を広くできる利点を有している
。（ｃ），（ｄ．）及び（ｅ）は、第３の半導体領域１
５を一体に形成し，ストライプ状，矩形状，円形状の欠
如部を多数個設け、その欠如部に第１の半導体領域１３
を露出させた構或となっている。
場合に比較して通流面積を広くできる利点を有している
。（ｃ），（ｄ．）及び（ｅ）は、第３の半導体領域１
５を一体に形成し，ストライプ状，矩形状，円形状の欠
如部を多数個設け、その欠如部に第１の半導体領域１３
を露出させた構或となっている。
第１２図は本発明の他の実施例で、これまでの実施例と
相違するところは、第１の半導体領域工３に隣接してそ
れより低不純物濃度を有するｎ一型の第５の半導体領域
１８を第３の半導体領域１５相互間に設けた点にある６
第５の半導体領域１８は第１の半導体領域１５上に比べ
て空乏層が拡がり易く、逆方向リーク電流の低減が一層
図れる利点がある。第１２図（ａ）は第５の半導体領域
１８を第３の半導体領域１５相互間全体に設けた場合、
第１２図（ｂ）は第５の半導体領域１８をショットキー
接合に隣接する個所のみに設けた場合、第１２図（ｃ）
は第５の半導体領域〕８をショットキー接合から離れた
個所に設けた場合をそれぞれ示している。第１２図（ａ
）ではショットキー接合部の電界強度をより一層低減す
る効果があり、第１２図（ｂ）及び（ｃ）では第１２図
（ａ）よりも順方向電圧降下を小さくする効果がある。
相違するところは、第１の半導体領域工３に隣接してそ
れより低不純物濃度を有するｎ一型の第５の半導体領域
１８を第３の半導体領域１５相互間に設けた点にある６
第５の半導体領域１８は第１の半導体領域１５上に比べ
て空乏層が拡がり易く、逆方向リーク電流の低減が一層
図れる利点がある。第１２図（ａ）は第５の半導体領域
１８を第３の半導体領域１５相互間全体に設けた場合、
第１２図（ｂ）は第５の半導体領域１８をショットキー
接合に隣接する個所のみに設けた場合、第１２図（ｃ）
は第５の半導体領域〕８をショットキー接合から離れた
個所に設けた場合をそれぞれ示している。第１２図（ａ
）ではショットキー接合部の電界強度をより一層低減す
る効果があり、第１２図（ｂ）及び（ｃ）では第１２図
（ａ）よりも順方向電圧降下を小さくする効果がある。
以上は本発明半導体整流ダイオードを代表的な実施例を
用いて説明したが、本発明はこれらに限定されるもので
はなく本発明の技術思想の範囲内で種々の変更が可能で
ある。
用いて説明したが、本発明はこれらに限定されるもので
はなく本発明の技術思想の範囲内で種々の変更が可能で
ある。
上述の本発明半導体整流ダイオードを電源装置及びそれ
を使った電子計算機に適用することによって、これらの
機器の小形軽量化，高効率化を図ることができる。以下
、これらについて説明する。
を使った電子計算機に適用することによって、これらの
機器の小形軽量化，高効率化を図ることができる。以下
、これらについて説明する。
第１３図は本発明電源装置の一実施例であるＤＣ −
ＤＣコンバータの回路構或である。ＤＣ・ＤＣコンバー
タとは、電子機器等の負荷に安定な直流電圧を供給する
ように、入力の直流電力を出力の直流電力へ電力変換す
るスイッチング電源である。同図のＤＣ − ＤＣコン
バータは、ハーフブリッジ方式のものである。図におい
て、７Ｃｌ及び７０２は直流電ｇ７０３に接続される一
対の入力端子、７０４及び７０５は負荷７０６に接続さ
れる一対の出力端子、７０７及び７０８は直列接続して
入力端子７０１，７０２間に接続された第１及び第２の
電源電圧分割用コンデンサ、７０９及び７１０は直列接
続して入力端子７ ０ １ ，７０２間に接続され交互
にスイッチング動作をする第１及び第２のスイッチング
素子、７１１は第１及び第２の分割用コンデンサ７０７
，７０８の接続点と第１及び第２のスイッチング素子７
０９，７１０の接続点との間に一次巻線７ １ １．
− １が接続され、出力端子７０４に二次巻線７１１−
２の中点が接続された変圧器、７１２及び７１３は二次
巻線７１１−２両端にアノード側が接続され、カソード
側が平滑用リアクトル７１４を介して出力端子７０５に
接続された第１及び第２のダイオード５７１５は出力端
子７０４，７０５間に接続された平滑用コンデンサであ
る。このＤＣ − ＤＣコンバータでは交互にオン状態
になる第１及び第２のスイッチング素子７０９，７１０
のオン期間を可変にするパルス幅変調（ＰＷＭ）によっ
て、入力電圧の変動あるいは負荷電流の変動に対して負
荷７０６へ供給する出力電圧を一定の値に制御している
。
ＤＣコンバータの回路構或である。ＤＣ・ＤＣコンバー
タとは、電子機器等の負荷に安定な直流電圧を供給する
ように、入力の直流電力を出力の直流電力へ電力変換す
るスイッチング電源である。同図のＤＣ − ＤＣコン
バータは、ハーフブリッジ方式のものである。図におい
て、７Ｃｌ及び７０２は直流電ｇ７０３に接続される一
対の入力端子、７０４及び７０５は負荷７０６に接続さ
れる一対の出力端子、７０７及び７０８は直列接続して
入力端子７０１，７０２間に接続された第１及び第２の
電源電圧分割用コンデンサ、７０９及び７１０は直列接
続して入力端子７ ０ １ ，７０２間に接続され交互
にスイッチング動作をする第１及び第２のスイッチング
素子、７１１は第１及び第２の分割用コンデンサ７０７
，７０８の接続点と第１及び第２のスイッチング素子７
０９，７１０の接続点との間に一次巻線７ １ １．
− １が接続され、出力端子７０４に二次巻線７１１−
２の中点が接続された変圧器、７１２及び７１３は二次
巻線７１１−２両端にアノード側が接続され、カソード
側が平滑用リアクトル７１４を介して出力端子７０５に
接続された第１及び第２のダイオード５７１５は出力端
子７０４，７０５間に接続された平滑用コンデンサであ
る。このＤＣ − ＤＣコンバータでは交互にオン状態
になる第１及び第２のスイッチング素子７０９，７１０
のオン期間を可変にするパルス幅変調（ＰＷＭ）によっ
て、入力電圧の変動あるいは負荷電流の変動に対して負
荷７０６へ供給する出力電圧を一定の値に制御している
。
このＤＣ − ＤＣコンバータにおいて、第１及び第２
のダイオード７１２及び７１３で発生する損失電力Ｐ．
は、次式（２）で与えられる。
のダイオード７１２及び７１３で発生する損失電力Ｐ．
は、次式（２）で与えられる。
Ｎ！
ここで５
ｖＰ ：ダイオードのオン電圧
■ｏ ：負荷電流
工Ｒ ：ダイオードの逆方向リーク電流ｖ１ ：分割用
コンデンサ７０７．７０８の電圧 Ｎ１ ：変圧器の一次巻線の巻数 Ｎｚ：変圧器の二次巻線の巻数 Ｄｕｔ， ．スイッチング素子７０９，７１０のオン時
比率 式（２）において、第１項は順電流による損失電力、第
２項は逆電流による損失電力である。入力電圧■１の変
動に対して出力電圧を一定に調整するには、式（３）の
関係を満たすようにＤ ｕ ｔ ｙを制御する必要があ
る。
コンデンサ７０７．７０８の電圧 Ｎ１ ：変圧器の一次巻線の巻数 Ｎｚ：変圧器の二次巻線の巻数 Ｄｕｔ， ．スイッチング素子７０９，７１０のオン時
比率 式（２）において、第１項は順電流による損失電力、第
２項は逆電流による損失電力である。入力電圧■１の変
動に対して出力電圧を一定に調整するには、式（３）の
関係を満たすようにＤ ｕ ｔ ｙを制御する必要があ
る。
Ｎ１
ここで、ｖｏ ：出力電圧
式（３）を式（２）へ代入し、Ｖ Ｉ Ｄ ｕ ｔ ｙ
の積の項を消去すれば、式（４）が得られる。
の積の項を消去すれば、式（４）が得られる。
Ｐａ＝ＶｐＶｏ＋２ ＩＲ （Ｖｏ＋Ｖｐ）
−（４）ところで，ショットキー接合を有するダイオー
ドは、次式（５）でおおよそ規定されるＶＦとＩＲの組
合せを有するシリーズ化されたダイオードが実現できる
。
−（４）ところで，ショットキー接合を有するダイオー
ドは、次式（５）でおおよそ規定されるＶＦとＩＲの組
合せを有するシリーズ化されたダイオードが実現できる
。
Ｉ ｎＩ Ｒ＝ ａ （ＶＦ＋ ｂ ）
−（５）ここで、 ａ：負の定数パラメータ ｂ：定数パラメータ ＤＣ − ＤＣコンバータの仕様により出力電圧Ｖｏと
負荷電流■ｏが定まれば、これらのシリーズ化されたダ
イオードの中で、式（４）で示される電力損失を最小に
するダイオードが存在する。このダイオードを用いるこ
とによりＤＣ−ＤＣコンバータの小形軽量化，高効率化
を最も図ることができる。本発明の半導体整流ダイオー
ドは、式（５）のｂをより小さな値に改善したものであ
り、これをＤＣ − ＤＣコンバータのダイオードに用
いることによって、ダイオードの損失電力の一層の低減
を実現することができる。
−（５）ここで、 ａ：負の定数パラメータ ｂ：定数パラメータ ＤＣ − ＤＣコンバータの仕様により出力電圧Ｖｏと
負荷電流■ｏが定まれば、これらのシリーズ化されたダ
イオードの中で、式（４）で示される電力損失を最小に
するダイオードが存在する。このダイオードを用いるこ
とによりＤＣ−ＤＣコンバータの小形軽量化，高効率化
を最も図ることができる。本発明の半導体整流ダイオー
ドは、式（５）のｂをより小さな値に改善したものであ
り、これをＤＣ − ＤＣコンバータのダイオードに用
いることによって、ダイオードの損失電力の一層の低減
を実現することができる。
上記の議論を単純にするために、電力損失Ｐｄはほとん
ど順方向電流による電力損失で与えられ、また、回路損
失は整流ダイオードでのみ発生すると仮定する。整流ダ
イオードでの損失電力Ｐｄと効率ηは、それぞれ次式（
６），（７）で与えられる。
ど順方向電流による電力損失で与えられ、また、回路損
失は整流ダイオードでのみ発生すると仮定する。整流ダ
イオードでの損失電力Ｐｄと効率ηは、それぞれ次式（
６），（７）で与えられる。
Ｐｄ’＝ＶｒＩｏ −（６
）ここで、出力電圧が５Ｖ以下の低電圧大電流出力ＤＣ
− ＤＣコンバータとして．３Ｖ，６００Ａ出力のもの
を考える。そして、本発明によりバリアメタルと形状の
最適化を図りＶＦを従来の０．５５Ｖから０．３５Ｖ
に低減できたとする。この場合、従来と本発明の半導体
整流ダイオードを用いた場合の損失と効率は、次のよう
になる。
）ここで、出力電圧が５Ｖ以下の低電圧大電流出力ＤＣ
− ＤＣコンバータとして．３Ｖ，６００Ａ出力のもの
を考える。そして、本発明によりバリアメタルと形状の
最適化を図りＶＦを従来の０．５５Ｖから０．３５Ｖ
に低減できたとする。この場合、従来と本発明の半導体
整流ダイオードを用いた場合の損失と効率は、次のよう
になる。
１）従来のダイオードを用いた場合
損失電力＝３３０Ｗ，効率８４．５％
２）本発明の半導体整流ダイオードを用いた場合損失電
力＝２１０Ｗ，効率８９．６％ 一般に、低電圧大電流出力のＤＣ−ＤＣコンバータの場
合、その体積は、直方体の底面積が整流ダイオー・ドで
発生する熱を放熱するための冷却フィンで決まるので、
損失電力にほぼ比例する。したがって、本発明の半導体
整流ダイオードをＤＣ・ＤＣコンバータの二次側ダイオ
ードに用いることによって、体積は３６％も減少，効率
は５％も向上し、ＤＣ−ＤＣコンバータの小形軽量化，
高効率化を図ることができる。この効果は、低電圧大電
流出力になる程、大きくなる。なお、この効果は、第１
３図に示したハーフブリッジ方式以外の低電圧大電流出
力のＤＣ−ＤＣコンバータでも生じる。
力＝２１０Ｗ，効率８９．６％ 一般に、低電圧大電流出力のＤＣ−ＤＣコンバータの場
合、その体積は、直方体の底面積が整流ダイオー・ドで
発生する熱を放熱するための冷却フィンで決まるので、
損失電力にほぼ比例する。したがって、本発明の半導体
整流ダイオードをＤＣ・ＤＣコンバータの二次側ダイオ
ードに用いることによって、体積は３６％も減少，効率
は５％も向上し、ＤＣ−ＤＣコンバータの小形軽量化，
高効率化を図ることができる。この効果は、低電圧大電
流出力になる程、大きくなる。なお、この効果は、第１
３図に示したハーフブリッジ方式以外の低電圧大電流出
力のＤＣ−ＤＣコンバータでも生じる。
第１４図は本発明電子計算機の一実施例の回路構成を示
している。低電圧大電流出力のＤＣ・ＤＣコンバータの
応用例の代表的なものが電子計算機である。電子計算機
は、入力端子８０１−１，８０１−２及び出力端子８０
１−３，８０１−４を有し、入力端子８０１−１，８０
１−２が商用電源に接続されるＡＣ − ＤＣコンバー
タ８０１と、入力端子８０２−１，８０２−２及び出力
端子８０２−３，８０２−４を有し、入力端子８０２−
１，８０２−２がＡＣ−ＤＣコンバータ８０１の出力端
子８０１−３，８０１−４に接続されるＤＣ − ＤＣ
コンバータ８０２と、ＤＣ−ＤＣコンバータ８０２の出
力端子８０２−３，８０２−４に接続される論理装置８
０３とから構或されている。ＡＣ−ＤＣコンバータ８０
１としては、ダイオードブリッジの整流回路と平滑回路
からなる単純なものから、位相制御を行うサイリスタブ
リツジの整流回路と平滑回路からなるものが使用される
。ＤＣ−ＤＣコンバータ８０２としては，第１３図に示
したものを用いることによって、電子計算機の小形軽量
化，高効率化を図ることができる。
している。低電圧大電流出力のＤＣ・ＤＣコンバータの
応用例の代表的なものが電子計算機である。電子計算機
は、入力端子８０１−１，８０１−２及び出力端子８０
１−３，８０１−４を有し、入力端子８０１−１，８０
１−２が商用電源に接続されるＡＣ − ＤＣコンバー
タ８０１と、入力端子８０２−１，８０２−２及び出力
端子８０２−３，８０２−４を有し、入力端子８０２−
１，８０２−２がＡＣ−ＤＣコンバータ８０１の出力端
子８０１−３，８０１−４に接続されるＤＣ − ＤＣ
コンバータ８０２と、ＤＣ−ＤＣコンバータ８０２の出
力端子８０２−３，８０２−４に接続される論理装置８
０３とから構或されている。ＡＣ−ＤＣコンバータ８０
１としては、ダイオードブリッジの整流回路と平滑回路
からなる単純なものから、位相制御を行うサイリスタブ
リツジの整流回路と平滑回路からなるものが使用される
。ＤＣ−ＤＣコンバータ８０２としては，第１３図に示
したものを用いることによって、電子計算機の小形軽量
化，高効率化を図ることができる。
〔発明の効果〕
以上述べたように、本発明半導体整流ダイオードは、順
方向電圧降下と逆方向リーク電流密度とで表現されるダ
イオード特性のトレードオフ関係を向上させることがで
き、電力損失の小さい優れた特性を実現することができ
る。また、本発明半導体整流ダイオードを電源装置に使
用すると電力損失が大幅に低減され、装置の小形軽量化
及び高効率化を図ることができる。更に、本発明の電源
装置を電子計算機の電源部に適用すると上記と同理由に
より、小形軽量化及び高効率化を図ることができる。
方向電圧降下と逆方向リーク電流密度とで表現されるダ
イオード特性のトレードオフ関係を向上させることがで
き、電力損失の小さい優れた特性を実現することができ
る。また、本発明半導体整流ダイオードを電源装置に使
用すると電力損失が大幅に低減され、装置の小形軽量化
及び高効率化を図ることができる。更に、本発明の電源
装置を電子計算機の電源部に適用すると上記と同理由に
より、小形軽量化及び高効率化を図ることができる。
第１図は本発明半導体整流ダイオードの一実施例を示す
斜視図、第２図は第１図のダイオードの作用を説明する
ための一部拡大断面図、第３図はＷとＥ１及びＪＲとの
関係を示す特性図、第４図はＷとＪＲの関係を示す特性
図、第５図はＷとＶＦとの関係を示す特性図、第６図は
ＷとＰとの関係を示す特性図、第７図はＶＦとＪＲとの
関係を示す特性図，第８図，第９図，第１０図，第１１
図及び第１２図は本発明半導体整流ダイオードの他の実
施例を示す概略図、第１３図は本発明電源装置の一実施
例を示す回路図、第１４図は本発明電子計算機の一実施
例を示すブロック図である。 工・・・半導体基体、２，３・・・主電極、１３・・・
第１の半導体領域、１４・・第２の半導体領域、１５・
・・第３の半導体領域、７０７，７０８・・・分割用コ
ンデンサ、７０９，７１０・・・スイッチング素子、７
１１・・変圧器、７１２，７１３・・・ダイオード、８
０１・・・ＡＣ−ＤＣコンバータ、８０２・・・ＤＣ
− ＤＣコンバータ、８０３・・・論理装置。
斜視図、第２図は第１図のダイオードの作用を説明する
ための一部拡大断面図、第３図はＷとＥ１及びＪＲとの
関係を示す特性図、第４図はＷとＪＲの関係を示す特性
図、第５図はＷとＶＦとの関係を示す特性図、第６図は
ＷとＰとの関係を示す特性図、第７図はＶＦとＪＲとの
関係を示す特性図，第８図，第９図，第１０図，第１１
図及び第１２図は本発明半導体整流ダイオードの他の実
施例を示す概略図、第１３図は本発明電源装置の一実施
例を示す回路図、第１４図は本発明電子計算機の一実施
例を示すブロック図である。 工・・・半導体基体、２，３・・・主電極、１３・・・
第１の半導体領域、１４・・第２の半導体領域、１５・
・・第３の半導体領域、７０７，７０８・・・分割用コ
ンデンサ、７０９，７１０・・・スイッチング素子、７
１１・・変圧器、７１２，７１３・・・ダイオード、８
０１・・・ＡＣ−ＤＣコンバータ、８０２・・・ＤＣ
− ＤＣコンバータ、８０３・・・論理装置。
Claims (1)
- 【特許請求の範囲】 １、一対の主表面を有し、一対の主表面間に一方の主表
面に隣接する一方導電型の第１の半導体領域と、他方の
主表面及び第１の半導体領域に隣接し、第１の半導体領
域より高不純物濃度を有する一方導電型の第２の半導体
領域と、一方の主表面から第１の半導体領域内に延在し
、一方の主表面側から見たとき略同じ大きさの複数個の
欠落部を有する他方導電型の第３の半導体領域とを有す
る半導体基体と、 半導体基体の一方の主表面上に設けられ、第３の半導体
領域の欠落部に露出する第１の半導体領域との界面でシ
ョットキー接合を形成し第３の半導体領域にオーミック
接触する第１の主電極と、 半導体基体の他方の主表面において、第２の半導体領域
にオーミック接触する第２の主電極と、 を具備し、第３の半導体領域の欠落部の幅をＷ、その深
さをＤ、第１の半導体領域と第３の半導体領域との間に
形成されるｐｎ接合の拡散電位によつて第１の半導体領
域側に拡がる空乏層の幅をｗｏとしたとき、２ｗｏ＜Ｗ
≦３Ｄの関係を有することを特徴とする半導体整流ダイ
オード。 ２、請求項１において、第３の半導体領域が長手方向を
揃えかつ略等間隔を有して並設されたストライプ状部分
と、ストライプ状部分の長手方向の両端において各スト
ライプ状部分相互を連結する連結部分とから成つている
ことを特徴とする半導体整流ダイオード。 ３、請求項１において、第３の半導体領域の欠落部が一
方の主表面側から見たとき多角形状を有することを特徴
とする半導体整流ダイオード。 ４、請求項１、２または３において、第３の半導体領域
には一方の主表面に開口を有する凹部が設けられ、凹部
表面が第１の半導体領域と第３の半導体領域との間に形
成されるｐｎ接合から離れていることを特徴とする半導
体整流ダイオード。 ５、請求項４において、凹部に導電性物質が充填されて
いることを特徴とする半導体整流ダイオード。 ６、請求項１、２、３、４または５において、第１の主
電極が半導体基体に接する界面でバリアハイトの異なる
複数の金属からなつていることを特徴とする半導体整流
ダイオード。 ７、一対の主表面を有し、一対の主表面間に一方の主表
面に隣接する一方導電型の第１の半導体領域、他方の主
表面及び第１の半導体領域に隣接し、第１の半導体領域
より高不純物濃度を有する一方導電型の第２の半導体領
域、一方の主表面から第１の半導体領域内に延在し、一
方の主表面から見たとき略一定間隔で並設された複数個
の他方導電型の第３の半導体領域、及び一方の主表面か
ら第１の半導体領域内に延在し、一方の主表面から見た
とき第３の半導体領域をそれらから離れて包囲する他方
導電型の第４の半導体領域を有する半導体基体と、 半導体基体の一方の主表面上に設けられ、第１の半導体
領域との界面でショットキー接合を形成し、第３の半導
体領域及び第４の半導体領域にオーミック接触する第１
の主電極と、 半導体基体の他方の主表面において、第２の半導体領域
にオーミック接触する第２の主電極と、 を具備し、第３の半導体領域相互間及び第３の半導体領
域と第４の半導体領域との間の幅をＷ、第３半導体領域
及び第４の半導体領域の深さをＤ、第１の半導体領域と
第３の半導体領域及び第４の半導体領域との間に形成さ
れるｐｎ接合の拡散電位によつて第１の半導体領域側に
拡がる空乏層の櫂をｗｏとしたとき、２ｗｏ＜Ｗ≦３Ｄ
の関係を有することを特徴とする半導体整流ダイオード
。 ８、請求項７において、第３の半導体領域がストライプ
形状を有し、長手方向を揃えかつ相互間及び第４の半導
体領域との間が略等間隔となるように並設配置されてい
ることを特徴とする半導体整流ダイオード。 ９、請求項７において、第３の半導体領域が多角形状を
有し、相互間及び第４の半導体領域との間が略等間隔と
なるように並設配置されていることを特徴とする半導体
整流ダイオード。 １０、請求項７、８または９において、第３の半導体領
域及び第４の半導体領域には一方の主表面に開口を有す
る凹部が設けられ、凹部表面が第１の半導体領域と第３
の半導体領域及び第４の半導体領域との間に形成される
ｐｎ接合から離れていることを特徴とする半導体整流ダ
イオード。 １１、請求項１０において、凹部に導電性物質が充填さ
れていることを特徴とする半導体整流ダイオード。 １２、請求項７、８、９、１０または１１において、第
１の主電極が半導体基体に接する界面でバリアハイトの
異なる複数の金属からなつていることを特徴とする半導
体整流ダイオード。 １３、直流電源に接続される一対の入力端子と、負荷に
接続される一対の出力端子と、直列接続して入力端子間
に接続された第１及び第２の分割用コンデンサと、直列
接続して入力端子間に接続された交互にスイッチング動
作をする第１及び第２のスイッチング素子と、第１及び
第２の分割用コンデンサの接続点と第１及び第２のスイ
ッチング素子の接続点との間に一次巻線が接続され、出
力端子の一方側に二次巻線の中点が接続された変圧器と
、変圧器の二次巻線の両端と出力端子の他方との間に整
流方向を揃えて接続した第１及び第２のダイオードとを
具備し、第１及び第２のダイオードが、一対の主表面を
有し、一対の主表面間に一方の主表面に隣接する一方導
電型の第１の半導体領域、他方の主表面及び第１の半導
体領域に隣接し、第１の半導体領域より高不純物濃度を
有する一方導電型の第２の半導体領域、一方の主表面か
ら第１の半導体領域内に延在し、一方の主表面側から見
たとき略同じ大きさの複数個の欠落部を有する他方導電
型の第３の半導体領域とを有する半導体基体と、半導体
基体の一方の主表面上に設けられ、第３の半導体領域の
欠落部に露出する第１の半導体領域との界面でショット
キー接合を形成し第３の半導体領域にオーミック接触す
る第１の主電極と、半導体基体の他方の主表面において
、第２の半導体領域にオーミック接触する第２の主電極
とを具備し、第３の半導体領域の欠落部の幅をＷ、その
深さをＤ、第１の半導体領域と第３の半導体領域との間
に形成されるｐｎ接合の拡散電位によつて第１の半導体
領域側に拡がる空乏層の幅をｗｏとしたとき、２ｗｏ＜
Ｗ≦３Ｄの関係を有することを特徴とする電源装置。 １４、直流電源に接続される一対の入力端子と、負荷に
接続される一対の出力端子と、直列接続して入力端子間
に接続された第１及び第２の分割用コンデンサと、直列
接続して入力端子間に接続された交互にスイッチング動
作をする第１及び第２のスイッチング素子と、第１及び
第２の分割用コンデンサの接続点と第１及び第２のスイ
ッチング素子の接続点との間に一次巻線が接続され、出
力端子の一方側に二次巻線の中点が接続された変圧器と
、変圧器の二次巻線の両端と出力端子の他方との間に整
流方向を揃えて接続した第１及び第２のダイオードとを
具備し、第１及び第２のダイオードが、一対の主表面を
有し、一対の主表面間に一方の主表面に隣接する一方導
電型の第１の半導体領域、他方の主表面及び第１の半導
体領域に隣接し、第１の半導体領域より高不純物濃度を
有する一方導電型の第２の半導体領域、一方の主表面か
ら第１の半導体領域内に延在し、一方の主表面から見た
とき略一定間隔で並設された複数個の他方導電型の第３
の半導体領域、及び一方の主表面から第１の半導体領域
内に延在し、一方の主表面から見たとき第３の半導体領
域をそれらから離れて包囲する他方導電型の第４の半導
体領域を有する半導体基体と、半導体基体の一方の主表
面上に設けられ、第１の半導体領域との界面でショット
キー接合を形成し、第３の半導体領域及び第４の半導体
領域にオーミック接触する第１の主電極と、半導体基体
の他方の主表面において、第２の半導体領域にオーミッ
ク接触する第２の主電極と、を具備し、第３の半導体領
域相互間及び第３の半導体領域と第４の半導体領域との
間の幅をＷ、第３の半導体領域及び第４の半導体領域の
深さをＤ、第１の半導体領域と第３の半導体領域及び第
４の半導体領域との間に形成されるｐｎ接合の拡散電位
によつて第１の半導体領域側に拡がる空乏層の幅をｗｏ
としたとき、２ｗｏ＜Ｗ≦３Ｄの関係を有することを特
徴とする電源装置。 １５、入力端子が商用電源に接続されるＡＣ・ＤＣコン
バータと、ＡＣ・ＤＣコンバータの出力端子に接続され
、ＡＣ・ＤＣコンバータの直流出力を所望の直流電圧に
変換するＤＣ・ＤＣコンバータと、ＤＣ・ＤＣコンバー
タの出力端子に接続された論理装置とを具備し、ＤＣ・
ＤＣコンバータが、ＡＣ・ＡＣコンバータの出力端子に
接続される一対の入力端子と、論理装置に接続される一
対の出力端子と、直列接続して入力端子間に接続された
第１及び第２の分割用コンデンサと、直列接続して入力
端子間に接続された交互にスイッチング動作をする第１
及び第２のスイッチング素子と、第１及び第２の分割用
コンデンサの接続点と第１及び第２のスイッチング素子
の接続点との間に一次巻線が接続され、出力端子の一方
側に二次巻線の中点が接続された変圧器と、変圧器の二
次巻線の両端と出力端子の他方との間に整流方向を揃え
て接続した第１及び第２のダイオードとを有し、第１及
び第２のダイオードが、一対の主表面を有し、一対の主
表面間に一方の主表面に隣接する一方導電型の第１の半
導体領域、他方の主表面及び第１の半導体領域に隣接し
、第１の半導体領域より高不純物濃度を有する一方導電
型の第２の半導体領域、一方の主表面から第１の半導体
領域内に延在し、一方の主表面側から見たとき略同じ大
きさの複数個の欠落部を有する他方導電型の第３の半導
体領域とを有する半導体基体と、半導体基体の一方の主
表面上に設けられ、第３の半導体領域の欠落部に露出す
る第１の半導体領域との界面でショットキー接合を形成
し第３の半導体領域にオーミック接触する第１の主電極
と、半導体基体の他方の主表面において、第２の半導体
領域にオーミック接触する第２の主電極とを具備し、第
３の半導体領域の欠落部の幅をＷ、その深さをＤ、第１
の半導体領域と第３の半導体領域との間に形成されるｐ
ｎ接合の拡散電位によつて第１の半導体領域側に拡がる
空乏層の幅をｗｏとしたとき、２ｗｏ＜Ｗ≦３Ｄの関係
を有することを特徴とする電子計算機。 １６、入力端子が商用電源に接続されるＡＣ・ＤＣコン
バータと、ＡＣ・ＤＣコンバータの出力端子に接続され
、ＡＣ・ＤＣコンバータの直流出力を所望の直流電圧に
変換するＤＣ・ＤＣコンバータと、ＤＣ・ＤＣコンバー
タの出力端子に接続された論理装置とを具備し、ＤＣ・
ＤＣコンバータが、ＡＣ・ＡＣコンバータの出力端子に
接続される一対の入力端子と、論理装置に接続される一
対の出力端子と、直列接続して入力端子間に接続された
第１及び第２の分割用コンデンサと、直列接続して入力
端子間に接続された交互にスイッチング動作をする第１
及び第２のスイッチング素子と、第１及び第２の分割用
コンデンサの接続点と第１及び第２のスイッチング素子
の接続点との間に一次巻線が接続され、出力端子の一方
側に二次巻線の中点が接続された変圧器と、換圧器の二
次巻線の両端と出力端子の他方との間に整流方向を揃え
て接続した第１及び第２のダイオードとを有し、第１及
び第２のダイオードが、一対の主表面を有し、一対の主
表面間に一方の主表面に隣接する一方導電型の第１の半
導体領域、他方の主表面及び第１の半導体領域に隣接し
、第１の半導体領域より高不純物濃度を有する一方導電
型の第２の半導体領域、一方の主表面から第１の半導体
領域内に延在し、一方の主表面から見たとき略一定間隔
で並設された複数個の他方導電型の第３の半導体領域、
及び一方の主表面から第１の半導体領域内に延在し、一
方の主表面から見たとき第３の半導体領域をそれらから
離れて包囲する他方導電型の第４の半導体領域を有する
半導体基体と、半導体基体の一方の主表面上に設けられ
、第１の半導体領域との界面でショットキー接合を形成
し、第３の半導体領域及び第４の半導体領域にオーミッ
ク接触する第１の主電極と、半導体基体の他方の主表面
において、第２の半導体領域にオーミック接触する第２
の主電極と、を具備し、第３の半導体領域相互間及び第
３の半導体領域と第４の半導体領域との間の幅をＷ、第
３の半導体領域及び第４の半導体領域の深さをＤ、第１
の半導体領域と第３の半導体領域及び第４の半導体領域
との間に形成されるｐｎ接合の拡散電位によつて第１の
半導体領域側に拡がる空乏層の幅をｗｏとしたとき、２
ｗｏ＜Ｗ≦３Ｄの関係を有することを特徴とする電子計
算機。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1242035A JPH0750791B2 (ja) | 1989-09-20 | 1989-09-20 | 半導体整流ダイオード及びそれを使つた電源装置並びに電子計算機 |
| KR1019900013209A KR0163189B1 (ko) | 1989-09-20 | 1990-08-27 | 반도체 정류 다이오드 |
| US07/580,534 US5081509A (en) | 1989-09-20 | 1990-09-11 | Semiconductor rectifying diode with pn geometry |
| US07/818,515 US5256889A (en) | 1989-09-20 | 1992-01-09 | Semiconductor rectifying diode with PN geometry |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1242035A JPH0750791B2 (ja) | 1989-09-20 | 1989-09-20 | 半導体整流ダイオード及びそれを使つた電源装置並びに電子計算機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03105975A true JPH03105975A (ja) | 1991-05-02 |
| JPH0750791B2 JPH0750791B2 (ja) | 1995-05-31 |
Family
ID=17083304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1242035A Expired - Fee Related JPH0750791B2 (ja) | 1989-09-20 | 1989-09-20 | 半導体整流ダイオード及びそれを使つた電源装置並びに電子計算機 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5081509A (ja) |
| JP (1) | JPH0750791B2 (ja) |
| KR (1) | KR0163189B1 (ja) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5262669A (en) * | 1991-04-19 | 1993-11-16 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor rectifier having high breakdown voltage and high speed operation |
| US5345100A (en) * | 1991-03-29 | 1994-09-06 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor rectifier having high breakdown voltage and high speed operation |
| US5371400A (en) * | 1992-11-09 | 1994-12-06 | Fuji Electric Co., Ltd. | Semiconductor diode structure |
| JP2002508888A (ja) * | 1997-06-03 | 2002-03-19 | ダイムラークライスラー アクチエンゲゼルシャフト | パワー半導体構成素子及びその作製方法 |
| US6673679B1 (en) | 1999-01-11 | 2004-01-06 | Fuji Electric Co., Ltd. | Semiconductor device with alternating conductivity type layer and method of manufacturing the same |
| US6724042B2 (en) | 2000-02-09 | 2004-04-20 | Fuji Electric Co., Ltd. | Super-junction semiconductor device |
| US6787420B2 (en) | 1998-11-12 | 2004-09-07 | Fuji Electric Co., Ltd. | Semiconductor device with alternating conductivity type layer and method of manufacturing the same |
| US6900109B2 (en) | 1999-10-20 | 2005-05-31 | Fuji Electric Co., Ltd. | Method of manufacturing a semiconductor device with a vertical drain drift layer of the alternating-conductivity-type |
| JP2005243715A (ja) * | 2004-02-24 | 2005-09-08 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2007281231A (ja) * | 2006-04-07 | 2007-10-25 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
| JP2008519448A (ja) * | 2004-11-08 | 2008-06-05 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 半導体デバイスおよび半導体デバイスの製造方法 |
| JP2009059764A (ja) * | 2007-08-30 | 2009-03-19 | Panasonic Corp | ショットキーバリアダイオードおよびその製造方法 |
| JP2009218236A (ja) * | 2008-03-06 | 2009-09-24 | Toyota Central R&D Labs Inc | ダイオード |
| JP2009535849A (ja) * | 2006-04-29 | 2009-10-01 | アルファ アンド オメガ セミコンダクター，リミテッド | 集積化ｍｏｓｆｅｔ−ショットキーデバイスのレイアウトに影響を与えずにショットキーブレークダウン電圧（ｂｖ）を高める |
| JP2012182404A (ja) * | 2011-03-03 | 2012-09-20 | Toshiba Corp | 半導体整流装置 |
| US8969995B2 (en) | 2004-11-24 | 2015-03-03 | Robert Bosch Gmbh | Semiconductor device and rectifier system |
| US9117739B2 (en) | 2010-03-08 | 2015-08-25 | Cree, Inc. | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
| US9231122B2 (en) | 2011-09-11 | 2016-01-05 | Cree, Inc. | Schottky diode |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5256889A (en) * | 1989-09-20 | 1993-10-26 | Hitachi, Ltd. | Semiconductor rectifying diode with PN geometry |
| JP3074736B2 (ja) * | 1990-12-28 | 2000-08-07 | 富士電機株式会社 | 半導体装置 |
| US5258640A (en) * | 1992-09-02 | 1993-11-02 | International Business Machines Corporation | Gate controlled Schottky barrier diode |
| JP2809253B2 (ja) * | 1992-10-02 | 1998-10-08 | 富士電機株式会社 | 注入制御型ショットキーバリア整流素子 |
| JP3216743B2 (ja) * | 1993-04-22 | 2001-10-09 | 富士電機株式会社 | トランジスタ用保護ダイオード |
| SE9700141D0 (sv) * | 1997-01-20 | 1997-01-20 | Abb Research Ltd | A schottky diode of SiC and a method for production thereof |
| DE19740195C2 (de) * | 1997-09-12 | 1999-12-02 | Siemens Ag | Halbleiterbauelement mit Metall-Halbleiterübergang mit niedrigem Sperrstrom |
| JP2001196606A (ja) * | 2000-01-11 | 2001-07-19 | Mitsubishi Electric Corp | ダイオード |
| EP1119055A1 (en) * | 2000-01-19 | 2001-07-25 | Fabtech, Inc. | Distributed reverse surge guard |
| US6717229B2 (en) | 2000-01-19 | 2004-04-06 | Fabtech, Inc. | Distributed reverse surge guard |
| AU2000267698A1 (en) * | 2000-01-19 | 2001-07-31 | Fabtech, Inc. | Distributed reverse surge guard |
| US6486524B1 (en) * | 2000-02-22 | 2002-11-26 | International Rectifier Corporation | Ultra low Irr fast recovery diode |
| US6699775B2 (en) * | 2000-02-22 | 2004-03-02 | International Rectifier Corporation | Manufacturing process for fast recovery diode |
| US6525389B1 (en) * | 2000-02-22 | 2003-02-25 | International Rectifier Corporation | High voltage termination with amorphous silicon layer below the field plate |
| US6261874B1 (en) * | 2000-06-14 | 2001-07-17 | International Rectifier Corp. | Fast recovery diode and method for its manufacture |
| US6580150B1 (en) * | 2000-11-13 | 2003-06-17 | Vram Technologies, Llc | Vertical junction field effect semiconductor diodes |
| US6462393B2 (en) | 2001-03-20 | 2002-10-08 | Fabtech, Inc. | Schottky device |
| US6537921B2 (en) | 2001-05-23 | 2003-03-25 | Vram Technologies, Llc | Vertical metal oxide silicon field effect semiconductor diodes |
| SE0101848D0 (sv) * | 2001-05-25 | 2001-05-25 | Abb Research Ltd | A method concerning a junction barrier Schottky diode, such a diode and use thereof |
| JP3914785B2 (ja) * | 2002-02-20 | 2007-05-16 | 新電元工業株式会社 | ダイオード素子 |
| US7135718B2 (en) * | 2002-02-20 | 2006-11-14 | Shindengen Electric Manufacturing Co., Ltd. | Diode device and transistor device |
| US6841825B2 (en) * | 2002-06-05 | 2005-01-11 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor device |
| JP3971670B2 (ja) * | 2002-06-28 | 2007-09-05 | 新電元工業株式会社 | 半導体装置 |
| US6958275B2 (en) * | 2003-03-11 | 2005-10-25 | Integrated Discrete Devices, Llc | MOSFET power transistors and methods |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51135364A (en) * | 1975-05-19 | 1976-11-24 | Matsushita Electronics Corp | Method of manufacturing schottky type barrier semiconductor device |
| JPS562672A (en) * | 1979-06-20 | 1981-01-12 | Shindengen Electric Mfg Co Ltd | Schottky barrier diode |
| JPS57125189U (ja) * | 1981-01-27 | 1982-08-04 | ||
| JPS57180493U (ja) * | 1981-05-08 | 1982-11-16 | ||
| JPS5935183A (ja) * | 1982-08-23 | 1984-02-25 | 株式会社東芝 | 高速増殖炉 |
| JPS5936264U (ja) * | 1982-07-27 | 1984-03-07 | サンケン電気株式会社 | シヨツトキバリア半導体装置 |
| JPS6031271A (ja) * | 1983-08-01 | 1985-02-18 | Hitachi Ltd | シヨツトキバリヤ半導体装置 |
| JPS6074582A (ja) * | 1983-08-08 | 1985-04-26 | ゼネラル・エレクトリツク・カンパニイ | ピンチ整流器 |
| JPS60158677A (ja) * | 1983-12-20 | 1985-08-20 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | 半導体装置 |
| JPS6188560A (ja) * | 1984-10-05 | 1986-05-06 | Fuji Electric Co Ltd | 高耐圧シヨツトキ・バリヤ・ダイオ−ド |
| JPS62296474A (ja) * | 1986-06-17 | 1987-12-23 | Nissan Motor Co Ltd | 縦形ｍｏｓｆｅｔ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2176339A (en) * | 1985-06-10 | 1986-12-17 | Philips Electronic Associated | Semiconductor device with schottky junctions |
-
1989
- 1989-09-20 JP JP1242035A patent/JPH0750791B2/ja not_active Expired - Fee Related
-
1990
- 1990-08-27 KR KR1019900013209A patent/KR0163189B1/ko not_active IP Right Cessation
- 1990-09-11 US US07/580,534 patent/US5081509A/en not_active Expired - Lifetime
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51135364A (en) * | 1975-05-19 | 1976-11-24 | Matsushita Electronics Corp | Method of manufacturing schottky type barrier semiconductor device |
| JPS562672A (en) * | 1979-06-20 | 1981-01-12 | Shindengen Electric Mfg Co Ltd | Schottky barrier diode |
| JPS57125189U (ja) * | 1981-01-27 | 1982-08-04 | ||
| JPS57180493U (ja) * | 1981-05-08 | 1982-11-16 | ||
| JPS5936264U (ja) * | 1982-07-27 | 1984-03-07 | サンケン電気株式会社 | シヨツトキバリア半導体装置 |
| JPS5935183A (ja) * | 1982-08-23 | 1984-02-25 | 株式会社東芝 | 高速増殖炉 |
| JPS6031271A (ja) * | 1983-08-01 | 1985-02-18 | Hitachi Ltd | シヨツトキバリヤ半導体装置 |
| JPS6074582A (ja) * | 1983-08-08 | 1985-04-26 | ゼネラル・エレクトリツク・カンパニイ | ピンチ整流器 |
| JPS60158677A (ja) * | 1983-12-20 | 1985-08-20 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | 半導体装置 |
| JPS6188560A (ja) * | 1984-10-05 | 1986-05-06 | Fuji Electric Co Ltd | 高耐圧シヨツトキ・バリヤ・ダイオ−ド |
| JPS62296474A (ja) * | 1986-06-17 | 1987-12-23 | Nissan Motor Co Ltd | 縦形ｍｏｓｆｅｔ |
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5345100A (en) * | 1991-03-29 | 1994-09-06 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor rectifier having high breakdown voltage and high speed operation |
| US5262669A (en) * | 1991-04-19 | 1993-11-16 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor rectifier having high breakdown voltage and high speed operation |
| US5371400A (en) * | 1992-11-09 | 1994-12-06 | Fuji Electric Co., Ltd. | Semiconductor diode structure |
| JP2002508888A (ja) * | 1997-06-03 | 2002-03-19 | ダイムラークライスラー アクチエンゲゼルシャフト | パワー半導体構成素子及びその作製方法 |
| US6787420B2 (en) | 1998-11-12 | 2004-09-07 | Fuji Electric Co., Ltd. | Semiconductor device with alternating conductivity type layer and method of manufacturing the same |
| US6673679B1 (en) | 1999-01-11 | 2004-01-06 | Fuji Electric Co., Ltd. | Semiconductor device with alternating conductivity type layer and method of manufacturing the same |
| US6815766B2 (en) | 1999-01-11 | 2004-11-09 | Fuji Electric Co., Ltd. | Semiconductor device with alternating conductivity type layer and method of manufacturing the same |
| US6900109B2 (en) | 1999-10-20 | 2005-05-31 | Fuji Electric Co., Ltd. | Method of manufacturing a semiconductor device with a vertical drain drift layer of the alternating-conductivity-type |
| US6724042B2 (en) | 2000-02-09 | 2004-04-20 | Fuji Electric Co., Ltd. | Super-junction semiconductor device |
| US7002205B2 (en) | 2000-02-09 | 2006-02-21 | Fuji Electric Device Technology Co., Ltd. | Super-junction semiconductor device and method of manufacturing the same |
| US7042046B2 (en) | 2000-02-09 | 2006-05-09 | Fuji Electric Device Technology Co., Ltd. | Super-junction semiconductor device and method of manufacturing the same |
| JP2005243715A (ja) * | 2004-02-24 | 2005-09-08 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| JP4610207B2 (ja) * | 2004-02-24 | 2011-01-12 | 三洋電機株式会社 | 半導体装置およびその製造方法 |
| JP2008519448A (ja) * | 2004-11-08 | 2008-06-05 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 半導体デバイスおよび半導体デバイスの製造方法 |
| US8816467B2 (en) | 2004-11-08 | 2014-08-26 | Robert Bosch Gmbh | Semiconductor device and method for manufacturing same |
| US8969995B2 (en) | 2004-11-24 | 2015-03-03 | Robert Bosch Gmbh | Semiconductor device and rectifier system |
| JP2007281231A (ja) * | 2006-04-07 | 2007-10-25 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
| JP2009535849A (ja) * | 2006-04-29 | 2009-10-01 | アルファ アンド オメガ セミコンダクター，リミテッド | 集積化ｍｏｓｆｅｔ−ショットキーデバイスのレイアウトに影響を与えずにショットキーブレークダウン電圧（ｂｖ）を高める |
| JP2009059764A (ja) * | 2007-08-30 | 2009-03-19 | Panasonic Corp | ショットキーバリアダイオードおよびその製造方法 |
| JP4637924B2 (ja) * | 2008-03-06 | 2011-02-23 | 株式会社豊田中央研究所 | ダイオード |
| JP2009218236A (ja) * | 2008-03-06 | 2009-09-24 | Toyota Central R&D Labs Inc | ダイオード |
| US9117739B2 (en) | 2010-03-08 | 2015-08-25 | Cree, Inc. | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
| US9595618B2 (en) | 2010-03-08 | 2017-03-14 | Cree, Inc. | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
| JP2012182404A (ja) * | 2011-03-03 | 2012-09-20 | Toshiba Corp | 半導体整流装置 |
| US8841683B2 (en) | 2011-03-03 | 2014-09-23 | Kabushiki Kaisha Toshiba | Semiconductor rectifier device |
| US9231122B2 (en) | 2011-09-11 | 2016-01-05 | Cree, Inc. | Schottky diode |
| US9865750B2 (en) | 2011-09-11 | 2018-01-09 | Cree, Inc. | Schottky diode |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0750791B2 (ja) | 1995-05-31 |
| KR910007150A (ko) | 1991-04-30 |
| US5081509A (en) | 1992-01-14 |
| KR0163189B1 (ko) | 1998-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03105975A (ja) | 半導体整流ダイオード及びそれを使つた電源装置並びに電子計算機 | |
| EP1393382B1 (en) | Method of making a vertical metal oxide semiconductor field-effect diode | |
| CN201813317U (zh) | 电源变换器及功率集成电路 | |
| US6713823B1 (en) | Conductive routings in integrated circuits | |
| CN102437187B (zh) | 带有mosfet和低正向电压的等效二极管增强型jfet的半导体器件及其制备方法 | |
| US6580150B1 (en) | Vertical junction field effect semiconductor diodes | |
| US8737094B2 (en) | Transformer drive for low conduction loss rectifier in flyback converter | |
| US20060245258A1 (en) | Integrated power device having a start-up structure | |
| US9087713B2 (en) | Semiconductor device with shared region | |
| CN112786706A (zh) | 具有高雪崩健壮性的晶体管装置 | |
| US5256889A (en) | Semiconductor rectifying diode with PN geometry | |
| US6433370B1 (en) | Method and apparatus for cylindrical semiconductor diodes | |
| US20220399826A1 (en) | Ac-dc converter circuit | |
| US10062686B2 (en) | Reverse bipolar junction transistor integrated circuit | |
| CN215897609U (zh) | 基于电涌抑制晶闸管的整流电路、整流芯片及电子器件 | |
| JP2004140302A (ja) | ＳｉＣトランジスタ及び電力変換装置 | |
| JP2009038270A (ja) | Ｐｉｎダイオード | |
| JP2574712B2 (ja) | ゼロクロス・スイッチング素子 | |
| JPS6188560A (ja) | 高耐圧シヨツトキ・バリヤ・ダイオ−ド | |
| JPH04180258A (ja) | 高電圧半導体装置 | |
| TW202004923A (zh) | 用於連續導通模式操作之開關模式電源供應器 | |
| JP2507704B2 (ja) | 半導体装置 | |
| JP2666001B2 (ja) | 電荷制限ダイオード | |
| JP2007189792A (ja) | 樹脂封止型ダイオード | |
| JP2006166562A (ja) | Ｄｃ−ｄｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080531 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |