JP2009218236A - ダイオード - Google Patents

ダイオード Download PDF

Info

Publication number
JP2009218236A
JP2009218236A JP2008057024A JP2008057024A JP2009218236A JP 2009218236 A JP2009218236 A JP 2009218236A JP 2008057024 A JP2008057024 A JP 2008057024A JP 2008057024 A JP2008057024 A JP 2008057024A JP 2009218236 A JP2009218236 A JP 2009218236A
Authority
JP
Japan
Prior art keywords
type semiconductor
semiconductor region
region
diode
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008057024A
Other languages
English (en)
Other versions
JP4637924B2 (ja
Inventor
Yukihiko Watanabe
行彦 渡辺
Takashi Katsuno
高志 勝野
Masayasu Ishiko
雅康 石子
Hirokazu Fujiwara
広和 藤原
Masaki Konishi
正樹 小西
Takeo Yamamoto
武雄 山本
Takeshi Endo
剛 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2008057024A priority Critical patent/JP4637924B2/ja
Priority to DE102009011450A priority patent/DE102009011450A1/de
Priority to US12/382,012 priority patent/US20090224353A1/en
Publication of JP2009218236A publication Critical patent/JP2009218236A/ja
Application granted granted Critical
Publication of JP4637924B2 publication Critical patent/JP4637924B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814—Diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 n型半導体領域の表面の一部にp型半導体領域が設けられたダイオードにおいて、内在するpn接合ダイオードを活用して順方向抵抗を低減化する技術を提供する。
【解決手段】 n型半導体領域２２と、n型半導体領域２２の表面の一部に設けられているp型半導体領域１４と、n型半導体領域２２の表面とp型半導体領域１４の表面に接しており、少なくともn型半導体領域２２の表面にショットキー接合Ｊｂしているアノード電極２（表面電極）と、n型半導体領域２２に接する右側面３０ｂ（第１側面）及び左側面３０ａ（第２側面）を有する絶縁領域３０を備えている。右側面３０ｂは、ショットキー接合Ｊｂの下方に位置する第２n型半導体領域２２ｂに対向しており、左側面３０ａは、n型半導体領域２２とp型半導体領域１４とのpn接合１３の下方に位置する第１n型半導体領域２２ａに対向している。
【選択図】 図１

Description

本発明は、ショットキー接合を備えたダイオードに関する。
半導体層の表層部にn型半導体領域とp型半導体領域を備えたダイオードが知られている。このダイオードのアノード電極は、n型半導体領域とp型半導体領域の双方にショットキー接合している。この種のダイオードは、JBS（Junction Barrier Schottky）型のダイオードと称されている。JBS型ダイオードの一例が特許文献１に開示されている。
図１９に、JBS型ダイオード１００の基本的な構成を示す。ダイオード１００は、カソード電極１０４と、半導体基板１０３と、アノード電極１０２を備えている。半導体基板１０３は、n+型のカソード領域１１０と、n型半導体領域１１２と、複数個のp型半導体領域１１４を備えている。p型半導体領域１１４は、n型半導体領域の表面に分散して配置されている。アノード電極１０２は、n型半導体領域１１２とp型半導体領域１１４の双方にショットキー接合Ｊｂしている。
アノード電極１０２にカソード電極１０４よりも高い電圧を印加すると（順方向電圧を印加すると）、アノード電極１０２から、ショットキー接合Ｊｂとn型半導体領域１１２とカソード領域１１０を介してカソード電極１０４に電流が流れる。
カソード電極１０４にアノード電極１０２よりも高い電圧を印加すると（逆方向電圧を印加すると）、p型半導体領域１１４とn型半導体領域１１２との間のpn接合１１３の接合面から空乏層が広がる。複数個のp型半導体領域１１４がn型半導体領域１１２の表面に分散して配置されていると、空乏層が広く広がり、高い耐圧を得ることができる。JBS型のダイオード１００は、p型半導体領域１１４が形成されていない従来のショットキーダイオードよりも、耐圧を向上させることができる。
特開平１０−３２１８７９号公報
図２０に、一般的なショットキーダイオードのアノード・カソード間に印加する順方向電圧Ｖ（V）と電流密度Ｉ（A/cm2）の関係（電圧・電流密度特性と称する。）を示す。図２１に、一般的なpn接合ダイオードの電圧・電流密度特性を示す。図２０の一般的なショットキーダイオードは、半導体基板の表層部にp型半導体領域が形成されておらず、半導体基板の表面の全体でn型半導体領域とアノード電極がショットキー接合するタイプである。図２１の一般的なpn接合ダイオードは、半導体基板の表層部の全体にp型半導体領域が形成されており、半導体基板の表面の全体でp型半導体領域とアノード電極がpn接合するタイプである。
図２０と図２１に示すように、ショットキーダイオードは、pn接合ダイオードと比較すると、順方向電圧が低い範囲でも電流を流すことができ、順方向電圧が高い範囲で順方向抵抗が大きい。一方、pn接合ダイオードは、ショットキーダイオードと比較すると、順方向電圧が低い範囲で電流が流れず、順方向電圧が高い範囲で順方向抵抗が小さい。
図１９のJBS型ダイオード１００は、p型半導体領域１１４とn型半導体領域１１２で構成されるpn接合を備えている。そのため、JBS型ダイオード１００は、半導体基板１０３の表層部にショットキーダイオードの構造とpn接合ダイオードの構造の双方を兼ね備えた形態を有している。しかしながら、JBS型ダイオード１００の電圧・電流密度特性は、図２２に示すように、図２０に示した一般的なショットキーダイオードの電圧・電流密度特性と類似している。即ち、JBS型ダイオード１００は、p型半導体領域１１４とn型半導体領域１１２で構成されるpn接合を有しているが、そのpn接合がダイオードとして実質的に機能していないと考えられる。
図１９のJBS型ダイオード１００の電流経路を検討してみると、図２３に示す電流経路であることが判明した。JBS型ダイオード１００では、順方向電圧が低い範囲でショットキー接合が先に導通する。ショットキー接合Ｊｂを介して流れる電流は、p型半導体領域１１４の下方のn型半導体領域に１１２流れ込む。このため、p型半導体領域１１４の下方に位置するn型半導体領域１１２の電位が上昇する。n型半導体領域１１２の電位が上昇すると、pn接合１１３に順方向電圧降下を超える電位差が生じない。この結果、従来のJBS型ダイオード１００では、順方向電圧が高い範囲にまで上昇したとしても、pn接合１１３が導通しないのである。即ち、従来のJBS型ダイオード１００では、ショットキー接合Ｊｂを介して流れる電流がp型半導体領域１１４の下方のn型半導体領域に１１２流れ込むので、ショットキー接合Ｊｂと並存して配置されているpn接合をダイオードとして実質的に機能させることができていなかったのである。p型半導体領域１１４とn型半導体領域１１２で構成されるpn接合ダイオードの構造を活用できれば、順方向電圧が高い範囲で順方向抵抗を下げられるのに、現状のJBS型ダイオード１００ではその利点を享受していない。
本発明は、n型半導体領域の表面の一部にp型半導体領域が設けられたダイオードにおいて、内在するpn接合ダイオードを活用して順方向抵抗を低減化する技術を提供することを目的としている。
本発明は、ショットキー接合を介して流れる電流がp型半導体領域の下方に位置するn型半導体領域に流れ込むのを抑制すために、n型半導体領域に絶縁領域が設けられていることを特徴としている。絶縁領域は、p型半導体領域の下方に位置するn型半導体領域とショットキー接合との間に配置されている。これにより、ショットキー接合を介して流れる電流がp型半導体領域の下方に位置するn型半導体領域に流れ込む事象が抑制され、p型半導体領域とn型半導体領域で構成されるpn接合に順方向電圧降下を超える電位差を生じさせることができる。このため、順方向電圧が高い範囲でpn接合が導通し、低い順方向抵抗を実現することができる。
即ち、本発明のダイオードは、n型半導体領域とp型半導体領域と表面電極と絶縁領域とを備えている。p型半導体領域は、n型半導体領域の表面の一部に設けられている。表面電極は、n型半導体領域の表面とp型半導体領域の表面に接している。また、表面電極は、少なくともn型半導体領域の表面にショットキー接合している。表面電極は、ｐ型半導体領域の表面にショットキー接合していても、オーミック接合していてもよい。絶縁領域は、n型半導体領域に接する第１側面及び第２側面を有している。絶縁領域の第１側面は、n型半導体領域の表面と表面電極とのショットキー接合の下方に位置するn型半導体領域に対向している。絶縁領域の第２側面は、n型半導体領域とp型半導体領域とのpn接合の下方に位置するn型半導体領域に対向している。
ここで、ショットキー接合とは、半導体と表面電極との間に、ショットキー障壁が存在する接合のことをいう。ショットキー接合では、半導体のバリアハイトと表面電極のバリアハイトの間に差が生じている。
上記したダイオードでは、ダイオードに順方向電圧が印加されているときに、ショットキー接合を介して流れる電流が、絶縁領域に阻まれてp型半導体領域の下方に位置するn型半導体領域に流れ込む事象が抑制され、p型半導体領域とn型半導体領域で構成されるpn接合に順方向電圧降下を超える電位差を生じさせることができる。pn接合ダイオードの構造を導通させて活用することができる。これにより、ダイオードの順方向抵抗を低減化することができる。
絶縁領域は、平面視したときに、ショットキー接合が存在する範囲とpn接合が存在する範囲の境界部に沿って配置されていることが好ましい。
ここで、境界部とは、境界面に限定されるものではなく、境界面の近傍の領域を含む。
上記した構成によると、絶縁領域がp型半導体領域の周縁に沿って配置される。このため、p型半導体領域の下方に位置するn型半導体領域の全体において、ショットキー接合を介して流れる電流が流れ込むという事象が抑制される。p型半導体領域とn型半導体領域で構成されるpn接合の大部分をpn接合ダイオードとして活用することができる。順方向電圧の高い範囲の順方向抵抗が顕著に低減される。
n型半導体領域とp型半導体領域は、半導体基板内に設けられていてもよい。この場合には、n型半導体領域とp型半導体領域は、半導体基板の表層部において、少なくとも一方向に沿って繰り返していることが好ましい。また、表面電極が半導体基板上に設けられていることが好ましい。
上記した構成では、半導体基板の表層部に複数個のp型半導体領域が分散配置されている。逆方向電圧を印加したときに、複数個のpn接合から空乏層を伸ばすことができる。ダイオードの耐圧を一層向上させることができる。
上記した絶縁領域が、半導体基板の表面からp型半導体領域よりも深い位置にまで伸びているのが好ましい。
上記形態の絶縁領域は、半導体基板の表面からエッチングによってトレンチを形成し、そのトレンチ内に絶縁体を充填することによって得られる。上記形態の絶縁領域は、製造し易いという特徴を有する。
上記した絶縁領域が、p型半導体領域を貫通しているのが好ましい。
上記した構成よると、絶縁領域により、p型半導体領域が分割される。分割された一部のp型半導体領域が、ショットキー接合の下方に位置するn型半導体領域の表面の一部に形成されている。逆方向電圧が印加されているときには、これらのpn接合から空乏層を広げることができる。ショットキー接合面付近に空乏層が広がり易く、耐圧を確保することができる。
上記したダイオードは、さらに、n型高濃度半導体領域と裏面電極を備えていることが好ましい。n型高濃度半導体領域は、n型半導体領域の裏面に接して設けられている。n型高濃度半導体領域は、n型半導体領域よりも不純物濃度が濃い。裏面電極は、n型高濃度半導体領域の裏面に電気的に接続している。そして、絶縁領域が、半導体基板の表面からn型高濃度半導体領域に達するまで伸びていることが好ましい。
表面電極は、第１表面電極と第２表面電極を有していることが好ましい。第１表面電極は、n型半導体領域の表面の一部にショットキー接合している。第２表面電極は、p型半導体領域にオーミック接合している。
ここで、オーミック接合とは、実質的には、ショットキー障壁が存在しない接合をいう。オーミック接合では、実質的には、半導体のバリアハイトと金属のバリアハイトの差が存在しない。オーミック接合に順方向の外部電圧を印加すると、オームの法則に従って外部電圧に比例した電流が流れる。
上記した構成によると、第２表面電極とp型半導体領域の間に略電位差が生じない。したがって、p型半導体領域とn型半導体領域で構成されるpn接合の電位差をより大きくすることができる。順方向電圧が比較的低い範囲でも、p型半導体領域とn型半導体領域で構成されるpn接合をダイオードとして機能させることができる。
本発明のダイオードによると、n型半導体領域の表面の一部にp型半導体領域が設けられたダイオードにおいて、内在するpn接合ダイオードを活用して順方向抵抗を低減化することができる。
以下に説明する実施例の特徴を整理しておく。
（第１特徴）ダイオードは、半導体基板の表面上に設けられている複数個のp型半導体領域を備えている。隣り合うp型半導体領域は、半導体基板の表面に間隔を空けて配置されている。（図１３）
（第２特徴）p型半導体領域は、n型半導体領域の表面からエピタキシャル成長をして形成する。p型不純物をイオン注入することによる欠陥の形成を防止することができる。p型半導体領域を活性化するために高温の熱処理工程を実施する必要がない。n型半導体領域の表面から半導体材料が昇華することによる表面荒れを防止することができる。逆方向電圧印加時のリーク電流を低減化することができる。（図１３）
（第３特徴）n型半導体領域とp型半導体領域の半導体材料は炭化珪素である。
（第１実施例）
図１に、ショットキーダイオードの構造とpn接合ダイオードの構造が混在しているダイオード１の要部断面図を示す。図２に、図１のII-II線断面図を示す。図２は、ダイオード１が形成されている半導体基板３を平面視した図である。
図１に示すように、ダイオード１は、ＳｉＣの半導体基板３を用いて形成されている。半導体基板３には、n＋型のカソード領域１０（n型高濃度半導体領域の一例）と、n型半導体領域２２が順に積層されている。ダイオード１は、n型半導体領域２２の表面に分散して配置されているp型半導体領域１４を備えている。図２に示すように、複数本のp型半導体領域１４が長手方向を揃えてストライプ状に形成されている。したがって、半導体基板３の表層部に、n型半導体領域２２とp型半導体領域１４が、図２に示す横方向に沿って繰り返している。
図１に示すように、ダイオード１は、n型半導体領域２２の表面とp型半導体領域の表面に接しているアノード電極２を備えている。アノード電極２は、n型半導体領域２２の表面にショットキー接合Ｊｂしているショットキー電極２ｂ（第１表面電極の一例）と、p型半導体領域１４の表面にオーミック接合Ｊａしているオーミック電極２ａ（第２表面電極の一例）を備えている。ショットキー電極２ｂは、モリブデンによって形成されている。オーミック電極２ａは、チタン、アルミニウム、ニッケル、又はそれらから選択される２種以上の積層によって形成されている。また、ダイオード１は、カソード領域１０の裏面（半導体基板３の裏面３ｂ）にオーミック接合しているカソード電極４を備えている。
ダイオード１は、pn接合ダイオードの構造（pn接合ダイオード領域Ｊ１と称する）とショットキーダイオードの構造（ショットキーダイオード領域Ｊ２と称する）を備えている。pn接合ダイオード領域Ｊ１では、カソード電極４とカソード領域１０とn型半導体領域２２とp型半導体領域１４とオーミック電極２ａが順に積層されている。ショットキーダイオード領域Ｊ２では、カソード電極４とカソード領域１０とn型半導体領域２２とショットキー電極２ｂが順に積層されている。
本実施例のダイオード１は、ショットキー接合Ｊｂが存在する範囲とpn接合１３が存在する範囲の境界部に沿って設けられている絶縁領域３０を備えている。図１に示すように、絶縁領域３０は、半導体基板３の表面３ａからカソード領域１０に達するまで伸びている。絶縁領域３０によって、n型半導体領域２２が、第１n型半導体領域２２ａと第２n型半導体領域２２ｂに分割されている。第１n型半導体領域２２ａは、pn接合ダイオード領域Ｊ１において、p型半導体領域１４の下方に位置しており、絶縁領域３０の左側面３０ａに接している。第１n型半導体領域２２ａは、p型半導体領域１４とpn接合１３している。第２n型半導体領域２２ｂは、ショットキーダイオード領域Ｊ２において、ショットキー接合Ｊｂの下方に位置しており、絶縁領域３０の右側面３０ｂに接している。図２
に示すように、絶縁領域３０は、平面視したときに、p型半導体領域１４を取り囲んでいる。したがって、ダイオード１のショットキーダイオード領域Ｊ２は、平面視したときに、絶縁領域３０の外側に広がっている。ダイオード１のpn接合ダイオード領域Ｊ１は、絶縁領域３０の内側に広がっている。
ダイオード１では、アノード・カソード間に逆方向電圧を印加すると、pn接合１３から空乏層が広がる。また、逆方向電圧を印加すると、絶縁領域３０を挟んでp型半導体領域１４と対向する範囲の第２n型半導体領域２２ｂにも空乏層が広がる。ダイオード１は、n型半導体領域２２の表面にp型半導体領域１４が配置されていないショットキーダイオードと比較すると、耐圧が高い。
ダイオード１のアノード・カソード間に順方向電圧を印加すると、アノード電極１０２からカソード電極１０４の電流が流れる。
図３に、ダイオード１のアノード・カソード間に印加する順方向電圧Ｖ（V）と、アノード・カソード間に流れる電流の電流密度Ｉ（A/cm2）の関係（電圧・電流密度特性と称する。）を示す。なお、図３では、ダイオード１の温度が５０℃の場合と、温度が１００℃の場合と、温度が１５０℃の場合と、温度が２００℃の場合について電圧・電流密度特性を示している。ダイオード１は、いずれの温度下でも、順方向電圧Ｖ（V）が２．５（V）程度までの低い範囲では、各々のグラフの勾配が緩やかである。ダイオード１は、いずれの温度下でも、順方向電圧Ｖ（V）が高い範囲では、各々のグラフの勾配が急になっている。
ショットキーダイオードの構造を有しているショットキーダイオード領域Ｊ２は、pn接合ダイオード領域Ｊ１と比較し、順方向電圧Ｖ（V）が低い値で導通する。順方向電圧Ｖ（V）が低い範囲では、ショットキーダイオード領域Ｊ２は導通しているが、pn接合ダイオード領域Ｊ１は導通していない。このため、順方向電圧Ｖ（V）が低い範囲ではグラフの勾配が緩やかになっている。順方向電圧Ｖ（V）が高い範囲では、ショットキーダイオード領域Ｊ２に加え、pn接合ダイオードの構造を有しているpn接合ダイオード領域Ｊ１が導通する。このため、順方向電圧Ｖ（V）が高い範囲ではグラフの勾配が急になっており、電流密度Ｉ（A/cm2）が増えている。
図４に、順方向電圧印加時にショットキーダイオード領域Ｊ２のみが導通している状態を示している。電流は、ショットキー電極２ｂからショットキー接合Ｊｂと第２n型半導体領域２２ｂとカソード領域１０を介してカソード電極４に流れる。ダイオード１は、絶縁領域３０を備えているために、ショットキー接合Ｊｂを介して流れる電流が、p型半導体領域１４の下方の第１n型半導体領域２２ａに回り込まない。ショットキー接合Ｊｂを介して流れる電流が第１n型半導体領域２２ａに流れ込まないので、第１n型半導体領域２２ａの電位が上昇し難い。pn接合１３に、その順方向電圧降下を越える十分な電圧を印加し易い。図３に示したように、順方向電圧が３（V）程度でpn接合１３が導通し、pn接合ダイオード領域Ｊ１に電流が流れる。電流は、オーミック電極２ａからオーミック接合Ｊａとp型半導体領域１４と第１n型半導体領域２２ａとカソード領域１０を介してカソード電極４に電流が流れる。ダイオード１によると、順方向電圧Ｖ（V）が高い範囲で電流密度Ｉ（A/cm2）を増大させ、順方向抵抗を低減化することができる。
本実施例のダイオード１によると、ショットキーダイオード領域Ｊ２によって順方向電圧Ｖ（V）が低い値でも電流を流すことができるとともに、pn接合ダイオード領域Ｊ１を活用することによって順方向電圧Ｖ（V）が高い範囲での順方向抵抗を低減化することができる。
さらに、一般的なショットキーダイオードの電流密度は、図２０に示したように、特に順方向電圧Ｖ（V）が高い範囲で、温度への依存度合いが高い。順方向電圧温度Ｖ（V）が高い範囲では、温度に基づく順方向抵抗のバラツキが大きくなってしまう。即ち、ショットキーダイオードは、温度の影響を受け易い。一方、一般的なpn接合ダイオードは、図２１に示したように、順方向電圧Ｖ（V）が高い範囲であっても温度の影響を受け難い。
本実施例のダイオード１によると、順方向電圧Ｖ（V）が高い範囲では、pn接合ダイオードの構造を有するpn接合ダイオード領域Ｊ１が導通する。これにより、ダイオード１は、順方向電圧Ｖ（V）が高い範囲で温度の影響を受け難い。
また、ダイオード１の絶縁領域３０は、平面視したときに、ショットキー接合Ｊｂが存在する範囲とpn接合１３が存在する範囲の境界１４ｃに沿って配置されている。p型半導体領域１４の下方に位置する第１n型半導体領域２２ａの全体において、ショットキー接合Ｊｂを介して流れる電流が流れ込むという事象が抑制される。p型半導体領域１４と第１n型半導体領域２２ａからなるpn接合１３の大部分をpn接合ダイオードとして活用することができる。順方向電圧が高い範囲の順方向抵抗が顕著に低減される。
また、ダイオード１では、半導体基板３内に複数個のp型半導体領域１４が分散配置されている。逆方向電圧を印加したときに、複数個のpn接合１３から空乏層を伸ばすことができる。ダイオード１の耐圧を一層向上させることができる。
また、ダイオード１の絶縁領域３０は、カソード領域１０に達するまで伸びている。ダイオード１では、絶縁領域３０によって、ショットキー接合Ｊｂの下方に位置する第２n型半導体領域２２ｂと、p型半導体領域１４の下方に位置する第１n型半導体領域２２ａとを分離している。第１n型半導体領域２２ａに、ショットキー接合Ｊｂを介して流れる電流が流れ込まない。ショットキー接合Ｊｂを介して流れる電流によって第１n型半導体領域２２ａの電位が上昇しない。p型半導体領域１４と第１n型半導体領域２２ａからなるpn接合１３に、順方向電圧降下を越える十分な電圧を印加することができる。
本実施例のダイオード１は、n型半導体領域２２の表面に接するショットキー電極２ｂを備えている。また、ダイオード１は、p型半導体領域１４の表面に接するオーミック電極２ａを備えている。p型半導体領域１４とオーミック電極２ａの間に略電位差が生じない。したがって、p型半導体領域１４と第１n型半導体領域２２ａで構成されるpn接合１３の電位差を大きくすることができる。順方向電圧Ｖ（V）が比較的低い範囲でも、pn接合１３をpn接合ダイオードとして機能させることができる。
次に、図５から図８を参照し、ダイオード１の製造方法のうち特徴のある工程を説明する。
まず、カソード領域１０となるn+型のＳｉＣ基板を準備する。カソード領域１０のn型不純物の濃度は1×1018/cm3とする。カソード領域１０の厚さは３５０μｍとする。次に、図５に示すように、n+型のカソード領域１０の表面に、厚さが１５μｍのn型半導体領域２２を結晶成長させる。結晶成長は、１５００℃の温度で行う。結晶成長の材料として、SiH4，C3H8，N2，H2等を用いる。これにより、n型不純物の濃度が5×1015/cm3のn型半導体領域２２を形成する。本明細書では、カソード領域１０とn型半導体領域２２を併せて半導体基板３と称している。
次に、図６に示すように、半導体基板３の表面３ａに開口を有するマスクＭを形成する。マスクＭの開口からn型半導体領域２２に、Al等の拡散係数が低いp型不純物をイオン注入する。注入したp型不純物を活性化させるために、例えば１６００℃で熱処理を行う。これにより、マスクＭの開口部に、p型不純物の濃度が1×1020/cm3であるとともに、表面３ａに２．０μｍの幅（図２に示す横方向の長さ）と５．０μｍの長さ（図２に示す縦方向の長さ）を有するとともに、表面３ａから０．３〜１．０μｍの深さまで伸びているp型半導体領域１４を形成する。次に、マスクＭを除去する。
次に、図７に示すように、ショットキー接合Ｊｂが存在する範囲とpn接合１３が存在する範囲の境界１４ｃにトレンチＴを形成する。トレンチＴは、例えばドライエッチング（ＩＣＰ等）にて形成する。トレンチＴは、表面３ａからカソード領域１０に達するまで形成する。次に、ＣＶＤ法によってトレンチＴ内に、酸化膜や窒化膜等の絶縁膜を形成する。例えば、プラズマＣＶＤによってトレンチＴ内に酸化膜を形成する。これにより、絶縁領域３０が形成される。絶縁領域３０によってn型半導体領域２２が、第１n型半導体領域２２ａと第２n型半導体領域２２ｂに分割される。
次に、表面３ａに、電子ビーム蒸着によってＮｉ層を積層する。図８に示すように、p型半導体領域１４の表面のみに積層体が残るように、積層体をパターンニングする。p型半導体領域１４の表面の積層体によってp型半導体領域１４とオーミック接合Ｊａするオーミック電極２ａが形成される。
次に、図８に示す時点で表面側に露出している面の全域に、モリブデンを電子ビーム蒸着し、図１に示すようにショットキー電極２ｂを形成する。第２n型半導体領域２２ｂとショットキー接合Ｊｂするショットキー電極２ｂが形成されるとともに、ショットキー電極２ｂとオーミック電極２ａが接続される。オーミック電極２ａとショットキー電極２ｂによってアノード電極２が形成される。アノード電極２の表面を平坦化する。
次に、半導体基板３の裏面３ｂにＮｉ層を蒸着する。熱処理を行ってカソード電極４とする。
本実施例のダイオード１の絶縁領域３０は、半導体基板３の表面３ａから深さ方向に伸びている。絶縁領域３０は、図７に示すように、半導体基板３の表面３ａからエッチングによってトレンチＴを形成し、そのトレンチＴ内に絶縁体を充填することによって得られる。したがって、本実施例のダイオード１によると、絶縁領域３０を形成し易い。
本実施例では、図２に示すように、平面視すると、複数本のp型半導体領域１４が長手方向を揃えてストライプ状に形成されている場合について説明した。p型半導体領域１４は、図９に示すように、平面視すると複数個の島状に形成されていてもよい。この場合にも、絶縁領域３０は、p型半導体領域１４を取り囲むように形成されていることが好ましい。
また、本実施例では、図１に示すように、本実施例では、絶縁領域３０が、平面視したときに、ショットキー接合Ｊｂが存在する範囲とpn接合１３が存在する範囲の境界１４ｃに接している場合について説明した。しかしながら、絶縁領域の構成は本実施例に限定されるものではない。例えば、図１０に示すダイオード１ａのように、p型半導体領域１４の底面からカソード領域１０に達するまで伸びている絶縁領域３１が形成されていてもよい。絶縁領域３１の右側面３１ｂ（第１側面の一例）は、ショットキー接合Ｊｂの下方に位置するn型半導体領域２２に対向している。絶縁領域３１の左側面３１ａ（第２側面の一例）は、pn接合１３の下方に位置するn型半導体領域２２に対向している。絶縁領域３１によっても、順方向電圧印加時に、ショットキー接合Ｊｂを介して流れる電流がp型半導体領域１４の下方に位置するn型半導体領域２２に回り込むことを抑制することができる。絶縁領域３１は、平面視したときに、p型半導体領域１４の周縁寄り（ショットキー接合Ｊｂが存在する範囲とpn接合１３が存在する範囲の境界寄り）に形成されていることが好ましい。
また、図１１に示すダイオード１ｂのように、p型半導体領域１４の下方に位置するn型半導体領域２２内に伸びている絶縁領域３２が形成されていてもよい。絶縁領域３２はp型半導体領域１４の底面に接していない。絶縁領域３２はカソード領域１０に達するまで伸びていない。絶縁領域３２の右側面３２ｂ（第１側面の一例）は、ショットキー接合Ｊｂの下方に位置するn型半導体領域２２に対向している。絶縁領域３１の左側面３２ａ（第２側面の一例）は、pn接合１３の下方に位置するn型半導体領域２２に対向している。絶縁領域３１によっても、順方向電圧印加時に、ショットキー接合Ｊｂを介して流れる電流がp型半導体領域１４の下方に位置するn型半導体領域２２に回り込むことを抑制することができる。なお、絶縁領域３２が、p型半導体領域１４の底面に接していてもよい。あるいは、絶縁領域３２が、カソード領域１０に達するまで伸びていてもよい。絶縁領域３２は、平面視したときに、p型半導体領域１４の周縁寄りに形成されていることが好ましい。
また、図１２に示すダイオード１ｃのように、ショットキー接合Ｊｂの下方に位置するn型半導体領域２２内に伸びている絶縁領域３３が形成されていてもよい。絶縁領域３３はショットキー接合Ｊｂに接していない。また、絶縁領域３３は、カソード領域１０に達するまで伸びていない。また、絶縁領域３３は、p型半導体領域１４の側面１４ｃと離間している。絶縁領域３３の右側面３３ｂ（第１側面の一例）は、ショットキー接合Ｊｂの下方に位置するn型半導体領域２２に対向している。絶縁領域３３の左側面３３ａ（第２側面の一例）は、pn接合１３の下方に位置するn型半導体領域２２に対向している。絶縁領域３３によっても、順方向電圧印加時に、ショットキー接合Ｊｂを介して流れる電流がp型半導体領域１４の下方に位置するn型半導体領域２２に回り込むことを抑制することができる。なお、絶縁領域３３が、ショットキー接合Ｊｂに接していてもよい。また、絶縁領域３３が、カソード領域１０に達するまで伸びていてもよい。絶縁領域３３は、平面視したときに、p型半導体領域１４の周縁寄りに形成されていることが好ましい。
（第２実施例）
図１３に、ショットキーダイオードの構造とpn接合ダイオードの構造が混在しているダイオード１ｄの要部断面図を示す。本実施例のダイオード１ｄの特徴は、p型半導体領域１４ａが半導体基板３の表面３ａ上に配置されていることである。なお、図１３では、図１に示すダイオード１と同等の構成要素には同一の番号の符号を付して示し、それらの説明は省略する。
ダイオード１ｄは、n型半導体領域２２の表面上に形成されている複数個のp型半導体領域１４ａを備えている。p型半導体領域１４ａが配置されている範囲の半導体基板３の表面３ａが、pn接合１３となっている。各々のp型半導体領域１４ａの上面には、p型半導体領域１４ａとオーミック接合Ｊａしているオーミック電極２ａが形成されている。p型半導体領域１４ａが配置されていない範囲のn型半導体領域２２とショットキー接合Ｊｂしているショットキー電極２ｂが形成されている。オーミック電極２ａとショットキー電極２ｂによってアノード電極２が形成されている。アノード電極２の表面は平坦化されている。
ダイオード１ｄのpn接合ダイオード領域Ｊ１では、カソード電極４とカソード領域１０とn型半導体領域２２とp型半導体領域１４ａとオーミック電極２ａが順に積層されている。ショットキーダイオード領域Ｊ２では、カソード電極４とカソード領域１０とn型半導体領域２２とショットキー電極２ｂが順に積層されている。
本実施例のダイオード１ｄは、平面視したときにショットキー接合Ｊｂが存在する範囲とpn接合１３が存在する範囲の境界に設けられている絶縁領域３４を備えている。絶縁領域３４は、半導体基板３の表面３ａからカソード領域１０に達するまで伸びている。絶縁領域３４によって、n型半導体領域２２が、第１n型半導体領域２２ａと第２n型半導体領域２２ｂに分割されている。第１n型半導体領域２２ａは、pn接合ダイオード領域Ｊ１において、p型半導体領域１４の下方に位置しており、絶縁領域３４の左側面３４ａ（第２側面の一例）に接している。第１n型半導体領域２２ａは、p型半導体領域１４ａとpn接合１３している。第２n型半導体領域２２ｂは、ショットキーダイオード領域Ｊ２において、ショットキー接合Ｊｂの下方に位置しており、絶縁領域３４の右側面３４ｂ（第１側面の一例）に接している。絶縁領域３４は、平面視したときに、第１n型半導体領域２２ａを取り囲んでいる。したがって、平面視したときに、絶縁領域３４の外側にショットキーダイオード領域Ｊ２が広がっている。絶縁領域３４の内側にpn接合ダイオード領域Ｊ１が広がっている。
ダイオード１ｄによると、順方向電圧印加時に、ショットキー接合Ｊｂを介して流れる電流がp型半導体領域１４ａの下方に位置する第１n型半導体領域２２ａに回り込まない。pn接合１３の、その順方向電圧降下を超える電圧が印加され易い。
本実施例では、絶縁領域３４が、半導体基板３の表面３ａからカソード領域１０に達するまで伸びている場合について説明したが、絶縁領域の構成は本実施例に限定されるものではない。例えば、図１４に示すダイオード１ｅのように、p型半導体領域１４ａの下方に位置するn型半導体領域２２内に伸びている絶縁領域３５が形成されていてもよい。絶縁領域３５はp型半導体領域１４ａの底面に接していない。絶縁領域３５はカソード領域１０に達するまで伸びていない。絶縁領域３５の右側面３５ｂ（第１側面の一例）は、ショットキー接合Ｊｂの下方に位置するn型半導体領域２２に対向している。絶縁領域３５の左側面３５ａ（第２側面の一例）は、pn接合１３の下方に位置するn型半導体領域２２に対向している。絶縁領域３５によっても、順方向電圧印加時に、ショットキー接合Ｊｂを介して流れる電流がp型半導体領域１４ａの下方に位置するn型半導体領域２２に回り込むことを抑制することができる。なお、絶縁領域３５が、p型半導体領域１４ａの底面に接していてもよい。あるいは、絶縁領域３５が、カソード領域１０に達するまで伸びていてもよい。絶縁領域３５は、平面視したときに、p型半導体領域１４ａの周縁寄りに形成されていることが好ましい。
また、図１５に示すダイオード１ｆのように、ショットキー接合Ｊｂの下方に位置するn型半導体領域２２内に伸びている絶縁領域３６が形成されていてもよい。絶縁領域３６はショットキー接合Ｊｂに接していない。また、絶縁領域３６は、カソード領域１０に達するまで伸びていない。また、絶縁領域３６は、p型半導体領域１４ａの形成領域の下方から離間している。絶縁領域３６の右側面３６ｂ（第１側面の一例）は、ショットキー接合Ｊｂの下方に位置するn型半導体領域２２に対向している。絶縁領域３６の左側面３６ａ（第２側面の一例）は、pn接合１３の下方に位置するn型半導体領域２２に対向している。絶縁領域３６によっても、順方向電圧印加時に、ショットキー接合Ｊｂを介して流れる電流がp型半導体領域１４ａの下方に位置するn型半導体領域２２に回り込むことを抑制することができる。なお、絶縁領域３６が、ショットキー接合Ｊｂに接していてもよい。また、絶縁領域３６が、カソード領域１０に達するまで伸びていてもよい。絶縁領域３６は、平面視したときに、p型半導体領域１４ａの下方付近に形成されていることが好ましい。
（第３実施例）
図１６に、ショットキーダイオードの構造とpn接合ダイオードの構造が混在しているJダイオード１ｇの要部断面図を示す。本実施例のダイオード１ｇの特徴は、絶縁領域３７が、p型半導体領域１４を貫通していることである。図１６では、図１に示すダイオード１と同等の構成要素には同一の番号の符号を付して示し、それらの説明は省略する。
本実施例のダイオード１ｇは、p型半導体領域１４を貫通している絶縁領域３７を備えている。絶縁領域３７は、p型半導体領域１４の周縁の近傍に形成されている。絶縁領域３７は、半導体基板３の表面３ａからカソード領域１０に達するまで伸びている。絶縁領域３７によって、n型半導体領域２２が、第１n型半導体領域２２ａと第２n型半導体領域２２ｂに分割されている。第１n型半導体領域２２ａは、pn接合ダイオード領域Ｊ１において、p型半導体領域１４の下方に位置しており、絶縁領域３７の左側面３７ａ（第２側面の一例）に接している。第１n型半導体領域２２ａは、p型半導体領域１４とpn接合１３している。第２n型半導体領域２２ｂは、ショットキーダイオード領域Ｊ２において、ショットキー接合Ｊｂの下方に位置しており、絶縁領域３７の右側面３７ｂ（第１側面の一例）に接している。また、p型半導体領域１４が、絶縁領域３７によって、pn接合ダイオード領域Ｊ１に含まれる範囲の第１p型半導体領域１４ａと、ショットキーダイオード領域Ｊ２に含まれる範囲の第２p型半導体領域１４ｂに分割されている。ダイオード１ｇでは、オーミック電極２ａが、第１p型半導体領域１４ａの表面と絶縁領域３７の表面と第２p型半導体領域１４ｂの表面に亘って延びている。
本実施例のダイオード１ｇでは、ショットキー接合Ｊｂの下方に位置する第２n型半導体領域２２ｂと第２p型半導体領域１４ｂが接している。第２n型半導体領域２２ｂと第２p型半導体領域１４ｂのpn接合面１５から空乏層を広げることができる。ショットキー接合Ｊｂ付近に空乏層が広がり易く、高耐圧を確保することができる。
ダイオード１ｇの絶縁領域３７は、例えば、n型半導体領域２２の表面にp型拡散層を形成した後に、表面３ａからp型拡散層を貫通する溝を形成し、溝内を絶縁膜で充填することによって簡単に形成することができる。
図１７に示すダイオード１ｈのように、絶縁領域３７とp型拡散領域１６が離間していてもよい。逆方向電圧印加時に、p型拡散領域１６と第２n型半導体領域２２ｂとのpn接合から空乏層を広げることができる。逆方向電圧印加時に、ショットキー接合Ｊｂ付近に空乏層が広がり易い。しかしながら、この構成によると、p型拡散領域１６を形成する際にショットキー接合Ｊｂの面積が減少し易い。このため、ショットキー接合Ｊｂの下方に位置する第２n型半導体領域２２ｂとpn接合するp型拡散領域は、図１６に示す第２p型半導体領域１４ｂのように絶縁領域３７に接している方が好ましい。しかしながら、ショットキー接合Ｊｂの面積が十分確保できる場合には、図１７に示すような構成であってもよい。図１８に示すダイオード１ｊのように、p型半導体領域１４ａが半導体基板３の表面３ａ上に配置されている場合も同様である。
本実施例では、図１６に示すように、オーミック電極２ａが、第１p型半導体領域１４ａの表面と絶縁領域３７の表面と第２p型半導体領域１４ｂの表面に亘って延びている場合について説明した。しかしながら、オーミック電極２ａは、絶縁領域３７の表面と第２p型半導体領域１４ｂの表面には接していなくてもよい。第２p型半導体領域１４ｂは、ショットキー電極２ｂと接していても、第２n型半導体領域２２ｂと第２p型半導体領域１４ｂのpn接合から空乏層を広げることができる。
第１実施例から第３実施例では、半導体基板３がＳｉＣである場合について説明したが、半導体基板３はＳｉ等の他の材料で形成されていてもよい。
第１実施例から第３実施例では、p型半導体領域１４にオーミック接合Ｊａしているオーミック電極２ａと、n型半導体領域２２にショットキー接合Ｊｂしているショットキー電極２ｂを形成し、両者によってアノード電極２を構成する場合について説明したが、本発明は、アノード電極２がオーミック電極２ａを備えていない構成をも許容する。少なくとも、第１実施例から第３実施例で説明した絶縁領域を備えていれば、pn接合ダイオード領域Ｊ１を活用することができる。
また、絶縁領域３０は、半導体基板３の裏面３ｂに達するまで形成されていてもよい。
また、第１実施例から第３実施例では、厚みのあるショットキー電極２ｂの表面が平坦化されている場合について説明したが、ショットキー電極２ｂは、例えば、薄いモリブデンの膜でもよい。この場合には、モリブデン膜上に、アルミニウム等で表面配線を形成し、表面配線の表面を平坦化することが好ましい。
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
第１実施例のダイオード１の要部断面図である。 ダイオード１の半導体基板３を平面視したときの図である。 ダイオード１の電圧・電流密度特性を示す。 ダイオード１において、ショットキー接合Ｊｂを介して流れる電流の経路を示している。 ダイオード１の製造方法を示す。 ダイオード１の製造方法を示す。 ダイオード１の製造方法を示す。 ダイオード１の製造方法を示す。 半導体基板３を平面視したときの別の態様を示す図である。 第１実施例の変形例であるダイオード１ａの要部断面図である。 第１実施例の変形例であるダイオード１ｂの要部断面図である。 第１実施例の変形例であるダイオード１ｃの要部断面図である。 第２実施例のダイオード１ｄの要部断面図である。 第２実施例の変形例であるダイオード１ｅの要部断面図である。 第２実施例の変形例であるダイオード１ｆの要部断面図である。 第３実施例のダイオード１ｇの要部断面図である。 第３実施例の変形例であるダイオード１ｈの要部断面図である。 第３実施例の変形例であるダイオード１ｊの要部断面図である。 従来技術のダイオード１００の要部断面図である。 一般的なショットキーダイオードの電圧・電流密度特性を示す。 一般的なpn接合ダイオードの電圧・電流密度特性を示す。 ダイオード１００の電圧・電流密度特性を示す。 ダイオード１００において、ショットキー接合Ｊｂを介して流れる電流の経路を示している。
符号の説明
１：ダイオード
２：アノード電極
２ａ：オーミック電極
２ｂ：ショットキー電極
３：半導体基板
３ａ：表面
３ｂ：裏面
４：カソード電極
１０：カソード領域
１３：pn接合
１４：p型半導体領域
２２：n型半導体領域
２２ａ：第１n型半導体領域
２２ｂ：第２n型半導体領域
３０：絶縁領域
３０ａ：左側面
３０ｂ：右側面
Ｊ１：pn接合ダイオード領域
Ｊ２：ショットキーダイオード領域
Ｊａ：オーミック接合
Ｊｂ：ショットキー接合

Claims (7)

  1. n型半導体領域と、
    そのn型半導体領域の表面の一部に設けられているp型半導体領域と、
    前記n型半導体領域の表面と前記p型半導体領域の表面に接しており、少なくとも前記n型半導体領域の表面にショットキー接合している表面電極と、
    前記n型半導体領域に接する第１側面及び第２側面を有する絶縁領域と、を備えており、
    前記絶縁領域の第１側面は、前記n型半導体領域の表面と前記表面電極とのショットキー接合の下方に位置する前記n型半導体領域に対向しており、
    前記絶縁領域の第２側面は、前記n型半導体領域と前記p型半導体領域とのpn接合の下方に位置する前記n型半導体領域に対向しているダイオード。
  2. 前記絶縁領域は、平面視したときに、前記ショットキー接合が存在する範囲と前記pn接合が存在する範囲の境界部に沿って配置されている請求項１に記載のダイオード。
  3. 前記n型半導体領域と前記p型半導体領域は、半導体基板内に設けられており、
    前記n型半導体領域と前記p型半導体領域は、前記半導体基板の表層部において、少なくとも一方向に沿って繰り返しており、
    前記表面電極は、前記半導体基板上に設けられていることを特徴とする請求項１又は２に記載のダイオード。
  4. 前記絶縁領域が、前記半導体基板の表面から前記p型半導体領域よりも深い位置にまで伸びていることを特徴とする請求項３に記載のダイオード。
  5. 前記絶縁領域が、前記p型半導体領域を貫通していることを特徴とする請求項４に記載のダイオード。
  6. 前記n型半導体領域の裏面に接して設けられており、前記n型半導体領域よりも不純物濃度が濃いn型高濃度半導体領域と、
    そのn型高濃度半導体領域の裏面に電気的に接続している裏面電極と、をさらに備えており、
    前記絶縁領域が、前記半導体基板の表面から前記n型高濃度半導体領域に達するまで伸びていることを特徴とする請求項３〜５のいずれか一項に記載のダイオード。
  7. 前記表面電極は、第１表面電極と第２表面電極を有しており、
    前記第１表面電極が、前記n型半導体領域にショットキー接合しており、
    前記第２表面電極が、前記p型半導体領域にオーミック接合していることを特徴とする請求項１〜６のいずれか一項に記載のダイオード。

JP2008057024A 2008-03-06 2008-03-06 ダイオード Active JP4637924B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008057024A JP4637924B2 (ja) 2008-03-06 2008-03-06 ダイオード
DE102009011450A DE102009011450A1 (de) 2008-03-06 2009-03-03 Diode
US12/382,012 US20090224353A1 (en) 2008-03-06 2009-03-05 Diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008057024A JP4637924B2 (ja) 2008-03-06 2008-03-06 ダイオード

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010215336A Division JP2011023739A (ja) 2010-09-27 2010-09-27 ダイオード

Publications (2)

Publication Number Publication Date
JP2009218236A true JP2009218236A (ja) 2009-09-24
JP4637924B2 JP4637924B2 (ja) 2011-02-23

Family

ID=41011364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008057024A Active JP4637924B2 (ja) 2008-03-06 2008-03-06 ダイオード

Country Status (3)

Country Link
US (1) US20090224353A1 (ja)
JP (1) JP4637924B2 (ja)
DE (1) DE102009011450A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119585A (ja) * 2009-12-07 2011-06-16 Toyota Motor Corp 半導体装置の製造方法
JP2011258662A (ja) * 2010-06-07 2011-12-22 Shindengen Electric Mfg Co Ltd 半導体装置の製造方法、及び半導体装置
JP2012227429A (ja) * 2011-04-21 2012-11-15 Sanken Electric Co Ltd 半導体装置
JP2015141921A (ja) * 2014-01-27 2015-08-03 トヨタ自動車株式会社 半導体装置
US9496344B2 (en) 2012-03-30 2016-11-15 Mitsubishi Electric Corporation Semiconductor device including well regions with different impurity densities
WO2020218294A1 (ja) * 2019-04-25 2020-10-29 京セラ株式会社 半導体装置及び半導体装置の製造方法
WO2022209778A1 (ja) * 2021-03-29 2022-10-06 京セラ株式会社 半導体素子、半導体装置及び半導体素子の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010098189A (ja) * 2008-10-17 2010-04-30 Toshiba Corp 半導体装置
CN102651413B (zh) * 2012-04-27 2015-10-07 友达光电股份有限公司 太阳能电池模块、电子装置及太阳能电池的制造方法
US10971634B2 (en) * 2017-06-29 2021-04-06 Mitsubishi Electric Corporation Oxide semiconductor device and method of manufacturing oxide semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03105975A (ja) * 1989-09-20 1991-05-02 Hitachi Ltd 半導体整流ダイオード及びそれを使つた電源装置並びに電子計算機
JPH0786621A (ja) * 1993-09-09 1995-03-31 Sansha Electric Mfg Co Ltd 複合ダイオード
JPH118399A (ja) * 1997-06-18 1999-01-12 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2007243061A (ja) * 2006-03-10 2007-09-20 Matsushita Electric Ind Co Ltd ショットキーバリアダイオード及びその製造方法
JP2008227114A (ja) * 2007-03-13 2008-09-25 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5256889A (en) * 1989-09-20 1993-10-26 Hitachi, Ltd. Semiconductor rectifying diode with PN geometry
JP3467381B2 (ja) 1997-05-22 2003-11-17 株式会社日立製作所 炭化けい素ダイオード
JP4160752B2 (ja) * 1999-09-22 2008-10-08 サイスド エレクトロニクス デヴェロプメント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニ コマンディートゲゼルシャフト 炭化珪素からなる半導体装置とその製造方法
US8110868B2 (en) * 2005-07-27 2012-02-07 Infineon Technologies Austria Ag Power semiconductor component with a low on-state resistance

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03105975A (ja) * 1989-09-20 1991-05-02 Hitachi Ltd 半導体整流ダイオード及びそれを使つた電源装置並びに電子計算機
JPH0786621A (ja) * 1993-09-09 1995-03-31 Sansha Electric Mfg Co Ltd 複合ダイオード
JPH118399A (ja) * 1997-06-18 1999-01-12 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2007243061A (ja) * 2006-03-10 2007-09-20 Matsushita Electric Ind Co Ltd ショットキーバリアダイオード及びその製造方法
JP2008227114A (ja) * 2007-03-13 2008-09-25 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119585A (ja) * 2009-12-07 2011-06-16 Toyota Motor Corp 半導体装置の製造方法
JP2011258662A (ja) * 2010-06-07 2011-12-22 Shindengen Electric Mfg Co Ltd 半導体装置の製造方法、及び半導体装置
JP2012227429A (ja) * 2011-04-21 2012-11-15 Sanken Electric Co Ltd 半導体装置
US9496344B2 (en) 2012-03-30 2016-11-15 Mitsubishi Electric Corporation Semiconductor device including well regions with different impurity densities
JP2015141921A (ja) * 2014-01-27 2015-08-03 トヨタ自動車株式会社 半導体装置
WO2020218294A1 (ja) * 2019-04-25 2020-10-29 京セラ株式会社 半導体装置及び半導体装置の製造方法
WO2022209778A1 (ja) * 2021-03-29 2022-10-06 京セラ株式会社 半導体素子、半導体装置及び半導体素子の製造方法

Also Published As

Publication number Publication date
US20090224353A1 (en) 2009-09-10
DE102009011450A1 (de) 2009-10-01
JP4637924B2 (ja) 2011-02-23

Similar Documents

Publication Publication Date Title
JP4637924B2 (ja) ダイオード
JP7283107B2 (ja) 絶縁ゲート型半導体装置及びその製造方法
US7781869B2 (en) Semiconductor device having rectifying action
JP3860705B2 (ja) 半導体装置
JP4865260B2 (ja) 半導体装置
US11081598B2 (en) Trench MOS Schottky diode
US8227811B2 (en) Semiconductor rectifying device
JP5408929B2 (ja) 半導体装置および半導体装置の製造方法
JP5810522B2 (ja) 異種材料接合型ダイオード及びその製造方法
US10396162B2 (en) Silicon carbide semiconductor device
CN106531813A (zh) 半导体装置
JP4282972B2 (ja) 高耐圧ダイオード
JP2009224603A (ja) ダイオードの製造方法
JP2014120685A (ja) 半導体装置
US10872974B2 (en) Semiconductor device
JP6673439B2 (ja) 半導体装置
WO2019186785A1 (ja) 炭化珪素半導体装置およびその製造方法
JP7155641B2 (ja) 半導体装置
JP2009224485A (ja) ダイオードとその製造方法
JP6217708B2 (ja) 半導体装置とその製造方法
JP2012227429A (ja) 半導体装置
JP5377548B2 (ja) 半導体整流装置
US20200321477A1 (en) Multi-schottky-layer trench junction barrier schottky diode and manufacturing method thereof
JP2017054928A (ja) 半導体装置
JP7118945B2 (ja) ダイオード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100303

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101026

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101124

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4637924

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250